CN1312758C - 具有应变平衡结构的cmos元件及其制造方法 - Google Patents
具有应变平衡结构的cmos元件及其制造方法 Download PDFInfo
- Publication number
- CN1312758C CN1312758C CNB021316112A CN02131611A CN1312758C CN 1312758 C CN1312758 C CN 1312758C CN B021316112 A CNB021316112 A CN B021316112A CN 02131611 A CN02131611 A CN 02131611A CN 1312758 C CN1312758 C CN 1312758C
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- germanium
- layer
- equilibrium structure
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种具有应变平衡结构的CMOS元件及其制造方法，首先提供一绝缘层上，该绝缘层上有硅层；其次，在此硅层上成长一硅锗层，其中此硅层处于双轴拉伸应变情况之下，而此硅锗层处于双轴压缩应变情况之下，以获得应变平衡结构；接著，在此硅锗层上形成一第二硅层，其中此第二硅层具有一第一厚度适用于一PMOS元件，及一第二厚度适用于一NMOS元件；然后，对于此基底施行图案化制程以定义出一PMOS元件区及一NMOS元件区；再者，在此第二硅层上形成栅极绝缘层；最后，在此栅极绝缘层上形成一栅极电极。
Description
技术领域
本发明涉及一种场效应晶体管，特别是一种具有拉伸应变硅层的n通道元件及具有压缩应变硅锗层的p通道元件的CMOS(互补式金属氧化物半导体场效应晶体管)元件及其制造方法。
背景技术
随著栅极元件尺寸的缩小化，要使金属氧化物半导体场效应晶体管(MOSFET)元件能在低操作电压下，具有高趋动电流和高速的效能是相当困难的。因此，许多人在努力寻求改善金属氧化合物半导体场效应晶体管元件的效能的方法。
利用应变引发的能带结构变型来增加载子的迁移率，以增加场效应晶体管的趋动电流，可改善场效应晶体管元件的效能，且此种方法已被应用于各种元件中。这些元件的硅通道是处于双轴拉伸应变的情况。
已有研究指出利用硅通道处于双轴拉伸应变的情况中来增加电子的迁移率(K.Ismail et al.，“Electron transport properties in Si/SiGe heterostructures：Measurements and device applications”，Appl.Phys.Lett.63，pp.660，1993.)，及利用硅锗通道处于双轴压缩应变的情况中来增加电洞的迁移率(D.K.Nayak et al.，“Enhancement-mode quantum-well GeSi PMOS”，IEEE Elect.Dev.Lett.12，pp.154，1991)。然而，结合具有双轴拉伸应变的硅通道的NMOSFETs(N型金属氧化物半导体场效应晶体管)及具有双轴压缩应变的硅锗通道的PMOSFETs(P型金属氧化物半导体场效应晶体管)的CMOS制程技术是难以达成的。在晶体管的制造上有利用厚的缓冲层或复杂多层结构等许多应变层制造方法(K.Ismail et al.，IBM，Jul.1996，Complementary metal-oxidesemiconductor transistor logic using strained Si/SiGe heterostructure layers，U.S.Patent No.5534713.)，这些方法并不易于整合到传统的CMOS制程中。
因此，为了制造具有高趋动电流和高速效能的金属氧化物半导体场效应晶体管元件，亟待针对上述问题谋求改善之道。
发明内容
本发明的目的在于提供一种具有应变平衡结构的CMOS元件结构及其制造方法，其利用形成具有拉伸应变硅层的n通道元件及具有压缩应变硅锗层的p通道元件的应变平衡结构，以增进场效应晶体管元件的效能。
本发明的目的可通过如下措施来实现：
一种具有应变平衡结构的CMOS元件的制造方法，首先提供一绝缘层上有硅层(SOI)的基底。其次，在此硅层上成长一硅锗层，其中此硅层处于双轴拉伸应变情况之下，而此硅锗层处于双轴压缩应变情况之下，以获得应变平衡结构。接著，在此硅锗层上形成一第二硅层，此第二硅层具有一第一厚度适用于一PMOS元件，及一第二厚度适用于一NMOS元件。然后，对于此基底施行图案化制程以定义出一PMOS元件区及一NMOS元件区。再者，在此第二硅层上形成栅极绝缘层。最后，在此栅极绝缘层上形成一栅极电极。
上述方法还包括在成长该硅锗层之前或之后通过植入原子以打断或松弛该绝缘层上有硅层的基底的该绝缘层及该硅层间介面的键结，使得该绝缘层及该硅层间的介面易于调整以使该硅层能改变其晶格常数。
上述的第二硅层的形成方法包括下列步骤：
在该硅锗层上形成该第一厚度的该第二硅层；
在PMOS区域覆盖一掩模层；
在未覆盖该掩模层的暴露区域选择性外延成长该第二硅层至该二厚度；以及
去除该掩模层。
上述的掩模层为一氧化硅层。
上述的该第一厚度为20埃。
上述的第二厚度为100埃。
上述的栅极绝缘层使用化学气相沉积法沉积一氧化硅层。
上述的成长该硅锗层是使用选择性外延法。
上述的硅锗层中锗的莫耳分率介于0.1至0.5之间。
一种具有应变平衡结构的CMOS元件的制造方法，包括下列步骤：
提供一绝缘层上有硅锗层的基底；
在该硅锗层上成长一第二硅锗层，其中该第二硅锗层的锗的莫耳分率是大于该基底硅锗层，使得该基底硅锗层是处于双轴拉伸应变情况的下而该第二硅锗层是处于双轴压缩应变情况之下，以获得应变平衡结构；
在该第二硅锗层上形成一第二硅层，其中该第二硅层具有一第一厚度的第一区，及一第二厚度的第二区；
对于该基底施行图案化制程以定义出该第一区为一PMOS元件区及该第二区为一NMOS元件区；
在该第二硅层上形成栅极绝缘层；以及
在该栅极绝缘层上形成一栅极电极。
对于上述绝缘层上有硅锗层基底是忽略该绝缘层及该硅锗层间介面是否无拘束地易于调整。
上述的该绝缘层上有硅锗层基底的形成方法，包括下列步骤：
提供一半导体基底；
在该半导体基底上形成一埋藏绝缘层及一硅层，其中该硅层形成于该埋藏绝缘层的上方；
在该硅层上成长该硅锗层；以及
利用扩散制程将该硅锗层的锗扩散进入该硅层而至该绝缘层的介面，以改变区域键结，而形成该绝缘层上有硅锗层的基底。
上述的该硅层的厚度小于100埃。
上述的第二硅层的形成方法，包括下列步骤：
在该硅锗层上形成该第一厚度的该第二硅层；
在PMOS区域覆盖一掩模层；
在未覆盖该掩模层的暴露区域选择性外延成长该第二硅层至该二厚度；以及
去除该掩模层。
上述的掩模层为一氧化硅层。
上述的该第一厚度为20埃。
上述的第二厚度为100埃。
上述的栅极绝缘层是使用化学气相沉积法沉积一氧化硅层。
上述的成长该第二硅锗层是使用选择性外延法。
本发明的目的还通过如下措施来实现：
一种具有应变平衡结构的CMOS元件，包括：一绝缘层上有硅层；一硅锗层，成长于此绝缘层上的硅层上，其中此硅层处于双轴拉伸应变情况之下，而此硅锗层处于双轴压缩应变情况之下，以获得应变平衡结构；一第二硅层，成长于此硅锗层上，其中此第二硅层具有一第一厚度适用于一PMOS元件，及一第二厚度适用于一NMOS元件；一栅极绝缘层，形成于此第二硅层上；以及一栅极电极，形成于此栅极绝缘层上。
上述的第一厚度为20埃。
上述的第二厚度为100埃。
上述的栅极绝缘层是使用化学气相沉积法沉积一氧化硅层。
一种具有应变平衡结构的CMOS元件，包括：
一绝缘层上有硅锗层的基底；
一第二硅锗层，成长于该绝缘层上的硅锗层的基底上，其中该第二硅锗层的锗的莫耳分率大于该硅锗层的基底，使得该硅锗层的基底是处于双轴拉伸应变情况之下，而该第二硅锗层是处于双轴压缩应变情况之下，以获得应变平衡结构；
一第二硅层，成长于该第二硅锗层上，其中该第二低层具有一第一厚度适用于一PMOS元件，及一第二厚度适用于一NMOS元件；
一栅极绝缘层，形成于该第二硅层上；以及
一栅极电极，形成于该栅极绝缘层上。
对于上述绝缘层上有硅锗层的基底是忽略该绝缘层及该硅锗层间介面否无拘束地易于调整。
上述的该第一厚度为20埃。
上述的该第二厚度为100埃。
上述的栅极绝缘层是使用化学气相沉积法沉积一氧化硅层。
本发明相比现有技术具有如下优点：
本发明利用具有不同晶格常数的各半导体薄膜层间在松弛状态的互相作用，使得具有较小晶格常数的半导体薄膜层处于拉伸应变情况之下，而具有较大晶格常数的半导体薄膜层是处于压缩应变情况之下；从而使由具有不同晶格常数的硅层和硅锗层所组成的堆叠层结构的晶体管的效能增加。
附图说明
图1至图8表示根据本发明的实施例1的具有应变平衡结构的CMOS元件的制程剖面图。
图9至图11表示根据本发明的实施例2的具有所变平衡结构的CMOS元件的制程剖面图。
具体实施方式
实施例1：
本发明提供一种具有应变平衡结构的CMOS元件结构及其制造方法。本发明的原理是应用具有不同晶格常数的各半导体薄膜层间在松弛状态的互相作用，在松弛状态具有较大晶格的半导体薄膜层是处于压缩应变情况之下，而具有较小晶格常数的半导体薄膜层处于拉伸应变情况之下，进而形成一具有应变平衡结构。例如，一硅层及一硅锗层所组成的堆叠层结构，在具有不同晶格常数的硅层及硅锗层间在松弛状态的互相作用下，其中硅锗层是处于双轴压缩应变情况之下而硅层处于双轴拉伸应变情况之下。
应变平衡结构可通过后述说明的方法来制作，首先请参照图1，在一半导体基底10上形成一埋藏绝缘层11及一半导体层12，本实施例则以一绝缘层上有硅层(silicon-on-insulator，SOI)的晶片为例，用以做为起始材料，可利用植入氧(SIMOX)或是SmartCut技术来得到隔离，但并不以此为限制。半导体层12一般是厚度约200的硅材料。埋藏绝缘层11一般是由氧化硅所构成。之后，在硅层12上外延成长一硅锗层14，如图2所示，硅锗层14的厚度t2是要与硅层12的厚度t1相当而使得硅层12处于双轴拉伸应变情况之下，而硅锗层14处于双轴压缩应变情况之下，以获得应变平衡结构。
接着，在硅锗层14上外延成长一第二硅层16，如图3所示，第二硅层16的厚度t3要与硅层12的厚度t1及硅锗层14的厚度t2相当而使得第二硅层16处于双轴拉伸应变情况之下。
在p通道元件的情况中，第二硅层16的厚度t3须够薄，如20埃，使得当元件打开时在其中不会形成寄生电容，而硅锗层14的厚度t2须够厚，如100埃，使其能容纳大部分的可动载子(Y.-C.Yeo et al.，“Enhancedperformance in sub-100 nm CMOSFETs using strained epitaxialsilicon-germanium”，IEEE International Electron Device Meeting TechnicalDigest，pp.753-756，San Francisco，CA，Dec.2000.)。而硅锗层14处于双轴压缩应变情况之下且能够大幅增加电洞的传输性质(S.Kaya et al，“Indication of velocity overshoot in strained Si 0.8Ge 0.2 p-channelMOSFETs”，Semiconductor Science and Technology.Vol.15，pp.573，2000.)。Si(1-x)Ge(x)层14中的Ge的莫耳分率x须够高以增进p通道元件的效能，但不能太高以控制接面漏电流及防止应变松弛问题。Si(1-x)Ge(x)层14中的Ge的莫耳分率x可介于0.1至0.5之间。
在n通道元件的情况中，第二硅层16是作为通道用，由于第二硅层16处于双轴拉伸应变情况之下且能够大幅增加迁移率及传输性质(Rim K.etal.，“Fabrication and analysis of deep submicron strained-Si n-MOSFETs”，IEEETrans，Elect.Dev.，vol.47，no.7，pp.1406，Jul.2000.)。第二硅层16在NMOS区域的厚度t3须够厚，如100埃使其能容纳n通道元件大部分的可动载子。
关于第二硅层16对于n通道元件及p通道元件的厚度需求，对于p通道元件而言，第二硅层16的厚度t3须够薄，如20埃，以防止在PMOS元件中形成寄生电容。对于n通道元件而言，NMOS区域的厚度t3须够厚，如100埃，使其能容纳n通道元件大部分的反向电荷(电子)。要使得第二硅层16能具有两个厚度，可借由下述方法来达成，先在CMOS制程中成长厚度t3a的第二硅层16，然后，在PMOS区域覆盖一掩模层18，如氧化硅层，接着再在CMOS所暴露的区域选择性外延成长第二硅层16至厚度t3b，如图4所示。
之后，请参照图5，去除掩模层18。其次，再进行一般CMOS元件的制程，首先如图6所示，通过图案化制程定义出PMOS元件区及NMOS元件区。
然后，请参照图7，在第二硅层16上形成栅极绝缘层22，例如使用化学气相沉积法在第二硅层16上沉积氧化硅层。
最后，请参照图8，在栅极绝缘层22上形成栅极电极24，再分别在栅极电极24两侧的p-井区域和n-井区域进行n型和p型离子掺杂(未显示)，以及在栅极电极24的侧壁形成间隙壁26，例如使用化学汽相沉积法形成氮化硅层作为间隙壁26。
须注意的是，在上述应变平衡结构中，在绝缘层11及硅层12间的介面必须尽可能地无拘束以使硅层12能改变其晶格常数。要使得绝缘层11及硅层12间的介面尽可能地易于调整以使硅层12能改变其晶格常数，可通过植入原子以打断或松弛绝缘层11及硅层12间介面的键结。上述方法可在外延成长硅锗层14的前或后施行。
本发明的特征是利用具有不同晶格常数的各半导体薄膜层间在松弛状态的互相作用，使得具有较小晶格常数的半导体薄膜层处于拉伸应变情况之下，而具有较大晶格常数的半导体薄膜层是处于压缩应变情况之下。显然地，此应变平衡结构并不限制使用上述的三层结构，具有硅/硅锗/…..硅/硅锗/硅/二氧化硅或硅锗/硅/…..硅锗/硅/硅锗/二氧化硅的至少两层以上的结构即可实现本发明。再者，本发明中所应用的物质材料，并不限于实施例所引述者，其能由各种具恰当特性的物质和形成方法所置换，且本发明的结构空间亦不限于实施例引用的尺寸大小。
由图8中可以看出，具有压缩应变硅锗层能够大幅增加电洞的传输性质以增加p通道元件的趋动电流，而具有拉伸应变硅层能够产生电子速度飞速效应以增加n通道元件的趋动电流，进而增进场效应晶体管元件的效能。
实施例2：
在本发明实施例2中，所形成的具有拉伸应变的硅层及具有压缩应变的硅锗层，是忽略实施例1中的绝缘层11及硅层12间的介面是否无拘束地易于调整。
首先请参照图9，在一半导体基底60上形成一埋藏绝缘层61及一硅锗层62，本实施例则以一绝缘层上有硅锗层的晶片做为起始材料。硅锗层62的锗含量为x1而厚度为t6。埋藏绝缘层61一般是由氧化硅所构成。本实施例尚有另一选择为，以一绝缘层上有硅层的晶片做为起始材料，在一半导体基底90上形成一埋藏绝缘层91及一硅层92，硅层92的厚度小于100。埋藏绝缘层91一般是由氧化硅所构成。之后，在硅层92上外延成长一硅锗层94，之后再利用扩散制程将锗扩散进入硅层92而至氧化硅层91的介面，以改变区域键结，而形成绝缘层上有硅锗层的基底(SlGe-on-insulator)，如图10所示。由于锗扩散至氧化硅层91的介面，使得初始硅层92的晶格常数，硅锗层92的锗的莫耳分率为x1，所以可形成类似硅锗层62的Si(1-x1)Ge(x1)层。
之后请参照图11，在Si(1-x1)Ge(x1)层62或94(为简化说明起见，以下仅以Si(1-x1)Ge(x1)层62作代表来说明)上外延成长一第二Si(1-x2)Ge(x2)层64，其中第二Si(1-x2)Ge(x2)层64的锗含量为x2而厚度为t7。第二Si(1-x2)Ge(x2)层64的锗的莫耳分率x2大于x1，如此使得第二Si(1-x2)Ge(x2)层64处于双轴压缩应变情况之下。此应变强度相当于在一硅基质层上成长一假晶的(pseudomorphical)Si[1-(x2-x1)]Ge(x2-x1)层，而此硅基质层与绝缘层(氧化硅层)的介面键结是坚固的而并非是无拘束地易于调整。然而，此第二Si(1-x2)Ge(x2)层64处于双轴压缩应变情况之下，而忽略绝缘层61及硅层62间的介面键结是否无拘束地易于调整。
接着，在第二硅锗层64上外延成长一第二硅层16，如图3所示，此应变强度相当于在一Si(1-x1)Ge(x1)基质层上成长一假晶的硅层，而此Si(1-x1)Ge(x1)基质层与绝缘层(氧化硅层)的介面键结是坚固的而并非是无拘束地易于调整。若Si(1-x1)Ge(x1)基质层与绝缘层(氧化硅层)的介面键结是完全或部分无拘束地易于调整，则最上层硅层的拉伸应变程度会降低。然而，此第二硅层66(最上层硅层)是处于双轴拉伸应变情况之下，而忽略绝缘层61及硅层62间的介面键结是否无拘束地易于调整。
综上所述，本实施例2的说明中，可形成具有拉伸应变的硅层及具有压缩应变的硅锗层，而忽略埋藏绝缘层(氧化硅层)61及最底层硅层62间的介面是否无拘束地易于调整。由于第二硅层66对于n通道元件及p通道元件的厚度需求亦须具有两个厚度，所以接着依照图4至图8，进行同前一实施例的各项制程步骤与程序，以完成CMOS元件的制作。再者，本发明中所应用的物质材料，并不限于实施例所引述者，其能由各种具恰当特性的物质和形成方法所置换，且本发明的结构空间亦不限于实施例引用的尺寸大小。
本发明尚提出一种具有应变平衡结构的CMOS元件，如图8所示，此CMOS元件具有以下各元件。第一元件为一绝缘层上有硅层基底10。
第二元件为一硅锗层14是使用上述方法外延成长于硅层12上，其中硅层12处于双轴拉伸应变情况之下，而硅锗层14处于双轴压缩应变情况之下，以获得应变平衡结构。
第三元件为一第二硅层16，成长于硅锗层141，其中第二硅层16具有一第一厚度适用于一PMOS元件，及一第二厚度适用于一NMOS元件。
此CMOS元件尚具有以下各元件：一栅极绝缘层22，形成于第二硅层16上；一栅极电极24，形成于栅极绝缘层22上。
本发明另提出一种具有应变平衡结构的CMOS元件，如图8所示，此CMOS元件具有以下各元件。第一元件为一绝缘层上有硅锗层基底60，此基底60忽略绝缘层61及硅锗层62间介面是否无拘束地易于调整。
第二元件为一第二硅锗层64是使用上述方法外延成长于硅锗层62上，其中第二硅锗层64的锗的莫耳分率是大于硅锗层62，使得硅锗层62处于双轴拉伸应变情况之下而第二硅锗层64处于双轴压缩应变情况之下，以获得应变平衡结构。
第三元件为一第二硅层66，成长于第二硅锗层64上，其中第二硅层66具有一第一厚度适用于一PMOS元件，及一第二厚度适用于一NMOS元件。
此CMOS元件尚具有以下各元件：一栅极绝缘层22，形成于第二硅层16上；一栅极电极24，形成于栅极绝缘层22上。
本发明中所应用的物质材料，并不限于实施例所引述者，其能由各种具恰当特性的物质和形成方法所置换，且本发明的结构空间亦不限于实施例引用的尺寸大小。
虽然本发明已以较佳实施例揭露如上，然其并非用以限制本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做更动与润饰，因此本发明的保护范围以权利要求的范围为准。
Claims (28)
1、一种具有应变平衡结构的CMOS元件的制造方法，包括下列步骤：
提供一绝缘层上有硅层的基底；
在该硅层上成长一硅锗层，其中该硅层处于双轴拉伸应变情况之下，而该硅锗层处于双轴压缩应变情况之下，以获得应变平衡结构；
在该硅锗层上形成一第二硅层，其中该第二硅层具有一第一厚度的第一区，及一第二厚度的第二区；
对于该基底施行图案化制程以定义出该第一区为一PMOS元件区及该第二区为一NMOS元件区；
在该第二硅层上形成栅极绝缘层；以及
在该栅极绝缘层上形成一栅极电极。
2、如权利要求1所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于还包括在成长该硅锗层之前或之后通过植入原子以打断或松弛该绝缘层上有硅层的基底的该绝缘层及该硅层间介面的键结，使得该绝缘层及该硅层间的介面易于调整以使该硅层能改变其晶格常数。
3、如权利要求1所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的第二硅层的形成方法包括下列步骤：
在该硅锗层上形成该第一厚度的该第二硅层；
在PMOS区域覆盖一掩模层；
在未覆盖该掩模层的暴露区域选择性外延成长该第二硅层至该第二厚度；以及
去除该掩模层。
4、如权利要求3所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的掩模层为一氧化硅层。
5、如权利要求1所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的该第一厚度为20埃。
6、如权利要求1所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的第二厚度为100埃。
7、如权利要求1所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的栅极绝缘层使用化学气相沉积法沉积一氧化硅层。
8、如权利要求1所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的成长该硅锗层是使用选择性外延法。
9、如权利要求1所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的硅锗层中锗的莫耳分率介于0.1至0.5之间。
10、一种具有应变平衡结构的CMOS元件的制造方法，包括下列步骤：
提供一绝缘层上有硅锗层的基底；
在该硅锗层上成长一第二硅锗层，其中该第二硅锗层的锗的莫耳分率是大于该基底硅锗层，使得该基底硅锗层是处于双轴拉伸应变情况的下而该第二硅锗层是处于双轴压缩应变情况之下，以获得应变平衡结构；
在该第二硅锗层上形成一第二硅层，其中该第二硅层具有一第一厚度的第一区，及一第二厚度的第二区；
对于该基底施行图案化制程以定义出该第一区为一PMOS元件区及该第二区为一NMOS元件区；
在该第二硅层上形成栅极绝缘层；以及
在该栅极绝缘层上形成一栅极电极。
11、如权利要求10所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于对于该绝缘层上有硅锗层基底是忽略该绝缘层及该硅锗层间介面是否无拘束地易于调整。
12、如权利要求10所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的该绝缘层上有硅锗层基底的形成方法，包括下列步骤：
提供一半导体基底；
在该半导体基底上形成一埋藏绝缘层及一硅层，其中该硅层形成于该埋藏绝缘层的上方；
在该硅层上成长该硅锗层；以及
利用扩散制程将该硅锗层的锗扩散进入该硅层而至该绝缘层的介面，以改变区域键结，而形成该绝缘层上有硅锗层的基底。
13、如权利要求12所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的该硅层的厚度小于100埃。
14、如权利要求10所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的第二硅层的形成方法，包括下列步骤：
在该硅锗层上形成该第一厚度的该第二硅层；
在PMOS区域覆盖一掩模层；
在未覆盖该掩模层的暴露区域选择性外延成长该第二硅层至该第二厚度；以及
去除该掩模层。
15、如权利要求14所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的掩模层为一氧化硅层。
16、如权利要求10所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的该第一厚度为20埃。
17、如权利要求10所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的第二厚度为100埃。
18、如权利要求10所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的栅极绝缘层是使用化学气相沉积法沉积一氧化硅层。
19、如权利要求10所述的具有应变平衡结构的CMOS元件的制造方法，其特征在于所述的成长该第二硅锗层是使用选择性外延法。
20、一种具有应变平衡结构的CMOS元件，包括：
一绝缘层上有硅层；
一硅锗层，成长于该绝缘层上的硅层上，其中该硅层是处于双轴拉伸应变情况之下，而该硅锗层是处于双轴压缩应变情况之下，以获得应变平衡结构；
一第二硅层，成长于该硅锗层上，其中该第二硅层具有一第一厚度适用于一PMOS元件，及一第二厚度适用于一NMOS元件；
一栅极绝缘层，形成于该第二硅层上；以及
一栅极电极，形成于该栅极绝缘层上。
21、如权利要求20所述的具有应变平衡结构的CMOS元件，其特征在于所述的第一厚度为20埃。
22、如权利要求20所述的具有应变平衡结构的CMOS元件，其特征在于所述的第二厚度为100埃。
23、如权利要求20所述的具有应变平衡结构的CMOS元件，其特征在于所述的栅极绝缘层是使用化学气相沉积法沉积一氧化硅层。
24、一种具有应变平衡结构的CMOS元件，包括：
一绝缘层上有硅锗层的基底；
一第二硅锗层，成长于该绝缘层上的硅锗层的基底上，其中该第二硅锗层的锗的莫耳分率大于该硅锗层的基底，使得该硅锗层的基底是处于双轴拉伸应变情况之下，而该第二硅锗层是处于双轴压缩应变情况之下，以获得应变平衡结构；
一第二硅层，成长于该第二硅锗层上，其中该第二硅层具有一第一厚度适用于一PMOS元件，及一第二厚度适用于一NMOS元件；
一栅极绝缘层，形成于该第二硅层上；以及
一栅极电极，形成于该栅极绝缘层上。
25、如权利要求24所述的具有应变平衡结构的CMOS元件，其特征在于对于该绝缘层上有硅锗层的基底是忽略该绝缘层及该硅锗层间介面是否无拘束地易于调整。
26、如权利要求24所述的具有应变平衡结构的CMOS元件，其特征在于所述的该第一厚度为20埃。
27、如权利要求24所述的具有应变平衡结构的CMOS元件，其特征在于所述的该第二厚度为100埃。
28、如权利要求24所述的具有应变平衡结构的CMOS元件，其特征在于所述的栅极绝缘层是使用化学气相沉积法沉积一氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021316112A CN1312758C (zh) | 2002-09-11 | 2002-09-11 | 具有应变平衡结构的cmos元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021316112A CN1312758C (zh) | 2002-09-11 | 2002-09-11 | 具有应变平衡结构的cmos元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1482673A CN1482673A (zh) | 2004-03-17 |
| CN1312758C true CN1312758C (zh) | 2007-04-25 |
Family
ID=34144979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021316112A Expired - Lifetime CN1312758C (zh) | 2002-09-11 | 2002-09-11 | 具有应变平衡结构的cmos元件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1312758C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7993998B2 (en) * | 2008-03-06 | 2011-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS devices having dual high-mobility channels |
| US20100109044A1 (en) * | 2008-10-30 | 2010-05-06 | Tekleab Daniel G | Optimized Compressive SiGe Channel PMOS Transistor with Engineered Ge Profile and Optimized Silicon Cap Layer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4710788A (en) * | 1985-11-30 | 1987-12-01 | Licentia Patent-Verwaltungs-Gmbh | Modulation doped field effect transistor with doped Six Ge1-x -intrinsic Si layering |
| US5155571A (en) * | 1990-08-06 | 1992-10-13 | The Regents Of The University Of California | Complementary field effect transistors having strained superlattice structure |
| US5534713A (en) * | 1994-05-20 | 1996-07-09 | International Business Machines Corporation | Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers |
| US6111267A (en) * | 1997-05-13 | 2000-08-29 | Siemens Aktiengesellschaft | CMOS integrated circuit including forming doped wells, a layer of intrinsic silicon, a stressed silicon germanium layer where germanium is between 25 and 50%, and another intrinsic silicon layer |
| CN1366711A (zh) * | 2000-02-17 | 2002-08-28 | 皇家菲利浦电子有限公司 | 具有硅－锗(Sii－x－Gex)门极MOS晶体管的集成CMOS电路的半导体装置及其生产方法 |
-
2002
- 2002-09-11 CN CNB021316112A patent/CN1312758C/zh not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4710788A (en) * | 1985-11-30 | 1987-12-01 | Licentia Patent-Verwaltungs-Gmbh | Modulation doped field effect transistor with doped Six Ge1-x -intrinsic Si layering |
| US5155571A (en) * | 1990-08-06 | 1992-10-13 | The Regents Of The University Of California | Complementary field effect transistors having strained superlattice structure |
| US5534713A (en) * | 1994-05-20 | 1996-07-09 | International Business Machines Corporation | Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers |
| US6111267A (en) * | 1997-05-13 | 2000-08-29 | Siemens Aktiengesellschaft | CMOS integrated circuit including forming doped wells, a layer of intrinsic silicon, a stressed silicon germanium layer where germanium is between 25 and 50%, and another intrinsic silicon layer |
| CN1366711A (zh) * | 2000-02-17 | 2002-08-28 | 皇家菲利浦电子有限公司 | 具有硅－锗(Sii－x－Gex)门极MOS晶体管的集成CMOS电路的半导体装置及其生产方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1482673A (zh) | 2004-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741436B2 (en) | Method for making a semiconductor device including non-monocrystalline stringer adjacent a superlattice-sti interface | |
| US7348259B2 (en) | Method of fabricating a semiconductor structure that includes transferring one or more material layers to a substrate and smoothing an exposed surface of at least one of the material layers | |
| CN100481490C (zh) | 在先进CMOS技术中应变Ge的集成 | |
| US7514328B2 (en) | Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween | |
| JP4301506B2 (ja) | 低漏洩ヘテロ接合垂直トランジスタおよびその高性能デバイス | |
| US6703688B1 (en) | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits | |
| US7446002B2 (en) | Method for making a semiconductor device comprising a superlattice dielectric interface layer | |
| US20190189670A1 (en) | Method for making cmos image sensor including pixels with read circuitry having a superlattice | |
| US6677192B1 (en) | Method of fabricating a relaxed silicon germanium platform having planarizing for high speed CMOS electronics and high speed analog circuits | |
| US6593641B1 (en) | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits | |
| US20060267130A1 (en) | Semiconductor Device Including Shallow Trench Isolation (STI) Regions with a Superlattice Therebetween | |
| US20050151164A1 (en) | Enhancement of p-type metal-oxide-semiconductor field effect transistors | |
| US20040219726A1 (en) | Methods of fabricating contact regions for FET incorporating SiGe | |
| US20020008289A1 (en) | Mosfet with strained channel layer | |
| JPH07321222A (ja) | ひずみＳｉ／ＳｉＧｅヘテロ構造層を使用するＣＭＯＳトランジスタ論理回路 | |
| KR100333168B1 (ko) | Ｓｏｉ 반도체장치 및 그 제조방법 | |
| Deleonibus | Electronic Devices Architectures for the NANO-CMOS Era | |
| EP1820211B1 (en) | Gate engineered fermi-fets with strained silicon channel and manufacturing method | |
| JP2004531054A (ja) | 高速ｃｍｏｓ電子機器及び高速アナログ回路のための緩和シリコンゲルマニウムプラットフォーム | |
| JP3383154B2 (ja) | 半導体装置 | |
| JP2000031491A (ja) | 半導体装置，半導体装置の製造方法，半導体基板および半導体基板の製造方法 | |
| Olsen et al. | Study of single-and dual-channel designs for high-performance strained-Si-SiGe n-MOSFETs | |
| Quinones et al. | Enhanced mobility PMOSFETs using tensile-strained Si/sub 1-y/C y layers | |
| CN1312758C (zh) | 具有应变平衡结构的cmos元件及其制造方法 | |
| JP7013049B2 (ja) | トンネル電界効果トランジスタ及びその設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070425 |