[go: up one dir, main page]

CN1309814A - 制造光滑电极和具有改进存储保持的薄膜铁电电容器的dc溅射工艺 - Google Patents

制造光滑电极和具有改进存储保持的薄膜铁电电容器的dc溅射工艺 Download PDF

Info

Publication number
CN1309814A
CN1309814A CN99808073A CN99808073A CN1309814A CN 1309814 A CN1309814 A CN 1309814A CN 99808073 A CN99808073 A CN 99808073A CN 99808073 A CN99808073 A CN 99808073A CN 1309814 A CN1309814 A CN 1309814A
Authority
CN
China
Prior art keywords
carrier gas
gas mixture
ferroelectric
flowing
reactive species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99808073A
Other languages
English (en)
Other versions
CN1184666C (zh
Inventor
林慎一郎
有田浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of CN1309814A publication Critical patent/CN1309814A/zh
Application granted granted Critical
Publication of CN1184666C publication Critical patent/CN1184666C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种用在电子存储器(600,700,800)中的铁电薄膜电容器具有光滑的电极(412,422),随着铁电电容器使用年限的增加,能有相对较强的极化强度、较小的疲劳以及较少的印记。通过DC反应溅射制成光滑的电极表面。

Description

制造光滑电极和具有改进存储保持的 薄膜铁电电容器的DC溅射工艺
本发明涉及在集成电路中使用的光滑电极和薄膜铁电体(ferroelectrics)的制造方法和装置。具体地，下电极在专门的载气混合体中DC溅射淀积而成以改善铁电电容器的存储保持特性。
薄膜铁电材料用在多种非易失随机存取存储器中。例如，Koike的U.S.专利5,600,587介绍了一种使用由铁电电容器和开关晶体管组成的存储单元的铁电非易失随机存取存储器。Omura的U.S.专利5,495,438介绍了一种由并联连接的铁电电容器形成的铁电存储器。电容器具有不同矫顽场值的铁电材料，因此可以使用或存储多值数据。Nishimura等人的U.S.专利5,592,409介绍了一种包括由两个栅极之间的外加电压极化的铁电层的非易失存储器。极化或存储器存储状态解释为高或低电流流过铁电层，允许非破坏性读出。Takeuchi等人的U.S.专利5,539,279介绍了一种高速、一个晶体管一个电容器的铁电存储器，能够在包括动态随机存取存储器(“DRAM”)方式和铁电随机存取存储器(“FERAM”)方式的两种操作方式之间切换。
铁电存储器为非易失是由于铁电材料在存在外加场时极化，即使除去外加场之后仍保持极化。图1示出了铁电薄膜的理想极化磁滞曲线100。在将外加场由正值改变为负值的同时测量铁电电容器上的电荷得到曲线100的边102。通过铁电电容器上的电荷同时在将外加场E由负值改变为正值得到曲线100的边104。点-Ec和Ec通常称做需要用来使极化强度P为零的矫顽场。类似地，剩余极化强度Pr或-Pr为零场值时铁电材料中的极性化强度。理想的Pr和-Pr值有相同的量值，但实际上这些值通常不相同。由此，即使这些值的量值不同，但通过将实际的Pr和-Pr值的绝对值相加可以计算测定为2Pr的极化强度。通过外推磁滞回线的线性远端例如端部106与极化轴交叉测量自发极化强度值Ps和-Ps。在理想的铁电体中，Ps等于Pt，但由于线性介质和非线性铁电体的性能，在实际的铁电体中这些值不相同。通过与矫顽场和极化强度有关的曲线102和104之间的宽间隔，大的盒状的基本上为矩形的中心区108显示出用做存储器的适用性。
铁电存储器快速、致密并且非易失。尽管如此，铁电存储器并没有得到广泛的商业应用，部分是因为薄膜铁电材料的极化强度随重复使用而降低。实际的薄膜铁电体没有表现为理想的铁电体。观察到的与图1的理想性能的偏差是由于铁电体的印记(imprint)和疲劳。这些偏差很常见和严重以致几乎不可能找到满足商业要求的薄膜铁电体。使用可以由常规的集成电路工作电压即3到5伏(“V ”)得到的矫顽场开关用于集成的铁电器件的最好材料。材料应具有很高的确定为2Pr的极化强度，例如每平方厘米超过12到15微库伦(“μC/cm2”)。以允许构成具有足够密度的存储器。经过几亿次开关周期极化疲劳应很低或不存在。此外，铁电材料不应印记，即磁滞曲线不应漂移来适应正或负矫顽场。
图2示出了环境应力对磁滞曲线的影响。曲线200示出了疲劳对曲线100的影响。疲劳减小了限定中间区域108的曲线102和104之间的间隔。中间区域108随着增加的疲劳逐渐变得越来越小。间隔的这种变化主要是作为极化转换和电荷缺陷对外加场的相关屏蔽效应的结果在铁电材料中产生的点电荷缺陷。由此，由于重复的极化转换，疲劳使铁电材料随着时间而消尽。
Araujo等人的U.S.专利5,519,234中说明通过使用例如“层状的类钙钛矿”的层状超晶格材料可以基本上克服曲线200的疲劳问题，所述材料介绍在Smolenskii等人的“铁电体和相关的材料”中，Gordon和Breach(1984)。在Araujo博士的研究之前，在集成电路中使用薄膜层状超晶格材料尚不为所知。据报道层状的超晶格材料提供一种薄膜铁电材料，其中极化状态可以开关高达109次，且仍有小于30％的疲劳。所述疲劳寿命在本领域中提供了显著的进步，是由于至少数值大小好于如锆钛酸铅(“PZT”)或钛酸锆酸镧铅(“PLZT”)等的其它铁电体的疲劳寿命的三个数量级。现有的层状超晶格材料研究工作主要使用Pt/Ti下电极和180纳米(nm)数量级厚度的层状超晶格材料膜。用钛做为粘附层以防止电极从衬底剥离。
根据Smolenskii著作的15.3部分，层状的类钙钛矿或层状的超晶格材料可以分为以下三种基本类型：
(A)具有分子式Am-1Bi2MmO3m+3的化合物，其中A=Bi3+,Ba2+,Sr2+,Ca2+,Pb2+,K+,Na+以及其它尺寸相当的离子，M=Ti4+,Nb5+,Ta5+,Mo6+,W6+,Fe3+以及拥有氧八面体的其它离子；
(B)具有分子式Am+1MmO3m+1的化合物，包括如钛酸锶Sr2TiO4、Sr3Ti2O7以及Sr4Ti3O10等的化合物；以及
(C)具有分子式AmMmO3m+2的化合物，包括如钛酸锶Sr2Nb2O7、La2Ti2O7、Sr5TiNb4O17以及Sr6Ti2Nb4O20等的化合物。
Smolenskii观察到根据m的值类钙钛矿可以有不同的厚度，并且钙钛矿AMO3原则上为m为无穷大的任何类型的层状类钙钛矿结构的极限例。Smolenskii还指出如果最小厚度层(m=1)用P表示，铋-氧层用B表示，则类型I化合物可描述为…BPmBPm…。Smolenskii进一步指出如果m为分数，那么晶格含有各种厚度的类钙钛矿层，并且所有已知的类型I化合物都是铁电体。尽管低疲劳铁电体的巨大改进归因于层状的超晶格材料，但仍存在由图2的曲线202代表的印记问题。曲线202显示出环境应力能通过使曲线偏左或偏右来印记曲线100。当对铁电材料施加重复性的单向电压脉冲时发生所述印记。有时发生印记是由于正常的磁滞切换，特别是在高温时。铁电材料保留残存的极化或偏置相对于外加场在正或负方向上偏移边102和104。由此，通过铁电电容器的重复负脉冲，使曲线202在负方向204中偏移。也会由于相反电压的重复性脉冲发生相反方向中的偏移。这种类型的脉冲表示由于重复的单向电压循环，例如FERAM中的检测操作对铁电材料的影响。印记很严重以致铁电材料不再保持对应于逻辑1或0值的极化状态，即印记恶化逐渐使铁电不适合用在存储器中。
Verhaeghe的U.S.专利5,592,410将铁电印记现象称做‘补偿’。‘410专利介绍在写周期器件通过脉冲电压可以逆转印记，与曲线202相比使磁滞回路向曲线100的未印记的位置返回。由此，通过脉冲电压与切换电压相反的专门写操作可以改变印记问题。尽管有Verhaeghe‘410的介绍，但由于印记现象是部分不可逆的，反相电压脉冲仍不能解决整个问题。观察到的印记反映出铁电晶体的微结构中的相应变化，例如，产生具有相关极化的晶畴捕获的点电荷缺陷。许多这些微结构变化不可逆。
图3示出了疲劳和印记对铁电存储器读取/写入控制操作的有害影响。存储控制逻辑电路需要一个最小的极化间隔窗口，即由区域300表示的编程窗口。区域300必须足够大以产生用于存储操作的足够的读出电荷，例如，用于存储器读出放大电路的操作。初始的2Pr间隔窗口302随铁电存储器件的寿命沿轨迹304和306减小，直到持续正常使用约十年左右以后，轨迹304和306之间的间隔对于进行存储操作来说太小。正常使用的该寿命遵循应力时间线308。曲线310为产生曲线100的相同材料但在时间轴沿轨迹304和306的一个下降点上测量的极化磁滞曲线。剩余极化强度值Rms和Rmn对应于疲劳和印记材料的+Pr和-Pr。Rms和Rmn定义为疲劳和印记磁滞曲线310中零场时的剩余极化强度。箭头312示出了主要由疲劳造成的正极化保持损耗的量。箭头314示出了相对于曲线100主要由曲线312印记漂移引起的负极化保持损耗的量。箭头316示出了相对于曲线100曲线312的电压中心偏移的量。该电压中心漂移显示出铁电材料的印记。
不是所有的现有研究工作都集中在新铁电材料的开发上以克服疲劳和印记问题。Nakamura在“Pb(Zr,Ti)O3薄膜在Ir和IrO2电极上的制备”33 Jpn.J.Appl.Phys.5207-5210(1994年9月)中介绍了使用RF磁控管反应溅射制备Pt、Ir和IrO2电极。发生RF溅射时，衬底温度保持在450℃，对膜进行400℃的淀积后退火。PZT薄膜淀积在RF溅射淀积的下电极上。108次周期后常规Pt/Ti电极上PZT的极化强度(“Pr”)降低50％。与之相比，108次周期后包括IrO2上和下电极之间PZT的器件仅疲劳5％。文章推测疲劳寿命的提高是由于与电极-铁电体边界处的PZT局部反应的不完全氧化的IrC2。
在RF磁控管反应溅射中已使用氧气载气以防止由于加速的溅射气体撞击钛酸钡锶的介质薄膜产生点电荷缺陷。Joo等人的“改进Pt/(Ba,Sr)TiO3/Pt电容器的漏电流”，70Appl.Phys.Lett.3053-3055(1997年6月)显示了RF磁控管反应溅射在薄膜钛酸钡锶的介质材料上淀积铂上电极。使用Ar/O2的载气混合体进行RF磁控管淀积。载气中的氧离子补偿钛酸钡锶介质中的氧空位显著地减小了漏电流。RF溅射淀积的铂为柱形结构，相信有助于在上铂电极上传输氧离子。使用氧气的载气Ar/O2(35/15)20秒淀积5nm厚的铂膜，而仅使用Ar气40秒淀积95mm厚的铂膜。由此，文章确定仅通过在溅射上电极的初始阶段引入氧气便可以充分减小漏电流。相应地在随后的阶段中通过使用纯Ar载气可以提高淀积速率。
仍然需要提供一种用于薄膜铁电层状超晶格材料电容器的下电极结构，能改善层状超晶格材料的疲劳寿命并且使超晶格材料基本上没有印记。此外还需要通过当在溅射室中使用反应的载气混合体时增加溅射金属的淀积率来改进的溅射工艺。
现已发现铁电膜上的表面不规则处和铁电膜中的缺陷，例如对应于薄膜铁电电容器器件中下电极上的小丘或铁电膜顶上类似的表面不规则处以及在铁电膜中的团或空隙夹附物，可以影响图2中的曲线202表示的印记现象。具体地，现有技术的Pt/Ti下电极形成尖锐的小丘，特别易于增加印记的量，并且现有技术的旋涂铁电膜包括易于降低疲劳寿命和存储保持的缺陷。由此其电极具有尖锐表面不规则处的铁电电容器在集成电路存储器中表现出较差的电性能。此外，现已发现溅射上电极时使用氧气载气可以提高疲劳寿命、极化强度、存储保持以及薄膜层状超晶格材料的印记特性，同时得到基本上光滑的上电极。
本发明通过提供一种DC磁控管反应溅射工艺利用反应载气混合体得到基本上光滑或无小丘的电极克服了以上叙述的问题。光滑的电极与铁电体，特别是层状超晶格材料结合使用。小于约50nm或80nm厚的超薄层状超晶格材料膜在铁电体性能方面提供了显著和另人惊奇的优点，这在以前是没有预料到的。
光滑的电极根据新颖的DC溅射工艺制备。在DC溅射淀积中使用的载气混合体包括惰性气体和用于溅射导电金属和导电金属氧化物的活性种类气体(species)的混合物。可以使用液态源喷雾化学淀积(“LSMCD”)专门处理铁电材料和淀积下电极之后的快速热处理(“RTP”)以提供类似的光滑表面接纳铁电层上的上电极。LSMCD为使用有经精确控制的量的锶、铋、钽以及铌前体的单独化学计算的校正液相前体以形成铌酸锶铋钽膜的淀积技术。将液体前体转换为气溶胶之后，雾化的气溶胶和惰性载气一起被注入到真空室内，并均匀地淀积在旋转的衬底上。通过常规的方法使用卤素灯或其它高能辐射热转移器件实现RTP。上电极也是使用包括惰性气体和活性种类气体的载气混合体经DC磁控管溅射淀积而成的。
由DC磁控管的辉光放电产生的反应离子种类可以补偿由加速的离子撞击衬底形成的点电荷缺陷。载气混合体的活性种类气体优选经反应可在衬底上产生原始材料或随后将淀积在衬底上的材料的反应物的气态种类。此外，活性气体可以为反应以补偿晶格缺陷的任何气体。例如，在金属氧化物上的位置处溅射电极，使用氧气为电荷活性气体类型，氧气补偿氧缺陷。类似地，在金属氮化物上位置处溅射电极，电荷补偿部分为氮气，或者氮气可以用于尝试超量补偿金属氧化物中的氧缺陷。
当DC溅射的电极与层状超晶格材料结合使用时，层状超晶格材料可很好地抵制疲劳，并且它们与光滑的下电极的一致性提高了它们在如FERAM的集成铁电存储器中的印记性能。层状超晶格材料中点电荷缺陷的相应减少也提高了疲劳寿命和耐疲劳性。
光滑电极有利地允许使用越来越薄的层状超晶格材料膜同时不会造成铁电电容器短路。薄膜显示出它们的存储保持窗口有惊人的改进，是由于与较厚材料相比，较薄材料中的存储保持窗口有更大的数值。有人仅料到相反的效应，是由于较厚材料中大量的定向铁电畴提供了较大的累积极化效应，但在实际中不能观察到所述较大的累积极化效应。由此，使用光滑电极和薄膜能构成更好的铁电存储器。
根据本发明优选的薄膜铁电电容器包括具有第一光滑表面的下电极，没有任何团或空隙夹附物的铁电薄膜层状超晶格材料，以及具有第二光滑表面的上电极。最优选的层状超晶格材料为钽酸锶铋和钽酸锶铋铌。铁电薄膜层状超晶格材料接触电极的光滑表面，厚度为30nm到250nm。其中一个电极上的光滑表面由此定义为朝铁电薄膜层状超晶格材料伸出的所有表面不规则结构伸出的距离小于铁电薄膜层状超晶格材料厚度的20％。此外优选光滑电极上基本上所有的表面不规则处为圆形并且基本上没有锐角。定义光滑表面的另一方式是表面较光滑，即和已退火的淀积在硅上同时在700℃到800℃下暴露在氧气中一小时的同等200nm/200nm厚的Pt/Ti叠置电极的表面不规则处相比，具有的表面不规则处不锐利，高度更小并且数量较少。
在本发明中使用的铁电薄膜层状超晶格材料通常的厚度为30nm到250nm。该范围以上的厚度虽然很少需要但也有用。铁电薄膜层状超晶格材料的较优选范围是30nm到110nm。该范围更优选40nm到100nm，最优选50nm到80nm。现有技术没有显示具有所述小于约130nm的小厚度层状超晶格材料。
本发明的铁电电容器显示出优良的电性能。例如，选择铁电薄膜层状超晶格材料在75℃存储100小时之后能够提供1.5V的极化或至少7μC/cm2的电荷间隔窗口。与正常的集成电路工作温度相比，70℃存储很苛刻，因此易于加速保持损耗。7μC/cm2的电荷间隔窗口足以用于与常规的集成存储器控制逻辑电路适当的相互作用。随着膜厚度降低到约30nm，间隔窗口增大。比约30nm薄的层状超晶格材料膜不同地结晶并沿晶粒或畴壁显示出多孔性，使它们不适合在铁电电容器中使用。
根据本发明的铁电薄膜层状超晶格材料优良电性能的另一方面是优良的耐印记性。如上所述，1010次周期6V方波疲劳寿命开关之后，选择铁电薄膜层状超晶格材料显示出对应于3V极化间距窗口小于0.0163V的磁滞偏移。
优良电性能的又一方面是开发了基本上无疲劳的超薄铁电层状超晶格材料薄膜。使用1V三角波在10,000Hz开关1010次周期之后，使用光滑电极允许使用的铁电薄膜具有小于2Pr递降的约2％。所述例外的铁电性能来自例如厚度为30nm到110nm的超薄膜。
通过使用DC辉光放电制备光滑电极结构。在优选实施例中，下电极包括铂层。该铂层优选淀积在铱层上。使用DC辉光放电制备的其它优选的下电极结构包括淀积在氧化铱上的铂层、淀积在氮化钛层上的铂层、淀积在氧化钛层上的铂层、淀积在氮化钽层上的铂层、淀积在氧化钽层上的铂层、淀积在硅化钨层上的铂层、以及淀积在氮化钨硅上的铂层。
在另一优选实施例中，在以上每个优选实施例中可以用钌代替铂提供Ru、Ru/Ir、Ru/IrO2、Ru/WSi或Ru/WSiN电极。
在又一优选实施例中，可以用铱代替铂提供Ir、Ir/IrO2、Ir/WSi或Ir/WSiN电极。
制造铁电电容器的工艺包括仔细地控制热工艺条件。形成光滑的下电极，其中下电极上基本上所有的表面不平整结构都是圆的并且基本上没有锐角。所述表面光滑度来源于正确地选择电极材料和退火温度。例如，需要的表面平滑度要求在从180℃到500℃的温度范围下进行退火，该温度最好不超过450℃。
使用液态前体制造在FeRAM等中使用的铁电电容器。通过常规的旋涂优选通过LSMCD在下电极上淀积液态前体以提供前体膜。前体膜含有多种金属，通过干燥和退火前体膜能够产生铁电薄膜层状超晶格材料。在小于400℃的温度下进行前体膜的干燥以提供干燥的前体剩余物。使用快速热处理(“RTP”)在525℃到675℃的RTF温度范围内在30秒到5分钟范围的一时间段内软烘焙干燥的前体剩余物。RTP温度较优选625℃到650℃，最优选650℃，该温度为在所得软烘焙的前体剩余物上连贯地产生光滑上表面的最高温度。在扩散炉氧气气氛中450℃到650℃的退火温度下退火软烘焙的前体剩余物30分钟到5小时。退火温度较优选500℃到560℃，最优选525℃，该温度为由软烘焙的前体剩余物刚好充分晶化铁电薄膜层状超晶格材料的温度。
对于本领域中的技术人员来说，通过结合附图阅读以下详细的说明书，其它的特点、目的和优点将变得很显然。
图1示出了参考介绍曲线形态的惯用术语的理想常规铁电极化磁滞曲线；
图2示出了与显示出现有技术中的极化疲劳和极化印记问题的其它曲线相邻的理想图1曲线；
图3示出了当铁电存储器中的铁电材料由于疲劳和印记问题退化时存储器控制电路面临问题的示意性表示；
图4示出了根据本发明具有基本上光滑电极的平面铁电电容器；
图5示出了根据本发明具有基本上光滑电极的叠置铁电电容器；
图6示出了优选使用图4或5中所示铁电电容器的集成电路存储器的电路图；
图7示出了例如用在图6的存储器中并利用了图4的铁电电容器的单个集成电路非易失存储单元的电路图；
图8示出了例如用在图6的存储器中并利用了图5的铁电电容器的单个集成电路非易失存储单元的电路图；
图9示出了一种层状结构，显示出在对应于图7的集成电路存储器中实现的单个平面铁电存储单元；
图10示出了一种层状结构，显示出单个叠置铁电存储单元如何在对应于图8的集成电路存储器中实现；
图11示出了制造对应于图9和10的层状结构的存储单元使用的示意性工艺图；
图12示出了由使用包括氩气和氧气的载气混合体的DC磁控管溅射淀积的铱的样品得到的折射率数据，其中各样品的氧气分压为25％、50％、75％和100％，具有由退火温度从400℃到800℃的差异造成的效果的额外的对比；
图13示出了包括对DC溅射淀积膜的薄层电阻测量和形态观察的数据，所述膜对应于图12的25％、50％、75％和100％的氧气样品，具有由退火温度从400℃到800℃的差异造成的效果的额外的对比；
图14示出了由使用包括氩气和氮气的载气混合体的DC磁控管溅射淀积的铱的样品得到的折射率数据，其中各样品的氧气分压为0％、10％、20％、30％、40％、50％、60％、70％、80％、90％和100％，具有由退火温度从400℃到800℃的差异造成的效果的额外的对比；
图15示出了由硅衬底上包括氧化铱/铁电层/氧化铱/氧化硅的样品得到的极化磁滞数据；
图16示出了由硅衬底上包括氧化铱/铂/铁电层/铂/氧化铱/氧化硅的样品得到的极化磁滞数据；
图17示出了由硅衬底上包括氧化铱/铱/铁电层/铱/氧化铱/氧化硅的样品得到的极化磁滞数据；
图18示出了由对应于图15、16和17的三个样品得到的剩余极化强度数据的归纳；
图19示出了由对应于图15的层状超晶格材料样品分别在一次开关周期和1010次周期得到的极化磁滞曲线的重叠比较；
图20示出了对应于图15的样品在一次和1010次周期之间得到的极化疲劳寿命曲线；
图21示出了由对应于图16的层状超晶格材料样品分别在一次开关周期和1010次周期得到的极化磁滞曲线的重叠比较；
图22示出了对应于图16的样品在一次和1010次周期之间得到的极化疲劳寿命曲线；
图23示出了对应于图17的层状超晶格材料样品分别在一次开关周期和1010次周期得到的极化磁滞曲线的重叠比较；
图24示出了对应于图17的样品在一次和1010次周期之间得到的极化疲劳寿命曲线；
图25示出了由对应于图20、22和24的三个样品得到的剩余极化强度数据的归纳；
图26示出了表示印记的V中心值的归纳，所述印记已通过对应于图19、21和23的三个样品的矫顽场的初始值校正；
图27示出了包括在硅衬底上的氧化铱/铱/铁电层/铱/氧化铱/多硅/氧化硅的叠置序列在一次和1010次周期得到的极化磁滞曲线的重叠比较；
图28示出了由对应于图27的层状超晶格材料样品在一次和1010次周期之间得到的极化疲劳寿命开关曲线；
图29示出了由插在一对氧化铂电极之间的层状超晶格材料得到的极化疲劳寿命曲线，所述氧化铂电极通过DC溅射在含有12.5％的氧气分压和87.5％的氩气分压的反应载气混合体中淀积得到；
图30示出了对应于图29中示出的测量值在一次周期和1010次周期的极化磁滞曲线的重叠比较；
图31示出了由插在一对氧化铂电极之间的层状超晶格材料得到的极化疲劳寿命曲线，所述氧化铂电极通过DC溅射在含有0％的氧气分压和100％的氩气分压的反应载气混合体中淀积得到；
图32示出了由插在一对氧化铂电极之间的层状超晶格材料得到的极化疲劳寿命曲线，所述氧化铂电极通过DC溅射在含有25％的氧气分压和75％的氩气分压的反应载气混合体中淀积得到；
图33示出了由插在一对氧化铂电极之间的层状超晶格材料得到的极化疲劳寿命曲线，所述氧化铂电极通过DC溅射在含有50％的氧气分压和50％的氩气分压的反应载气混合体中淀积得到；
图34示出了由插在一对氧化铂电极之间的层状超晶格材料得到的极化疲劳寿命曲线，所述氧化铂电极通过DC溅射在含有75％的氧气分压和25％的氩气分压的反应载气混合体中淀积得到；
图35表示由对应于图31的样品得到的俄歇电子光谱数据；
图36表示由对应于图31的样品得到的二次离子质谱数据；
图37表示由对应于图31的样品拍摄到的透射电子显微镜照片；
图38表示由对应于图29的样品得到的俄歇电子光谱数据；
图39表示由对应于图29的样品得到的二次离子质谱数据；
图40表示由对应于图29的样品拍摄到的透射电子显微镜照片；
图41表示由对应于图32的样品得到的俄歇电子光谱数据；
图42表示由对应于图32的样品得到的二次离子质谱数据；
图43表示由对应于图32的样品拍摄到的透射电子显微镜照片；
图44表示由对应于图33的样品得到的俄歇电子光谱数据；
图45表示由对应于图33的样品得到的二次离子质谱数据；
图46表示由对应于图33的样品拍摄到的透射电子显微镜照片；
图47表示由对应于图34的样品得到的俄歇电子光谱数据；
图48表示由对应于图34的样品得到的二次离子质谱数据；
图49表示由对应于图34的样品拍摄到的透射电子显微镜照片；
图50示出了层状超晶格材料的液相淀积的淀积速率曲线；
图51表示通过使用包括光滑电极和超薄层状超晶格铁电膜的本发明与由现有技术的方法制造的较厚薄膜器件在存储保持时间改进方面的比较；以及
图52示出了通过使用包括光滑电极和由液态源喷雾化学淀积制造的层状超晶格铁电膜的本发明与用旋涂法制造的相同厚度膜器件在时间相关的电介质击穿数据改进方面的比较。
包括DC溅射淀积材料的铁电电容器
图4示出了根据本发明的优选铁电电容器400。铁电电容器400用做平面存储单元。常规的晶片402支撑铁电电容器400，优选硅晶片，但也可以是其它任何常规材料，包括至少锑化铟、氧化镁、钛酸锶、蓝宝石、石英、红宝石、砷化镓以及这些材料的组合物。例如至少约200nm厚的二氧化硅第一隔离层404优选形成在硅晶片402上。粘结层406由铱、氧化铱、钌、氧化钌、钽、氧化钽、钛或氧化钛制成，优选约100nm厚。约300nm厚的第一导电膜410由铂、钯、铑、铱、钌、氧化铂、氧化钯、氧化铑、氧化铱或氧化钌制成。
层406和410组成下电极412，表现为第一光滑上表面414，该表面具有例如不规则处416和418等的多个表面不规则处。表面不规则处因此定义为根据预定的等高线应为光滑和连续流动的电极而实际为间断电极表面上的结构特征。表面特征的例子包括有棱角或尖锐的小丘、小圆形隆起以及小的圆形凹坑，预定在此表面上应为基本上平坦的电极表面。在高放大倍数的扫描电子显微镜下观察可以看到薄膜的表面特征或表面不规则处。表面不规则处416和418都是圆形并且基本上没有在常规的Pt/Ti电极上可以观察到的小丘类型的锐角。特别需要电极表面光滑度以防止下电极412上的尖刺使铁电电容器400短路。
薄膜铁电层状超晶格材料层420接触第一光滑表面414。在第一光滑表面414上基本上没有表面不规则处416和418朝铁电层420垂直伸出大于层420垂直厚度20％的距离。甚至更优选这些表面不规则处伸出的量小于14％。
上电极422由第二导电膜424和可选的粘结层426组成。层424和426每个都是通过根据本发明提供上表面中特殊光滑度的方法DC淀积而成。第二导电膜424优选约200nm到300nm厚，且优选由铂、钯、铑、铱、钌、氧化铂、氧化钯、氧化铑、氧化铱或氧化钌制成。粘结层426由优选约100nm厚的氧化钛、氧化钽、钯、氧化钯、铑、氧化铑、铱、氧化铱、钌或氧化钌组成。
铁电层420显示为具有如不规则处430等的多个相互关联的表面不规则处的第二光滑表面428。表面不规则处430都是圆形并且基本上没有在不采用本发明的方法处理的铁电电容器中观察到类型的锐角。在第一光滑表面414上基本上没有表面不规则处416和418朝铁电层420垂直伸出大于层420垂直厚度20％的距离。在铁电层420、下电极412和上电极422之间的相应接触界面处，铁电层420与第一表面414和第二表面428相一致。
在使用的预定环境中铁电电容器器件400形成集成存储器电路的一部分。本领域中的技术人员应理解图4中所示类型的铁电电容器的附加用途包括用做铁电晶体管的栅极和逻辑电路。
图5示出了用做叠置存储单元的铁电电容器500。在图5中，与图4中相同的部件采用了相同的编号。通过离子腐蚀或其它技术穿过氧化层404形成接触孔502以露出晶片402。通过常规的多晶硅化学汽相淀积和各向同性离子腐蚀形成多晶硅栓塞504填充接触孔。在多晶硅栓塞504上形成约150nm厚的氮化钛、硅化钨、氮化钨硅、铱或氧化铱的扩散阻挡层506。约250nm厚的第一导电层410由铂、铱、钌、氧化铂、氧化铱或氧化钌制成。专门淀积液相前体以消除铁电层420中的缺陷
在制造电容器400和500的工艺中，如图4和5所示，液相前体通过常规的旋涂淀积在下电极412上以提供前体膜，优选通过液态源喷雾化学淀积(“LSMCD”)，液态源喷雾化学淀积是一种以15rpm转速旋转晶片同时使用文丘里型雾化器形成薄雾，然后使用4KV高压的氧气通过电晕系统充电薄雾之后，由载气氮气引入到淀积室内淀积液相前体膜的淀积技术。通过LSMCD淀积的前体膜能够消除淀积在前体膜上的铁电层状超晶格材料中的任何团或空隙夹附物。LSMCD技术能充分避免将来自液相前体的团转移到前体膜内并防止在前体膜内形成气孔。专门处理液相前体以增强第二光滑表面428的光滑度
在制造电容器400和500的工艺中，如图4和5所示，通过干燥和退火前体膜，液相前体能够产生铁电层状超晶格材料。在小于400℃的温度下进行前体膜的干燥以提供干燥的前体剩余物。使用快速热处理(“RTP”)在525℃到675℃的RTP温度下对干燥的前体剩余物软烘焙30秒到5分钟。RTP温度优选从625℃到650℃，最优选650℃，该温度为在所得软烘焙前体剩余物上连续产生光滑上表面428的最高温度。在扩散炉内氧气气氛中在450℃到650℃的退火温度下退火软烘焙前体剩余物。退火温度较优选500℃到560℃，最优选525℃，该温度为由软烘焙的前体剩余物刚好充分晶化铁电薄膜层状超晶格材料的温度。表面不规则处的尺寸限制
表面不规则处416,418和430伸入铁电层420内的距离不能大于铁电层420厚度的20％有两个主要原因。第一个原因有关击穿电压。至今研究的层状超晶格材料具有约1MV/cm的击穿电压，即从0.9MV/cm到1.1MV/cm。由此，约需10nm的层状超晶格材料承受1V而不击穿。这是由于两个不规则处在电极之间可能相互叠加，例如表面不规则处430基本上与表面不规则处416对准。如果发生击穿，将不能实现铁电层420的完全极化。由此，至少需要15nm的层状超晶格材料来承受电极412和422之间1.5V的电位。设计在3V下工作的50nm厚的铁电层420需要30nm的厚度。由此，小丘仅能伸入铁电层420内20nm。20nm的厚度等于50nm厚的层420的40％(20/50=40％)。由于表面不规则处会在各电极上垂直对准，因此每个电极需要约一半的该值，即20％。
另一个例子是设计在1.5V下工作的40nm厚的铁电层420需要15nm的厚度。由此，小丘仅能伸入铁电层420内25nm。15nm的尺寸等于40nm厚的层420的38％(15/40=38％)。由于表面不规则处会在各电极上垂直对准，因此每个电极需要约一半的该值，即20％。
再一个例子是设计在1V下工作的30nm厚的铁电层420需要10nm的厚度。由此，小丘仅能伸入铁电层420内20nm。10nm的尺寸等于30nm厚的层420的33％(10/30=33％)。由于表面不规则处会在各电极上垂直对准，因此每个电极需要约一半的该值，即20％。
限制表面不规则处的第二个原因或要求是需要避免印记铁电层420。现已从定性的扫描电子显微镜数据确定较大高度的表面不规则处对印记铁电层有较大的影响，例如接触具有这些大表面不规则处的铁电层420。由此对每个电极上表面不规则处伸入到铁电层420内小于20％的要求优选小于14％，更优选小于7％，虽然很难制造7％的电极用于30nm和40nm厚的铁电层420。包括图4或5铁电电容器的铁电存储器件
图6为示出了示意性集成电路存储器600的方框图，其中利用了用本发明的材料制造的铁电开关电容器。为简化起见，显示的实施例为16千比特(“16K”)FERAM；然而该材料可用于宽尺寸范围和类型的存储器，包括破坏性读出和非破坏性读出。在显示的16K实施例中，有7条连接到行地址寄存器604和列地址寄存器606的地址输入线602。行地址寄存器604通过7条线610连接到行解码器608，列地址寄存器606通过7条线614连接到列解码器/数据输入/输出多路转换器612。行解码器608通过128条线618连接到128×128存储单元阵列616，列解码器/数据输入/输出多路转换器612通过128条线622连接到检测放大器620和存储单元阵列616。RAS*信号线624连接到行地址寄存器604、行解码器608以及列解码器/数据输入/输出多路转换器612，同时CAS*信号线626连接到列地址寄存器606和列解码器/数据输入/输出多路转换器612。(这里所讨论的，*表示反相信号)。输入/输出数据线628连接到列解码器/数据输入/输出多路转换器612。存储单元阵列616含有128×128=16,384个存储单元，通常表示为16K。这些单元为根据本发明的铁电开关电容器为基础的单元。
图7示出了以铁电平板电容器为基础的开关单元700。单元700包括两个电互连的电器件，即晶体管702和铁电开关电容器400。晶体管702的栅极706连接到通常称做“字线”的线618A，线618A连接到线618中的一个(见图6)。晶体管702的源极/漏极710通常称做“位线”的线622A，线622A连接到线622中的一个。
在图7中，使用图4中所示的平面型存储单元，晶体管702的源极/漏极710连接到开关电容器400的上电极422，开关电容器400的下电极412连接到线716，线716连接到参考电压Vref。
图8示出了以铁电叠置型电容器为基础的开关单元800，引入了图5所示类型的叠置电容器500。在图8中，与图7相同的特征采用了相同的编号。根据图8，晶体管602的源极/漏极710连接到开关电容器500的下电极412，开关电容器500的上电极422连接到线716，线716连接到参考电压Vref。由此，图8中的电极412和422的位置与图7中这些电极的位置相反。
图9示出了根据薄膜结构的中间截面视图制造成集成电路FERAM的存储单元700。在图9中，与图4,6和7相同的部件采用了相同的编号。平板电容器400包括图4所示的薄膜铁电层420。通过常规的方式掺杂晶片402形成源/漏区708和710。层406和900为附加的隔离层，优选由旋涂玻璃、或其他掺磷、掺硼磷或未掺杂二氧化硅制成。下电极412的构成参见对图4的介绍。连接到栅极706的位线622A和字线618A(图9中未示出)均优选由铝制成，较优选钛上的氮化钛的叠置扩散阻挡金属上的铝(Al/TiN/Ti叠置层)，或者最优选钛上的氮化钛的叠置扩散阻挡金属上的铝并由用于光掩模处理的抗反射层氮化钛覆盖(30nm/800nm/150nm/25nm厚的TiN/Al/TiN/Ti叠置层)。位线622A部分在对应的接触孔902内。
图10示出了根据薄膜结构的中间截面视图制造成集成电路FERAM的存储单元800。在图10中，与图5,6,7,8和9相同的部件采用了相同的编号。层1000为优选由与层900相同材料制成的隔离层。存储器读取、写入和检测操作
图4-8中的存储器的工作如下。设置在线602上的行地址信号A0到A6(见图6)和列地址信号A7到A13通过地址寄存器604和606经过线624和626用RAS*和CAS*信号复用，并分别传输到行解码器608和列解码器/数据输入/输出/多路器612。行解码器608在已确定地址的一个字线618上设置了高信号。根据功能是写或读功能，列解码器/数据输入/输出/多路器612或者在对应于列地址的一个位线622上设置在线628上输入的数据信号，或者在数据线628上输出对应于列地址的一个位线622上的信号。正如本领域中公知的，当RAS*信号先于CAS*信号时触发读功能，当CAS*信号先于RAS*信号时触发写功能。连接到驱动到高电压字线的各单元700和800中的晶体管702导通，根据要执行的读或写功能，允许位线622A上的数据信号读入到电容器400或500内，或在位线622A上输出电容器400或500上的信号。正如本领域中已公知的，检测放大器620沿线622设置以放大线上的信号。执行以上叙述功能的其它需要或有用的逻辑以及其它公知的存储功能也包括在存储器700或800中，但由于不是直接应用到本发明因此没有显示或讨论。
如上所述，RAS*和CAS*信号线624和626；寄存器604和606；解码器608；列解码器/数据输入/输出/多路器612；以及晶体管702包括根据数据线628上输入到存储器的信息将存储单元700和800分别设置在第一存储状态或第二存储状态的信息写装置718(见图7和8)。第一存储单元状态对应于处于第一极化状态中的铁电材料层420，第二存储单元状态对应于处于第二极化状态中层420。这些部件加上检测放大器620包括检测存储单元700和800的状态并提供对应于检测状态的电信号的信息读装置720。检测薄膜铁电层420极化状态的需要使信息读装置720对薄膜铁电层420施加重复的单向电压脉冲。制造铁电存储器件的概括性工艺图解
图11示出了根据本发明制造存储单元700或800的工艺P1100的示意性工艺图。在步骤P1102中，通过常规的方式制造出晶片402(参见图4和5)以接纳下电极412。因此，可在氧气扩散炉中加热硅晶片402以生长氧化层404。通过离子腐蚀或其它技术穿过氧化层404形成扩散或接触孔以露出晶片402，然后通过常规的方式掺杂n或p形成源/漏区708和710。通过常规的方式形成晶体管栅极706。通过常规的化学汽相淀积淀积隔离层406作为选涂玻璃或其它掺硼磷、掺磷或未掺杂的二氧化硅。
仅对于图10中显示的叠置型铁电存储单元800，通过离子腐蚀或其它技术穿过隔离层900形成接触孔502和902。通过常规的方式在接触孔502和902中形成位线622A和多晶硅栓塞504。
在步骤P1104中形成下电极412。当使用图4和9中所示的平面铁电单元400时，通过DC溅射铱、氧化铱、钌、氧化钌、钽、氧化钽、钛或氧化钛形成粘附层，厚度为50nm到150nm。溅射淀积的材料可选地通过扩散炉中500℃到700℃的氧气退火处理至少一小时，包括22分钟快速进入炉内和22分钟快速炉中取出。
当使用叠置铁电单元500时，如图5和10所示，通过DC溅射氮化钛、钨酸钛、硅化钨、氮化钨硅、硅化钽、氮化钽硅、钯、氧化钯、铑、氧化铑、铱、氧化铱、钌或氧化钌，厚度为100nm到150nm。溅射淀积的材料可以在400℃到700℃的扩散炉中进行氮气或氧气退火至少两小时，包括22分钟快速进入炉内和22分钟快速炉中取出。
第一导电膜410淀积在对应的隔离层406或阻挡层408上。溅射优选DC溅射的铂、钯、铑、铱、钌、氧化铂、氧化钯、氧化铑、氧化铱或氧化钌，厚度为300nm。
作为示例，在步骤P1104中使用的合适溅射设备包括由UNIFILMTECHNOLOGY制造的溅射设备，型号为PVD-300。更优选由ANELVA CORPORATION(型号；ILC-1051或等同物)或APPLIEDMATERIALS,INC(型号；Endura5500-PVD或等同物)常规DC-磁控管溅射设备。
DC磁控管溅射工艺使用包括压力小于10-2Torr的惰性气体和活性种类气体组合的反应等离子体载气混合体。最优选的惰性气体为氩气，是由于它的低活性和较低的成本。最优选的活性种类气体为氮气和氧气。可使用达到载气混合体的70％的分压的氮气。较优选使用氮气的分压为10％到50％。使用的氧气可高达载气混合体的100％，但当氧气的分压等于或小于75％时可得到较好的结果。最优选使用氧气分压为5％到60％。
步骤P1106包括制备液相前体。优选使用如U.S.专利5,423,285中介绍的液相淀积工艺形成薄膜铁电层420(见图4和5)。优选使用根据以下反应制备的金属烷氧羧化物前体：
(2) ；
(3) ；以及
(4) ；
(5) ；以及
(6) ，
其中M为具有电荷n的金属阳离子；b为从0到n的羧酸的摩尔数；R′优选具有4到15个碳原子的烃基；R为具有3到9个碳原子的烃基；R″优选具有约0到16个碳原子的烃基；a,b和x为整数，代表满足M和M′的各价态的对应取代基的相对量。M和M′优选选自由锶、铋、铌和钽组成的组。以上给出的反应过程的示例性讨论很概括，因此为非限定性的。发生的具体反应取决于使用的金属、乙醇和羧酸，以及施加的热量。
在约70℃到200℃的温度下回流包括乙醇、羧酸和金属的反应混合物一到两天，以促进反应。然后在100℃以上的温度下蒸馏反应混合物以从溶液中消除水和短链酯。乙醇优选2甲氧醇或2甲氧丙醇。羧酸优选2乙基己醇酸(ethylhexanoic acid)。反应优选在二甲苯或n辛烷溶剂中进行。反应产物稀释到一摩尔浓度，该摩尔浓度在每升溶液中产生0.1到0.3摩尔的所需层状超晶格材料。最优选溶液的摩尔浓度为每升0.10到0.13摩尔。
如果混合液相前体溶液以包括至少5％到10％的过量铋，那么在预定用途的环境中，从步骤P1106得到的层状超晶格材料性能最好。在退火步骤P1116和P11120期间发生一些铋的挥发损失。过量铋的其它优点包括补偿晶格缺陷。已制备用在铁电层420中的薄膜铁电层状超晶格材料以包括100％以上的化学配比过量铋的量。这些材料为铁电体，但显示出极化强度减小，除非过量铋的量保持在满足以上显示的SmolenskiiA类公式需要的铋量的约5％到10％。溶液产生层状超晶格材料，具有的金属正比于前体溶液中的金属，退火造成的挥发损失很少。因此，前体溶液可以根据Smolenskii公式用一个或多个化学配比的A位置和B位置材料的混合物制备。溶液还可以包括多个A位置和多个B位置金属的混合物，例如钽酸锶铋铌。
包括钛酸钡锶和酸钡锆铅的其它铁电材料可以由液相前体制成用于本发明中；然而，由于在小于约100nm厚的超薄结构中产生的形成缺陷或其它问题，所述的其它铁电体通常不能用在超薄层中。此外，所述其它材料显示出随着厚度降低极化强度和疲劳寿命降低，但对层状超晶格材料来说的确存在厚度降低极化强度增加的相反情况。因此与层状超晶格材料相比，通过本发明的DC溅射工艺制造光滑电极的能力对其它铁电体来说不是很关键。
在步骤P1108中，源自步骤P1106的前体溶液施加到源自步骤P1104的衬底，形成接收薄膜铁电层420的下电极412的最上表面414。施加液相前体优选通过以下步骤进行：在室温下滴2到5毫升的液相前体溶液并向电极412的最上表面施加，然后旋转晶片去除过量的溶液并留下薄膜液体剩余物。对于旋转淀积，可以改变旋转速率和溶液摩尔浓度以调节残留在下电极412上的液相前体溶液膜的厚度。步骤P1106的详细例子作为例1提供在下文。优选，通过液态源喷雾化学淀积(“LSMCD”)技术施加液相前体。
液相淀积特别优选的方法包括在淀积雾状的气溶胶并用紫外线将所得液体薄膜固化在衬底上，如McMillan等人在U.S.专利5,456,945中介绍的，或可以通过可商业得到的液态源喷雾化学淀积设备实现，例如由Pennsylvania的Submicron Systems Corporation ofAllentown制造的Primaxx2F独立LSMCD系统。这些设备使用具有对应于所需金属氧化物的金属的化学配比的正确表示的单液态源。液体雾化成胶体尺寸的颗粒在惰性载气中形成气溶胶薄雾。薄雾颗粒的直径优选具有约50到500nm的正态分布，在约170nm尺寸处约为5.5×107各颗粒。薄雾传送到真空淀积室内并均匀地淀积在旋转的衬底上。使用紫外线辐射以促进液相前体薄雾和旋转衬底上的液相前体膜的分解。现已观察到与使用旋转淀积形成的膜相比，使用液态源喷雾化学淀积形成的铁电膜具有较少的缺陷，较好的台阶覆盖以及较光滑的上表面。此外，可以通过用金属有机源材料的化学汽相淀积技术施加液相前体。
在步骤P1110中，干燥源自步骤P1108的前体膜除去溶剂和其它挥发性有机物。在干燥空气气氛中和约150℃到400℃的温度下，在热板上干燥前体足够的一段时间，基本上从液体薄膜上除去有机材料，留下干燥的前体剩余物。所述持续时间优选约1分钟到约30分钟。最优选的干燥条件提供了两阶段干燥，首先在150℃下干燥2分钟，然后在260℃下干燥4分钟。
步骤P1112包括在高于步骤P1110中使用的温度下软烘焙源自步骤P1110的干燥前体剩余物。软烘焙优选包括将晶片放置在525℃到675℃的常规RTP卤素灯下从30秒到5分钟的一段时间。最优选的RTP条件为650℃下60秒钟。这些RTP条件可确保在淀积上电极422之前软烘焙前体剩余物具有光滑的上表面。相反，在725℃软烘焙的前体剩余物的显微照片显示出无法接受的粗糙上表面，具有大面积的小丘结构和高度大于40nm的大规模的表面不规则处。
代替步骤P112中650℃的RTP，晶片可以在650℃的扩散炉中软烘焙10分钟左右，包括4分钟快速进入炉内和从炉内取出，单该方法有时会产生另人不满意或粗糙的软烘焙剩余物。要获得由工艺P1100得到的晶体组合物的预期或可重复的电子特性，软烘焙步骤P1112必不可少。
以下的研究例子显示了用于产生旋涂淀积的理想条件的参数。确定对于每升0.12摩尔的由金属2乙基己醇(ethylhexanoate)和二甲苯制成的前体溶液，1300rpm为淀积的理想速率。例1由旋转工艺得到的材料厚度
准备好从Hughes Technical Services of Virginia商业定购的每升0.2摩尔的溶液，以生产SrBi2.61(Nb0.66Ta1.63)O10.64，在二甲苯中包括锶、铋、铌和钽2乙基己醇。使用点眼药器将2ml等分的该溶液滴到以1300rpm旋转的晶片上形成前体溶液膜。所得膜首先在150℃的热板上干燥2分钟，然后在260℃的热板上4分钟，留下239.9nm厚的剩余物，当在RTP650℃下软烘焙60秒钟时，收缩为160nm厚度。使用Gaertner Scientific Corporation制造的型号为L-104SA的偏振光椭圆计测量厚度。用n醋酸丁酯稀释溶液到每升0.12摩尔并尝试其它的旋转速度。下面的表1包括其它膜旋转条件的归纳并显示了当暴露到650℃的RTP 60秒钟时膜是否龟裂。表1
样品     RPM 溶液摩尔浓度 干燥后的厚度nm RTP后的厚度nm 龟裂(是/否？)
A     1300     0.2     239.9     160     是
B     1000     0.2     252.7     177.3     是
C     800     0.2     259.0     196.9     是
D     700     0.2     259.2     201.3     是
E     1300     0.16     163.3     未测量     否
F     1300     0.14     145.2     未测量     否
G     1300     0.12     131.4     未测量     否
在步骤P1114，如果由步骤P1112得到的软烘焙前体剩余物不是需要的厚度，那么重复步骤P1108、P1110以及P1112直到得到需要的厚度。根据这里公开的参数，约150nm到180nm的厚度通常需要每升溶液0.12摩尔的两个涂层。
在步骤P1116中，退火软烘焙前体剩余物形成铁电薄膜层420(见图4和5)。该退火步骤称做第一次退火以便与以后的退火步骤区分开。第一次退火优选在450℃到650℃温度的氧气中进行30分钟到2小时。步骤P1116较优选在500℃到560℃下进行120分钟，最优选的退火温度约525℃。由于当在至少500℃到560℃的最小温度下氧气退火软烘焙前体剩余物时，由优选的液体金属2乙基己醇前体溶液的软烘焙前体剩余物结晶形成SmolenskiiA类型的薄膜层状超晶格材料，由对该薄膜层状超晶格材料的X射线扩散分析，所述低温退火现在已成为可能。低温退火减小了由薄膜铁电层状超晶格材料层420内热引入的应力产生的粗糙度的量。步骤P1116的第一次退火最优选使用120分钟工艺在氧气气氛中进行，所述120分钟工艺包括至少22分钟“推入”炉内和相同的时间“抽出”炉。所有这些指出的退火时间包括快速进入和取出炉产生热使用的时间。
在步骤P1118中，通过DC溅射淀积上电极422。优选在与粘附层406的淀积条件相同的条件下完成粘附层426的淀积。类似地，优选在与第一导电膜410的淀积条件相同的条件下完成第二导电膜424的淀积。
然后在步骤P1120中，通过包括施加光致抗蚀剂然后离子腐蚀的常规活性离子腐蚀工艺构图(pattem)器件，这些本领域中的技术人员都熟知。优选在第二次退火步骤P820之前进行所述构图，以便第二次退火用于从存储单元400除去构图应力并纠正由构图工序产生的任何缺陷。
第二次退火步骤P1122优选在650℃到850℃进行120分钟，最优选的退火温度约800℃。第二次退火步骤P1122最优选使用120分钟工艺在氧气气氛中进行，所述120分钟工艺包括至少22分钟“推入”炉内和相同的时间“抽出”炉外。第二次退火的时间优选与第一次退火P1116的时间相同。
最后，在步骤P1124中，完成并评估器件。完成包括淀积附加层、离子腐蚀接触孔以及其它常规的工序，这些本领域中的技术人员都熟知。晶片420被锯成分立的单元以将其上同时制造的多个集成电路分开。
以下的非限定性例子体提出了实施本发明的优选材料和方法。例2DC溅射淀积的铱对DC溅射中使用的载气的氧气含量的敏感性
通过将可商业得到的硅晶片放置在扩散炉内生长氧化层404(见图4和5)开始工艺步骤P1102(见图11)。包括氧化层404和氧化钛层的粘附层406的衬底放置在由Unifilm Technology Corporation制造的PVD-300的DC磁控管溅射设备中完成步骤P1104。
DC溅射对应于第一导电膜410的铱金属层或氧化铱层，厚度为44.7nm到137.6nm。真空室内的载气混合体包括5.7E-3Torr分压的氧气(O2)和5.7E-3Torr分压的氩气(Ar)，即50％分压的氧气以稳定等离子体。与通常仅用氩气做等离子体的溅射相比，这些条件处于较高的压力下。
使用0.53A固定电流的DC电源进行溅射，且该设备能自动地确定溅射电压系统一分半钟。
表2示出了这些膜的淀积速率，由于在RF载气混合体中包含氧气将淀积速率显著地降低到使用纯氩气载气的速率的约10％，因此所述工艺改进显著优越于现有的RF溅射技术。所述降低的淀积速率有利地形成了相应的较光滑电极，这可由扫描电子显微术证实。
显示在表2中的数据为每输入功率每分钟的淀积速率，有别于Joo文章3054页上的报告的结果。
图12示出了淀积的氧化铱的折射率，在25％到50％的范围内保持相对不变，大部分在50％氧气载气的分压周围。折射率的稳定性表明DC溅射淀积没有与载气混合体中的氧气活性种类气体形成半氧化膜，可与现有的RF淀积技术相媲美。
图13示出了使用常规的皮安安培计和显微镜从对应于图12的25％、50％、75％以及100％氧气样品的DC溅射淀积的膜得到的薄层电阻测量和形态观察结果，所述膜淀积后经历了400℃到800℃的热退火应力。使用25％到50％氧气含量得到的膜具有较低的电阻，表2
    样品     用氩气和氧气的混合气体DC反应溅射铱
 电压    电流 淀积时间(min．) 厚度(nm) 每输入功率*分钟的淀积速率(nm/W*min.)
A-0％O2总共：9.0E-3Ar:9.0E-3 124 0.53 1.5 60.1 .610
B-25％O2总共：9.0E-3Ar:8.1E-3O2:2.7E-3 163 0.53 1.5 137.6 1.04
C-50％O2总共：9.2E-3Ar:5.7E-3O2:5.7E-3 167 0.53 1.5 137.5 1.04
D-75％O2总共：9.2E-3Ar:2.9E-3O2:8.0E-3 158 0.53 1.5 112.0 0.892
E-100％O2总共：9.2E-3O2:9.2E-3 131 0.53 1.5 44.7 0.429
即使高达800℃的退火也没有小丘。阻抗随着金属铱氧化的增加而增加。例3DC溅射淀积的铱对DC溅射中使用的载气的氮气含量的敏感性
用氮气代替载气混合体的氧气部分重复例2的工序以研究形成氧化铱或借助过渡形成的氮化铱膜形成氮氧化物膜的可能性。
图14示出了沿热应力曲线的折射率测量的结果，用于图13中显示的氧气淀积数据和氮气淀积数据之间的比较。和氧气淀积一样，对于淀积值大于50％处的氮气分压，膜的稳定性较差。当分压氮气值大于70％由于不稳定的等离子体不发生淀积。在大于600℃温度下退火的所有样品中观察到了小丘。由于从氮化铱到氧化铱的形成之间形成了过渡的铱金属，因此当氧化该金属铱时形成了小丘。例4制备铁电电容器器件
使用可由日本的Kokundo Chemical Corporation ofSaitama的商业定单买到的每升0.2摩尔的层状超晶格材料前体溶液在单个晶片402上制备多个铁电电容器器件400。对溶液的化学分析证实它在n辛烷中含有金属己酸盐，该金属与经验公式SrBi2.53(Nb0.38Ta1.71)O10.02中金属成比例对应。由此，与m=2的A类Smolenskii公式(见上文)相比，溶液含有化学配比过量的铋和化学配比过量的Nb和TaB位置金属。以下的讨论参考图4和11。
通过将可商业得到的硅晶片放置在扩散炉内生长氧化层404(见图4)开始工艺步骤P1102(见图11)。包括氧化层404的衬底放置在由Unifilm Technology Corporation制造的PVD-300的DC磁控管溅射设备中完成步骤P1104。形成具有粘附层406和第一导电膜410功能的氧化铱层作为步骤P1104中的下电极412。DC溅射厚度为302.5nm的氧化铱层。真空室中的载气混合体包括5.7E-3Torr分压的氧气(O2)和5.7E-3Torr分压的氩气(Ar)，即50％分压的氧气以稳定等离子体。与通常用氩气做等离子体的溅射相比，这些条件下的总压力相对较高。使用166V电压和0.53A电流进行3.2分钟的溅射。
将晶片放置在常规的旋涂机器中并以500rpm旋转晶片，同时使用点眼药器在5秒钟内将4ml的溶液滴到旋转的晶片上进行步骤P1108。旋转速度增加到1300rpm用40秒钟以及3000rpm时用5秒钟以形成涂敷衬底的液相前体的均匀膜。
在步骤P1110中，将晶片放置在空气中150℃的热板上2分钟，然后移走立即放在260℃的第二热板上4分钟来干燥液相前体。在步骤P1112中，将干燥的液相前体剩余物暴露在空气中650℃的常规快速热处理灯下60秒钟以软烘焙干燥的液相前体剩余物。
做为步骤P1114的结果，重复施加液相前体溶液、干燥和软烘焙的步骤两次形成厚度达到约200nm的软烘焙材料层。
在525℃的扩散炉中氧气流下进行软烘焙液相前体剩余物的第一次退火P1116 140分钟，包括22分钟快速进入炉内和22分钟快速出炉。从炉中移走晶片并静置到室温。
在步骤P1118期间，DC溅射厚度约300nm的氧化铱层。所得氧化铱材料作为上电极422，包括第二导电膜424和粘附层426。使用包括5.7E-3Torr的Ar和5.7E-3Torr的O2的载气混合体进行溅射。DC溅射条件包括使用166V电压和0.53A电流持续两分钟得到302.5nm的厚度。
在步骤P1120中，用常规的旋转负型光致抗蚀剂覆盖上电极422。将包括该抗蚀剂的晶片放在空气中100℃的热板上烘焙5分钟，之后在掩模下晶片暴露到紫外线辐射1.8秒以构图该抗蚀剂。在氮气环境中n-醋酸丁酯漂洗1.5分钟以显影该抗蚀剂。在140℃的热板上硬烘焙显影的图形5分钟。接下来对晶片进行离子铣削腐蚀。通过常规的等离子体剥离除去抗蚀剂。
步骤P1122包括在800℃的氧气扩散炉中退火上电极2小时，包括22分钟快速进入炉内和22分钟快速出炉。
做为该工艺的结果，最终的晶片具有多个平面型铁电电容器400，每个具有6940μm2的表面积以及硅衬底表面上氧化铱/铁电层/氧化铱/氧化硅的叠置结构。最终的晶片表示为样品AA。例5电容器结构的变化
除了改变步骤P1104和P1118溅射不同的金属和金属氧化物之外，采用与例4的第一晶片(AA)相同的方式制备多个晶片。第二晶片上的电容器400含有用于第一导电膜410的铂和用于粘附层406的氧化铱以形成下电极412。第二晶片(AB)上的电容器含有用于粘附层426的氧化铱和用于第二导电膜424的铂以形成上电极422，即总的电容器结构含有硅衬底上的氧化铱/铂/铁电层/铂/氧化铱/氧化硅。
制备样品(AC)由用于第一导电膜410的铱和用于粘附层406的氧化铱以形成下电极412，以及用于粘附层426的氧化铱和用于第二导电膜424的铱以形成上电极422，即总的电容器结构含有硅衬底上的氧化铱/铱/铁电层/铱/氧化铱/氧化硅。此外，由于铁电层和铱之间表面处氧化反应，相信该样品(AC)已转变为硅衬底结构上包括氧化铱/铱/功能性地氧化的铱/铁电层/功能性地氧化的铱/铱/氧化铱/氧化硅的结构。结构差异的存在不是由于溅射淀积的材料，而是形成工艺导致层间表面氧化最终形成金属氧化物，例如，氧化的铱金属系统中的铱氧化物的组合物，氧化梯度从铁电层到铱金属内。
制备的“A”样品具有电容器400的结构的同时，以相同的方式制备“B”电极样品的对应系列，包括具有扩散阻挡层506下多晶硅栓塞504的图5的电容器500。例6比较试验测量
从例5制造的每种晶片中选择代表性的测试电容器，即样品AA、AB、AC、BA、BB和BC。使用偏振光椭圆计计算222nm的样品AA和BA、229.5nm的样品AB和BB以及240nm的样品AC和BC的铁电层420的厚度。Hewlett Packard 8115A函数发生器和Hewlett Packard 54502A数字化示波器可操作地连接到9.91nF的负载电容器上，在保持25℃恒温的样品上进行剩余极化测量。使用探针接触电容器，在25℃下使用10,000Hz振幅为125kV/cm的三角波形开始剩余极化测量。
图15示出了样品AA(氧化铱电极)的磁滞测量，图16为样品AB(硅衬底上氧化铱/铂/铁电层/铂/氧化铱/氧化硅的磁滞测量，图17为样品AC(硅衬底上氧化铱/铱/铁电层/铱/氧化铱/氧化硅)的磁滞测量。
图18示出了对应于图15、16和17的三种样品AA、AB和AC的剩余极化数据汇总。样品AA和AB或AC和AB之间的SEM显微照片比较表明和铂相比，氧化铱或功能性地氧化的铱为用做氧化物阻挡层的较好材料，是由于铱和氧化铱的粒型结构，而铂具有已确信氧更容易渗透的柱型结构。所述指示可由对应于IrO2/Pt样品的曲线1800证实，其中在铂/铁电边界处的氧化增加削弱了铁电材料的剩余极化。样品AA和AC的铱和氧化铱之间没有明显的差异。
图19、20、21、22、23和24示出了分别为样品AA、AB和AC的磁滞疲劳寿命的测量结果。图19、20和21的开关曲线每个包括初始磁滞曲线和1010次周期之后的最终磁滞曲线。使用振幅为125kV/cm的3V三角波形测量初始极化曲线，然后用同样的波形测量106、107、108、109和1010次周期后的极化曲线。不带收集的极化测量数据开关周期使用1,000,000Hz的6V方波来进行。在每种情况中，1010次周期的剩余极化保持在原始材料极化值的10％以内，同时印记确定为随着时间磁滞曲线的中心相对于零电压偏移，并没有禁止在电子存储器中使用该铁电材料。
对于图19，原始铁电电容器在125℃下、一次周期、对222nm的膜施加2.78V的外加电压，即125kV/cm的外加电场时具有10.75μC/cm2的2Pr极化强度。109次周期之后逐渐变为11.41μC/cm2的最大值，然后1010次周期之后下降到9.92μC/cm2。1010次周期的最终2Pr值比初始的2Pr值小7.7％，如图20所示。通过将Ec-和Ec+值相加并除2得到值-5.80kV/cm计算初始曲线印记的V中心值。1010次周期之后类似的V中心值为-0.65kV/cm。222nm膜的V中心偏移的量为+5.15kV/cm，即0.114V。
对于图21，原始铁电电容器在125℃下、一次周期、对229.5nm的膜施加2.87V的外加电压，即125kV/cm的外加电场使具有8.06μC/cm2的2Pr极化强度。109次周期之后逐渐变为9.34μC/cm2的最大值，然后1010次周期之后下降到8.77μC/cm2。1010次周期的最终2Pr值比初始的2Pr值大8.8％，如图22所示。通过将Ec-和Ec+值相加得到值-5.33kV/cm计算初始曲线的V中心值。1010次周期之后类似的V中心值为-1.67kV/cm。229.5nm膜的V中心偏移的量为+3.66kV/cm，即0.084V。
对于图23，原始铁电电容器在125℃下、一次周期、对240nm的膜施加3V的外加电压，即125kV/cm的外加电场时具有10.7μC/cm2的2Pr极化强度。极化强度保持在或在值10.8μC/cm2附近略微增长直到3.16×108次周期，然后1010次周期之后下降到9.95μC/cm2。1010次周期的最终2Pr值比初始的2Pr值大7.0％，如图24所示。通过将Ec-和Ec+值相加得到值-3.33kV/cm计算初始曲线的V中心值。1010次周期之后类似的V中心值为+0.97kV/cm。240nm膜的V中心偏移的量为+5.15kV/cm，即0.023V。
图25示出了三个样品AA、AB和AC的剩余极化数据的归纳。硅衬底上氧化铱/铱/铁电层/铱/氧化铱/氧化硅的样品AC最稳定，1010次周期后具有最高的剩余极化强度值9.95μC/cm2。
图26提供了线性回归分析作为“A”系列V中心值的总结，该值通过沿达到1010次周期的疲劳寿命应力将Ec-和Ec+值相加计算而得。通过确定相对于已标准化为初始V中心值的V中心值的偏移，和其它样品相比，样品AC具有较少的印记。
分别对“B”系列样品BA、BB和BC以相同的方式完成磁滞疲劳寿命测量。“B”系列研究评估了阻挡层506的扩散阻挡功效，以防止来自低介质多晶硅栓塞502的扩散。在这三种样品中，仅有包括硅衬底上氧化铱/铱/铁电层/铱/氧化铱/多晶硅栓塞/氧化硅的样品BC经受严重的疲劳应力。所得结果显示在图27和28中。
对于图27，原始铁电电容器具有10.53μC/cm2的2Pr极化强度。109次周期之后极化强度逐渐变为11.25μC/cm2的最大值，然后1010次周期之后在250kV/cm的外加疲劳寿命场下，下降到10.63μC/cm2，如图28所示。1010次周期的最终2Pr值比初始的2Pr值小0.9％。通过将Ec-和Ec+值相加得到值-0.92kV/cm计算初始曲线的V中心值。1010次周期之后类似的V中心值为-1.57kV/cm。240nm膜的V中心偏移的量为-0.65kV/cm，即0.016V。
在薄膜铁电体中，极化磁滞的这些改善在此前是没有听说过的，即1010次周期之后极化强度数值的改善以及1010次周期之后较小的印记。例7极化强度的改善对DC溅射中使用的载气的氧气含量的敏感性
使用可由日本的Kokundo Chemical Corporation of Saitama的商业定单买到的每升0.2摩尔的层状超晶格材料前体溶液在单个晶片402上制备多个铁电电容器器件400。对溶液的化学分析证实它在n辛烷中含有的金属己酸盐，该金属与经验公式SrBi2.53(Nb0.38Ta1.71)O10.02中金属成比例对应。由此，与m=2的A类Smolenskii公式(见上文)相比，溶液含有化学配比过量的铋和化学配比过量的Nb和TaB位置金属。以下的讨论参考图4和5。
通过将可商业得到的硅晶片放置在扩散炉内生长氧化层404(见图4)开始工艺步骤P1102(见图11)。包括氧化层404的衬底放置在由Unifilm Technology Corporation制造的PVD-300的DC磁控管溅射设备中完成步骤P1104。步骤P1104中形成氧化钛的粘附层406。DC溅射铂金属层410达279.3nm的厚度。真空室中的载气混合体包括1.3E-3Torr分压的氧气(O2)和9.0E-3Torr分压的氩气，即12.5％分压的氧气以稳定等离子体。与通常用氩气做等离子体的溅射相比，这些条件的总压力相对较高。使用153V电压和0.53A电流进行3.8分钟的溅射。
将晶片放置在常规的旋涂机器中并以500rpm旋转晶片，同时使用点眼药器在5秒钟内将4ml的溶液滴到旋转的晶片上进行步骤P1108。旋转速度增加到1300rpm用40秒钟以及3000rpm用5秒钟以形成涂敷衬底的液相前体的均匀膜。
在步骤P1110中，将晶片放置在空气中150 ℃的热板上2分钟，然后移走立即放在260℃的第二热板上4分钟干燥液相前体。在步骤P1112中，将干燥的液相前体剩余物暴露在空气中650℃的常规快速热处理灯下60秒钟以软烘焙干燥的液相前体剩余物。
做为步骤P1114的结果，重复施加液相前体溶液、干燥和软烘焙的步骤两次形成厚度达到约200nm的软烘焙材料层。以6000rpm转速旋涂以得到约50nm的最终层以覆盖表面粗糙处。
在800℃的扩散炉中氧气流下进行软烘焙液相前体剩余物的第一次退火P111644分钟，包括22分钟快速进入炉内和22分钟快速出炉。从炉中移走晶片并静置到室温。初始退火阶段退火之后接800℃104分钟的第二阶段，包括22分钟快速进入炉内和22分钟快速出炉。在650℃进行第三阶段退火104分钟，包括22分钟快速进入炉内和22分钟快速出炉。
在步骤P1118期间，溅射厚度约200nm的铂。进行DC溅射淀积第二导电膜424而不淀积粘附层426形成上电极422。使用包括9.0E-3Torr的Ar和1.3E-3Torr的O2的载气混合体进行DC溅射。DC溅射条件包括使用151V电压和0.53A电流进行2.6分钟得到191.1nm厚度的溅射淀积的金属。
在步骤P1120中，用常规的旋转负型光致抗蚀剂覆盖上电极422。将包括该抗蚀剂的晶片放在空气中100℃的热板上烘焙5分钟，之后在掩模下晶片暴露到紫外线辐射1.8秒以构图该抗蚀剂。在氮气环境中n-醋酸丁酯漂洗1.5分钟以显影该抗蚀剂。在140℃的热板上硬烘焙显影的图形5分钟。接下来对晶片进行离子铣削腐蚀。通过常规的等离子体剥离除去该抗蚀剂。
步骤P1122包括在800℃的氧气扩散炉中退火上电极104分钟，包括22分钟快速进入炉内和22分钟快速出炉。该工艺的结果，最终的晶片样品#SS10-4具有多个方形铁电电容器400，每个具有6940μm2的表面积。
从样品#SS10-4中制备的晶片中选择代表性的测试电容器。使用偏振光椭圆计计算223.5nm的铁电层420的厚度。Hewlett Packard8115A函数发生器和Hewlett Packard 54502A数字化示波器可操作地连接到9.91nF的负载电容器上，在保持125℃恒温的样品上进行开关疲劳寿命测量。使用探针接触电容器，对223.5nm膜使用10,000Hz振幅为5.59V的方波形，即外加疲劳寿命场250kV/cm开始疲劳寿命开关。
对223.5nm膜使用振幅为2.79V的三角波形测量初始极化曲线，即外加疲劳寿命场125kV/cm，106、107、108、109和1010次周期后的极化曲线也用以下波形测量。
图29示出了磁滞疲劳寿命测量结果。X轴表示开关周期数。Y轴表示剩余极化强度。极化强度实际上一直改善直到约109周期，此后开始缓慢下降到1010次周期。原始铁电电容器在一个周期具有9.95μC/cm2的2Pr极化强度。109次周期之后极化强度逐渐变为11.05μC/cm2的最大值，然后1010次周期之后下降到10.34μC/cm2。1010次周期的最终2Pr值比初始的2Pr值大3.9％。通过将Ec-和Ec+值相加得到值-0.69kV/cm计算初始曲线的V中心值。1010次周期之后类似的V中心值为+0.04kV/cm。223.5nm膜的V中心偏移的量为-0.73kV/cm，即0.016V。
图30示出了一个周期的原始极化曲线3000和1010次周期的极化曲线3002的重叠。曲线3000和3002几乎难以区分。
除了将在步骤P1104和P1118的DC溅射中使用的载气的氧气含量改变为使用在氩气中0％、25％、50％和75％的氧气分压之外，以和样品#SS10-4相同的方式制备多个晶片。实际溅射条件中的小差异显示在表3中。
图31示出了选自在0％氧气，即100％Ar下制造的#SS10-3的代表性电容器的极化磁滞曲线。偏振光椭圆计确定铁电层420的厚度为219.6nm。从原始样品的8.75 μC/cm2到1010次周期的7.51μC/cm2，总的极化强度下降了14.2％。从原始样品的-1.36KV/cm的V中心值和1010次周期后的2.22KV/cm的V中心值反映出，疲劳的样品印记更加严重。对于219.6nm膜，0和1010次周期之间V中心的偏移量为-3.58KV/cm，即0.079V。
图32示出了选自在25％氧气下制造的#SS10-5的代表性电容器的极化磁滞曲线。偏振光椭圆计确定铁电层420的厚度为225nm。从原始样品的8.80μC/cm2到1010次周期的8.01μC/cm2，总的极化强度下降了9.0％。从原始样品的-1.58KV/cm的V中心值和1010次周期后的0.27KV/cm的V中心值反映出，疲劳的样品印记没有那么严重。对于225nm膜，0和1010次周期之间V中心的偏移量为-1.85KV/cm，即0.042V。表3
样品     下电极     上电极
电压 电流 淀积时间min. 厚度nm 电压 电流 淀积时间min. 厚度nm
#SS10-412.5％O2Ar:9.0E-3O2:1.3E-3 151 0.53 3.8 279.3 151 0.53 2.6 191.1
#SS10-30％O2Ar:9.7E-3 135 0.53 5.0 295.4 133 0.53 3.2 189.1
#SS10-525％O2Ar:8.1E-3O2:2.7E-3 164 0.53 3.2 297.4 163 0.53 2.1 195.2
#SS10-650％O2Ar:5.7E-3O2:5.7E-3 172 0.53 2.6 341.0 172 0.53 1.5 196.7
#SS10-775％O2Ar:2.9E-3O2:8.0E-3 162 0.53 3.2 330.5 167 0.53 2.1 216.9
图33示出了选自在50％氧气下制造的#SS10-6的代表性电容器的极化磁滞曲线。偏振光椭圆计确定铁电层的420厚度为235nm。从原始样品的1.75μC/cm2到1010次周期的2.14μC/cm2，总的极化强度增加了22.3％。从原始样品的-1.64KV/cm的V中心值和1010次周期后的3.62KV/cm的V中心值反映出，疲劳的样品印记更加严重。对于235nm的膜，0和1010次周期之间V中心的偏移量为-5.26KV/cm，即0.12V。
图34示出了选自在75％氧气下制造的#SS10-7的代表性电容器的极化磁滞曲线。偏振光椭圆计确定铁电层420的厚度为235nm。从原始样品的2.12μC/cm2到1010次周期的2.51μC/cm2，总的极化强度增加了18.4％。从原始样品的-1.07KV/cm的V中心值和1010次周期后的3.85KV/cm的V中心值反映出，疲劳的样品印记更加严重。对于235nm的膜，0和1010次周期之间V中心的偏移量为-4.92KV/cm，即0.12V。
以上结果显示氧气分压从0到25％的DC溅射淀积产生最高的极化强度、最低的疲劳以及最低的印记，12.5氧气为近似最优化的浓度。例8物理分析
从例7的表3列出的每个样品上的代表性电容器得到俄歇电子光谱。进行这些测量以分析在电容器中观察到的主要原子的深度分布，以检测各样品的铂、钛以及氧含量。使用3kV的加速电压和1×10-7A的电流进行俄歇测量。此外，二次离子质谱设备使用铯作为主离子分析铁电层的作为来自例6的表3列出的每个样品的代表性电容器的二次离子的锶、铋、铌的成分。也由每个样品制出表现近似200KX放大倍数的隧道电子显微照片。
图35示出了由使用O氧气分压溅射的样品#SS10-3得到的俄歇电子光谱数据的图形。图36提供了样品#SS10-3的相应二次离子质谱数据。图35和36证实铁电层中的氧不足可以由电极的氧来补偿，特别是图35中的箭头3500强调的表面区域附近。图35和36也显示出在铁电层和铂电极之间的界面发生了较小的层间扩散。
图37提供了样品#SS10-3的透射电子显微照片(TEM)，显示出现有技术中典型的具有柱型结构的铂电极。
图38示出了由使用12.5％氧气分压溅射的样品#SS10-4得到的俄歇电子光谱数据的图形。图39提供了样品#SS10-4的相应二次离子质谱数据。图38和39证实铁电层中的氧不足可以由电极的氧来补偿，特别是图38中的箭头3800强调的表面区域附近。图38和39也显示出在铁电层和铂电极之间的界面发生了较小的层间扩散。
图40提供了样品#SS10-4的透射电子显微照片(TEM)，显示出电极具有小的晶粒尺寸，具有很少的晶格缺陷，与图37的柱型结构的电极相区别。
图41示出了由使用25％氧气分压溅射的样品#SS10-5得到的俄歇电子光谱数据的图形。图42提供了样品#SS10-5的相应二次离子质谱数据。图41和42显示出与对应的图35-40不同的原子分布，即来自下电极的钛穿过第一导电膜扩散到达铁电层的界面。此外，铁电层成分锶、铋、铌以及钽的扩散到样品SS10-5的电极内。可以认为在电极区域中观察到的氧是来自金属氧化物铁电层。
图43提供了样品#SS10-5的透射电子显微照片(TEM)，显示出区别于图37所示电极的小晶粒尺寸的电极，该颗粒尺寸逐渐增大，比图40所示的电极具有较多数量的缺陷。
图44示出了由使用50％氧气分压溅射的样品#SS10-6得到的俄歇电子光谱数据的图形。图45提供了样品#SS10-6的相应二次离子质谱数据。图44和45显示出与对应的图35-40不同的原子分布，即来自下电极的钛穿过第一导电膜扩散到达铁电层的界面。此外，铁电层成分锶、铋、铌以及钽扩散到样品SS10-6的电极内。可以认为在电极区域中观察到的氧是来自金属氧化物铁电层。
图46提供了样品#SS10-6的透射电子显微照片(TEM)，显示出区别于图37所示电极的小晶粒尺寸的电极，并且晶粒尺寸显著增加，具有大量缺陷，比图40和43所示电极的缺陷多。
图47示出了由使用75％氧气分压溅射的样品#SS10-7得到的俄歇电子光谱数据的图形。图48提供了样品#SS10-7的相应二次离子质谱数据。图47和48显示出与对应的图35-40不同的原子分布，即来自下电极的钛穿过第一导电膜扩散到达铁电层的界面。此外，铁电层成分锶、铋、铌以及钽扩散到样品SS10-7的电极内。应该明白在电极区域中观察到的氧是来自金属氧化物铁电层。
图49提供了样品#SS10-7的透射电子显微照片(TEM)，显示出区别于图37所示电极的小晶粒尺寸的电极，并且晶粒尺寸显著增加，具有大量缺陷，比图40、43和46所示电极的缺陷多。
表4示出了通过SIMS对O2作为基于图36、39、42、45和48的五个样品的主离子的铂电极中的平均二次离子的统计。表4
    样品     平均二次离子统计
    #SS10-30％O2Ar:9.7E-3 1.3×101
    #SS10-412.5％O2Ar:9.0E-3O2:1.3E-3 2.2×101
    #SS10-5 25％O2Ar:8.1E-3 O2:2.7E-3 3.3×102
    #SS10-6 50％O2Ar:5.7E-3 O2:5.7E-3 6.1×103
    #SS10-7 75％O2Ar:2.9E-3 O2:8.0E-3 9.2×103
由以上数据，基于图37、40、43、46和49中示出的TEM的结晶度和形态分析，铂电极中含有的氧优选为1.3×101到3.3×102。
对于这些样品中铂结晶度的比较，图37示出了没有氧气分压的DC溅射的铂显示出典型的柱型结构并且在所有样品中具有最大的晶粒尺寸。图40示出了12.5％氧气分压的DC溅射的铂显示出粒形结构并具有最小的晶粒尺寸。对于其它25％以上氧气分压溅射的DC溅射样品(见图43、46和49)，晶粒尺寸仍比样品#SS10-3的小；然而，在晶粒中观察到许多晶格缺陷，这些缺陷由来自铁电层的扩散产生，可以由图35、36、38、39、41、42、44、45、47和48的波谱结果证实。例9超薄膜的电性能
使用可由日本的Kokundo Chemical Corporation of Saitama的商业定单买到的层状超晶格材料前体溶液在6＂硅晶片402上制备多个铁电电容器器件400。对溶液的化学分析证实根据经验公式SrBi2.4(Nb0.35Ta1.65)O9.6的摩尔浓度，它在n辛烷中含有的金属己酸盐浓度为每升0.2摩尔。由此，与m=2的A类Smolenskii公式(见上文)相比，溶液含有化学配比过量的铋和化学配比过量的Nb和TaB位置金属。以下的讨论参考图4和11。
通过将可商业得到的硅晶片放置在扩散炉内生长氧化层404(见图4和5)开始工艺步骤P1102(见图11)。包括氧化层404的衬底放置在由Unifilm Technology Corporation制造的PVD-300的DC磁控管溅射设备中完成步骤P1104。步骤P1104中形成氧化钛的粘附层406。DC溅射厚度为279.3nm的铂金属层410。真空室中的载气混合体包括1.3E-3Torr分压的氧气(O2)和9.0E-3Torr分压的氩气，即12.5％分压的氧气以稳定等离子体。与通常仅用氩气做等离子体的溅射相比，这些条件下的总压力相对较高。用153V电压和0.53A电流进行3.8分钟的溅射。
通过将晶片放置在由Pennsylvania的Submicron SystemsCorporation of Allentown制造的Primaxx2F独立的LSMCD系统的液态源喷雾化学淀积设备中，并以15rpm转速旋转晶片淀积液相前体膜同时使用文丘里型雾化器形成薄雾，然后使用4KV高压的氧气通过电晕系统填充薄雾之后，将氮气载气引入到淀积室内进行步骤P1108。
图50示出了高温退火之后需要7分钟的淀积速率的层生长以形成相当于54.3nm(543Å)厚的铁电薄膜。随后的数据点表示以相同的方式不同的时间处理的不同样品。对所得数据点进行一阶最小二乘线性拟合，产生线性相关
Y=90.5X-90，
其中曲线拟合具有0.9704的R2相关因子，表明与数据非常好的一阶线性拟合。
在步骤P1110中，将晶片移入低温处理舱中放置在空气中150℃的热板上2分钟，然后移走立即放在260℃的第二热板上4分钟干燥液相前体。
在步骤P1112中，将干燥的液相前体剩余物放置在例如O2、N2O或O3的含氧环境中软烘焙干燥的液相前体剩余物，优选在真空度达到1Torr的650℃的快速热处理舱中进行60秒钟。在所述软烘焙之前，更优选在例如N2或N2O的含氮环境中软烘焙晶片60秒钟刚好开始形成金属氧化物核的钽酸锶铋铌，并且不形成金属碳酸盐以减少热开支并抑制粗糙度。
在525℃的扩散炉中氧气流下进行软烘焙液相前体剩余物的第一次退火P1116 104分钟，包括22分钟快速进入炉内和22分钟快速出炉。从炉中移走晶片并静置到室温。
在步骤P1118期间，溅射厚度约200nm的铂。进行DC溅射淀积第二导电膜424而不淀积粘附层426来形成上电极422。使用包括9.0E-3Torr的Ar和1.3E-3Torr的O2的载气混合体进行DC溅射。DC溅射条件包括使用151V电压和0.53A电流进行2.6分钟从而得到191.1nm厚度的溅射淀积的金属。
在步骤P1120中，用常规的旋转负型光致抗蚀剂覆盖上电极422。将包括该抗蚀剂的晶片放在空气中100℃的热板上烘焙5分钟，之后在掩模下将晶片暴露到紫外线辐射1.8秒以构图该抗蚀剂。在氮气环境中n-醋酸丁酯漂洗1.5分钟以显影抗蚀剂。在140℃的热板上硬烘焙显影的图形5分钟。接下来对晶片进行离子铣削腐蚀。通过常规的等离子体剥离除去该抗蚀剂。
步骤P1122包括在750℃的氧气扩散炉中退火上电极104分钟，包括22分钟快速进入炉内和22分钟快速出炉。该工艺的结果，最终的晶片具有多个方形铁电电容器400，每个具有6940μm2的表面积。
从样品制备的晶片中选择代表性的测试电容器。使用偏振光椭圆计计算54.3nm的铁电层420的厚度。在25℃使用振幅为1.5V的三角波形测量极化曲线，同样在75℃对存储电容器在初始时刻、1、10和102小时也用以上波形进行测量。
图51示出了对应于曲线5100的超薄铁电层的保持测量结果，表示由54.3nm(543Å)厚的样品得到的剩余极化强度数据。X轴表示存储的时间。Y轴表示剩余极化强度。与现有技术的240nm(2400Å)厚的类似铁电材料240相比，极化保持特性的初始值和递降梯度都改善了。对应于曲线5100的一次周期的原始铁电电容器具有17μC/cm2的2Pr极化强度。存储10年之后的极化强度外推到值11μC/cm2。例10LSMCD薄膜的电性能
除了改变步骤P1108的淀积时间形成高温退火后相当于140nm的铁电薄膜之外，采用与例9相同的方式制备多个晶片。
从样品中制备的晶片中选择代表性的测试电容器。使用偏振光椭圆计计算140nm的铁电层420的厚度。在125℃使用振幅为1.5V的360、400和460KV/cm的外加电场进行时间相关介质击穿(“TDDB”)测量。
图52示出了对应于样品的LSMCD淀积的铁电层的TDDB特性。X轴表示电场的倒转。Y轴表示0.1％累积故障。与类似的旋转铁电材料淀积方法制造的现有技术样品相比，在3V，即214kV/cm的外加电场下LSMCD具有比前者长100倍寿命的高可靠性。

Claims (56)

1．一种溅射淀积用在集成电路器件中基本上光滑电极(412)的方法(P1100)，其中所述方法包括将集成电路衬底(402,404)放入溅射设备的真空室内，并将包括惰性气体和活性种类气体的载气混合体引入所述真空室内，所述方法的特征在于：
存在所述载气混合体时，用DC辉光放电将使用目标金属材料的导电膜(410)溅射到所述衬底上(P1104)，
所述目标金属材料选自由铂、钯、铑、铱、钌及他们的混合物和氧化物组成的组。
2．根据权利要求1的方法，其中在所述引入载气的步骤中使用的所述惰性气体为氩气。
3．根据权利要求1的方法，其中在所述引入载气的步骤中使用的所述活性种类气体为氧气。
4．根据权利要求1的方法，其中在所述引入载气的步骤中使用的所述活性种类气体为臭氧。
5．根据权利要求1的方法，其中在所述引入载气的步骤中使用的所述活性种类气体包括氢气和氧气。
6．根据权利要求1的方法，其中在所述引入载气的步骤中使用的所述活性种类气体构成小于所述载气体积的50％。
7．根据权利要求1的方法，包括在使用所述DC辉光放电的所述步骤期间，保持所述载气混合体在9×10-3到2×10-2Torr范围内的步骤。
8．根据权利要求1的方法，包括在淀积所述导电膜之前形成粘附层(406)的步骤(P1102)。
9．根据权利要求8的方法，其中所述形成所述粘附层的特征在于以下步骤：
将集成电路衬底(402,404)插入到DC溅射设备中的真空室内；
使包括惰性气体和活性种类气体的载气混合体流入所述真空室内；
在存在所述载气混合体时，用DC辉光放电将使用选自所述组的目标金属材料的粘附层溅射到所述衬底上。
10．根据权利要求9的方法，其中在所述流入载气混合体的步骤中使用的所述惰性气体为氩气。
11．根据权利要求9的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体为氧气。
12．根据权利要求9的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体为臭氧。
13．根据权利要求9的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体包括氢气和氧气。
14．根据权利要求9的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体具有从1.5％到50％的所述载气混合体的分压。
15．根据权利要求9的方法，包括在使用所述DC辉光放电的所述步骤期间，保持所述载气混合体在9×10-3到2×10-2Torr范围内的步骤。
16．根据权利要求1的方法，包括在淀积所述导电膜之前形成阻挡层(506)的步骤。
17．根据权利要求16的方法，其中所述形成所述阻挡层(506)的特征在于以下步骤：
将集成电路衬底插入到DC溅射设备中的真空室内；
使包括惰性气体和活性种类气体的载气混合体流入所述真空室内；
在存在所述载气混合体时，用DC辉光放电将使用选自所述组的目标金属材料的阻挡层溅射到所述衬底上，
所述目标金属选自钛、钨酸钛、钽、硅化钽、钨、硅化钨、钼、硅化钼、钯、铑、铱和钌组成的组。
18．根据权利要求17的方法，其中在所述流入载气混合体的步骤中使用的所述惰性气体为氩气。
19．根据权利要求17的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体为氮气。
20．根据权利要求17的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体为N2O。
21．根据权利要求17的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体为氧气。
22．根据权利要求17的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体为臭氧。
23．根据权利要求17的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体为氢气和氧气的混合物。
24．根据权利要求17的方法，其中选择在所述流入载气混合体的步骤中使用的所述活性种类气体包括选自氮气、N2O、氧气、臭氧和氢气组成的组中的至少两种气体。
25．根据权利要求17的方法，其中选择在所述流入载气混合体的步骤中使用的所述活性种类气体的量少于所述载气混合体体积的70％。
26．根据权利要求17的方法，包括在使用所述DC辉光放电的所述步骤期间，保持所述载气混合体在9×10-3到2×10-2Torr的步骤。
27．根据权利要求1的方法，包括在所述导电膜之上形成铁电层(420)的步骤(P1108,P1116)。
28．根据权利要求27的方法，其中所述铁电层为层状超晶格材料。
29．根据权利要求27的方法，其中形成所述铁电层的所述步骤包括淀积液相前体以在所述集成电路衬底上形成所述前体膜(P1108)。
30．根据权利要求29的方法，其中淀积所述液相前体的所述步骤后接着是在小于400℃的温度干燥所述前体膜以形成干燥的前体剩余物的步骤(P1110)。
31．根据权利要求30的方法，其中所述干燥所述前体的所述膜的步骤后接以下步骤：
使用RTP在525℃到675℃的RTP温度范围软烘焙所述干燥的前体剩余物30秒到5分钟形成软烘焙的前体剩余物(P1112)；以及
在450℃到650℃的退火温度范围，在扩散炉中及氧气的环境下退火所述软烘焙的前体剩余物(P1116)。
32．根据权利要求27的方法，在所述形成所述铁电层的步骤之后的特征在于以下步骤：
将包括惰性气体和活性种类气体的载气混合体流入所述真空室内(P1118)；和
在存在所述载气混合体时，用第二DC辉光放电将使用选自所述组的目标金属材料的第二导电膜(424)溅射到所述衬底上。
33．根据权利要求32的方法，其中在所述流入载气混合体的步骤中使用的所述惰性气体为氩气。
34．根据权利要求32的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体为氧气。
35．根据权利要求32的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体为臭氧。
36．根据权利要求32的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体为氢气和氧气的混合物。
37．根据权利要求32的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体在体积上小于所述载气混合体体积的50％。
38．根据权利要求32的方法，包括在使用所述辉光放电的所述步骤期间，保持所述载气混合体中在9×10-3到2×10-2Torr的步骤。
39．根据权利要求32的方法，在所述的形成所述第二导电膜的步骤之后，还包括以下步骤：
将包括惰性气体和活性种类气体的载气混合体流入所述真空室内；
在存在所述载气混合体时，用DC辉光放电将来自目标金属材料的第二粘附层(426)溅射到所述衬底上，
所述靶材料选自钛、钽、钯、铑、铱和钌组成的组。
40．根据权利要求39的方法，其中在所述流入载气混合体的步骤中使用的所述惰性气体为氩气。
41．根据权利要求39的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体为氧气。
42．根据权利要求39的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体为臭氧。
43．根据权利要求39的方法，其中在所述流入载气混合体的步骤中使用的所述活性种类气体包括氢气和氧气的混合物。
44．根据权利要求39的方法，其中在流入载气混合体的所述步骤中使用的所述活性种类气体在体积上具有25％到50％的所述载气混合体的体积。
45．根据权利要求39的方法，包括在使用所述辉光放电的所述步骤期间，保持所述载气混合体在9×10-3到2×10-2Torr的步骤。
46．根据权利要求39的方法，包括完成集成电路存储器(400,500,600,700,800)的步骤(P1124)。
47．一种用溅射淀积用在集成电路设备中的基本上光滑的电极制作铁电电容器的方法(P1100)，所述方法包括以下步骤：
将集成电路衬底(402,404)放入DC溅射设备的真空室内(P1104)；
将包括惰性气体和活性种类气体的载气混合体引入真空室内；
存在所述载气混合体时，用DC辉光放电将使用第一目标金属材料的第一导电膜(410)溅射到所述衬底上；
所述第一目标金属材料选自由铂、钯、铑、铱、钌及他们的混合物和氧化物组成的组；
用通过对其干燥和退火能够产生层状超晶格材料(420)的液相前体涂敷(P1108)所述导电膜；
在低于400℃的温度下干燥(P1110)所述液相前体形成干燥的前体剩余物；
在525℃到675℃的RTP温度快速热处理(P1112)所述干燥的前体剩余物30秒到5分钟以在所述干燥的前体剩余物上形成光滑的表面；
存在所述载气混合体时，用DC辉光放电将使用第二目标金属材料的第二导电膜(424)溅射到所述衬底上(P1118)；
所述第二目标金属材料选自由铂、钯、铑、铱、钌及他们的混合物和氧化物组成的组；
退火(P1122)由所述以上步骤得到的层；
按某种型式构图(P1120)由所述以上步骤得到的层以形成铁电电容器(400,500)。
48．根据权利要求47的方法，其中所述涂敷步骤通过液态源喷雾化学淀积进行。
49．根据权利要求47的方法，其中所述涂敷所述导电膜的步骤包括用足够量的液相前体涂敷所述导电膜产生厚度为30nm到250nm的所述层状超晶格材料。
50．根据权利要求47的方法，其中所述涂敷所述导电膜的步骤包括用足够量的液相前体涂敷所述导电膜产生厚度为30nm到110nm的所述层状超晶格材料。
51．根据权利要求47的方法，其中所述涂敷所述导电膜的步骤包括用足够量的液相前体涂敷所述导电膜产生厚度为40nm到100nm的所述层状超晶格材料。
52．根据权利要求47的方法，其中所述涂敷所述导电膜的步骤包括用足够量的液相前体涂敷所述导电膜产生厚度为50nm到80nm的所述层状超晶格材料。
53．根据权利要求47的方法，其中所述快速热处理所述干燥的前体剩余物的步骤在625℃到650℃的RTP温度下进行。
54．根据权利要求47的方法，其中所述快速热处理所述干燥的前体剩余物的步骤在650℃的RTP温度下进行。
55．一种电子存储设备(400,500,600,700,800)，具有包括插在一对电极(412,422)之间的铁电层(420)的铁电电容器，所说的电子存储设备的特征在于：
铁电层为厚度小于130nm的层状超晶格材料；
电极包括选自钯、铑、铱、钌及他们的混合物和氧化物组成的组的导电材料；
以及电极具有接触所述铁电层基本上光滑的表面，所述基本上光滑的表面每个基本上没有伸入到所述铁电层内大于所述铁电层约130nm的20％距离的表面不规则处。
56．根据权利要求55的电子存储设备，其中所述铁电层基本上没有缺陷并且所述铁电层中基本上没有团和空隙夹附物。
CNB99808073XA 1998-06-30 1999-06-28 制造光滑电极和具有改进存储保持的薄膜铁电电容器的dc溅射工艺 Expired - Fee Related CN1184666C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US9132998P 1998-06-30 1998-06-30
US60/091,329 1998-06-30
US09/128,249 1998-08-03
US09/128,249 US6541375B1 (en) 1998-06-30 1998-08-03 DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention

Publications (2)

Publication Number Publication Date
CN1309814A true CN1309814A (zh) 2001-08-22
CN1184666C CN1184666C (zh) 2005-01-12

Family

ID=26783855

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB99808073XA Expired - Fee Related CN1184666C (zh) 1998-06-30 1999-06-28 制造光滑电极和具有改进存储保持的薄膜铁电电容器的dc溅射工艺

Country Status (7)

Country Link
US (1) US6541375B1 (zh)
EP (1) EP1099242A1 (zh)
JP (2) JP2002519864A (zh)
KR (1) KR100419683B1 (zh)
CN (1) CN1184666C (zh)
TW (1) TW449794B (zh)
WO (1) WO2000001000A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100352011C (zh) * 2003-03-25 2007-11-28 富士通株式会社 半导体装置的制造设备和半导体装置的制造方法
US7816202B2 (en) 2007-08-31 2010-10-19 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
US8298909B2 (en) 2006-12-27 2012-10-30 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
CN102971807A (zh) * 2010-07-14 2013-03-13 独立行政法人科学技术振兴机构 用于形成非晶体导电性氧化物膜的前体组合物和方法
CN111931385A (zh) * 2020-09-15 2020-11-13 国网四川省电力公司电力科学研究院 一种温度对电介质累积效应影响的试验评估方法
CN114229968A (zh) * 2021-11-22 2022-03-25 清华大学 电芬顿装置和处理污染物的方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104049A (en) * 1997-03-03 2000-08-15 Symetrix Corporation Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same
US7012292B1 (en) * 1998-11-25 2006-03-14 Advanced Technology Materials, Inc Oxidative top electrode deposition process, and microelectronic device structure
JP3608459B2 (ja) * 1999-12-28 2005-01-12 株式会社村田製作所 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法
KR100316027B1 (ko) * 1999-12-28 2001-12-20 박종섭 반도체 소자의 전하저장 전극 형성방법
WO2001088969A2 (en) * 2000-05-16 2001-11-22 Applied Materials, Inc. Improved capacitor electrodes
US6887716B2 (en) 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US7084080B2 (en) * 2001-03-30 2006-08-01 Advanced Technology Materials, Inc. Silicon source reagent compositions, and method of making and using same for microelectronic device structure
JP3661850B2 (ja) 2001-04-25 2005-06-22 富士通株式会社 半導体装置およびその製造方法
US6781179B2 (en) * 2001-05-30 2004-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a capacitor comprising an electrode with an iridium oxide film as an oxygen barrier film
JP3971598B2 (ja) * 2001-11-01 2007-09-05 富士通株式会社 強誘電体キャパシタおよび半導体装置
US6815223B2 (en) * 2002-11-22 2004-11-09 Symetrix Corporation Low thermal budget fabrication of ferroelectric memory using RTP
JP4657545B2 (ja) * 2001-12-28 2011-03-23 富士通セミコンダクター株式会社 半導体装置の製造方法
US6807080B2 (en) * 2002-05-17 2004-10-19 Agilent Technologies, Inc. Enhanced storage states in an memory
NO322192B1 (no) * 2002-06-18 2006-08-28 Thin Film Electronics Asa Fremgangsmate til fremstilling av elektrodelag av ferroelektriske minneceller i en ferroelektrisk minneinnretning, samt ferroelektrisk minneinnretning
KR100470166B1 (ko) 2002-07-19 2005-02-07 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조 방법
JP3894554B2 (ja) * 2002-08-07 2007-03-22 松下電器産業株式会社 容量素子及びその製造方法
US6911361B2 (en) * 2003-03-10 2005-06-28 Sharp Laboratories Of America, Inc. Low temperature processing of PCMO thin film on Ir substrate for RRAM application
US6830938B1 (en) 2003-06-24 2004-12-14 Texas Instruments Incorporated Method for improving retention reliability of ferroelectric RAM
US7196924B2 (en) * 2004-04-06 2007-03-27 Macronix International Co., Ltd. Method of multi-level cell FeRAM
JP4794227B2 (ja) * 2004-07-15 2011-10-19 日本碍子株式会社 電子放出素子
US7085150B2 (en) * 2004-12-20 2006-08-01 Texas Instruments Incorporated Methods for enhancing performance of ferroelectic memory with polarization treatment
US7149137B2 (en) * 2004-12-30 2006-12-12 Texas Instruments Incorporated Process monitoring for ferroelectric memory devices with in-line retention test
US9312557B2 (en) * 2005-05-11 2016-04-12 Schlumberger Technology Corporation Fuel cell apparatus and method for downhole power systems
US7833904B2 (en) * 2005-06-16 2010-11-16 The Trustees Of Columbia University In The City Of New York Methods for fabricating nanoscale electrodes and uses thereof
DE102006026672A1 (de) * 2006-06-02 2007-12-06 Würth Solar Gmbh & Co. Kg Sputterabscheidung von Molybdänschichten
KR100881717B1 (ko) * 2006-12-27 2009-02-06 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
US7750173B2 (en) 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
WO2008114423A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
TWI396763B (zh) * 2007-06-01 2013-05-21 Hon Hai Prec Ind Co Ltd 濺鍍式鍍膜承載台及鍍膜機台
US7936597B2 (en) * 2008-03-25 2011-05-03 Seagate Technology Llc Multilevel magnetic storage device
US8098520B2 (en) * 2008-04-25 2012-01-17 Seagate Technology Llc Storage device including a memory cell having multiple memory layers
US8644000B2 (en) * 2011-09-13 2014-02-04 Fatih Dogan Nanostructured dielectric materials for high energy density multilayer ceramic capacitors
US9450042B2 (en) * 2012-08-06 2016-09-20 GlobalFoundries, Inc. Integrated circuits with metal-insulator-metal (MIM) capacitors and methods for fabricating same
JP2018110179A (ja) * 2016-12-31 2018-07-12 株式会社Flosfia 正孔輸送層形成用組成物
US10290341B2 (en) * 2017-02-24 2019-05-14 Micron Technology, Inc. Self-reference for ferroelectric memory
CN111557049B (zh) * 2020-03-31 2021-11-23 长江存储科技有限责任公司 三维存储设备及其形成方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3002194A1 (de) * 1980-01-22 1981-07-23 Berna AG Olten, Olten Vorrichtung zur (teil) beschichtung eines substrates durch kathodenzerstaeubung, vefahren zur beschichtung und deren anwendung
CA1250155A (en) * 1984-07-31 1989-02-21 James A. Ruf Platinum resistance thermometer
DE3716852C1 (de) * 1987-05-20 1988-07-14 Demetron Sputtertarget zur Erzeugung optisch transparenter Schichten und Verfahren zur Herstellung dieser Targets
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5322716A (en) * 1989-07-04 1994-06-21 Matsushita Electric Industrial Co., Ltd. Method for producing magnetic recording medium
DE69014027T2 (de) 1989-08-30 1995-06-01 Nippon Electric Co Dünnfilmkondensatoren und deren Herstellungsverfahren.
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
JP3125425B2 (ja) 1992-03-05 2001-01-15 日本電気株式会社 薄膜コンデンサとその製造方法
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
JPH07122661A (ja) 1993-10-27 1995-05-12 Olympus Optical Co Ltd 強誘電体メモリ装置
US5539279A (en) 1993-06-23 1996-07-23 Hitachi, Ltd. Ferroelectric memory
US5510173A (en) * 1993-08-20 1996-04-23 Southwall Technologies Inc. Multiple layer thin films with improved corrosion resistance
KR0171060B1 (ko) * 1993-12-28 1999-03-30 스기야마 카즈히코 반도체장치의 제조방법
JP3570692B2 (ja) 1994-01-18 2004-09-29 ローム株式会社 不揮発性メモリ
JPH07326783A (ja) * 1994-05-30 1995-12-12 Canon Inc 光起電力素子の形成方法及びそれに用いる薄膜製造装置
US5478610A (en) * 1994-09-02 1995-12-26 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
JPH0897380A (ja) * 1994-09-21 1996-04-12 Sharp Corp 誘電体キャパシタ及びその製造方法
US5728603A (en) * 1994-11-28 1998-03-17 Northern Telecom Limited Method of forming a crystalline ferroelectric dielectric material for an integrated circuit
KR0155785B1 (ko) 1994-12-15 1998-10-15 김광호 핀형 커패시터 및 그 제조방법
JPH08203266A (ja) 1995-01-27 1996-08-09 Nec Corp 強誘電体メモリ装置
KR100416733B1 (ko) 1995-03-20 2004-07-05 삼성전자주식회사 강유전성캐패시터
WO1996029725A1 (en) * 1995-03-21 1996-09-26 Northern Telecom Limited Ferroelectric dielectric for integrated circuit applications at microwave frequencies
US5592410A (en) 1995-04-10 1997-01-07 Ramtron International Corporation Circuit and method for reducing a compensation of a ferroelectric capacitor by multiple pulsing of the plate line following a write operation
US5708302A (en) 1995-04-26 1998-01-13 Symetrix Corporation Bottom electrode structure for dielectric capacitors
US5753945A (en) * 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
JPH0945872A (ja) * 1995-07-28 1997-02-14 Olympus Optical Co Ltd 誘電体薄膜素子
JPH0951079A (ja) * 1995-08-08 1997-02-18 Oki Electric Ind Co Ltd 半導体素子およびその製造方法
JP3417167B2 (ja) 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
JPH09102590A (ja) * 1995-10-05 1997-04-15 Ricoh Co Ltd 薄膜キャパシタ
US5838605A (en) * 1996-03-20 1998-11-17 Ramtron International Corporation Iridium oxide local interconnect
US5835314A (en) * 1996-04-17 1998-11-10 Massachusetts Institute Of Technology Tunnel junction device for storage and switching of signals
JP3604524B2 (ja) * 1997-01-07 2004-12-22 東芝マイクロエレクトロニクス株式会社 不揮発性強誘電体メモリ
US6498097B1 (en) 1997-05-06 2002-12-24 Tong Yang Cement Corporation Apparatus and method of forming preferred orientation-controlled platinum film using oxygen

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100352011C (zh) * 2003-03-25 2007-11-28 富士通株式会社 半导体装置的制造设备和半导体装置的制造方法
US8298909B2 (en) 2006-12-27 2012-10-30 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
US7816202B2 (en) 2007-08-31 2010-10-19 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
CN102971807A (zh) * 2010-07-14 2013-03-13 独立行政法人科学技术振兴机构 用于形成非晶体导电性氧化物膜的前体组合物和方法
CN102971807B (zh) * 2010-07-14 2016-11-09 独立行政法人科学技术振兴机构 用于形成非晶体导电性氧化物膜的前体组合物和方法
CN111931385A (zh) * 2020-09-15 2020-11-13 国网四川省电力公司电力科学研究院 一种温度对电介质累积效应影响的试验评估方法
CN111931385B (zh) * 2020-09-15 2024-12-13 国网四川省电力公司电力科学研究院 一种温度对电介质累积效应影响的试验评估方法
CN114229968A (zh) * 2021-11-22 2022-03-25 清华大学 电芬顿装置和处理污染物的方法
CN114229968B (zh) * 2021-11-22 2023-03-14 清华大学 电芬顿装置和处理污染物的方法

Also Published As

Publication number Publication date
KR20010103555A (ko) 2001-11-23
JP2005311385A (ja) 2005-11-04
CN1184666C (zh) 2005-01-12
EP1099242A1 (en) 2001-05-16
WO2000001000A1 (en) 2000-01-06
TW449794B (en) 2001-08-11
KR100419683B1 (ko) 2004-02-21
JP2002519864A (ja) 2002-07-02
US6541375B1 (en) 2003-04-01

Similar Documents

Publication Publication Date Title
CN1309814A (zh) 制造光滑电极和具有改进存储保持的薄膜铁电电容器的dc溅射工艺
Lehninger et al. Back‐end‐of‐line compatible low‐temperature furnace anneal for ferroelectric hafnium zirconium oxide formation
CN1127755C (zh) 具有混合层状超点阵材料的集成电路及用于制备该电路的前体溶液
US6365519B2 (en) Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
US7835134B2 (en) Capacitor and method for fabricating the same
KR100363081B1 (ko) 박막 형성장치
CN107146759B (zh) 一种基于离子注入掺杂的氧化铪铁电栅制备方法
CN1179231A (zh) 一种制备具有低漏电流和低极化疲劳性能的电器件的方法
KR20010022272A (ko) 층형상초격자재료 및 ａｂｏ₃형 금속산화물을 제조하고,산소에 노출시키는 일없이 이들 재료를 포함하는전자디바이스를 제작하는 방법
CN1165925C (zh) 薄膜电容器及其制造方法
CN1269215C (zh) 铁电存储装置及其制造方法
WO2004049441A2 (en) Low thermal budget fabrication of ferroelectric memory using rtp
CN1132234C (zh) 通过采用光滑底电极结构具有改进的存储保持的薄膜铁电电容器
US20070287248A1 (en) Method for manufacturing capacity element, method for manufacturing semiconductor device and semiconductor-manufacturing apparatus
CN1684260A (zh) 金属薄膜及其制造方法、电介质电容器及其制造方法及半导体装置
CN1496584A (zh) 金属氧化物介电膜气相生长方法和pzt膜
JPH1041486A (ja) 半導体装置の強誘電体膜及びその形成方法
US6541813B1 (en) Capacitor and method for manufacturing the same
CN1532894A (zh) 电极膜及其制造方法和强电介质存储器及半导体装置
TW200304184A (en) Semiconductor device and production method therefor
KR100464404B1 (ko) 반도체 장치의 제조 방법
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
CN1225021C (zh) 应用于金属铁电氧化物和硅单管单元存储器的具有钛缓冲层的高－k栅氧化物
US6852549B2 (en) Ferroelectric thin film processing for ferroelectric field-effect transistor
CN1862778A (zh) 金属氧化物介电薄膜的形成方法及半导体存储装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050112