CN1205576A

CN1205576A - 差分放大装置

Info

Publication number: CN1205576A
Application number: CN98116108A
Authority: CN
Inventors: 伊达义人; 大森哲郎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-07-15
Filing date: 1998-07-15
Publication date: 1999-01-20
Anticipated expiration: 2018-07-15
Also published as: US5973558A; JP3398573B2; TW439355B; KR19990013891A; KR100523649B1; CN1122358C; JPH1141039A

Abstract

本发明目的在于提供一种加快备用至通常状态的变化速度,并且可以减少失真波形发生的差分放大装置。包括差分电路1、输出电路2,偏置电压发生电路608、610,控制偏置电压发生电路的开关609,串联连接在偏置电压发生电路输出与接地之间的晶体管201和电容203,以及与电容203并联连接的晶体管202。提供给晶体管201栅极的信号与控制开关609的信号STBY极性相同,提供给晶体管202栅极的信号与信号STBY极性相反,除了电阻610以外还通过增加的电容203对偏置信号VBIAS寄生电容611的电荷放电,以缩短放电时间。

Description

差分放大装置

本发明涉及一种内置于驱动例如TFT阵列彩色液晶显示屏的液晶驱动器、将数字彩色图像信号变换为模拟电压的电容式数字·模拟变换器等当中所用的差分放大装置。另外，这种差分放大装置在制作成集成电路时，在同一半导体衬底上与TFT阵列彩色液晶显示屏的列对应并排设有多个。

现有的差分放大装置如图9或图11所示构成。

以下说明中“P沟道MOS晶体管”表示为“P沟道晶体管”，“N沟道MOS晶体管”表示为“N沟道晶体管”。

首先说明图9所示的差分放大装置。

该差分放大装置由差分电路1，输出电路2，P沟道晶体管和电阻R所组成的偏置电压发生电路，以及使得偏置电压VBIAS与电源电压连接以便差分电路1和输出电路2电流截止的控制用P沟道晶体管构成。

差分电路1由P沟道晶体管601、602、603和N沟道晶体管604、605构成。

P沟道晶体管601，其源极与电源电压VDD连接，并向栅极提供一定的偏置VBIAS，起到恒流源的作用。

P沟道晶体管601的漏极共同连接2个P沟道晶体管602、603的源极。P沟道晶体管602的漏极连接N沟道晶体管604的漏极，P沟道晶体管603的漏极连接N沟道晶体管605的漏极。

N沟道晶体管604、605的源极共同连接接地，N沟道晶体管604、605的栅极共同连接，并与P沟道晶体管603的漏极即N沟道晶体管605的漏极连接。

输出电路2将P沟道晶体管组成的恒流源晶体管606的源极与电源电压VDD连接，向恒流源晶体管606的栅极提供恒定的偏置VBIAS。恒流源晶体管606的漏极连接N沟道晶体管所组成的控制用晶体管607的漏极，控制用晶体管607的源极接地，将控制用晶体管607的栅极与差分电路1的输出端子即P沟道晶体管602的漏极连接。

构成偏置电压发生电路的P沟道晶体管608，将源极与电源电压VDD连接，栅极则与漏极连接。漏极端子通过电阻610接地。

该P沟道晶体管608与电阻610的连接部，根据P沟道晶体管608的栅极宽度和长度以及电阻610的电阻值等设计参数确定稳恒电压。令这时的电压为VBIAS，提供作为差分电路1和输出电路2偏置用晶体管的栅极电压。

该图9差分放大装置应用于TFT液晶驱动装置时，所用的电路数目需要与像素相当的数目。因此，必须将几百个差分电路配置在同一半导体器件上。

必须按照所需的最小限度电流设计P沟道晶体管608和电阻610，以减小消耗电流的增加。因而，用于液晶驱动装置的差分电路中，将偏置电压VBIAS设定为与电源电压比较接近的数值(≌VDD-1伏特)，电阻值R的大小选取为10KΩ以便成为低电流。

P沟道晶体管609将源极与电源电压VDD连接，栅极与备用控制信号STBY连接，漏极与偏置电压VBIAS连接。611为偏置电压信号VBIAS配线所产生的寄生电容，用电容值C1表示。

接下来，用图10说明图9示出的差分放大装置的动作。

备用控制信号STBY通常为H电平，P沟道晶体管609处于截止状态。因而，偏置电压VBIAS产生的是由P沟道晶体管608和电阻610所确定的电压VBIAS。

差分电路1具有反相输入端V-和同相输入端V+，反相输入端与输出端Vo连接，差分电路1和输出电路2构成指零放大器。因而，同相输入端V+输入Vin信号时，输出端Vo也产生与Vin几乎相同的电压。

接下来取STBY信号为L电平。这样，P沟道晶体管609便导通，偏置电压VBIAS上升至电源电压VDD。

VBIAS电压为了满足低消耗电流设计，设定为(VDD-1伏特)附近。所以，上升至电源电压所需的时间能够随P沟道晶体管609的设计尺度高速过渡。

这时，差分电路1的P沟道晶体管601和输出电路2的P沟道晶体管606的栅极电压上升至电源电压VDD，所以晶体管601、606没有电流流过。处于这种状态时，差分电路1和输出电路2未消耗电流，所以为备用状态。而且，输出端Vo处于输出电压不确定状态。

接下来，取STBY信号为H电平，便从备用状态切换至通常动作状态。因此P沟道晶体管609截止。对于上升至电源电压的VBIAS，存在寄生电容611电容值C1，累积有呈电源电位的电荷。电阻610的电阻值R使寄生电容所累积的电荷放电，使VBIAS下降至通常工作电位(≌VDD-1伏特)。

图11示出另一现有差分放大装置。

该图11差分放大装置，将先前示出的图9差分电路1和输出电路2的P沟道晶体管与N沟道晶体管交换。

差分电路3由N沟道晶体管701、702、703和P沟道晶体管704、705构成。

N沟道晶体管701将源极与VSS连接，向栅极提供稳恒的偏置VBIASN，起到稳恒电流源的作用。

N沟道晶体管701的漏极共同连接2个N沟道晶体管702、703的源极。N沟道晶体管702的漏极连接P沟道晶体管704的漏极，N沟道晶体管703的漏极连接P沟道晶体管705的漏极。

P沟道晶体管704、705的源极共同连接，并与电源电压VDD连接，P沟道晶体管704、705的栅极共同连接，并与N沟道晶体管703的漏极即P沟道晶体管705的漏极连接。

输出电路4由N沟道晶体管706和P沟道晶体管707构成。N沟道晶体管706将源极接地，向栅极提供稳恒的偏置VBIASN，起到稳恒电流源的作用。

N沟道晶体管706的漏极连接P沟道晶体管707的漏极，P沟道晶体管707将源极与电源电压VDD连接，栅极与差分电路3输出端即N沟道晶体管702的漏极连接。

组成偏置电压发生电路的P沟道晶体管608将源极与电源电压VDD连接，栅极与漏极连接。漏极端子通过电阻610接地。该P沟道晶体管608与电阻610的连接部分根据P沟道晶体管608栅极的宽度和长度以及电阻610的电阻值R等设计参数，确定稳恒电压。

取这时电压为VBIAS，提供作为差分电路3、输出电路4偏置用晶体管的栅极电压。偏置电压VBIAS与P沟道晶体管708的栅极连接，该P沟道晶体管708将源极与电源电压VDD连接，漏极则与N沟道晶体管709的漏极连接。N沟道晶体管709将栅极与漏极连接，源极则接地。

N沟道晶体管709的漏极设定为偏置电压VBIASN，提供给差分电路3的N沟道晶体管701和输出电路4的N沟道晶体管706的各个栅极。

与图9场合相同，偏置电路设计为低消耗电流的VBIASN。

P沟道晶体管609将源极与电源电压VDD连接，栅极与备用控制信号STBY连接，漏极与偏置电压VBIAS连接。710为偏置电压信号VBIASN配线所产生的寄生电容，表示为电容值C3。

图12示出的是图11的时序图。

备用控制信号STBY通常为H电平，P沟道晶体管609处于截止状态。因而，偏置电压VBIAS产生的是由P沟道晶体管608和电阻R610所确定的电压VBIAS。而P沟道晶体管708和N沟道晶体管709产生的是偏置电压VBIASN。差分电路3和输出电路4与图9场合相同，构成指零放大器。所以，同相输入端V+输入Vin信号时，输出端Vo也产生与Vin几乎相同的电压。

接下来取STBY信号为L电平。这样，P沟道晶体管609便导通，偏置电压VBIAS便上升至电源电压VDD。而P沟道晶体管708的栅极电压上升至电源电压VDD，便没有电流流过。N沟道晶体管709的工作漏极电压下降至VSS，所以VBIASN下降至VSS。

VBIASN电压为了进行低消耗电流设计，设定在(VSS+1伏特)附近。所以，下降至VSS所需的时间能够随N沟道晶体管709的设计尺度高速过渡。

这时，差分电路3的N沟道晶体管701与输出电路4的N沟道晶体管706的栅极电压下降至VSS，所以N沟道晶体管701、706没有电流流过。处于这种状态时，差分电路3和输出电路4未消耗电流，所以为备用状态。而且，输出端Vo处于输出端子电压不确定状态。

接下来，取STBY信号为H电平，便从备用状态切换至通常工作状态。P沟道晶体管609截止。对于下降至VSS的VBIASN，存在寄生电容710，累积有为VSS电位的电荷。P沟道晶体管708为了进行低消耗电流设计，电阻值设定得较大，所以寄生电容充电得到所需电荷，使VBIASN上升至通常工作电位(≌VSS+1伏特)。

但图9所示的现有差分放大装置中，VBIAS寄生电容611在液晶驱动装置这种配置许多差分放大装置场合，电容有时有几pF之大。使得该寄生电容所累积的电荷放电的是前述电阻R610。

但由于低消耗电流设计，电阻值R为相对较大的电阻值，放电需要几μs左右的时间。从备用状态过渡至通常工作状态时，变化为通常偏置电压VBIAS的时间花几μs的话，输出电压Vo稳定的时间就需要几μs。

图11所示的现有差分放大装置中，VBIASN的寄生电容710也有几pF之大。使该寄生电容充有电荷的是P沟道晶体管708。但由于低消耗电流设计，电阻610具有相对较大的电阻值，放电需要几μs左右的时间，与图9场合相同，从备用状态过渡至通常工作状态时，输出电压Vo的稳定时间需要几μs。

因而，将这种现有差分放大装置应用于高像素显示的液晶驱动装置时，存在工作频率为10μs左右，因此前述稳定时间给图像质量带来影响这种问题。

本发明目的在于提供一种可以加快备用状态变化至通常工作状态的工作速度，并且在差分电路稳定之前减小输出过渡响应失真波形发生的差分放大装置。

本发明差分放大装置，其特征在于，设有备用状态变化为通常工作状态时在偏置电压稳定之前期间防止输出过渡响应失真输出至外部的截止电路，或是使偏置电压线路的寄生电容迅速放电的电路，或是使偏置电压线路的寄生电容迅速充电的电路。

按照本发明，可以加快备用状态变化至通常工作状态的工作速度，并且在差分电路稳定之前，减小输出过渡响应失真波形的发生。

权项1记载的差分放大装置，其特征在于，包括：输出与同相输入端所加电压和反相输入端所加电压之差对应的电压的差分电路；流过稳恒电流的恒流源晶体管和根据所述差分电路的输出电压控制电流的控制用晶体管的串联电路组成、所述恒流源晶体管和所述控制用晶体管的接点设有输出端的输出电路；发生稳恒偏置电压以确定所述差分电路和所述输出电路工作电流的偏置电压发生电路；使所述偏置发生电路的偏置电压变化、控制工作电流的控制用开关；设于所述输出电路输出侧、使该输出电路信号截止的开关；以及使所述截止开关的控制定时从所述控制用开关的控制定时起开始延迟的延迟手段，并构成为从截止开关输出得到输出信号，当从备用状态变化至通常工作状态时，在偏置电压稳定之前期间，打开输出开关，可以防止过渡响应失真输出至外部。

权项2记载的差分放大装置，其特征在于，包括：输出与同相输入端所加电压和反相输入端所加电压之差对应的电压的差分电路；流过稳恒电流的恒流源晶体管和根据所述差分电路的输出电压控制电流的控制用晶体管的串联电路组成、所述恒流源晶体管和所述控制用晶体管的接点设有输出端的输出电路；发生稳恒偏置电压以确定所述差分电路和所述输出电路工作电流的偏置电压发生电路；使所述偏置发生电路的偏置电压变化、控制工作电流的控制用开关；在所述偏置电压信号与接地之间串联连接的第一N沟道晶体管及电容；以及所述电容与接地之间并联连接的第二N沟道晶体管，提供给第一N沟道晶体管栅极的控制信号具有与控制所述控制用开关的控制信号相同的极性，提供给第二N沟道晶体管栅极的控制信号是与所述控制用开关相反的极性，除了所述偏置电压发生电路的电阻，还通过附加的电容，使偏置信号VBIAS寄生电容的电荷放电，以缩短放电时间。

权项3记载的差分放大装置，其特征在于，包括：输出与同相输入端所加电压和反相输入端所加电压之差对应的电压的差分电路；流过稳恒电流的恒流源晶体管和根据所述差分电路的输出电压控制电流的控制用晶体管的串联电路组成、所述恒流源晶体管和所述控制用晶体管的接点设有输出端的输出电路；发生稳恒偏置电压以确定所述差分电路和所述输出电路工作电流的偏置电压发生电路；使所述偏置发生电路的偏置电压变化、控制工作电流的控制用开关；在所述偏置电压信号与电源端子之间串联连接的第一P沟道晶体管及电容；以及所述电容与电源端子之间连接的第二P沟道晶体管，提供给第一P沟道晶体管栅极与所述控制信号相反极性的信号，向第二P沟道晶体管栅极提供与所述控制用开关相同极性的备用控制信号，除了所述偏置电压发生电路的晶体管，还通过附加的电容，对偏置信号VBIAS的寄生电容充电，以缩短充电时间。

权项4记载的差分放大装置，其特征在于，同时具备权项2和权项3，对于CMOS构成的差分电路这种场合，可以将P沟道用差分电路和N沟道用差分电路两者的过渡特性改善为高速特性。

权项5记载的差分放大装置，其特征在于，在权项1-权项4中，使偏置发生电路偏置电压变化控制工作电流的控制用开关在输出电路的输出信号稳定之后才动作，控制电流，然后解除控制用开关，按照使之通常工作的工作定时动作。

具体来说，用于液晶驱动装置的场合，所述液晶驱动装置一旦工作稳定便对偏置控制起作用，偏置电流停止一定时间后，接着按使之处于工作状态的定时控制。这样的话，用于液晶驱动装置的场合，由于使得偏置电流截止一定时间，因而可达到降低消耗功率的目的。

权项6记载的差分放大装置，其特征在于，权项1-权项4中，使得改变偏置发生电路偏置电压以控制工作电流的控制用开关，在输出电路有输出信号发生之前动作以便使电流截止或减小，然后解除控制用开关，按照使之通常工作的工作定时动作。

具体来说，用于液晶驱动装置时，在液晶驱动装置的一个工作周期内，在所述液晶驱动装置工作开始之前对偏置控制起作用，使偏置电流截止一定时间后，按使之处于工作状态的定时加以控制，在差分电路工作之前，使偏置电流截止一定时间，因而工作起始时刻的输出失真与权项5记载的工作定时相比，影响少。

图1是本发明(实施例1)差分放大装置的构成图。

图2是该实施例主要部分的时序图。

图3是本发明(实施例2)差分放大装置的构成图。

图4是该实施例主要部分的时序图。

图5是本发明(实施例3)差分放大装置的构成图。

图6是该实施例主要部分的时序图。

图7是采用本发明各实施例差分放大装置的液晶驱动装置的构成图。

图8是对比例和实施例1-实施例3的时序图。

图9是现有差分放大装置的构成图。

图10是该现有例的时序图。

图11是现有差分放大装置的构成图。

图12是该现有例的时序图。

以下根据图1-图8说明本发明各个实施例。

另外，对现有例中示出的与图9、图11有相同作用的部分加相同标号说明。

(实施例1)

图1和图2示出实施例1。

图1示出的差分放大装置，在图9所示的差分放大装置输出电路2的输出Vy与输出端子Vo之间具有开关103，该开关103的开闭控制通过延迟电路101，由备用控制信号STBY实施。备用控制信号STBY与前述现有例的动作相同，使偏置电流截止，使之处于备用状态。

延迟手段101当备用控制信号STBY从通常状态变为备用状态时，其输出便与STBY同时变化，没有延迟发生，只是STBY从备用状态变为通常状态时，才使输出的变化延迟规定时间△t。

图2示出图1时序图。

备用控制信号STBY通常为H电平，P沟道晶体管609处于截止状态。因而，所产生的偏置电压VBIAS是由P沟道晶体管608和电阻610确定的电压VBIAS。

差分电路1具有反相输入端V-和同相输入端V+，反相输入端与输出端Vo连接，差分电路1和输出电路2构成指零放大器。因而，同相输入端V+有Vin信号输入时，输出端Vo也产生与Vin几乎相同的电压。

接下来将备用控制信号STBY设定为L电平。这样P沟道晶体管609便导通，偏置电压VBIAS上升至电源电压VDD。这时，延迟手段101没有延迟，备用控制信号STBY按H电平翻转为L电平的定时打开开关103。所以，输出端呈高阻抗状态。

VBIAS电压为了进行低消耗电流设计，设定在(VDD-1伏特)附近。电位差小到1伏特左右，因而上升至电源电压所需的时间有可能随P沟道609的设计尺度高速过渡。

这时，差分电路1的P沟道晶体管601和输出电路2的P沟道晶体管606的栅极电压上升至电源电压VDD，所以晶体管601、606没有电流流过。

处于这种状态时，差分电路1和输出电路2未消耗电流，所以为备用状态。而输出端Vy的输出端子电压为不确定状态，Vo由于开关103处于截止状态而呈高阻抗状态。

接下来将备用控制信号STBY设定为H电平，从备用状态切换至通常工作状态。P沟道晶体管609变成截止。对于上升至电源电压的VBIAS，存在寄生电容611，累积有电源电位的电荷。电阻610使寄生电容611累积的电荷按箭头Idis方向放电，使得VBIAS下降至通常工作电位(≌VDD-1伏特)。

使寄生电容累积的电荷放电的元件具有相对较大的电阻值R，所以偏置电压变化为通常电压需要几μs。这时，输出电路2的输出Vy处于偏置电压不稳定状态，所以产生失真。

延迟手段由逻辑控制电路或逻辑控制电路与利用CR时间常数的延迟元件构成，设计时所确定的规定时间△t之后，使开关103闭合。将该规定时间设定为Vy收敛所用的时间的话，输出端Vo便没有失真波形输出。

用于液晶驱动装置时，尽管未在附图上表示，但Vo连接有几十pF～几百pF的电容负载。因此，备用状态下前述负载电容充有一定电压，所以即便为高阻抗，输出电压也没有大的变动。

另外，该实施例1中差分电路1和输出电路2是与图9相同构成进行说明的，但图11中N沟道晶体管作为偏置晶体管的差分电路3、输出电路4及延迟手段101同开关103组合在一起，也可获得相同效果。此外，组合图9和图11，并将开关103同延迟手段101组合在一起，也可以构成CMOS型差分放大装置。

(实施例2)

图3和图4示出实施例2。

该差分放大装置在图9所示的差分放大装置偏置信号VBIAS线路上增加了由N沟道晶体管201、202和电容203所组成的放电回路。

N沟道晶体管201将漏极与偏置信号VBIAS连接，栅极与备用控制信号STBY连接，源极通过电容203接地。

N沟道晶体管202将漏极与N沟道晶体管201的源极连接，栅极则加上备用控制信号STBY的相反极性信号，源极接地。

图4示出图3的时序图。

备用控制信号STBY通常为H电平，P沟道晶体管609截止。因而，所产生的偏置电压VBIAS是P沟道晶体管608和电阻610确定的电压VBIAS。

N沟道晶体管201由于栅极电位与备用控制信号STBY相同，而处于导通状态。所以，电容203上加有偏置信号VBIAS电压，累积有偏置电位大小的电荷。

N沟道晶体管202由于栅极电位是与备用控制信号STBY相反极性的电位，故而处于截止状态。所以，电容203的电荷得以保持，未放电。

接下来将备用控制信号STBY设定为L电平。这样，P沟道晶体管609便导通，偏置电压VBIAS上升至电源电压VDD。由此，N沟道晶体管201的栅极便处于截止状态，偏置信号VBIAS与电容203间的连接由于被切断，未给偏置信号VBIAS带来什么影响。N沟道晶体管202的栅极与备用控制信号STBY的极性相反，所以为H电平，并导通。这时，电容203累积的电荷通过N沟道晶体管202向VSS放电。

VBIAS电压为了进行低消耗电流设计，设定在(VDD-1伏特)附近。电位差小到1伏特左右，因而上升至电源电压所需的时间能够随P沟道晶体管609的设计尺寸高速过渡。这与现有例相同。

这时，差分电路1的P沟道晶体管601和输出电路2的P沟道晶体管606的栅极电压由于上升至电源电压VDD，所以晶体管601、606没有电流流过。处于这种状态时，差分电路1、输出电路2未消耗电流，所以为备用状态。

接下来将备用控制信号STBY设定为H电平，从备用状态切换至通常工作状态。P沟道晶体管609变成截止。对于上升至电源电压的VBIAS，存在寄生电容611，累积有电源电位的电荷。电阻610使寄生电容累积的电荷放电，VBIAS下降至通常工作电位(≌VDD-1伏特)。

使寄生电容累积的电荷放电的元件由于具有相对较大的电阻值R，所以偏置电压变化为通常电压需要几μs。

但由于N沟道晶体管201导通，N沟道晶体管202截止，通过在偏置信号VBIAS端子连接有处于使电荷放电状态的电容203，寄生电容611电容C1所累积的电荷便通过电阻610和电容203放电。通过适当设定电容203的大小，可以使放电时间足够短。

充分放电，并且偏置信号达到VBIAS所需数值时，若对电容203充有通常状态电荷，电流便截止，所以不会发生电流白白消耗这种情况。

这里，详细说明设置电容203的理由，并说明与寄生电容611电容值C1对应的电容203的合适电容值C2。

对于迅速降低累积有电源电位(VDD)电荷的寄生电容611其电位的方法，除了如上所述并联连接电容203以外，还可以考虑以下两种方法，但由于下述理由，最好是上述这种构成。

(第一方法)

通过与寄生电容611并联连接的电阻器放电。这种场合时间常数较大，收敛得较慢。

(第二方法)

使寄生电容611短路。这种场合，寄生电容611的电位迅速下降，但该电位会降至0伏特。这是因为对寄生电容611的充电回路由P沟道晶体管608构成的恒流源参与，因而对于下一次对寄生电容611的充电，最好不要长时间。

由于这种理由，最好是与寄生电容611并联连接电容203这种构成。

相对于寄生电容611电容值C1的电容203其适当的电容值C2表示如下。

C1·VDD=(C1+C2)·VBIAS

C1·VDD=C1·VBIAS+C2·VBIAS

C2=(VDD-VBIAS)·C1／VBIAS

若代入具体数值，VDD=5伏特，VBIAS=4伏特，适用TFT液晶驱动电路场合的寄生电容611的电容值C1，由于偏置电压VBIAS线上连接有300～400个差分放大装置401，所以C1=70pF时，C2≌17．5pF为合适值。

(实施例3)

图5和图6示出实施例3。

该差分放大装置在图11所示的差分放大装置偏置信号VBIAS线路增加了P沟道晶体管301、302和电容303所组成的充电电路。

P沟道晶体管301将漏极与偏置信号VBIASN连接，栅极则连接与备用控制信号STBY极性相反的备用控制信号，源极通过电容303与电源电压VDD连接。

P沟道晶体管302将漏极与P沟道晶体管301的源极连接，栅极则与备用控制信号STBY相同极性的信号连接，源极与电源电压VDD连接。

图6示出图5的时序图。

备用控制信号STBY通常为H电平，P沟道晶体管609处于截止状态。因而，所产生的偏置电压VBIAS是P沟道晶体管608和电阻610确定的电压VBIAS。

而P沟道晶体管708和N沟道晶体管709产生的是偏置电压VBIASN。差分电路1具有反相输入端V-和同相输入端V+，反相输入端与输出端Vo连接，差分电路1和输出电路2构成指零放大器。因而，同相输入端V+有Vin信号输入时，输出端Vo也产生与Vin几乎相同的电压。

P沟道晶体管301由于栅极电位是与前述STBY极性相反的电位，因而处于导通状态。所以，电容303加有偏置信号VBIASN电压，累积有偏置电位大小的电荷。

P沟道晶体管302由于栅极电位是与备用控制信号STBY极性相同的电位，因而处于截止状态。所以，电容303的电荷得以保持，不放电。

接下来使备用控制信号STBY为L电平。这样的话，P沟道晶体管609导通，偏置电压VBIAS上升至电源电压VDD。而偏置电压VBIASN下降至VSS。

P沟道晶体管301的栅极处于截止状态，偏置信号VBIASN与电容303之间的连接由于被切断，所以没有给偏置信号VBIASN带来什么影响。

P沟道晶体管302的栅极由于与备用控制信号STBY极性相同，故而为L电平，该P沟道晶体管302导通。这时，电容303累积的电荷通过P沟道晶体管302向电源电压VDD放电。

VBIASN电压为了进行低消耗电流设计，设定在(VSS+1伏特)附近。电位差由于小到1伏特左右，因而下降至VSS电压所需的时间能够随N沟道晶体管709的设计大小高速过渡。这与现有例相同。

这时，差分电路1的P沟道晶体管701和输出电路2的P沟道晶体管706的栅极电压下降至VSS，故而晶体管701、706没有电流流过。处于这种状态时，差分电路1、输出电路2未消耗电流，因而为备用状态。

接下来将备用控制信号STBY设定为H电平，从备用状态切换至通常工作状态。P沟道晶体管609变成截止。对于下降至VSS电压的VBIASN，存在寄生电容710，累积有电源电位差的电荷。

将备用控制信号STBY设定为H电平的话，P沟道晶体管708便截止，使得寄生电容累积的电荷充电，VBIASN上升至通常工作电位(≌VSS+1伏特)。

使寄生电容累积的电荷充电的元件由于是相对较大电阻的P沟道晶体管708，因而偏置电压变化至通常电压需要几μs。

但由于P沟道晶体管301导通，P沟道晶体管302截止，通过在偏置信号VBIASN端子连接有处于使电荷放电状态的电容303，寄生电容710所累积的电荷便通过前述P沟道晶体管708和电容303，由电源电压VDD充电。

通过适当设定电容容量，可以使放电时间足够短。

充分放电，并且偏置信号达到VBIASN所需数值时，若对电容303充有通常状态电荷，电流便截止，所以不会发生电流白白消耗这种情况。

(实施例4)

通过组合实施例2的差分放大装置和实施例3的差分放大装置构成CMOS组成的差分放大装置，可以将P沟道用差分电路和N沟道用差分电路两者的过渡特性改善为高速特性。

具体来说，包括：所输出的电压与同相输入端所加电压和反相输入端所加电压之差对应的CMOS型差分电路；由流过稳恒电流的恒流源晶体管和根据所述差分电路输出电压控制电流的控制用晶体管的串联电路所组成、在所述恒流源晶体管和所述控制用晶体管的接点设置输出端子的输出电路；产生一定偏置电压用以确定所述CMOS型差分电路和所述输出电路工作电流的P沟道晶体管用偏置电压发生电路及N沟道晶体管用偏置电压发生电路；使所述P沟道晶体管用偏置电压发生电路及N沟道晶体管用偏置电压发生电路的偏置电压变化、控制工作电流的控制用开关；在所述P沟道晶体管用偏置电压信号与接地之间串联连接的第一N沟道晶体管(201)和第一电容(203)；在所述第一电容(203)与接地之间并联连接的第二N沟道晶体管(202)；在所述N沟道晶体管用偏置电压信号与电源端子之间串联连接的第一P沟道晶体管(301)和第二电容(303)；在所述第二电容(303)与电源端子之间连接的第二P沟道晶体管(302)，向第一N沟道晶体管(201)栅极提供的控制信号与控制所述控制用开关的控制信号极性相同，向第二N沟道晶体管(202)栅极提供的控制信号与所述控制用开关的极性相反，向第一P沟道晶体管(301)栅极提供的是与所述控制信号极性相反的信号，向第二P沟道晶体管(302)栅极提供的控制信号与所述控制用开关的极性相同。

(实施例)

以下根据图7和图8(a)～图8(c)说明将上述各实施例差分放大装置应用于液晶驱动装置的具体例。

图7中，401是上述各实施例的差分放大装置，402是适当选择基准电压输入至差分放大装置401的电压选择电路，403是输入至电压选择电路402、控制电压切换的信号LD，404是按像素数额排列的TFT阵列液晶显示屏，405是输出TFT控制极信号、在垂直方向上扫描的控制极信号发生部，406是差分放大装置401输出的模拟信号Vo，407是控制极信号发生部405输出的控制极信号VG，408是差分放大装置401的备用控制信号STBY。

(对比例)

图8(a)示出未用备用控制信号STBY时图7的工作时序图。

由电压选择电路402选择输入至差分放大装置401的电压，并且输入控制的LD403为H电平的话，差分放大装置401的输出Vo便产生模拟输出。

依次输入LD信号时，差分放大装置401其输出Vo的状态变化。令LD的工作周期为t1，t1便与1水平工作周期时间相当。

差分放大装置401的输出Vo按照负载TFT显示屏404的负载时间常数和差分放大装置401的驱动能力所确定的过渡响应时间t2输出。

控制极控制信号VG407由于为H电平，故而TFT显示屏404的TFT晶体管409的控制极导通，使得模拟信号Vo406对液晶电容410充电。

接着，模拟信号Vo406必须在LD信号403变化之前将控制极信号VG407设定为L电平，使之截止。图8(a)中模拟信号Vo406在t2时刻达到目标值。

因此，1水平周期t1中剩余时间t3对于液晶显示屏404的充电时间来说，为无效时间。

(实例1)

接下来在图8(b)工作时序图中示出采用备用控制信号STBY的实施例。

1工作周期与图8(a)相同为t1。而且，模拟信号Vo406稳定的时间t2也相同。备用信号STBY在模拟信号稳定之后，在t4以后(t4即便为0也没有问题)激活备用信号STBY。

t2期间也能激活备用信号，但模拟信号过渡响应中t2期间未对TFT显示屏404负载充有足够的电荷，由于TFT显示屏404的负载电容在显示屏幕上具有物理的几何分布，因而还是无法均匀充电。这时，使之处于备用状态，就会发生电荷在显示屏负载内部再分配等情况，随信号反射、发生驻波等而产生失真。这种失真是杂散辐射造成的，因而备用信号最好是模拟信号稳定之后再使之激活。

控制信号STBY激活的话，差分放大装置401便随电流截止而处于备用状态。使之为H电平一定时间tS以后，控制信号STBY为H电平以便处于通常工作状态。

在备用状态，差分放大装置的模拟输出信号Vo存在不确定状态，但可维持TFT显示屏负载电容充电得到的电位。

基本工作周期t1以内t5期间电流截止，故而可以按t5／t1比例降低电流。

处于通常状态时，由模拟输出信号Vo再次输出电压选择电路402所确定的电压。这时，模拟输出信号由于偏置电压变化而产生失真，但与现有例差分放大装置相比，利用本发明可减小失真，所以失真发生时间t6极短。定时t7是控制极信号截止前的保持时间。现有例的差分放大装置中造成失真的话，t7便只剩下极短的时间，存在显示画面质量变差的危险。

通过将图1所示的实施例1及其变形例差分放大装置如实例1所示用于液晶驱动装置，因延迟手段101前述失真不会影响外部，或是，只是由于开关103开闭时的噪声而产生细微的失真，故而可以实现良好的图像显示。

通过将图3所示的实施例2、图5所示的实施例3或实施例4及其变形例差分放大装置如实例1所示用于液晶驱动装置，增加充电电路和放电电路当中至少一个，缩短偏置电压的变动时间，从而可以减小前述失真，前述失真发生时间t6与现有例相比减小，可以实现显示画面质量变差很小的优异液晶驱动装置。

(实例2)

图8(c)示出实例2。

表示实例1的图8(b)中备用信号STBY是模拟信号Vo在t2稳定时间之后激活备用信号STBY的，但该实例2中，开始输入模拟信号LD403，输出模拟信号之前先输入备用信号，使电流截止，t5时间之后才开始输出模拟信号。

通过采用这种定时，图8(b)示出的失真发生期间t6由于为模拟输出期间t2所吸收，所以外部不发生失真，包含在决定过渡响应时间的t2以内。

t8也可以在t5’至t5间改变。备用信号STBY从H电平至L电平的下降沿和信号LD从L电平至H电平的上升沿也可以保持同时。

这样，本发明差分放大装置401的工作时序图中，控制极信号处于H电平之后，通过在模拟信号输出之前激活备用信号，可进一步减小失真，实现一设法降低消耗电流的液晶驱动装置。

通过将图1所示的实施例1及其变形例差分放大装置，图3所示的实施例2、图5所示的实施例3或实施例4及其变形例差分放大装置如实例2所示用于液晶驱动装置，增加延迟手段、或充电电路和放电电路当中至少一个，可在差分放大装置输出端减小失真，因而与现有例相比，可以减小备用状态至通常状态的过渡响应失真，使输出信号迅速稳定，可以实现显示画面质量变差很小的优异液晶驱动装置。

由以上各个实施例可知，利用本发明权利要求中各权项的构成，可获得下述特定效果。

按照权项1所述的差分放大装置，从备用状态变为通常工作时的输出失真，通过适当的延迟手段使泄漏至外部的情况延迟发生，故而可减小失真的发生。

按照权项2所述的差分放大装置，从备用状态变为通常工作状态时，通过P沟道晶体管和电容改善收敛时间，以加快偏置电压VBIAS的过渡响应，实现高速动作。

按照权项3所述的差分放大装置，从备用状态变为通常工作状态时，通过N沟道晶体管和电容改善收敛时间，以加快偏置电压VBIASN的过渡响应，实现高速动作。

按照权项4所述的差分放大装置，从备用状态变为通常工作状态时，通过P沟道晶体管及N沟道晶体管和电容改善收敛时间，以加快偏置电压VBIAS及VBIASN的过渡响应，实现高速动作。

按照权项5所述的差分放大装置，模拟信号输出后从通常工作定时变为备用状态，再变为通常工作状态，达到减小消耗电流的目的。

按照权项6所述的差分放大装置，通过模拟信号输出前处于备用状态，再变为通常工作状态，来达到减小消耗电流的目的。

Claims

1．一种差分放大装置，其特征在于，包括：

输出与同相输入端所加电压和反相输入端所加电压之差对应的电压的差分电路(1)；

流过稳恒电流的恒流源晶体管(606)和根据所述差分电路的输出电压控制电流的控制用晶体管(607)的串联电路组成、所述恒流源晶体管和所述控制用晶体管的接点设有输出端的输出电路(2)；

发生稳恒偏置电压以确定所述差分电路和所述输出电路工作电流的偏置电压发生电路(608，610)；

使所述偏置发生电路的偏置电压变化、控制工作电流的控制用开关(609)；

设于所述输出电路输出侧、使该输出电路信号截止的开关(103)；以及

使所述截止开关(103)的控制定时从所述控制用开关(609)的控制定时起开始延迟的延迟手段，

从截止开关(103)输出侧得到输出信号。

2．一种差分放大装置，其特征在于，包括：

在所述偏置电压信号与接地之间串联连接的第一N沟道晶体管(201)及电容(203)；以及

所述电容与接地之间并联连接的第二N沟道晶体管(202)，

提供给第一N沟道晶体管(201)栅极的控制信号具有与控制所述控制用开关的控制信号相同的极性，提供给第二N沟道晶体管(202)栅极的控制信号与所述控制用开关的控制信号极性相反。

3．一种差分放大装置，其特征在于，包括：

发生稳恒偏置电压以确定所述差分电路和所述输出电路工作电流的偏置电压发生电路(608，610，708，709)；

使所述偏置发生电路的偏置电压变化，控制工作电流的控制用开关(609)；

在所述偏置电压信号与电源端子之间串联连接的第一P沟道晶体管(301)及电容(303)；以及

所述电容与电源端子之间连接的第二P沟道晶体管(302)，

提供给第一P沟道晶体管(301)栅极的信号与所述控制信号极性相反，提供给第二P沟道晶体管(302)栅极的控制信号与所述控制用开关的控制信号极性相同。

4．一种差分放大装置，其特征在于，包括：

输出与同相输入端所加电压和反相输入端所加电压之差对应的电压的CMOS型差分电路；

流过稳恒电流的恒流源晶体管和根据所述差分电路的输出电压控制电流的控制用晶体管的串联电路组成、所述恒流源晶体管和所述控制用晶体管的接点设有输出端的输出电路；

发生稳恒偏置电压以确定所述CMOS型差分电路和所述输出电路工作电流的P沟道晶体管用偏置电压发生电路及N沟道晶体管用偏置电压发生电路；

使所述P沟道晶体管用偏置电压发生电路及N沟道晶体管用偏置电压发生电路的偏置电压变化、控制工作电流的控制用开关；

在所述P沟道晶体管用偏置电压信号与接地之间串联连接的第一N沟道晶体管(201)及第一电容(203)；

所述第一电容(203)与接地之间并联连接的第二N沟道晶体管(202)；

在所述N沟道晶体管用偏置电压信号与电源端子之间串联连接的第一P沟道晶体管(301)及第二电容(303)；以及

所述第二电容与电源端子之间连接的第二P沟道晶体管(302)，

提供给第一N沟道晶体管(201)栅极的控制信号具有与控制所述控制用开关的控制信号相同的极性，提供给第二N沟道晶体管(202)栅极的控制信号与所述控制用开关的控制信号极性相反，

5．如权利要求1-4中任一项所述的差分放大装置，其特征在于，使得改变偏置发生电路偏置电压以控制工作电流的控制用开关，在输出电路的输出信号稳定之后才动作，控制电流，然后解除控制用开关，按照使之通常工作的工作定时动作。

6．如权利要求1-4中任一项所述的差分放大装置，其特征在于，使得改变偏置发生电路偏置电压以控制工作电流的控制用开关，在输出电路有输出信号发生之前动作，以便使电流截止或减小，然后解除控制用开关，按照使之通常工作的工作定时动作。