[go: up one dir, main page]

CN1201238A - 存储器集成电路及应用它的主存储器系统和图形存储器系统 - Google Patents

存储器集成电路及应用它的主存储器系统和图形存储器系统 Download PDF

Info

Publication number
CN1201238A
CN1201238A CN98101445A CN98101445A CN1201238A CN 1201238 A CN1201238 A CN 1201238A CN 98101445 A CN98101445 A CN 98101445A CN 98101445 A CN98101445 A CN 98101445A CN 1201238 A CN1201238 A CN 1201238A
Authority
CN
China
Prior art keywords
data
memory
compression
input
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98101445A
Other languages
English (en)
Other versions
CN1126106C (zh
Inventor
本村真人
矢部义一
相本代志治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1201238A publication Critical patent/CN1201238A/zh
Application granted granted Critical
Publication of CN1126106C publication Critical patent/CN1126106C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

一种可用于主存储器系统,图形存储器系统和诸如此类系统的具有数据压缩/解压缩功能的存储器大规模集成电路,其配有一个数据压缩/解压缩部。在此结构中,对存储器的压缩数据读取是利用压缩/解压缩部中的一个数据压缩器来进行的,对存储的压缩数据写入是利用压缩/解压缩部中的一个数据解压缩器来进行的。正是由于这样的结构,使得即使当数据带宽与常规情况中实际上是相同的,在使用中也能够获得一个较大的数据带宽。

Description

存储器集成电路及应用它的主存储器 系统和图形存储器系统
本发明涉及一种具有数据压缩/解压缩功能的存储器集成电路，及应用该存储器的主存储器系统和图形存储器系统。更具体地说，是涉及一种能够以动态随机存取存储器(DRAM)为代表的并被用于计算机系统中构造主存储器系统和图形存储器系统的大容量半导体存储器LSI(大规模集成电路)。
对于半导体存储器LSI，通常认为存储器容量越大，存取存储器内容时的数据带宽就应该变得越大。这是由于该大容量半导体存储器LSI通常被应用于需要相当大的数据带宽的高性能计算机系统中。
因此，为了获得用于计算机系统的更便捷的存储器LSI，平衡存储器LSI的存储器容量和数据带宽是极端重要的。所以，对于作为具有最大容量的存储器LSI的DRAM，为获得改善的数据带宽，人们以很大的热情寻求着技术上的发展用于改善存储器LSI的数据带宽的最典型的方法是提高外部接口的操作频率。目前，存储器LSI可能的最高带宽是通过Rambus技术来获得的，通过应用300MHz时钟的两个变化沿的最高带宽为每信号线600M位/秒。“Rambus”是美国Rambus公司的正式商标，上述Rambus技术是由Rambus公司提出的一项技术。
从技术上看，将外部接口的操作时钟提高到高于上述频率的一个值是极端困难的。其中的一个问题是外部输入/输出信号端的同步操作。当很多的信号端以高速同时地进行操作时，芯片将不得不应付能量的巨大消耗，并且大量的开关噪声也将被引入从而导致存储器LSI的不良性能。
信号线中的时间差异，即扭曲失真也将是一个严重的问题。因为很难使板上信号线的电气参数完全相等，而由于电气参数间的不一致性所引起的时间差异对吉赫芝水平的高速操作必将成为一个障碍。
通常地，计算机的一个主存储器系统应具有一个其中一组DRAM被连接到存储器总线上的结构。然而在存储器总线上，由于阻抗失配而引起的信号波形的紊乱将不可避免的发生，这是高速操作的另一个障碍。
因此，根据常规技术通过简单地提高外部接口的操作频率来提高数据带宽变得十分困难。另外由于应用高速接口的存储器LSI和采用该存储器LSI的存储器系统通常十分昂贵，使得通过利用数据压缩方法来减少所传输数据的数量来获得采用较少存储器LSI的高带宽存储器系统的提议成为注意的焦点。
常规地，此类技术已被用于传输图形数据。这是基于图形数据被证明为高度适合数据压缩的事实，即其由于冗余性和一致性而具有的高压缩率。除此之外，在图形数据传输中，在图形存储器和主存储器系统中均需要一个大数据带宽。
上述技术是在“新DRAM技术一新体系的综合分析(第二版)”(Steven A.Przybylski，MicroDesign Resouces，1996，pp.124-127)中被提出的。
参照图1说明在上述论文中所提出的技术。图中所示由存储器LSI所构成的一个帧缓冲区8是一个在图形存储器系统中被专用于屏幕写入的存储器系统。
在此存储器系统中，帧缓冲区8配有一个用于未压缩写入数据的未压缩写入数据区81，和一个用于压缩写入数据的压缩写入数据区82。每个区均作为一个块的集合被排列在屏幕的一个特别区域内。
当要执行对某一个块的写入处理时，图形控制器9将检查对应于该特定块的压缩数据，即压缩写入数据区82中的数据。当压缩写入数据被标记为有效时，图形控制器9将使用压缩写入数据执行写入处理。另一方面，当压缩写入数据被标记为无效时，其将使用未压缩写入数据，即未压缩写入数据区81中的数据进行写入处理。
在后一种情况中，当图形控制器9指明压缩写入数据为无效时，图形控制器9将压缩从未压缩写入数据区81中读出的未压缩写入数据以便将其写到压缩写入数据区82中的对应的块上。在此情况中，被写在压缩写入数据区82上的压缩写入数据将被标记为有效。
当图形控制器9要重写写入数据时，其将重写未压缩写入数据区81中的数据，当这种情况发生时，在压缩写入数据区82的对应于正被重写的块中的压缩数据将被标记为无效。这意味着只有新近重写数据的压缩版本将被标记为无效。
利用上述处理，使得减少屏幕写入所需的数据传输量成为可能。关于对图形数据的压缩方法其没有特别地提及。然而，通过提供一个使用软件或硬件进行数据压缩的图形控制器，其能够得到处理。这样一种用于具有冗余性和一致性的数据的压缩方法在“一种高性能数据压缩技术”(Terry A.Welch，IEEE Computer，June 1984，pp.8-19)被提及。通过此特别技术所能达到的数据传输数量的减少程度通常取决于所采取的压缩方法及所使用的数据类型。然而，通常数据传输量能够被减少到一半至1/10。
根据上述使用数据压缩技术的常规类型的存储器系统，与不进行数据压缩的情形相比，其能够显著地减少用于屏幕写入数据的数据传输量。然而，这样的技术可能会引入将在下文中被说明的某些问题。
一些需要传输图形数据的处理包括屏幕写入，图象数据读取，屏幕重写等。特别当其变为三维(3D)图形处理时，与屏幕写入处理相比，需要一个更大数量的带宽以读取质地数据，存取Z缓冲区，写入多边形(即屏幕重写)。对图形软件来说，术语“质地数据”是指被用作背景的图案和用于转换立体表面的数据。Z缓冲区是在3D图形处理中用于保存与Z轴方向有关的数据的缓冲区。
例如，参照在“AGP加速3D图形”(Yong Yao，MicroprocessorReport Vol.10，No.8，June 17，1996)所提出的一项技术，一个1024×768象素的屏幕的带宽需求如下：用于屏幕写入的150M字节/秒，用于屏幕重写的200M字节/秒，用于Z缓冲区存取的200M字节/秒，和用于读取质地数据的250M字节/秒。
由于这里数据压缩只限于屏幕写入的情形，屏幕写入之外的数据没有被压缩。特别对于将成为将来图形处理的主流，需要最小化总的数据传输量的3D图形处理，这不是令人充分满意的。
根据常规技术，在写入数据被压缩并写在存储器LSI上后，其从构成了帧缓冲区的存储器LSI中被一次读出到图形控制器中。这意味着在存储器LSI和图形控制器LSI之间有一些明显不必要的数据在传输。
实际上，在数据重写并不经常发生的情况下，大部分压缩写入数据仍保持有效，因此上述压缩数据写入将只是偶尔的出现。在此情况中，由所有装置执行的处理是不必要的。然而，对于需要大量3D图形处理的应用，写入数据可能被经常地重写。因此在此情况中，未压缩写入数据被读出的机会要多得多，其将导致压缩写入数据的不必要的写入。
除此之外，根据常规技术，除非数据是从存储器LSI中被一次读出到外部的，否则其将不能被压缩。因为这样的方法被证明在重复存取相同的数据时十分有效，因此其通常只适合具用于具有偶尔重写的数据。
由此得到的结论是常规技术需要目标数据除了冗余和一致外还要是静态的。正因为这些特殊要求，所以通常不把常规技术认为是数据压缩的有效方法。
因此本发明的一个目标是解决上述的所有问题，并通过应用一种具有比常规高速操作技术更高的可靠性的易实现的方法提供一种能够有效地扩展数据带宽和减少数据传输量的存储器集成电路。另外，本发明的另一个目标是提供一种使用上述存储器集成电路的主存储器系统和图形存储器系统。
根据本发明的第一个方面，其提供了一个存储器集成电路，其至少配有一个用于数据输入或输出的外部输入/输出端，一个用于存储数据的存储器，一个用于控制对存储器的数据读取和数据写入的控制装置，一个用于在数据读取时将从存储器读出的数据直接传送到外部输入/输出端的第一传送装置，一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二传送装置，一个用于在压缩数据读取时将从存储器读出的数据压缩以便将压缩后的数据传送到外部输入/输出端的压缩装置，和一个用于在压缩数据写入时将从输入/输出端输入的压缩数据解压缩以便将解压缩后的数据传送到存储器的解压缩装置，其全部被包含在同一个芯片中。
根据本发明的第二个方面，其提供了一个主存储器系统，其包括一个存储器集成电路和一个存储器芯片：存储器集成电路至少配有一个用于数据输入或输出的外部输入/输出端，一个用于存储数据的存储器，一个用于控制对存储器的数据读取和数据写入的控制装置，一个用于在数据读取时将从存储器读出的数据直接传送到外部输入/输出端的第一传送装置，一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二传送装置，一个用于在压缩数据读取时将从存储器读出的数据压缩以便将压缩后的数据传送到外部输入/输出端的压缩装置，和一个用于在压缩数据写入时将从输入/输出端输入的压缩数据解压缩以便将解压缩后的数据传送到存储器的解压缩装置，其全部被包含在同一个芯片中；及存储着至少一个程序的存储器芯片。
根据本发明的第三个方面，其提供了一个主存储器系统，其包括一个存储器集成电路和一个存储器芯片：存储器集成电路用于存储图形数据并至少配有一个用于数据输入或输出的外部输入/输出端，一个用于存储数据的存储器，一个用于控制对存储器的数据读取和数据写入的控制装置，一个用于在数据读取时将从存储器读出的数据直接传送到外部输入/输出端的第一传送装置，一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二传送装置，一个用于在压缩数据读取时将从存储器读出的数据压缩以便将压缩后的数据传送到外部输入/输出端的压缩装置，和一个用于在压缩数据写入时将从输入/输出端输入的压缩数据解压缩以便将解压缩后的数据传送到存储器的解压缩装置，其全部被包含在同一个芯片中；及存储着至少一个程序的存储器芯片。
根据本发明的第四个方面，其提供了一个图形存储器系统，其包括一个存储器集成电路和一个图形控制器：存储器集成电路用于存储图形数据并至少配有一个用于数据输入或输出的外部输入/输出端，一个用于存储数据的存储器，一个用于控制对存储器的数据读取和数据写入的控制装置，一个用于在数据读取时将从存储器读出的数据直接传送到外部输入/输出端的第一传送装置，一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二传送装置，一个用于在压缩数据读取时将从存储器读出的数据压缩以便将压缩后的数据传送到外部输入/输出端的压缩装置，和一个用于在压缩数据写入时将从输入/输出端输入的压缩数据解压缩以便将解压缩后的数据传送到存储器的解压缩装置，其全部被包含在同一个芯片中；图形控制器在存储器集成电路和其自身之间传送图形数据，至少进行图形数据的压缩和解压缩处理。
根据本发明的上述四个方面，存储器集成电路，即具有数据压缩和解压缩功能的存储器LSI，在其芯片中包括：一个用于数据输入或输出的外部输入/输出端，一个用于存储数据的存储器，一个用于控制对存储器的数据读取和数据写入的控制部，包括一个数据压缩器和一个数据解压缩器的一个压缩/解压缩部，压缩/解压缩部能够对存储器部中的任意位置的数据进行包括读取处理，压缩读取处理，写入处理，压缩写入处理的四种存取处理。
根据本发明具有数据压缩和解压缩功能的存储器LSI的上述存储器LSI，在数据读取时，控制部直接接收从存储器部读出的数据，而并不使其通过压缩/解压缩部，以从外部输入/输出端输出数据。另一方面，在压缩数据读取时，控制部将利用压缩/解压缩部中的数据压缩器将从存储器部读出的数据压缩，以从外部输入/输出端输出压缩数据。
根据本发明具有数据压缩和解压缩功能的存储器LSI的上述存储器LSI，在数据写入时，控制部直接将从外部输入/输出端接收的数据写入存储器部中，而并不使其通过压缩/解压缩部。另一方面，在压缩数据写入时，控制部将利用压缩/解压缩部中的数据解压缩器将从外部输入/输出端接收的数据解压缩，以便将数据解压缩为原始状态并写入存储器部中。
根据本发明具有数据压缩和解压缩功能的存储器LSI的上述存储器LSI，在压缩数据读取时，存储器LSI在压缩读取存取延迟时间后输出压缩数据。压缩读取存取延迟时间是读取存取延迟时间和一个特别压缩处理延迟时间的和。
对于上述本发明具有数据压缩/解压缩功能的存储器LSI，存储器LSI由控制部根据给定命令的类型或存储器地址的给定值确定本次存取是否通过压缩/解压缩部。
对于上述本发明具有数据压缩/解压缩功能的存储器LSI，存储器LSI将预先给予存储器部和压缩/解压缩部的不同标识符分别地保存在控制部中。当指示存取的命令被给出时，具有数据压缩/解压缩功能的存储器LSI由控制部通过鉴别在所给出的命令中指示了两个标识符中的哪一个来确定存取是否通过压缩/解压缩部。
关于上述本发明具有数据压缩/解压缩功能的存储器LSI，存储器LSI在外部输入/输出端中配有两个芯片选择端。具有数据压缩/解压缩功能的存储器LSI由控制部通过鉴别在存取时是两个芯片选择端中的哪一个被激活来确定存取是否通过压缩/解压缩部。
对于上述本发明具有数据压缩/解压缩功能的存储器LSI，存储器LSI能够从数据压缩器直接地将压缩数据输入到存储器部中，由此使得压缩重写存取成为可能。压缩重写存取是一种存储在存储器部中一个任意位置中的数据在芯片中被压缩以便将其重写入存储器部中的存取。
关于上述本发明具有数据压缩/解压缩功能的存储器LSI，存储器LSI不仅指示一个存储器部中的数据读取地址，还指示一个重写地址作为进行压缩重写存取的数据。另外，控制部将依照与上述用于存取区别的处理相同的处理确定压缩重写存取是否通过压缩/解压缩部。
根据与本发明的第二个方面有关的主存储器系统，主存储器系统包括任意数目的存储器LSI和任意数目的具有数据压缩/解压缩功能的存储器LSI。具有数据压缩/解压缩功能的存储器LSI存储能够被压缩的数据。这里，利用压缩读取存取，压缩写入存取和与压缩数据的传输有关的类似存取，其能够减少存储器总线上随可压缩数据的处理而来的数据传输量。
根据与本发明的第三个方面有关的主存储器系统，主存储器系统包括任意数目的存储器LSI和任意数目的增加了数据压缩/解压缩功能的存储器LSI。具有数据压缩/解压缩功能的存储器LSI存储图形数据。这里，利用压缩读取存取，压缩写入存取和与图形数据的传输有关的类似存取，其能够减少存储器总线上随图形数据的处理而来的数据传输量。
根据与本发明的第四个方面有关的图形存储器系统，图形存储器系统包括被连接到图形控制器上的任意数目的具有数据压缩/解压缩功能的存储器LSI。这里，在具有数据压缩/解压缩功能的存储器LSI与图形控制器之间传输图形数据时，利用压缩读取存取，压缩写入存取及诸如此类可以减少数据的传输量。
根据本发明具有数据压缩/解压缩功能的存储器LSI，在进行到外部的数据读取时，具有数据压缩/解压缩功能的存储器LSI将通过压缩/解压缩部中的数据压缩器压缩从存储器部读出的数据，以通过外部输入/输出端输出压缩数据。另一方面，在进行从外部的数据写入时，存储器LSI将通过压缩/解压缩部中的数据解压缩器将从外部输入/输出端输入的压缩数据解压缩，以便将解压缩成原始状态的数据写入存储器部中。因此，在数据处于压缩状态的情况下，其能够通过外部输入/输出端和连接到外部输入/输出端的存储器总线进行数据传输。
根据使用具有数据压缩/解压缩功能的存储器LSI的主存储器系统，一组具有数据压缩/解压缩功能的存储器LSI和一组常规的存储器LSI被连接到一个单独的存储器总线上。因此，通过将具有一致性和冗余性的数据，例如图形数据等，映射到具有数据压缩/解压缩功能的存储器LSI上，在进行利用这些数据的处理时，其能够减少存储器器总线上的数据传输量。
因此，根据本发明，其能够不仅在某个预定的存取模式中而且在更一般的其他模式中高效地利用数据的冗余性和一致性进行数据压缩。这意味着对依赖于外部接口的存储器LSI的存储器总线的高速性能的数据带宽的扩展的依赖性要小得多了，因此数据传输量能够通过数据压缩被减少。
本发明上述和另外的目标将在接下来参照附图的详细说明中完全地呈现出来。然而，应被清楚理解的是附图仅仅出于示意目的而是本发明的限制的定义。
图1所示为使用常规数据压缩技术的图形存储器系统的结构的示例图。
图2所示为本发明具有数据压缩/解压缩功能的存储器LSI的第一实施例的方框图。
图3A所示为本发明的存储器LSI的外部输入/输出端的第一示例的方框图。
图3B所示为本发明的存储器LSI的外部输入/输出端的第二示例的方框图。
图3C所示为本发明的存储器LSI的外部输入/输出端的第三示例的方框图。
图4A所示为在读取存取时具有数据压缩/解压缩功能的存储器LSI的操作时序的时序图。
图4B所示为在压缩读取存取时具有数据压缩/解压缩功能的存储器LSI的操作时序的时序图。
图4C所示为在写入存取时具有数据压缩/解压缩功能的存储器LSI的操作时序的时序图。
图4D所示为在压缩写入存取时具有数据压缩/解压缩功能的存储器LSI的操作时序的时序图。
图5A所示为用于鉴别具有数据压缩/解压缩功能的存储器LSI的存储器部和数据压缩/解压缩部之间的存取目标的方法的第一实例的示意图。
图5B所示为用于鉴别具有数据压缩/解压缩功能的存储器LSI的存储器部和数据压缩/解压缩部之间的存取目标的方法的第二实例的示意图。
图5C所示为用于鉴别具有数据压缩/解压缩功能的存储器LSI的存储器部和数据压缩/解压缩部之间的存取目标的方法的第三实例的示意图。
图5D所示为用于鉴别具有数据压缩/解压缩功能的存储器LSI的存储器部和数据压缩/解压缩部之间的存取目标的方法的第四实例的示意图。
图6所示为本发明具有数据压缩/解压缩功能的存储器LSI的第二实施例的示意图。
图7所示为使用图2和图6中所示的具有数据压缩/解压缩功能的存储器LSI的主存储器系统的一个典型结构的方框图。
图8所示为使用图2和图6中所示的具有数据压缩/解压缩功能的存储器LSI的图形存储器系统的一个典型结构的方框图。
现在参照附图给出本发明的优选实施例的详细说明。
图2所示是本发明具有数据压缩/解压缩功能的存储器LSI的第一实施例的方框图。图2中，具有数据压缩/解压缩功能的存储器LSI包括一个外部输入/输出端20，一个控制部11，一个存储器部12，一个压缩/解压缩部13，和选择器16和17。
外部输入/输出端20由一个命令/地址输入端201和一个数据输入/输出端202构成。压缩/解压缩部13由一个数据压缩器14和一个数据解压缩器15构成。
命令/地址输入端201用于指明一个表明了存取的类型及具有数据压缩/解压缩功能的存储器LSI将被访问的地址的命令。这里，有包括读取存取，压缩读取存取，写入存取，压缩写入存取在内的四种类型的存取。
数据输入/输出端202在写入存取或压缩写入存取时给出将被写入的数据。其还输出在读取存取或压缩读取存取时读出的数据。
控制器11被安排来根据命令/地址输入端201的输入确定芯片中的操作，并产生控制信号，如用于压缩/解压缩的指令信号，用于读取/写入操作的控制信号等等。具有数据压缩/解压缩功能的存储器LSI1能够对存储器部12中的任何区域的数据进行上述四种类型的存取。
图3A和3B和3C所示为本发明具有数据压缩/解压缩功能的存储器LSI的外部输入/输出端的三个实例。图2所示的现有技术的外部输入/输出端，例如，可以通过常规存储器LSI的同步DRAM，SyncLinkDRAM等来识别。同步DRAM是一种与从外部输入的时钟信号同步地进行数据输入/输出的DRAM。而对于SyncLink DRAM，则是在“新DRAM技术-新体系的综合分析(第二版)”(Steven A.Przybylski，MicroDesign Resources，1996，pp 320-336)被提出的。
图3A中，外部输入/输出端没有被分离开。这种类型的结构在常规存储器LSI的Rambus DRAM中被提到。这里，Rambus是一种采用先前作为现有技术进行过说明的Rambus技术的DRAM。
图3B中，一个外部输入端203和一个外部输出端204在一起作为外部输入/输出端。这种类型的结构在常规存储器LSI的RamLink DRAM中可以见到。RamLink DRAM是在“新DRAM技术—新体系的综合分析(第二版)”(Steven A.Przybylski，MicroDesign Resources，1996，pp306-319)被提出的。
图3C中，一个命令/地址输入端201，数据输入端205，和数据输出端206在一起作为外部输入/输出端。
图4A到4D所示为图2所示的具有数据压缩/解压缩功能的存储器LSI的操作的时序图。这里，图4A到4D显示了当以常规同步DRAM为基础构造存储器LSI且从外部观察其数据输入/输出时的操作时序。
首先，参照图4A，在读取存取中给出一个指示读取处理的命令a1。随后，在一个预定周期之后，在几个周期中读出的数据①到④被一起输出。在此情况下参照图2，在所读取的数据没有经过数据压缩器14而被直接地输入到选择器16之后，控制器11被指示进行到存储器部12的数据读取，以使其被传送到控制器11并接着被传送到数据输入/输出端202，从那里其被输出到外部。
接着，参照图4B，在压缩读取存取中给出一个指示压缩数据读取的命令b1。在一个预定周期之后，在几个周期中读出的数据①到②被一起输出。在此情况下参照图2，控制器11被指示进行到存储器部12的数据读取，由此从存储器部12中读出数据。随后所读出的数据被数据压缩器14压缩并被输入到选择器16以便将其传送到控制器11接着被传送到数据输入/输出端202，从那里其被输出。
这里，因为从数据输入/输出端202输出到外部的数据必须经过压缩处理，所以输出数据的量变得与正常读取存取中的数据量相比要小。因为数据必须经过压缩处理，到数据输出时刻的压缩读取存取延迟时间要比正常读取存取延迟时间再延迟压缩处理的延迟时间。
再参照图4C，在写入存取中给出一个指示写入的命令c1，与此同时由数据输入/输出端202给出将被写入的数据①到④。在此情况下参照图2，控制器11将指示存储器12进行数据写入，并将由数据输入/输出端202所给出的数据直接地输入到选择器17中而不使其经过数据解压缩器15。数据随后被输入到存储器部12中，在那里其被写入。
第四，参照图4D，在压缩写入存取中给出一条指示压缩写入的命令d1，与此同时由数据输入/输出端202给出将被写入的数据①和②。在此情况下参照图2，控制器11将分别指示解压缩器15进行数据解压缩及存储器12进行数据写入。因此，由数据输入/输出端202供给到数据解压缩器15的数据被解压缩，随后被传送到选择器17接着被传送到存储器12，在那里其被写入。
图5A到5C所示为用于鉴别存取目标是存储器部12或压缩/解压缩部13的方法的实例。这里，在读取存取或写入存取时存储器部12成为存取目标。另一方面，在压缩读取存取或压缩写入存取时，压缩/解压缩部13成为存取目标。
根据图5A，一条由命令/地址输入端201所给出的命令或地址将表明存取目标是存储器部12还是压缩/解压缩部13。
在通过命令给出指令的情况中，对读取，压缩读取，写入，压缩写入处理分别使用不同的命令。这些命令由解码器111解码而变成正确的指令。另一方面，在通过地址给出指令的情况中，例如，地址的高位被解码器111解码以确定存取目标是存储器部12或压缩/解压缩部13。
根据图5B，控制部11配有一个存储器标识符保存部112和一个压缩器/解压缩器标识符保存部113。存储器标识符保存部112保存一个与存储器部12有关的标识符。压缩器/解压缩器标识符保存部113保存与压缩/解压缩部13有关的标识符。当一条请求一次存取的命令被给出时，比较器114和115将检测由该命令指示的标识符是哪一个以确定存取目标是存储器部12或压缩/解压缩部13。
对于常规的Rambus DRAM，SyncLink DRAM，Ramlink DRAM等，通过在命令中指明一个对应于该指定DRAM的标识符来指示将被存取的指定DRAM。
再根据图5B，存储器部12和压缩/解压缩部13能够根据常规的方法，即通过使存储器部2和压缩/解压缩部13分别配有不同的标识符被区分开。
关于外部输入/输出端的结构，图5B中所示的方法被应用于图3A所示的结构。相同的方法还能够被应用于图2，3B和3C所示的其他结构的任一种。
如果命令中的标识符与保存在存储器标识符保存部112和压缩器/解压缩器标识符保存部113中的标识符的任一个均对应不上，则意味着该命令不是一条指示到具有数据压缩/解压缩功能的存储器LSI1的存取的正确命令。
根据图5C，两个芯片选择端2011和2012被提供以作为命令/地址输入端201。其将由解码器116依据两个芯片选择端中的哪一个正被激活来确定存取目标是存储器部12或压缩/解压缩部13。
图6所示为本发明具有数据压缩/解压缩功能的存储器LSI的第二实施例的方框图。相同的旁注字符表示图6中和图2中的存储器LSI之间相对应的组件。另外，假设那些相同组件的集合以相同的方式进行操作。
图2所示的前一个实施例和图6所示的本实施例之间的唯一不同在于数据压缩器。即，在本实施例中的数据压缩器19被连接到选择器17，而在前一个实施例中的数据压缩器14则没有。因此，根据本实施例，数据压缩器19的输出能够通过选择器17被传送到存储器部12。因此，图6中的存储器LSI 1能够进行压缩重写存取，而这在第一实施例中则不可以。
压缩重写存取是一种其中从存储器部12中读出的数据在被数据压缩器19压缩之后被再次重写在存储器部12上的存取。进行压缩重写存取时，其必须通过参照图5A到5C所解释的方法来确定所请求的存取是意指压缩/解压缩部13的。
与请求写入存取和压缩写入存取的命令相似，请求压缩重写存取的命令还伴随着到外部输入/输出端20的数据输入。在此情况下，输入到外部输入/输出端20的数据被用于指明进行数据重写的存储器部12的地址。
图7所示为应用图2和图6所示的具有数据压缩/解压缩功能的存储器LSI的主存储器系统的结构的方框图。图中所示的一个主存储器系统2基于统一存储器体系(UMA)。UMA是由用于配置图形系统，特别是主存储器中的帧缓冲区的技术所定义的。其目的是为了通过分配主存储器的一部分用于帧缓冲区来减少存储器LSI的数目。
参照图7，在主存储器系统2中，有一条连接了一组存储器LSI 21到23，和一个单独的具有数据压缩/解压缩功能的存储器LSI 1的存储器总线100。其还可能具有一组连接到存储器总线100上的具有数据压缩/解压缩功能的存储器LSI。
另外，主存储器系统2中的存储器总线100被连接到一个存储器控制器4和图形控制器3上。存储器控制器4和图形控制器3将通过一条占位配置线101进行存储器总线的占位配置。
根据主存储器系统2，一个将被图形控制器3存取的图形存储器被映射到具有数据压缩/解压缩功能的存储器LSI上，这将导致图形处理时的数据传输量的减少。
图8所示为一个应用图2和6中所示的具有数据压缩/解压缩功能的存储器LSI的图形存储器系统的方框图。图形存储器系统6包括两个具有数据压缩/解压缩功能的存储器LSI 1-1和1-2。通过让图形控制器7和图形存储器系统6相互地交换压缩图形数据能够减少存储器总线102上的数据传输量。
与此类似，对于图7所示的主存储器系统和图8所示的图形存储器系统，能够在具有数据压缩/解压缩功能的存储器LSI 1或1-1和1-2中对将在存储器总线100或102上传送的数据进行数据压缩处理压缩。因此，即使当存储器总线带宽与常规存储器LSI的带宽相同时，更大的数据传输量也是可以得到的。这意味着在应用中取得了实际的，更大的带宽。
通过高速性能来提高存储器总线的带宽的想法面临着与存储器LSI电气设计有关的一些困难。然而，以上述方式配置具有数据压缩/解压缩功能的存储器LSI能够提供另一个改善高带宽的方法。
对于个人计算机等，最需要存储器总线数据带宽的处理是主要包括了3D图形处理的图形处理。然而，因为图形数据高度地一致和冗余，通过使用具有数据压缩/解压缩功能的存储器LSI 1或1-1和1-2作为用于存储图形数据的存储器，由于具有数据压缩/解压缩功能的存储器LSI中的压缩处理，数据的数量可以被减少到大约一半到1/10。
对于诸如前面所提到的使用具有数据压缩/解压缩功能的存储器LSI 1，1-1和1-2的主存储器系统2和图形存储器系统6的存储器系统，与通过存储器LSI的外部的软件或硬件进行数据压缩的常规存储器系统相比其有一些显著的优点。这些优点将在下文中进行说明。
第一，数据压缩和数据解压缩是在具有数据压缩/解压缩功能的存储器LSI 1，1-1和1-2的内部进行的，是封闭的。因此，一个为压缩实际而将数据从存储器LSI中一次读取到外部并将再其写回的杂项开销将不再出现。
第二，数据以其原始状态存储，只在数据传输时才压缩，使得到一个任意数据的随机存取变为可能。而对于常规技术，数据是被压缩进行存储的，因此不可能进行随机存取，或者即使在随机存取是可能的情况中，其仅仅具有表查询的支持，而这实际上也是一个杂项开销。
第三，与上述的优点有关，与数据压缩技术被认为只适用于在屏幕写入时对来自帧缓冲区的写入数据进行压缩相比，上述使用具有数据压缩/解压缩功能的存储器LSI的存储器系统还适用于在图形处理的数据传输中，例如用于屏幕重写和Z缓冲区存取，和读取质地数据。这对减少数据的传输量很有利。
第四，与上述的优点有关，除了图形数据外，使用具有数据压缩/解压缩功能的存储器LSI的存储器系统也能够压缩其他具有冗余性和一致性的数据，例如，音频数据，文本数据，计算机程序，用于科学技术计算的向量数据等。这表明在实用中数据带宽能够被实际的提高。
最后，除了上述的结构，实现压缩重写存取的结构能够进行与在常规情况中相同种类的数据压缩，这些数据压缩是在具有数据压缩/解压缩功能的存储器LSI(1，1-1，1-2)中独立地进行的。除了上述的应用之外，本发明具有数据压缩/解压缩功能的存储器LSI还能够被应用在如下的结构中。下面给出对两种主存储器系统和一种图形存储器系统的结构的说明。
一个应用具有数据压缩/解压缩功能的存储器LSI的主存储器系统的例子包括一个具有数据压缩/解压缩功能的存储器LSI和一个存储器芯片。该主存储器系统的具有数据压缩/解压缩功能的存储器LSI至少配有一个用于数据输入或输出的外部输入/输出端，一个用于存储数据的存储器，一个用于控制对存储器的数据读取和数据写入的控制装置，一个用于在数据读取时将从存储器中读出的数据直接传送到外部输入/输出端的第一选择器(第一传送装置)和一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二选择器(第二传送装置)，一个用于在压缩数据读取时对从存储器中读出的数据进行压缩以便将压缩后的数据传送到外部输入/输出端的压缩器，一个用于在压缩数据写入时对从外部输入/输出端输入的压缩数据进行解压缩以便将解压缩后的数据传送到存储器的解压缩器。上述的所有组件均被包含在同一个芯片中。作为主存储器系统的组件之一的存储器芯片存储着至少一个程序。
对于上述的主存储器系统，第一选择器可以响应于数据读取和压缩数据读取，从由存储器中读出的数据和由压缩器压缩的数据之间进行选择，以便将所选择的数据传送到外部输入/输出端。
对于上述的主存储器系统，第二选择器可以响应于数据写入和压缩数据写入，从由外部输入/输出端输入的数据和由解压缩器解压缩的数据之间进行选择，以便将所选择的数据传送到存储器。
对于上述的主存储器系统，控制器可以根据从外部输入/输出端输入的命令控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
给定上述条件，控制器可以包括一个用于保存预先给予存储器的第一标识符和不同于第一标识符的预先给予压缩器和解压缩器的第二标识符的保存部，和一个用于鉴别从外部输入的命令指明的是哪一个标识符的鉴别部。随后，控制器根据来自鉴别部的结果控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
对于上述的主存储器系统，控制器可以具有根据从外部输入/输出端输入的一个存储器地址来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入的功能。
对于上述的主存储器系统，外部输入/输出端可采用如此形式，其包括一个在对存储器进行存取时输入一个用于选择存储器的信号的第一芯片选择端，和一个在对存储器进行存取时输入一个用于选择压缩器或解压缩器的信号的第二芯片选择端。
给定上述条件，控制器可以根据表明了在对存储器进行存取时两个芯片选择端的哪一个正被提供着信号的结果来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
对于上述的主存储器系统，控制器在压缩数据重写时可以在从存储器一次读出的数据被压缩器压缩之后将其写回存储器。
对于上述的主存储器系统，控制器在压缩数据重写时可以由压缩器根据从外部输入/输出端输入的一个地址对从存储器中一次读出的数据进行压缩，以便根据从外部输入/输出端所输入的地址将压缩数据作为数据写回到存储器中。
另一个应用具有数据压缩/解压缩功能的存储器LSI的主存储器系统的例子包括一个具有数据压缩/解压缩功能的存储器LSI和一个存储器芯片。该主存储器系统的具有数据压缩/解压缩功能的存储器LSI存储着图形数据，其至少配有一个用于数据输入或输出的外部输入/输出端，一个用于存储数据的存储器，一个用于控制对存储器的数据读取和数据写入的控制装置，一个用于在数据读取时将从存储器中读出的数据直接传送到外部输入/输出端的第一选择器(第一传送装置)和一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二选择器(第二传送装置)，一个用于在压缩数据读取时对从存储器中读出的数据进行压缩以便将压缩后的数据传送到外部输入/输出端的压缩器，一个用于在压缩数据写入时对从外部输入/输出端输入的压缩数据进行解压缩以便将解压缩后的数据传送到存储器的解压缩器。上述的所有组件均被包含在同一个芯片中。作为主存储器系统的组件之一的存储器芯片存储着至少一个程序。
对于上述的主存储器系统，第一选择器可以响应于对存储器的数据读取和压缩数据读取，从由存储器中读出的数据和由压缩器压缩的数据之间进行选择，以便将所选择的数据传送到外部输入/输出端。
对于上述的主存储器系统，第二选择器可以响应于对存储器的数据写入和压缩数据写入，从由外部输入/输出端输入的数据和由解压缩器解压缩的数据之间进行选择，以便将所选择的数据传送到存储器。
对于上述的主存储器系统，控制器可以根据从外部输入/输出端输入的命令控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
给定上述条件，控制器可以包括一个用于保存预先给予存储器的第一标识符和不同于第一标识符的预先给予压缩器和解压缩器的第二标识符的保存部，和一个用于鉴别从外部输入的命令指明的是哪一个标识符的鉴别部。随后，控制器根据来自鉴别部的结果控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
对于上述的主存储器系统，控制器可以具有根据从外部输入/输出端输入的一个存储器地址来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入的功能。
对于上述的主存储器系统，外部输入/输出端可采用如此形式，其包括一个在对存储器进行存取时输入一个用于选择存储器的信号的第一芯片选择端，和一个在对存储器进行存取时输入一个用于选择压缩器或解压缩器的信号的第二芯片选择端。
给定上述条件，控制器可以根据表明了在对存储器进行存取时两个芯片选择端的哪一个正被提供着信号的结果来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
对于上述的主存储器系统，控制器在压缩数据重写时可以在从存储器一次读出的数据被压缩器压缩之后将其写回存储器。
对于上述的主存储器系统，控制器在压缩数据重写时可以由压缩器根据从外部输入/输出端输入的一个地址对从存储器中一次读出的数据进行压缩，以便根据从外部输入/输出端所输入的地址将压缩数据作为数据写回到存储器中。
一个应用具有数据压缩/解压缩功能的存储器LSI的图形存储器系统的例子包括一个具有数据压缩/解压缩功能的存储器LSI和一个图形控制器。该图形存储器系统的具有数据压缩/解压缩功能的存储器LSI存储着图形数据，其至少配有一个用于数据输入或输出的外部输入/输出端，一个用于存储数据的存储器，一个用于控制对存储器的数据读取和数据写入的控制装置，一个用于在数据读取时将从存储器中读出的数据直接传送到外部输入/输出端的第一选择器(第一传送装置)和一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二选择器(第二传送装置)，一个用于在压缩数据读取时对从存储器中读出的数据进行压缩以便将压缩后的数据传送到外部输入/输出端的压缩器，一个用于在压缩数据写入时对从外部输入/输出端输入的压缩数据进行解压缩以便将解压缩后的数据传送到存储器的解压缩器。上述的所有组件均被包含在同一个芯片中。作为图形存储器系统的组件之一的图形控制器在存储器集成电路和其自身之间传送图形数据，其至少进行对图形数据的压缩和解压缩处理。
对于上述的图形存储器系统，第一选择器可以响应于对存储器的数据读取和压缩数据读取，从由存储器中读出的数据和由压缩器压缩的数据之间进行选择，以便将所选择的数据传送到外部输入/输出端。
对于上述的图形存储器系统，第二选择器可以响应于对存储器的数据写入和压缩数据写入，从由外部输入/输出端输入的数据和由解压缩器解压缩的数据之间进行选择，以便将所选择的数据传送到存储器。
对于上述的图形存储器系统，控制器可以根据从外部输入/输出端输入的命令控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
给定上述条件，控制器可以包括一个用于保存预先给予存储器的第一标识符和不同于第一标识符的预先给予压缩器和解压缩器的第二标识符的保存部，和一个用于鉴别从外部输入的命令指明的是哪一个标识符的鉴别部。随后，控制器根据来自鉴别部的结果控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
对于上述的图形存储器系统，控制器可以具有根据从外部输入/输出端输入的一个存储器地址来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入的功能。
对于上述的图形存储器系统，外部输入/输出端可采用如此形式，其包括一个在对存储器进行存取时输入一个用于选择存储器的信号的第一芯片选择端，和一个在对存储器进行存取时输入一个用于选择压缩器或解压缩器的信号的第二芯片选择端。
给定上述条件，控制器可以根据表明了在对存储器进行存取时两个芯片选择端的哪一个正被提供着信号的结果来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
对于上述的图形存储器系统，控制器在压缩数据重写时可以在从存储器一次读出的数据被压缩器压缩之后将其写回存储器。
对于上述的图形存储器系统，控制器在压缩数据重写时可以由压缩器根据从外部输入/输出端输入的一个地址对从存储器中一次读出的数据进行压缩，以便根据从外部输入/输出端所输入的地址将压缩数据作为数据写回到存储器中。
如上所述，根据本发明，存储器集成电路至少包括一个用于输入或输出数据的外部输入/输出端，一个用于存储数据的存储器，一个用于控制对存储器的数据读取和数据写入的控制装置。外部输入/输出端，存储器和控制器均被包含在同一个芯片中。存储器集成电路的这个芯片另外配有一个用于在数据读取时将从存储器中读出的数据直接传送到外部输入/输出端的第一选择器，一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二选择器，一个用于在压缩数据读取时对从存储器中读出的数据进行压缩以便将压缩后的数据传送到外部输入/输出端的数据压缩器，一个用于在压缩数据写入时对从外部输入/输出端输入的压缩数据进行解压缩以便将解压缩回原始状态的数据传送到存储器的数据解压缩器。正是由于这样的结构，其才能够在以先前的方式的应用中以较高的可靠性实际地扩展实际带宽，由此得到减少数据传输量的优点。
尽管通过使用专门术语对本发明的优选实施例进行了说明，但这样的说明仅仅出于示意的目的，应该被理解的是可以在不背离接下来的权利要求的精神和范围的情况下作出改变与修正。

Claims (19)

1.一种至少提供有一个用于数据输入或输出的外部输入/输出端，一个用于存储数据的存储器，和一个用于控制对存储器的数据读取和数据写入的控制装置的存储器集成电路，外部输入/输出端，存储器和控制器被包含在同一个芯片中，其特征在于包括：
一个用于在数据读取时将从存储器中读出的数据直接传送到外部输入/输出端的第一传送装置；
一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二传送装置；
一个用于在压缩数据读取时对从存储器中读出的数据进行压缩以便将压缩后的数据传送到外部输入/输出端的压缩装置；和
一个用于在压缩数据写入时对从外部输入/输出端输入的压缩数据进行解压缩以便将解压缩回原始状态的数据传送到存储器的解压缩装置，
第一传送装置，第二传送装置，压缩装置，和解压缩装置被包含在同一个芯片中。
2.如权利要求1所要求的存储器集成电路，其中：
第一传送装置响应于对存储器的数据读取和压缩数据读取，从由存储器读出的数据和由压缩装置压缩的数据之中进行选择，以便将所选择的数据传送到外部输入/输出端。
3.如权利要求1所要求的存储器集成电路，其中：
第二传送装置响应于数据写入和压缩数据写入，从由外部输入/输出端输入的数据和由解压缩装置解压缩的数据之间进行选择，以便将所选择的数据传送到存储器。
4.如权利要求2所要求的存储器集成电路，其中：
第二传送装置响应于数据写入和压缩数据写入，从由外部输入/输出端输入的数据和由解压缩装置解压缩的数据之间进行选择，以便将所选择的数据传送到存储器。
5.如权利要求1所要求的存储器集成电路，其中：
控制装置根据从外部输入/输出端输入的命令控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
6.如权利要求2所要求的存储器集成电路，其中：
控制装置根据从外部输入/输出端输入的命令控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
7.如权利要求3所要求的存储器集成电路，其中：
控制装置根据从外部输入/输出端输入的命令控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
8.如权利要求1所要求的存储器集成电路，其中：
控制装置根据根据从外部输入/输出端输入的一个存储器地址来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
9.如权利要求2所要求的存储器集成电路，其中：
控制装置根据根据从外部输入/输出端输入的一个存储器地址来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
10.如权利要求3所要求的存储器集成电路，其中：
控制装置根据根据从外部输入/输出端输入的一个存储器地址来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
11.如权利要求5所要求的存储器集成电路，其中：
控制装置包括一个用于保存预先给予存储器的第一标识符和不同于第一标识符的预先给予压缩装置和解压缩装置的第二标识符的保存装置，和一个用于鉴别从外部输入的命令指明的是哪一个标识符的鉴别装置，控制装置根据来自鉴别装置的结果控制对存储器的数据读取，数据写入，压缩数据读取，和压缩数据写入。
12.如权利要求1所要求的存储器集成电路，其中：
外部输入/输出端包括一个在对存储器进行存取时输入一个用于选择存储器的信号的第一芯片选择端，和一个在对存储器进行存取时输入一个用于选择压缩装置或解压缩装置的信号的第二芯片选择端；及
控制装置根据表明了在对存储器进行存取时两个芯片选择端的哪一个正被提供着信号的结果来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
13.如权利要求2所要求的存储器集成电路，其中：
外部输入/输出端包括一个在对存储器进行存取时输入一个用于选择存储器的信号的第一芯片选择端，和一个在对存储器进行存取时输入一个用于选择压缩装置或解压缩装置的信号的第二芯片选择端；及
控制装置根据表明了在对存储器进行存取时两个芯片选择端的哪一个正被提供着信号的结果来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
14.如权利要求3所要求的存储器集成电路，其中：
外部输入/输出端包括一个在对存储器进行存取时输入一个用于选择存储器的信号的第一芯片选择端，和一个在对存储器进行存取时输入一个用于选择压缩装置或解压缩装置的信号的第二芯片选择端；及
控制装置根据表明了在对存储器进行存取时两个芯片选择端的哪一个正被提供信号的结果来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。
15.如权利要求1所要求的存储器集成电路，其中：
在压缩数据重写时，控制装置在从存储器一次读出的数据被压缩装置压缩之后将其写回存储器。
16.如权利要求1所要求的存储器集成电路，其中：
在压缩数据重写时，控制装置由压缩装置根据从外部输入/输出端输入的一个地址对从存储器中一次读出的数据进行压缩，以便根据从外部输入/输出端所输入的地址将压缩数据作为数据写回到存储器中。
17.一种包括了一个存储器集成电路和一个存储器芯片的主存储器系统：
存储器集成电路至少提供一个用于数据输入或输出的外部输入/输出端；一个用于存储数据的存储器；一个用于控制对存储器的数据读取和数据写入的控制装置；一个用于在数据读取时将从存储器中读出的数据直接传送到外部输入/输出端的第一传送装置；一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二传送装置；一个用于在压缩数据读取时对从存储器中读出的数据进行压缩以便将压缩后的数据传送到外部输入/输出端的压缩装置；和一个用于在压缩数据写入时对从外部输入/输出端输入的压缩数据进行解压缩以便将解压缩的数据传送到存储器的解压缩装置，以上部件全部被包含在同一个芯片中；且
存储器芯片存储着至少一个程序。
18.一种包括了一个存储器集成电路和一个存储器芯片的主存储器系统：
存储器集成电路存储着图形数据，并且至少提供一个用于数据输入或输出的外部输入/输出端；一个用于存储数据的存储器；一个用于控制对存储器的数据读取和数据写入的控制装置；一个用于在数据读取时将从存储器中读出的数据直接传送到外部输入/输出端的第一传送装置；一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二传送装置；一个用于在压缩数据读取时对从存储器中读出的数据进行压缩以便将压缩后的数据传送到外部输入/输出端的压缩装置；和一个用于在压缩数据写入时对从外部输入/输出端输入的压缩数据进行解压缩以便将解压缩的数据传送到存储器的解压缩装置，以上所有均包含在同一个芯片中；且
存储器芯片存储着至少一个程序。
19.一种包括了一个存储器集成电路和一个图形控制器的图形存储器系统：
存储器集成电路存储着图形数据，并且至少提供一个用于数据输入或输出的外部输入/输出端；一个用于存储数据的存储器；一个用于控制对存储器的数据读取和数据写入的控制装置；一个用于在数据读取时将从存储器中读出的数据直接传送到外部输入/输出端的第一传送装置；一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二传送装置；一个用于在压缩数据读取时对从存储器中读出的数据进行压缩以便将压缩后的数据传送到外部输入/输出端的压缩装置；和一个用于在压缩数据写入时对从外部输入/输出端输入的压缩数据进行解压缩以便将解压缩的数据传送到存储器的解压缩装置，以上全部被包含在同一个芯片中；且
图形控制器在存储器集成电路及其自身之间传送图形数据，至少进行图形数据的压缩和解压缩处理。
CN98101445A 1997-04-30 1998-04-28 存储器集成电路及应用它的主存储器系统和图形存储器系统 Expired - Fee Related CN1126106C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP111682/1997 1997-04-30
JP111682/97 1997-04-30
JP09111682A JP3127853B2 (ja) 1997-04-30 1997-04-30 メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム

Publications (2)

Publication Number Publication Date
CN1201238A true CN1201238A (zh) 1998-12-09
CN1126106C CN1126106C (zh) 2003-10-29

Family

ID=14567516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98101445A Expired - Fee Related CN1126106C (zh) 1997-04-30 1998-04-28 存储器集成电路及应用它的主存储器系统和图形存储器系统

Country Status (4)

Country Link
US (1) US6263413B1 (zh)
JP (1) JP3127853B2 (zh)
KR (1) KR100294130B1 (zh)
CN (1) CN1126106C (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000066948A (ja) 1998-08-19 2000-03-03 Nec Corp 圧縮データ入出力機能付メモリｌｓｉ
US6643752B1 (en) * 1999-12-09 2003-11-04 Rambus Inc. Transceiver with latency alignment circuitry
US7356639B2 (en) * 2000-01-05 2008-04-08 Rambus Inc. Configurable width buffered module having a bypass circuit
US7404032B2 (en) * 2000-01-05 2008-07-22 Rambus Inc. Configurable width buffered module having switch elements
US7363422B2 (en) 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US6502161B1 (en) * 2000-01-05 2002-12-31 Rambus Inc. Memory system including a point-to-point linked memory subsystem
US7266634B2 (en) * 2000-01-05 2007-09-04 Rambus Inc. Configurable width buffered module having flyby elements
US7010642B2 (en) * 2000-01-05 2006-03-07 Rambus Inc. System featuring a controller device and a memory module that includes an integrated circuit buffer device and a plurality of integrated circuit memory devices
US20050010737A1 (en) * 2000-01-05 2005-01-13 Fred Ware Configurable width buffered module having splitter elements
US6704022B1 (en) * 2000-02-25 2004-03-09 Ati International Srl System for accessing graphics data from memory and method thereof
US7089391B2 (en) * 2000-04-14 2006-08-08 Quickshift, Inc. Managing a codec engine for memory compression/decompression operations using a data movement engine
US6523102B1 (en) * 2000-04-14 2003-02-18 Interactive Silicon, Inc. Parallel compression/decompression system and method for implementation of in-memory compressed cache improving storage density and access speed for industry standard memory subsystems and in-line memory modules
JP3800171B2 (ja) * 2002-12-24 2006-07-26 日本電気株式会社 ストア命令実行制御方式、および、ストア命令実行制御方法
US7362697B2 (en) * 2003-01-09 2008-04-22 International Business Machines Corporation Self-healing chip-to-chip interface
WO2004092960A2 (en) * 2003-04-16 2004-10-28 Koninklijke Philips Electronics N.V. Selectable procession / decompression for data stored in memory
US7127629B2 (en) * 2003-06-03 2006-10-24 Intel Corporation Redriving a data signal responsive to either a sampling clock signal or stable clock signal dependent on a mode signal
US7200787B2 (en) * 2003-06-03 2007-04-03 Intel Corporation Memory channel utilizing permuting status patterns
US7194581B2 (en) * 2003-06-03 2007-03-20 Intel Corporation Memory channel with hot add/remove
US8171331B2 (en) * 2003-06-04 2012-05-01 Intel Corporation Memory channel having deskew separate from redrive
US7165153B2 (en) 2003-06-04 2007-01-16 Intel Corporation Memory channel with unidirectional links
US7340537B2 (en) * 2003-06-04 2008-03-04 Intel Corporation Memory channel with redundant presence detect
US7386768B2 (en) 2003-06-05 2008-06-10 Intel Corporation Memory channel with bit lane fail-over
US7447953B2 (en) 2003-11-14 2008-11-04 Intel Corporation Lane testing with variable mapping
US7143207B2 (en) * 2003-11-14 2006-11-28 Intel Corporation Data accumulation between data path having redrive circuit and memory device
US7219294B2 (en) * 2003-11-14 2007-05-15 Intel Corporation Early CRC delivery for partial frame
US7212423B2 (en) * 2004-05-31 2007-05-01 Intel Corporation Memory agent core clock aligned to lane
US20060004953A1 (en) * 2004-06-30 2006-01-05 Vogt Pete D Method and apparatus for increased memory bandwidth
US7383399B2 (en) * 2004-06-30 2008-06-03 Intel Corporation Method and apparatus for memory compression
US20060132492A1 (en) * 2004-12-17 2006-06-22 Nvidia Corporation Graphics processor with integrated wireless circuits
JP4700392B2 (ja) * 2005-04-11 2011-06-15 株式会社ソニー・コンピュータエンタテインメント 情報処理装置、コンピュータの制御方法及びプログラム
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
JP2007178850A (ja) * 2005-12-28 2007-07-12 Seiko Epson Corp 画像出力ドライバｉｃ
JP5082240B2 (ja) * 2005-12-28 2012-11-28 セイコーエプソン株式会社 画像コントロールｉｃ
JP2007181052A (ja) * 2005-12-28 2007-07-12 Seiko Epson Corp 画像出力システム
US7404055B2 (en) 2006-03-28 2008-07-22 Intel Corporation Memory transfer with early access to critical portion
JP2007264909A (ja) * 2006-03-28 2007-10-11 Toshiba Corp 演算処理装置
US7962700B2 (en) * 2006-09-06 2011-06-14 International Business Machines Corporation Systems and methods for reducing latency for accessing compressed memory using stratified compressed memory architectures and organization
JP2007184977A (ja) * 2007-03-19 2007-07-19 Seiko Epson Corp 画像出力システム
JP2009290389A (ja) * 2008-05-28 2009-12-10 Hitachi Ltd 画像処理装置
US7692561B2 (en) * 2008-07-17 2010-04-06 International Business Machines Corporation Method and apparatus for data decompression in the presence of memory hierarchies
US8125357B1 (en) * 2010-03-23 2012-02-28 Sandia Corporation Deflate decompressor
KR101773396B1 (ko) 2011-02-09 2017-08-31 삼성전자주식회사 데이터를 압축 해제하는 그래픽 처리 장치 및 방법
CN102122959B (zh) * 2011-03-29 2013-12-04 西安交通大学 提高计算机主存可靠性的数据压缩装置及其方法
CN102129873B (zh) * 2011-03-29 2012-07-04 西安交通大学 提高计算机末级高速缓存可靠性的数据压缩装置及其方法
JP5687639B2 (ja) * 2012-02-08 2015-03-18 株式会社東芝 コントローラ、データ記憶装置及びプログラム
US9984256B2 (en) 2014-05-15 2018-05-29 Seagate Technology Llc Storage device tampering detection
US11947835B2 (en) * 2021-09-21 2024-04-02 Black Sesame Technologies Inc. High-performance on-chip memory controller

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6385841A (ja) 1986-09-30 1988-04-16 Yaskawa Electric Mfg Co Ltd メモリシステム
JPH0286267A (ja) 1988-09-21 1990-03-27 Hitachi Ltd 半導体メモリ
JP2634893B2 (ja) 1988-12-29 1997-07-30 日本電気株式会社 シングルチップマイクロコンピュータ
JP2840320B2 (ja) * 1989-09-20 1998-12-24 株式会社日立製作所 半導体記憶装置
JPH0449142A (ja) 1990-06-14 1992-02-18 Koufu Nippon Denki Kk 紙葉類搬送装置
JPH0482082A (ja) 1990-07-25 1992-03-16 Hitachi Ltd 半導体記憶装置
US5611024A (en) * 1992-08-28 1997-03-11 Compaq Computer Corporation Data compression of bit map images
US5974471A (en) * 1996-07-19 1999-10-26 Advanced Micro Devices, Inc. Computer system having distributed compression and decompression logic for compressed data movement

Also Published As

Publication number Publication date
KR19980081843A (ko) 1998-11-25
JP3127853B2 (ja) 2001-01-29
JPH10301841A (ja) 1998-11-13
CN1126106C (zh) 2003-10-29
US6263413B1 (en) 2001-07-17
KR100294130B1 (ko) 2001-07-12

Similar Documents

Publication Publication Date Title
CN1201238A (zh) 存储器集成电路及应用它的主存储器系统和图形存储器系统
JP5078979B2 (ja) データ処理方法および装置、処理システム、コンピュータ処理システム、コンピュータのネットワークおよび記憶媒体
US20190073132A1 (en) Method and system for active persistent storage via a memory bus
CN1110022C (zh) 用于纹理映射的方法和装置
US7664892B2 (en) Method, system, and program for managing data read operations on network controller with offloading functions
KR102219845B1 (ko) 어드레스를 압축하기 위한 방법 및 장치
CN106534867A (zh) 接口装置及操作接口装置的方法
CN1321378C (zh) 用于闪速存储器的数据管理装置和方法
CN1222951C (zh) 闪速存储器的实时处理方法
TW200905680A (en) Method and system for storage address re-mapping for a memory device
CN1811757A (zh) 用于定位万维网页以及计算机网络文件的系统和方法
CN1652253A (zh) 存储卡和半导体器件
JP2002140227A (ja) メモリ圧縮管理デバイス
CN1870569A (zh) 网络系统及其管理方法，通信终端和报文发送方法
JP2017527877A (ja) フラッシュメモリから／フラッシュメモリへデータを読み取る／書き込むための方法および装置、ならびにユーザ機器
CN1831750A (zh) 数据控制设备
CN1267861C (zh) 用于处理数据的方法和相应的计算机系统
CN104915153B (zh) 一种基于scst的双控缓存同步设计方法
US9965210B2 (en) System and methods for in-storage on-demand data decompression
CN1215422C (zh) 在网络中下载基本软件的方法
CN1188929A (zh) 发送数据的方法、发送数据的设备以及媒体
US20020178332A1 (en) Method and system to pre-fetch compressed memory blocks suing pointers
CN115587076B (zh) 数据解压系统、图形处理系统、组件、设备及解压方法
CN1234563A (zh) 数据传送方法及设备
JP2000066844A (ja) ディスク装置圧縮システム

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031029

Termination date: 20150428

EXPY Termination of patent right or utility model