[go: up one dir, main page]

CN119581352A - 半导体制造装置 - Google Patents

半导体制造装置 Download PDF

Info

Publication number
CN119581352A
CN119581352A CN202311732788.0A CN202311732788A CN119581352A CN 119581352 A CN119581352 A CN 119581352A CN 202311732788 A CN202311732788 A CN 202311732788A CN 119581352 A CN119581352 A CN 119581352A
Authority
CN
China
Prior art keywords
semiconductor wafer
electrode
semiconductor
manufacturing apparatus
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311732788.0A
Other languages
English (en)
Inventor
长谷部俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN119581352A publication Critical patent/CN119581352A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68728—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of separate clamping members, e.g. clamping fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本实施方式涉及半导体制造装置。本实施方式的半导体制造装置具备支承半导体晶圆的工作台。探针卡位于工作台的上方。第一电极由导电性材料构成，在工作台上从工作台的外侧朝向中心可动，能够与半导体晶圆的侧面接触。

Description

半导体制造装置
相关申请
本申请享受以日本专利申请2023-145624号(申请日：2023年9月7日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本实施方式涉及半导体制造装置。
背景技术
半导体制造装置有时在载置半导体晶圆的工作台与半导体晶圆的背面电连接。
但是，当在半导体晶圆的背面侧形成有绝缘层时，工作台无法与半导体晶圆的基板电连接。在这种情况下，无法在半导体制造装置中对半导体晶圆的电特性进行测定。
另一方面，当除去半导体晶圆的背面侧的绝缘层时，产生半导体晶圆的表面应力与背面应力的差，半导体晶圆会变形。在这种情况下，难以在半导体制造工序中进行半导体晶圆的搬运。
发明内容
本实施方式的半导体制造装置具备支承半导体晶圆的工作台。探针卡位于工作台的上方。第一电极由导电性材料构成，在工作台上从工作台的外侧朝向中心可动，能够与半导体晶圆的侧面接触。
根据本实施方式，能够提供即使在半导体晶圆的背面具有绝缘层，也能够对半导体晶圆的电特性进行测定的半导体制造装置。
附图说明
图1是表示第一实施方式的探针装置的构成例的图。
图2是表示第一实施方式的探针装置的动作例的流程图。
图3是表示载置于工作台上的半导体晶圆的构成例的剖面图。
图4是表示载置于工作台上的半导体晶圆的构成例的剖面图。
图5是表示半导体晶圆的检查工序后的半导体装置的制造工序的剖面图。
图6是表示接着图5的半导体装置的制造工序的剖面图。
图7是表示接着图6的半导体装置的制造工序的剖面图。
图8是表示接着图7的半导体装置的制造工序的剖面图。
图9是表示接着图8的半导体装置的制造工序的剖面图。
图10是表示第二实施方式的夹持电极(日文：クランプ電極)的构成例的俯视图。
图11是表示第三实施方式的夹持电极的构成例的俯视图。
图12是表示第四实施方式的夹持电极的构成例的剖面图。
图13是表示第五实施方式的夹持电极的构成例的剖面图。
具体实施方式
以下，一边参照附图一边对实施方式进行说明。另外，实施方式并不对本发明进行限定。对附图中的同一部分标注同一编号，适当省略其详细说明，对不同的部分进行说明。其中，附图是示意图或者概念图，各部分的厚度与宽度的关系、部分间的大小的比率等并不限定为一定与现实的相同。另外，即便在表示相同部分的情况下，也存在相互的尺寸、比率根据附图而不同地表示的情况。
(第一实施方式)
图1是表示第一实施方式的探针装置的构成例的图。探针装置1例如是半导体试验装置等半导体制造装置。探针装置1具备工作台10、探针卡20、探针(日文：プローブ針)21、夹持电极30a、30b、工作台驱动部40、夹持驱动部50、探针卡驱动部52、搬运臂驱动部54、控制部60、测定部70和搬运臂80。
工作台10能够载置并支承半导体晶圆W。工作台10具有吸附半导体晶圆的背面的真空卡盘功能或者静电卡盘功能。半导体晶圆W例如具有IGBT(Insulated Gate BipolarTransistor：绝缘栅双极晶体管)、HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应管)或者二极管等功率半导体元件。因而，半导体晶圆W不仅具备表面电极还具备背面电极。
探针卡20位于工作台10的上方，具备与作为测定对象的半导体晶圆W的表面电极(电极焊盘)接触的探针21。探针卡20能够由控制部60控制，而沿X、Y、Z方向移动。在将半导体晶圆W载置于工作台10上之后，探针卡20为了使探针21的前端与半导体晶圆W的任意的电极焊盘接触而移动。另外，也可以将探针卡20固定，工作台10沿X、Y、Z方向移动。也可以工作台10以及探针卡20中的某一方或者双方可动。
作为第一以及第二电极的夹持电极30a、30b在工作台10上从工作台10的外侧朝向中心可动。夹持电极30a、30b能够从半导体晶圆W的两侧向半导体晶圆W接近，并与半导体晶圆W的侧面接触。夹持电极30a、30b例如由铜、铝、钨等导电性材料构成。夹持电极30a、30b可以能够以该双方相互接近的方式沿相对方向(±X方向)移动，也可以能够以仅某一方向另一方接近的方式移动。
通过夹持电极30a、30b与半导体晶圆W的侧面接触，夹持电极30a、30b作为与半导体晶圆W的基板连接的背面电极(例如漏极电极)发挥功能。由此，即使在半导体晶圆W的背面具有绝缘膜，半导体晶圆W的基板也能够经由夹持电极30a、30b与测定部70电连接。
相对于工作台10的支承面为垂直方向(Z方向)上的夹持电极30a、30b的厚度T30比半导体晶圆W的厚度Tw薄。由此，夹持电极30a、30b仅与半导体晶圆W的基板电连接，不与在半导体晶圆W的表面区域形成的半导体元件电连接。当夹持电极30a、30b例如与漏极电极连接时，探针21例如可能与源极电极或者栅极电极连接。由此，能够在探针21与夹持电极30a、30b之间施加电压来对半导体元件的电特性进行测定。另外，只要夹持电极30a、30b不与半导体元件短路，则夹持电极30a、30b的厚度T30也可以为半导体晶圆W的厚度Tw以上。
工作台驱动部40受到控制部60的控制，使工作台10移动或旋转。
夹持驱动部50受到控制部60的控制，使夹持电极30a、30b在工作台10上在X-Y面内移动。由此，夹持电极30a、30b能够从两侧夹持半导体晶圆W，并与半导体晶圆W电连接。
探针卡驱动部52使探针卡20向工作台10上的半导体晶圆W的上方移动，使探针21与半导体元件接触。探针卡20使探针21从工作台10的上方与半导体晶圆W的半导体元件E接触。
搬运臂驱动部54使搬运臂80移动。搬运臂80从外部搬运半导体晶圆W，并载置于工作台10上。
控制部60对工作台驱动部40、夹持驱动部50、探针卡驱动部52、搬运臂驱动部54进行控制。
测定部70与探针卡20以及夹持电极30a、30b电连接，在探针21与夹持电极30a、30b之间施加电力。进而，测定部70对经由探针卡20以及夹持电极30a、30b得到的半导体晶圆W的半导体元件的电特性进行测定。
控制部60以及测定部70例如可以由同一个计算机或者不同的多个计算机构成。
图2是表示第一实施方式的探针装置的动作例的流程图。
首先，搬运臂80搬运半导体晶圆W，并载置于工作台10上(S10)。
图3以及图4是表示载置于工作台10上的半导体晶圆W的构成例的剖面图。半导体晶圆W具备基板S、半导体元件E和背面绝缘膜I。基板S具有表面F1、位于表面F1的相反侧的背面F2、以及表面F1与背面F2之间的侧面F3。
基板S例如由硅、GaAs、SiC等半导体材料构成。
半导体元件E设置于基板S的表面F1上。半导体元件E例如是设置于外延层上的功率半导体元件。
背面绝缘膜I设置于基板S的背面F2。背面绝缘膜I是在使半导体元件E形成于表面F1时形在背面F2形成的膜，在之后的背面研磨工序中被除去。背面绝缘膜I形成于背面F2，但几乎没有形成于侧面F3。背面绝缘膜I例如由硅氧化膜等绝缘材料构成。
半导体晶圆W可以如图3所示那样不进行斜面研磨(bevel grind)，或者也可以如图4那样进行斜面研磨。
接着，夹持驱动部50使夹持电极30a、30b移动，如图1所示，通过夹持电极30a和夹持电极30b从侧面F3侧对半导体晶圆W进行夹持(S20)。由此，夹持电极30a、30b与半导体晶圆W的侧面F3直接接触，与基板S电连接。此外，夹持电极30a、30b也具有将半导体晶圆W固定在X-Y面内的功能。
接着，探针卡驱动部52使探针卡20移动到半导体晶圆W的上方，使探针21与半导体晶圆W的表面F1的任意的半导体元件E接触(S30)。由此，探针21与半导体元件E电连接。
接着，测定部70在探针21与夹持电极30a、30b之间施加电力。由此，向半导体元件E以及基板S施加电压。测定部70对半导体元件E的各种电特性进行测定(S40)。此时，即使通过背面绝缘膜I使基板S与工作台10电绝缘，夹持电极30a、30b也与基板S的侧面F3电连接。因而，测定部70能够经由夹持电极30a、30b来取得半导体元件E的电特性。
之后，搬运臂80从工作台10上搬运半导体晶圆W(S50)，一系列的测定处理结束。
这样，本实施方式的探针装置1构成为具备夹持电极30a、30b，能够在工作台10上从工作台10的外侧朝向中心在X-Y面内移动。由此，夹持电极30a、30b能够与工作台10上的半导体晶圆W的侧面F3接触，作为与基板S电连接的电极发挥功能。由此，即使背面绝缘膜I覆盖半导体晶圆W的背面F2，夹持电极30a、30b也能够发挥与半导体晶圆W的背面电极等同的功能，对半导体晶圆W的表面F1侧的半导体元件E进行试验。此外，夹持电极30a、30b还发挥在工作台10上将半导体晶圆W固定于规定的位置的功能。
在本实施方式的探针装置1中，背面绝缘膜I覆盖半导体晶圆W的背面F2。背面绝缘膜I与在表面F1侧将半导体元件E覆盖的硅氧化膜为相同的材料。由此，能够抑制半导体晶圆W的翘曲，容易在之后的工序中搬运半导体晶圆W。
另外，在探针装置1中的半导体晶圆W的检查工序后，经由图5～图12所示的工序，半导体晶圆W被单片化为半导体芯片CH。
图5～图9是表示半导体晶圆W的检查工序后的半导体装置的制造工序的剖面图。
在半导体晶圆W的检查工序后，如图5所示，在半导体晶圆W的表面F1侧贴附有支承基板SS。支承基板SS例如是玻璃基板，在将半导体元件E覆盖的硅氧化膜上贴附有粘接剂。此时，在背面F2侧也形成有背面绝缘膜I。因而，半导体晶圆W不会过于翘曲，能够容易进行搬运或者支承基板SS的贴附。
接着，如图6所示，使半导体晶圆W反转。接着，使用CMP(Chemical MechanicalPolishing：化学机械抛光)法或者蚀刻法从背面F2侧研磨背面绝缘膜I以及基板S。由此，将背面绝缘膜I除去，使基板S薄化。
接着，如图7所示，使用溅射法等在半导体晶圆W的背面F2上堆积背面电极RE的材料。背面电极RE例如由金、铜、铝等低电阻金属材料构成。
接着，在半导体晶圆W的背面F2侧贴附有切割带DT。切割带DT例如由具有柔软性的树脂等构成，粘贴于背面电极RE上。
接着，如图8所示，使半导体晶圆W再次反转。接着，从半导体晶圆W剥离支承基板SS。
接着，如图9所示，使用切割刀片或者激光将半导体晶圆W单片化为多个半导体芯片CH。半导体芯片CH在其他装置中被拾取，在组装工序中封装。
(第二实施方式)
图10是表示第二实施方式的夹持电极的构成例的俯视图。在从Z方向观察时，夹持电极30a、30b配置于半导体晶圆W的两侧(±X方向)。在对半导体晶圆W进行夹持时，半导体晶圆W的位于+X方向的夹持电极30a向-X方向移动，半导体晶圆W的位于-X方向的夹持电极30b向+X方向移动。
此外，夹持电极30a、30b在与半导体晶圆W的接触面上具有沿着半导体晶圆W的外形的形状。例如，夹持电极30a、30b在与半导体晶圆W的接触面上具有与半导体晶圆W的外形相同的大致圆弧形状。由此，夹持电极30a、30b在它们之间夹着并固定半导体晶圆W，能够以大的面积与基板S连接。由此，能够降低夹持电极30a、30b与基板S的接触电阻。
另外，在对半导体晶圆W进行夹持时，夹持电极30a、30b可以双方均移动而夹持半导体晶圆W。但是，也可以夹持电极30a、30b的一方被固定于规定的位置，另一方向一方侧移动，夹持半导体晶圆W。在这种情况下，半导体晶圆W以在工作台10上稍微滑动的方式移动，但不会妨碍半导体元件的电特性的测定。
(第三实施方式)
图11是表示第三实施方式的夹持电极的构成例的俯视图。夹持电极30a、30b以及30c分别具有销形状。在与X-Y面平行的剖面上，夹持电极30a、30b以及30c例如可以具有圆柱、椭圆柱或者多边柱等形状。在从Z方向观察时，夹持电极30a、30b以及30c均匀配置于半导体晶圆W的三个方向，从三个方向夹着半导体晶圆W。在对半导体晶圆W进行夹持时，半导体晶圆W的夹持电极30a、30b以及30c向半导体晶圆W移动，对半导体晶圆W进行夹持。
夹持电极30a、30b以及30c分别是销形状，从三个方向对半导体晶圆W进行夹持，因此能够对具有各种大小或者各种形状的半导体晶圆W进行夹持。
另外，在对半导体晶圆W进行夹持时，夹持电极30a、30b以及30c可以全部移动并夹持半导体晶圆W。但是，也可以是夹持电极30a、30b以及30c中的至少一个固定于规定的位置，其他夹持电极移动，夹持半导体晶圆W。在这种情况下，半导体晶圆W以在工作台10上稍微滑动的方式移动，但在半导体元件的电特性的测定上没有问题。
此外，夹持电极也可以为四个以上。在这种情况下，夹持电极也优选均匀配置于半导体晶圆W的周围。
(第四实施方式)
图12是表示第四实施方式的夹持电极的构成例的剖面图。Z方向上的夹持电极30a、30b的厚度T30比半导体晶圆W的厚度或者基板S的厚度Tw厚。由此，夹持电极30a、30b能够沿Z方向与半导体晶圆W的侧面(基板S的侧面)整体接触，能够扩展夹持电极30a、30b与半导体晶圆W的接触面。由此，夹持电极30a、30b能够以低电阻与基板S连接。第四实施方式的其他构成可以与第一实施方式相同。由此，第四实施方式能够获得与第一实施方式相同的效果。
此外，第四实施方式的夹持电极30a、30b也可以应用于第二以及第三实施方式中的任一个夹持电极30a以及30b或者30a～30c。由此，第四实施方式也能够获得第二或者第三实施方式的效果。
(第五实施方式)
图13是表示第五实施方式的夹持电极的构成例的剖面图。在夹持电极30a、30b沿Z方向与半导体晶圆W的侧面整体接触的情况下，夹持电极30a、30b有可能与表面F1侧的半导体元件短路。
因此，在第五实施方式中，Z方向上的夹持电极30a、30b的厚度T30比半导体晶圆W的厚度或者基板S的厚度Tw薄。此外，在夹持电极30a、30b上设置有绝缘层31a、31b。绝缘层31a、31b例如由陶瓷、树脂等非导电性材料构成。
在Z方向上，夹持电极30a、30b的厚度T30比半导体晶圆W的厚度或者基板S的厚度Tw薄。由此，能够抑制夹持电极30a、30b与表面F1侧的半导体元件短路。第五实施方式的其他构成可以与第一实施方式相同。由此，第五实施方式能够获得与第一实施方式相同的效果。
此外，第五实施方式的夹持电极30a、30b也可以应用于第二以及第三实施方式中的任一个夹持电极30a以及30b或者30a～30c。由此，第五实施方式也能够获得第二或者第三实施方式的效果。
另外，在图12以及图13中，夹持电极30a、30b在由Z-X面切断的剖面上具有L字形状，但夹持电极30a、30b的形状并不限定于此。
说明了本发明的几个实施方式，但这些实施方式是作为例子提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种的方式实施，在不脱离发明主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中并且包含在权利要求所记载的发明及其等同的范围中。

Claims (14)

1.一种半导体制造装置，其中，具备：
工作台，支承半导体晶圆；
探针卡，位于所述工作台的上方；以及
第一电极，由导电性材料构成，在所述工作台上从所述工作台的外侧朝向中心可动，能够与所述半导体晶圆的侧面接触。
2.根据权利要求1所述的半导体制造装置，其中，
所述探针卡使探针从所述工作台的上方与所述半导体晶圆接触，
所述半导体制造装置还具备测定部，所述测定部在所述探针与所述第一电极之间施加电力，对所述半导体晶圆的电特性进行测定。
3.根据权利要求1所述的半导体制造装置，其中，
相对于载置所述半导体晶圆的所述工作台的支承面的垂直方向上的所述第一电极的厚度比所述半导体晶圆的厚度薄。
4.根据权利要求2所述的半导体制造装置，其中，
相对于载置所述半导体晶圆的所述工作台的支承面的垂直方向上的所述第一电极的厚度比所述半导体晶圆的厚度薄。
5.根据权利要求1所述的半导体制造装置，其中，
在从相对于所述工作台的支承面的垂直方向观察时，所述第一电极在与所述半导体晶圆的接触面上具有沿着所述半导体晶圆的外形的形状。
6.根据权利要求2所述的半导体制造装置，其中，
在从相对于所述工作台的支承面的垂直方向观察时，所述第一电极在与所述半导体晶圆的接触面上具有沿着所述半导体晶圆的外形的形状。
7.根据权利要求5所述的半导体制造装置，其中，
在从所述垂直方向观察时，所述第一电极的所述接触面具有大致圆弧形状。
8.根据权利要求1所述的半导体制造装置，其中，
还具备第二电极，在从相对于载置所述半导体晶圆的所述工作台的支承面的垂直方向观察时，在所述第二电极与所述第一电极之间夹着所述半导体晶圆。
9.根据权利要求8所述的半导体制造装置，其中，
所述垂直方向上的所述第一以及第二电极的厚度比所述半导体晶圆的厚度薄。
10.根据权利要求1所述的半导体制造装置，其中，
还具备绝缘层，所述绝缘层设置于由非导电性材料构成的所述第一电极上。
11.根据权利要求1所述的半导体制造装置，其中，
还具备第二电极以及第三电极，在从相对于载置所述半导体晶圆的所述工作台的支承面的垂直方向观察时，在所述第二电极以及第三电极与所述第一电极之间从三个方向夹着所述半导体晶圆，
所述第一～第三电极具有销形状。
12.根据权利要求11所述的半导体制造装置，其中，
相对于支承所述半导体晶圆的所述工作台的支承面的垂直方向上的所述第一～第三电极的厚度比所述半导体晶圆的厚度薄。
13.根据权利要求8所述的半导体制造装置，其中，
所述垂直方向上的所述第一以及第二电极的厚度比所述半导体晶圆的厚度厚。
14.根据权利要求1所述的半导体制造装置，其中，
所述工作台与所述半导体晶圆电绝缘。
CN202311732788.0A 2023-09-07 2023-12-15 半导体制造装置 Pending CN119581352A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023145624A JP2025038799A (ja) 2023-09-07 2023-09-07 半導体製造装置
JP2023-145624 2023-09-07

Publications (1)

Publication Number Publication Date
CN119581352A true CN119581352A (zh) 2025-03-07

Family

ID=94808650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311732788.0A Pending CN119581352A (zh) 2023-09-07 2023-12-15 半导体制造装置

Country Status (3)

Country Link
US (1) US20250087526A1 (zh)
JP (1) JP2025038799A (zh)
CN (1) CN119581352A (zh)

Also Published As

Publication number Publication date
US20250087526A1 (en) 2025-03-13
JP2025038799A (ja) 2025-03-19

Similar Documents

Publication Publication Date Title
US5703493A (en) Wafer holder for semiconductor applications
US8822310B2 (en) Method, apparatus for holding and treatment of a substrate
KR20250009965A (ko) 다이싱 테이프 상의 접합 표면 인증
EP2088441B1 (en) Inspection device and inspection method
CN1797732A (zh) 半导体检查装置以及半导体装置的制造方法
JP2003258067A (ja) ダイシング方法、集積回路チップの検査方法及び基板保持装置
KR20100017103A (ko) 싱귤레이팅된 다이의 테스트를 위한 방법 및 장치
US20210320038A1 (en) Semiconductor device package
US9759762B2 (en) Probe device
JP2016095272A (ja) 半導体評価装置、半導体評価方法および試験治具
EP2980839B1 (en) Probe device
CN1290034A (zh) 半导体器件的制造方法及其中使用的设备
JP2010040856A (ja) プロービング装置
US10143099B2 (en) Semiconductor module with gripping sockets, methods for gripping, for moving and for electrically testing a semiconductor module
CN211043582U (zh) 晶片测试系统
CN119581352A (zh) 半导体制造装置
US9395404B2 (en) Method for testing semiconductor chips or semiconductor chip modules
JP2004288761A (ja) 半導体素子のテスト方法
JP2006120827A (ja) 半導体装置の製造方法
US10859534B2 (en) System and method for examining semiconductor substrates
JP4570896B2 (ja) 半導体装置の製造方法
CN112444727A (zh) 晶片测试系统及方法
US11293975B2 (en) Probing device
WO2024176559A1 (ja) 半導体装置およびその製造方法
JP2023141421A (ja) 半導体処理装置及びウエハ載置方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination