[go: up one dir, main page]

CN119402068A - 一种卫星短报文射频电路及其变频方法 - Google Patents

一种卫星短报文射频电路及其变频方法 Download PDF

Info

Publication number
CN119402068A
CN119402068A CN202411993891.5A CN202411993891A CN119402068A CN 119402068 A CN119402068 A CN 119402068A CN 202411993891 A CN202411993891 A CN 202411993891A CN 119402068 A CN119402068 A CN 119402068A
Authority
CN
China
Prior art keywords
circuit
receiving
signal
radio frequency
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202411993891.5A
Other languages
English (en)
Other versions
CN119402068B (zh
Inventor
郑卫国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha Jinwei Integrated Circuit Co ltd
Original Assignee
Changsha Jinwei Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changsha Jinwei Integrated Circuit Co ltd filed Critical Changsha Jinwei Integrated Circuit Co ltd
Priority to CN202411993891.5A priority Critical patent/CN119402068B/zh
Publication of CN119402068A publication Critical patent/CN119402068A/zh
Application granted granted Critical
Publication of CN119402068B publication Critical patent/CN119402068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay
    • H04B7/18513—Transmission in a satellite or space-based system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

本申请涉及一种卫星短报文射频电路及其变频方法，包括单个的锁相环电路；锁相环电路耦接有振荡器模块；本振分频电路与锁相环电路耦接，本振分频电路将振荡器模块输出的vco信号二分频为接收本振信号并发送到接收下变频电路；本振分频电路将振荡器模块输出的vco信号三分频为发射本振信号并发送到发射上变频电路；接收下变频电路将接收本振信号和接收射频电路输出的信号混频处理产生接收射频信号，并将接收射频信号发送至接收基频电路；发射上变频电路将发射本振信号和发射基频电路输出的信号混频处理产生发射射频信号，并将发射射频信号发送到发射射频电路。本申请具有减少射频电路中锁相环面积和功耗的效果。

Description

一种卫星短报文射频电路及其变频方法
技术领域
本申请涉及RDSS射频技术的领域，尤其是涉及一种卫星短报文射频电路及其变频方法。
背景技术
对于不断增长的卫星短报文需求来说，想在便携式终端设备，如手机、儿童手表、老人监护设备集成该功能，最具挑战的难点是现有的卫星短报文（RDSS）射频芯片面积和功耗较大。根据无线电测定卫星系统RDSS定义的卫星通信频率，卫星下行、终端接收频率范围在2483.5~2500MHz，而卫星上行、终端发射频率范围在1610~1626.5MHz，二者相距较大。RDSS卫星通信的业务要求终端接收不间断，对于终端射频芯片来说需要具备同时接收和发射的能力，即全双工运行能力。接收和发射各自都需要运用接近无线信号频率的本振信号来完成射频信号与基频信号的变频操作，本振信号需要精确和稳定，一般由芯片内锁相环提供。
由于本处接收和发射频率相距较大，且不存在简单的整数倍关系，所以通常需要各自独立的锁相环，运行在本振频率的整数倍频率上，然后用分频来提供至少四个相位的接收本振信号用于产生I和Q两路正交的基频信号，发射锁相环同样通过分频提供多个相位发射本振信号用于上变频。
因此常规的RDSS射频芯片需要独立运行的接收锁相环和发射锁相环。如果基频处理单元需要的工作时钟有专门要求，不能与接收本振和发射本振信号频率有兼容的整数倍关系，则还需要第三个锁相环单独提供。全集成的锁相环由于需要包含谐振电感和环路滤波电阻和电容等面积消耗巨大的电路，通常占据整个接收或发射电路的1/3以上面积，因此射频芯片的面积和功耗较大，需要改进。
发明内容
为了减少射频电路中锁相环面积和功耗来降低整个RDSS射频芯片的面积和功耗，本申请提供了一种卫星短报文射频电路及其变频方法。
本申请的上述发明目的一是通过以下技术方案得以实现的：
一种卫星短报文射频电路，包括单个的锁相环电路、本振分频电路、接收下变频电路、发射上变频电路、接收基频电路、接收射频电路、发射基频电路和发射射频电路；
所述锁相环电路耦接有振荡器模块；
所述本振分频电路与所述锁相环电路耦接，所述本振分频电路用于将所述振荡器模块输出的vco信号二分频为接收本振信号并发送到所述接收下变频电路；所述本振分频电路还用于将所述振荡器模块输出的vco信号三分频为发射本振信号并发送到所述发射上变频电路；
所述接收下变频电路与所述接收基频电路耦接；所述接收下变频电路将所述接收本振信号和所述接收射频电路输出的信号混频处理产生接收射频信号，并将所述接收射频信号发送至所述接收基频电路；
所述发射上变频电路与所述发射射频电路耦接；所述发射上变频电路将所述发射本振信号和所述发射基频电路输出的信号混频处理产生发射射频信号，并将所述发射射频信号发送到所述发射射频电路。
进一步地，所述振荡器模块根据所述接收射频信号和发射射频信号的频率预设工作频率数值区间，所述工作频率数值区间为所述接收射频信号频率的1.8-2.2倍且为所述发射射频信号频率的2.8-3.2倍，或者与发射射频信号中心频率值的3倍相等。
进一步地，所述本振分频电路包括接收本振二分频电路；
所述接收本振二分频电路的输入端耦接于所述锁相环电路；所述接收本振二分频电路用于将所述振荡器模块输出的vco信号二分频为第一接收本振信号并发送到所述接收下变频电路；
所述接收下变频电路包含第一混频器；所述第一混频器耦接于所述接收射频电路，并将所述接收射频电路输出的信号与所述第一接收本振信号进行混频处理产生第一接收射频信号，并将所述第一接收射频信号发送至所述接收基频电路。
进一步地，所述接收本振二分频电路包括接收本振LO1产生电路；所述接收本振LO1产生电路包含两个锁存器，第一锁存器和第二锁存器的CK和CKb引脚均耦接于所述锁相环电路以输入vco信号，第一锁存器的Y和Yb引脚耦接于第二锁存器的D和Db引脚,第二锁存器的Y和Yb引脚耦接于第一锁存器的Db和D引脚。
进一步地，所述本振分频电路包括接收本振二分频电路和接收本振N分频电路；其中N为正整数；
所述接收本振二分频电路的输入端耦接于所述锁相环电路；所述接收本振二分频电路用于将所述振荡器模块输出的vco信号二分频为第一接收本振信号并发送到所述接收下变频电路；
所述接收本振N分频电路的输入端耦接于所述锁相环电路，所述接收本振N分频电路用于将所述振荡器模块输出的vco信号N分频为第二接收本振信号并发送到所述接收下变频电路；
所述接收下变频电路包含第一混频器和第二混频器；
所述第一混频器耦接于所述接收射频电路，所述第一混频器将所述接收射频电路输出的信号与所述第一接收本振信号进行混频处理产生第一接收射频信号，并将所述第一接收射频信号发送至所述第二混频器；
所述第二混频器耦接于所述第一混频器，所述第二混频器将所述接第一混频器输出的第一接收射频信号与所述第二接收本振信号进行混频处理产生第二接收射频信号，并将所述第二接收射频信号发送至所述接收基频电路。
进一步地，所述接收本振N分频电路包括第三锁存器和第四锁存器和前置的div_by_N/2电路，div_by_N/2电路根据输入的vco信号产生经过N/2分频的信号pre_p和pre_n，第三锁存器和第四锁存器的CK和CKb引脚均耦接于N/2分频器，第三锁存器的Y和Yb引脚耦接于第四锁存器的D和Db引脚，第四锁存器的Y和Yb引脚耦接于第三锁存器的Db和D引脚；
所述N的取值满足：
；
或者：
；
其中，Fref表示接收射频信号，Fvco表示锁相环电路合成的振荡频率，Fadc表示ADC模块的工作时钟；当需要产生正交射频信号输出时N为偶数。
进一步地，所述本振分频电路还包括发射本振三分频电路；所述发射本振三分频电路用于将所述振荡器模块输出的vco信号三分频为发射本振信号；
所述发射本振三分频电路包括第一半相位反相器、第二半相位反相器和第三半相位反相器；所述第一半相位反相器、第二半相位反相器和第三半相位反相器的clk引脚均耦接于锁相器PLL；所述第一半相位反相器的out引脚耦接于所述第二半相位反相器的in引脚，所述第二半相位反相器的out引脚耦接于第三半相位反相器的in引脚，第三半相位反相器的out引脚耦接于第一半相位反相器的in引脚，第三半相位反相器的out引脚输出vco信号的三分频本振信号TxL0。
进一步地，所述第一半相位反相器包括第一pmos管、第二pmos管、第一nmos管和第二nmos管；所述第一pmos管和第二nmos管的栅极均耦接于clk引脚，第二pmos管的栅极和第一nmos管的栅极均耦接于in引脚，第一pmos管的漏极耦接于vdd引脚，第二pmos管的漏极耦接于第一pmos管的源极，第二pmos管的源极和第一nmos管的漏极均耦接于out引脚，第二nmos管的漏极耦接于第一nmos管的源极，第二nmos管的源极耦接于vss引脚。
进一步地，所述锁相环电路包括分频模块，鉴频鉴相模块，电荷泵模块，环路滤波模块，振荡器模块；所述分频模块将所述振荡器模块输出信号经过分频得到Fdiv信号；所述鉴频鉴相模块接入参考时钟信号Fref和分频信号Fdiv，所述鉴频鉴相模块的输出端耦接于所述电荷泵模块的输入端；所述电荷泵模块的输出端耦接于所述环路滤波模块的输入端，所述环路滤波模块的输出端耦接于所述振荡器模块的输入端；将所述振荡器模块的输出端作为所述锁相环电路的输出端，以输出所述vco信号。
另外，本申请还提供了一种基于上述的卫星短报文射频电路的变频方法，包括：
本振分频电路将振荡器模块输出的vco信号二分频为接收本振信号并发送到接收下变频电路；
本振分频电路将所述振荡器模块输出的vco信号三分频为发射本振信号并发送到发射上变频电路；
接收下变频电路将接收本振信号和接收射频电路输出的信号混频处理产生接收射频信号，并将所述接收射频信号发送至接收基频电路；以及
发射上变频电路将发射本振信号和发射基频电路输出的信号混频处理产生发射射频信号，并将所述发射射频信号发送到发射射频电路。
综上所述，本申请包括以下至少一种有益技术效果：
1.仅使用一个锁相环电路，对VCO信号进行特别的除3电路获得具备50%占空比的发射本振，完成发射上变频；对VCO信号进行除2获得接收一次本振对输入射频信号进行第一次变频产生第一接收射频信号，再对VCO信号进行除N获得二次本振，继续对第一接收射频信号进行第二次混频后获得第二接收射频信号。另外也可以分频获得ADC所需工作频率的信号，其价值具体体现在以下几个方面：克服差异较大的RDSS接收和发射射频频率，提供完整的上、下变频功能；通过减少所需锁相环电路的个数，较大幅度地减小射频芯片面积和功耗；单个锁相环电路同时满足接收和发射工作避免了多个锁相环电路在同一管芯内部互相pulling的不良影响，减小干扰因素。
2.关键点包括频率的特别规划、恰当的分频方法、加上合理的变频方案使得一个锁相环电路能提供所有的接收和发射本振信号，实现RDSS接收和发射所需的变频功能，组成RDSS终端射频收发电路。
3.单个锁相环电路靠2分频和3分频各自得到接收本振信号和发射本振信号，并不能保证分得的接收本振和发射本振同时具备准确性，只能照顾其中一个的准确性，有差距的那个依靠第二次变频的方案消除差距，依然获得足够的准确性。具体到本处RDSS射频收发系统，最好优选发射一次变频即发射本振精确的频率规划方案，让锁相环电路锁相频率对准发射射频频率的3倍频点，而接收依靠两次变频完成射频到所需接收射频的变频。
附图说明
图1是本申请背景技术中常规的RDSS射频芯片的内部电路结构示意图；
图2是本申请一种卫星短报文射频电路的电路结构示意；
图3是本申请一种卫星短报文射频电路实施例中锁相环电路的结构示意图；
图4是本申请一种卫星短报文射频电路实施例中接收本振二分频电路的电路结构示意图；
图5是本申请一种星短报文射频电路实施例中接收本振N分频电路的电路结构示意图；
图6是本申请一种星短报文射频电路实施例中发射本振三分频电路的电路结构示意图；
图7是本申请一种星短报文射频电路实施例中的半相位反相器的内部电路图。
具体实施方式
以下结合附图1-图7对本申请作进一步详细说明。
根据无线电测定卫星系统定义的卫星通信频率，终端接收频率范围在2483.5～2500MHz，而（终端发射）频率范围在1610～1626.5MHz，二者相距873.5M。RDSS卫星通信的业务要求终端接收不间断，而发射时机可自主选择，对于终端射频芯片来说需要具备同时接收和发射的能力，即全双工运行能力。接收和发射各自都需要运用接近无线信号频率的本振信号来完成射频信号与基频信号的变频操作，本振信号需要精确和稳定，一般由芯片内锁相环提供。由于本处接收和发射频率相距较大，且不存在简单的整数倍关系，所以通常需要各自独立的锁相环，运行在本振频率的整数倍频率上，然后用分频来提供至少四个相位的接收本振信号用于产生I和Q两路正交的基频信号，发射锁相环同样通过分频提供多个相位发射本振信号用于上变频。
参照图1，因此常规的RDSS射频芯片需要独立运行的接收锁相环和发射锁相环。如果基频处理单元需要的工作时钟有专门要求，不能与接收本振和发射本振信号频率有兼容的整数倍关系，则还需要第三个锁相环单独提供。全集成的锁相环由于需要包含谐振电感和环路滤波电阻和电容等面积消耗巨大的电路，通常占据较大面积，比如占到整个接收或发射电路的1/3以上，本发明希望通过减少锁相环面积和功耗来降低整个RDSS射频芯片的面积和功耗。
在一些实施例中，如图2所示，本申请公开了一种卫星短报文射频电路，包括单个的锁相环电路、本振分频电路、接收下变频电路、发射上变频电路、接收基频电路、接收射频电路、发射基频电路和发射射频电路；
所述锁相环电路耦接有振荡器模块；
所述本振分频电路与所述锁相环电路耦接，所述本振分频电路用于将所述振荡器模块输出的vco信号二分频为接收本振信号并发送到所述接收下变频电路；所述本振分频电路还用于将所述振荡器模块输出的vco信号三分频为发射本振信号并发送到所述发射上变频电路；
所述接收下变频电路与所述接收基频电路耦接；所述接收下变频电路将所述接收本振信号和所述接收射频电路输出的信号混频处理产生接收射频信号，并将所述接收射频信号发送至所述接收基频电路；该接收射频信号特别的为接收射频信号。
所述发射上变频电路与所述发射射频电路耦接；所述发射上变频电路将所述发射本振信号和所述发射基频电路输出的信号混频处理产生发射射频信号，并将所述发射射频信号发送到所述发射射频电路。
进一步地，所述振荡器模块根据所述接收射频信号和发射射频信号的频率预设工作频率数值区间，所述工作频率数值区间为所述接收射频信号频率的1.8-2.2倍且为所述发射射频信号频率的2.8-3.2倍，或者与发射射频信号中心频率值的3倍相等。
在一些实施例中，所述本振分频电路包括接收本振二分频电路；
所述接收本振二分频电路的输入端耦接于所述锁相环电路；所述接收本振二分频电路用于将所述振荡器模块输出的vco信号二分频为第一接收本振信号并发送到所述接收下变频电路；
所述接收下变频电路包含第一混频器；所述第一混频器耦接于所述接收射频电路，并将所述接收射频电路输出的信号与所述第一接收本振信号进行混频处理产生第一接收射频信号，并将所述第一接收射频信号发送至所述接收基频电路。
在一些实施例中，所述接收本振二分频电路包括接收本振LO1产生电路；所述接收本振LO1产生电路包含两个锁存器，第一锁存器和第二锁存器的CK和CKb引脚均耦接于所述锁相环电路以输入vco信号，第一锁存器的Y和Yb引脚耦接于第二锁存器的D和Db引脚,第二锁存器的Y和Yb引脚耦接于第一锁存器的Db和D引脚。
在一些实施例中，所述本振分频电路包括接收本振二分频电路和接收本振N分频电路；其中N为正整数；
所述接收本振二分频电路的输入端耦接于所述锁相环电路；所述接收本振二分频电路用于将所述振荡器模块输出的vco信号二分频为第一接收本振信号并发送到所述接收下变频电路；
所述接收本振N分频电路的输入端耦接于所述锁相环电路，所述接收本振N分频电路用于将所述振荡器模块输出的vco信号N分频为第二接收本振信号并发送到所述接收下变频电路；
所述接收下变频电路包含第一混频器和第二混频器；
所述第一混频器耦接于所述接收射频电路，所述第一混频器将所述接收射频电路输出的信号与所述第一接收本振信号进行混频处理产生第一接收射频信号，并将所述第一接收射频信号发送至所述第二混频器；
所述第二混频器耦接于所述第一混频器，所述第二混频器将所述接第一混频器输出的第一接收射频信号与所述第二接收本振信号进行混频处理产生第二接收射频信号，并将所述第二接收射频信号发送至所述接收基频电路。
在一些实施例中，所述接收本振N分频电路包括第三锁存器和第四锁存器和前置的div_by_N/2电路，div_by_N/2电路根据输入的vco信号产生经过N/2分频的信号pre_p和pre_n，第三锁存器和第四锁存器的CK和CKb引脚均耦接于N/2分频器，第三锁存器的Y和Yb引脚耦接于第四锁存器的D和Db引脚，第四锁存器的Y和Yb引脚耦接于第三锁存器的Db和D引脚；
所述N的取值满足：
；
或者：
；
其中，Fref表示接收射频信号，Fvco表示锁相环电路合成的振荡频率，Fadc表示ADC模块的工作时钟；当需要产生正交射频信号输出时N为偶数。
在一些实施例中，所述本振分频电路还包括发射本振三分频电路；所述发射本振三分频电路用于将所述振荡器模块输出的vco信号三分频为发射本振信号；
所述发射本振三分频电路包括第一半相位反相器、第二半相位反相器和第三半相位反相器；所述第一半相位反相器、第二半相位反相器和第三半相位反相器的clk引脚均耦接于锁相器PLL；所述第一半相位反相器的out引脚耦接于所述第二半相位反相器的in引脚，所述第二半相位反相器的out引脚耦接于第三半相位反相器的in引脚，第三半相位反相器的out引脚耦接于第一半相位反相器的in引脚，第三半相位反相器的out引脚输出vco信号的三分频本振信号TxL0。
在一些实施例中，所述第一半相位反相器包括第一pmos管、第二pmos管、第一nmos管和第二nmos管；所述第一pmos管和第二nmos管的栅极均耦接于clk引脚，第二pmos管的栅极和第一nmos管的栅极均耦接于in引脚，第一pmos管的漏极耦接于vdd引脚，第二pmos管的漏极耦接于第一pmos管的源极，第二pmos管的源极和第一nmos管的漏极均耦接于out引脚，第二nmos管的漏极耦接于第一nmos管的源极，第二nmos管的源极耦接于vss引脚。
在一些实施例中，所述锁相环电路包括分频模块，鉴频鉴相模块，电荷泵模块，环路滤波模块，振荡器模块；所述分频模块将所述振荡器模块输出信号经过分频得到Fdiv信号；所述鉴频鉴相模块接入参考时钟信号Fref和分频信号Fdiv，所述鉴频鉴相模块的输出端耦接于所述电荷泵模块的输入端；所述电荷泵模块的输出端耦接于所述环路滤波模块的输入端，所述环路滤波模块的输出端耦接于所述振荡器模块的输入端；将所述振荡器模块的输出端作为所述锁相环电路的输出端，以输出所述vco信号。
具体的，如图2所示，本申请的接收射频（RxRF）电路11，即运用低噪声放大器，在确保足够的信噪比的前提下对输入射频信号RxANT进行放大。
锁相环电路12包括鉴频鉴相模块，环路滤波模块，所述鉴频鉴相模块接入参考时钟信号Fref13，所述鉴频鉴相模块的输出端耦接于环路滤波模块的输入端，所述环路滤波模块的输出端耦接于锁相环电路的输入端，锁相环电路的输出端输出频率为Fvco的vco信号，本振分频电路耦接于鉴频鉴相电路,如图3所示。
本振分频电路14包括接收本振二分频电路和接收本振N分频电路，接收本振二分频电路包括二分频器div和混频器MIX1，二分频器div的输入端耦接于锁相环电路以接收vco信号，并输出二分频频率为Flo1至混频器MIX1，混频器MIX1进行第一次变频输出第一射频频率Fif1至第一射频信号的滤波和放大（RxIF1）处理电路15，以滤除第一次混频产生的高频混频成分，同时也对带外干扰进行一定的抑制；接收本振N分频电路包括N分频器divN混频器MIX2，N分频器divN的输入端耦接于锁相环电路以接收vco信号，并输出以预设分频比分频后的N分频vco信号至混频器MIX2，频率为Flo2，混频器MIX2的输入端耦接于第一射频信号的滤波和放大（RxIF1）处理电路以混频Fif1和Flo2，混频器MIX2的输出端与接收射频（RxIF2）电路16串联后，输出射频vco信号至接收基频电路，接收基频电路（RxBB）17，对射频进行模拟数字转换，即ADC和数字射频处理，接收射频（RxIF2）电路16将变频所得的最终射频信号进行放大、滤波和增益控制，以便给后续ADC提供幅度合适的信号，滤除滤波产生额外混频成分，同时也滤除不需要的带外信号，减小干扰。
本振分频电路还包括发射本振三分频电路，发射本振三分频电路用于产生vco信号的三分频，发射本振（TxLO）产生自VCO信号的三分频，即RDSS系统发射载波频率1614.26MHz和1618.34MHz的三倍附近选取，作为本实施例一个实现例子分别选4842.78MHz和4,855.02MHz，本振三分频电路包括三分频分频器div和混频器MIX3，三分频分频器div耦接于锁相环电路以接收Fvco频率的vco信号，三分频分频器div的输出端耦接于混频器MIX3。
混频器MIX3的输出端耦接于发射射频（TxRF）电路18，混频器MIX3的输入端耦接于发射射频（TxIF）电路19，对模拟射频进行适当滤波和幅度放大准备，送给发射上变频处理；混频器MIX3的输出端耦接于发射射频（TxRF）电路18,并经过适当的差分信号和单端信号处理，满足片外功率放大器（PA）的需要；发射射频（TxIF）电路19的输入端耦接于发射基频电路（TxBB）20，将需要发射的RDSS上行信息进行数字处理，可以生成BPSK交给发射射频（TxIF）电路19处理，也可以经过数字模拟转换再交发射射频（TxIF）电路19处理。
如图4所示，接收本振二分频电路的二分频器div包括频率为Flo1的接收本振lo1产生电路，接收本振lo1产生电路两个锁存器latch，第一锁存器和第二锁存器的CK引脚均耦接于锁相环电路以接收vco信号，第一锁存器的D引脚耦接于第二锁存器的Qb引脚，第一锁存器的Q引脚耦接于第二锁存器的D引脚，第二锁存器的Q引脚输出接收本振lo1。
如图5所示，接收本振N分频电路包括第三锁存器和第四锁存器，第三锁存器和第四锁存器的CK引脚均耦接于N分频器divN以接收N分频vco信号，第三锁存器的D引脚耦接于第四锁存器的Qb引脚，第三锁存器的Q引脚耦接于第四锁存器的D引脚，第四锁存器的Q引脚输出接收本振lo2，N的取值满足下式：
；其中，Fref表示接收射频输入信号，RDSS中心频率取2491.75MHz；Fvco表示PLL合成的振荡频率，作为本实施例一个例子取4855.02MHz，Fadc表示ADC模块的工作时钟，作为本实施例的一个例子取76MHz，作为本实施例的一个例子，这里可以取N=96。
如图6所示，发射本振三分频电路包括三个半相位反相器，第一半相位反相器、第二半相位反相器和第三半相位反相器的clk引脚均耦接于锁相器PLL，第一半相位反相器的in引脚耦接于第三半相位反相器的out引脚，第一半相位反相器的out引脚耦接于第二半相位反相器的in引脚，第二半相位反相器的in引脚耦接于第三半相位反相器的out引脚，第三半相位反相器的out引脚输出vco信号的三分频TxL0，使用三个半相位反相器实现了TxLO信号具有50%的占空比。
如图7所示，半相位反相器包括第一pmos管、第二pmos管、第一nmos管和第二nmos管，所述第一pmos管和第二nmos管的栅极均耦接于clk引脚，第二pmos管的栅极和第一nmos管的栅极均耦接于in引脚，第一pmos管的漏极耦接于vdd引脚，第二pmos管的漏极耦接于第一pmos管的源极，第二pmos管的源极和第一nmos管的漏极均耦接于out引脚，第二nmos管的漏极耦接于第一nmos管的源极，第二nmos管的源极耦接于vss引脚。
在一些实施例中，本申请还提供了一种基于上述的卫星短报文射频电路的变频方法，包括：
本振分频电路将振荡器模块输出的vco信号二分频为接收本振信号并发送到接收下变频电路；
本振分频电路将所述振荡器模块输出的vco信号三分频为发射本振信号并发送到发射上变频电路；
接收下变频电路将接收本振信号和接收射频电路输出的信号混频处理产生接收射频信号，并将所述接收射频信号发送至接收基频电路；以及
发射上变频电路将发射本振信号和发射基频电路输出的信号混频处理产生发射射频信号，并将所述发射射频信号发送到发射射频电路。
以下为本申请涉及到的一些电路的解释：
1） 锁相环电路，除了包括所述振荡器模块以外，还包括输入参考时钟信号，主分频器，鉴频鉴相器，充电泵和环路滤波等电路，实现以输入参考时钟为参考的频率合成器，提供所需目标频率的稳定高频时钟信号。其它实现方案也可以是数字式锁相环，其中鉴频鉴相器、充电泵和环路滤波等电路改用时间数字转换器、数字滤波和数字频率控制振荡器模块，实现同样的频率合成器，提供所需稳定的高频时钟信号；
2） 接收射频（RxRF）电路，即运用低噪声放大器，在确保足够的信噪比的前提下对输入射频信号进行放大；
3） 在两次变频之间对第一射频信号的滤波和放大处理电路（RxIF1），主要目的是滤除第一次混频产生的高频混频成分，同时也对带外干扰进行一定的抑制；
4） 接收射频（RxIF2）电路，将变频所得的最终射频信号进行放大、滤波和增益控制，以便给后续ADC提供幅度合适的信号，滤除滤波产生额外混频成分，同时也滤除不需要的带外信号，减小干扰；
5） 接收基频电路（RxBB），对射频进行模拟数字转换（ADC）和数字射频处理等；
6） 发射基频电路（TxBB），将需要发射的RDSS上行信息进行数字处理，可以生成BPSK交给TxIF处理，也可以经过数字模拟转换（DAC）再交TxIF处理；
7） 发射射频电路（TxIF），对模拟射频进行适当滤波和幅度放大准备，送给发射上变频处理；
8） 发射上变频后的射频信号需要经过发射射频（TxRF）电路,并经过适当的差分信号和单端信号处理，满足片外功率放大器（PA）的需要。
本申请的主要作用和发明构思在于：
1、振荡在特别频率附近的振荡器模块
振荡器模块工作频率需要兼顾接收射频信号频率和发射射频信号频率，并被锁相环锁准频率和稳定相位。针对目前RDSS射频信号接收频率约为2491MHz和1614MHz的特点，选择接近前者2倍和后者3倍值附近的频率，比如Fvco=4842MHz。
2、恰当的分频方法
Fvco用简单的2分频到接收本振频率Frxlo=2421MHz，发射本振用3分频得到Ftxlo=1614。三分频不是常规的分频方法，若想实现平分相位的3分频信号需要专门的设计。
3、前述单个锁相环靠2分频和3分频各自得到接收本振和发射本振信号，并不能保证分得的接收本振和发射本振同时准确，只能照顾其中一个准确，有差距的那个依靠第二次变频的方案消除差距。综合考虑接收和发射采取两次变频的代价，优选发射一次变频即本振精确的频率规划方案，让锁相环锁相频率对准发射射频频率的3倍频点，而接收依靠两次变频完成射频到所需接收射频的变频。
4、接收二次变频方案
首次变频后得到第一射频频率为Fif1=2491-2421=70MHz。再用Fvco/96（大约50M）得到第二本振，与Fif1混频后得到Fif1-Fvco/96（大约20MHz左右）的第二射频Fif2，该频率已经可以交给数字基带处理。这里也可考虑96以外其它分频比，只要Fif2适合基带处理即可。
5、其他电路模块
按常规电路实现，满足RDSS接收和发射需要。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种卫星短报文射频电路，其特征在于：包括单个的锁相环电路、本振分频电路、接收下变频电路、发射上变频电路、接收基频电路、接收射频电路、发射基频电路和发射射频电路；
所述锁相环电路耦接有振荡器模块；
所述本振分频电路与所述锁相环电路耦接，所述本振分频电路用于将所述振荡器模块输出的vco信号二分频为接收本振信号并发送到所述接收下变频电路；所述本振分频电路还用于将所述振荡器模块输出的vco信号三分频为发射本振信号并发送到所述发射上变频电路；
所述接收下变频电路与所述接收基频电路耦接；所述接收下变频电路将所述接收本振信号和所述接收射频电路输出的信号混频处理产生接收射频信号，并将所述接收射频信号发送至所述接收基频电路；
所述发射上变频电路与所述发射射频电路耦接；所述发射上变频电路将所述发射本振信号和所述发射基频电路输出的信号混频处理产生发射射频信号，并将所述发射射频信号发送到所述发射射频电路。
2.根据权利要求1所述的一种卫星短报文射频电路，其特征在于：所述振荡器模块根据所述接收射频信号和发射射频信号的频率预设工作频率数值区间，所述工作频率数值区间为所述接收射频信号频率的1.8-2.2倍且为所述发射射频信号频率的2.8-3.2倍，或者与发射射频信号中心频率值的3倍相等。
3.根据权利要求1所述的一种卫星短报文射频电路，其特征在于：所述本振分频电路包括接收本振二分频电路；
所述接收本振二分频电路的输入端耦接于所述锁相环电路；所述接收本振二分频电路用于将所述振荡器模块输出的vco信号二分频为第一接收本振信号并发送到所述接收下变频电路；
所述接收下变频电路包含第一混频器；所述第一混频器耦接于所述接收射频电路，并将所述接收射频电路输出的信号与所述第一接收本振信号进行混频处理产生第一接收射频信号，并将所述第一接收射频信号发送至所述接收基频电路。
4.根据权利要求3所述的一种卫星短报文射频电路，其特征在于：所述接收本振二分频电路包括接收本振LO1产生电路；所述接收本振LO1产生电路包含两个锁存器，第一锁存器和第二锁存器的CK和CKb引脚均耦接于所述锁相环电路以输入vco信号，第一锁存器的Y和Yb引脚耦接于第二锁存器的D和Db引脚,第二锁存器的Y和Yb引脚耦接于第一锁存器的Db和D引脚。
5.根据权利要求1所述的一种卫星短报文射频电路，其特征在于：所述本振分频电路包括接收本振二分频电路和接收本振N分频电路；其中N为正整数；
所述接收本振二分频电路的输入端耦接于所述锁相环电路；所述接收本振二分频电路用于将所述振荡器模块输出的vco信号二分频为第一接收本振信号并发送到所述接收下变频电路；
所述接收本振N分频电路的输入端耦接于所述锁相环电路，所述接收本振N分频电路用于将所述振荡器模块输出的vco信号N分频为第二接收本振信号并发送到所述接收下变频电路；
所述接收下变频电路包含第一混频器和第二混频器；
所述第一混频器耦接于所述接收射频电路，所述第一混频器将所述接收射频电路输出的信号与所述第一接收本振信号进行混频处理产生第一接收射频信号，并将所述第一接收射频信号发送至所述第二混频器；
所述第二混频器耦接于所述第一混频器，所述第二混频器将所述第一混频器输出的第一接收射频信号与所述第二接收本振信号进行混频处理产生第二接收射频信号，并将所述第二接收射频信号发送至所述接收基频电路。
6.根据权利要求5所述的一种卫星短报文射频电路，其特征在于：所述接收本振N分频电路包括第三锁存器和第四锁存器和前置的div_by_N/2电路，div_by_N/2电路根据输入的vco信号产生经过N/2分频的信号pre_p和pre_n，第三锁存器和第四锁存器的CK和CKb引脚均耦接于N/2分频器，第三锁存器的Y和Yb引脚耦接于第四锁存器的D和Db引脚，第四锁存器的Y和Yb引脚耦接于第三锁存器的Db和D引脚；
所述N的取值满足：
；
或者：
；
其中，Fref表示接收射频信号，Fvco表示锁相环电路合成的振荡频率，Fadc表示ADC模块的工作时钟；当需要产生正交射频信号输出时N为偶数。
7.根据权利要求1所述的一种卫星短报文射频电路，其特征在于：所述本振分频电路还包括发射本振三分频电路；所述发射本振三分频电路用于将所述振荡器模块输出的vco信号三分频为发射本振信号；
所述发射本振三分频电路包括第一半相位反相器、第二半相位反相器和第三半相位反相器；所述第一半相位反相器、第二半相位反相器和第三半相位反相器的clk引脚均耦接于锁相器PLL；所述第一半相位反相器的out引脚耦接于所述第二半相位反相器的in引脚，所述第二半相位反相器的out引脚耦接于第三半相位反相器的in引脚，第三半相位反相器的out引脚耦接于第一半相位反相器的in引脚，第三半相位反相器的out引脚输出vco信号的三分频本振信号TxL0。
8.根据权利要求7所述的一种卫星短报文射频电路，其特征在于：所述第一半相位反相器包括第一pmos管、第二pmos管、第一nmos管和第二nmos管；所述第一pmos管和第二nmos管的栅极均耦接于clk引脚，第二pmos管的栅极和第一nmos管的栅极均耦接于in引脚，第一pmos管的漏极耦接于vdd引脚，第二pmos管的漏极耦接于第一pmos管的源极，第二pmos管的源极和第一nmos管的漏极均耦接于out引脚，第二nmos管的漏极耦接于第一nmos管的源极，第二nmos管的源极耦接于vss引脚。
9.根据权利要求1所述的一种卫星短报文射频电路，其特征在于：所述锁相环电路包括分频模块，鉴频鉴相模块，电荷泵模块，环路滤波模块，振荡器模块；所述分频模块将所述振荡器模块输出信号经过分频得到Fdiv信号；所述鉴频鉴相模块接入参考时钟信号Fref和分频信号Fdiv，所述鉴频鉴相模块的输出端耦接于所述电荷泵模块的输入端；所述电荷泵模块的输出端耦接于所述环路滤波模块的输入端，所述环路滤波模块的输出端耦接于所述振荡器模块的输入端；将所述振荡器模块的输出端作为所述锁相环电路的输出端，以输出所述vco信号。
10.一种基于权利要求1-9任一项所述的卫星短报文射频电路的变频方法，其特征在于，包括：
本振分频电路将振荡器模块输出的vco信号二分频为接收本振信号并发送到接收下变频电路；
本振分频电路将所述振荡器模块输出的vco信号三分频为发射本振信号并发送到发射上变频电路；
接收下变频电路将接收本振信号和接收射频电路输出的信号混频处理产生接收射频信号，并将所述接收射频信号发送至接收基频电路；以及
发射上变频电路将发射本振信号和发射基频电路输出的信号混频处理产生发射射频信号，并将所述发射射频信号发送到发射射频电路。
CN202411993891.5A 2024-12-31 2024-12-31 一种卫星短报文射频电路及其变频方法 Active CN119402068B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202411993891.5A CN119402068B (zh) 2024-12-31 2024-12-31 一种卫星短报文射频电路及其变频方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202411993891.5A CN119402068B (zh) 2024-12-31 2024-12-31 一种卫星短报文射频电路及其变频方法

Publications (2)

Publication Number Publication Date
CN119402068A true CN119402068A (zh) 2025-02-07
CN119402068B CN119402068B (zh) 2025-05-09

Family

ID=94425164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202411993891.5A Active CN119402068B (zh) 2024-12-31 2024-12-31 一种卫星短报文射频电路及其变频方法

Country Status (1)

Country Link
CN (1) CN119402068B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016206337A1 (zh) * 2015-06-26 2016-12-29 深圳市中兴微电子技术有限公司 一种本振信号配置电路、本振信号配置方法及存储介质
CN107017912A (zh) * 2017-04-12 2017-08-04 电子科技大学 一种多标准全双工二次变频式收发机
CN107181477A (zh) * 2017-05-11 2017-09-19 清华大学深圳研究生院 一种新型的频率生成器
CN108897019A (zh) * 2018-04-27 2018-11-27 武汉大学 一种双模双通道的gps/北斗二代导航射频接收系统
WO2021056451A1 (zh) * 2019-09-27 2021-04-01 华为技术有限公司 一种集成公共时钟锁相环的无线收发装置
US20220190833A1 (en) * 2020-12-10 2022-06-16 Qualcomm Incorporated Phase interpolation-based fractional-n sampling phase-locked loop

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016206337A1 (zh) * 2015-06-26 2016-12-29 深圳市中兴微电子技术有限公司 一种本振信号配置电路、本振信号配置方法及存储介质
CN107017912A (zh) * 2017-04-12 2017-08-04 电子科技大学 一种多标准全双工二次变频式收发机
CN107181477A (zh) * 2017-05-11 2017-09-19 清华大学深圳研究生院 一种新型的频率生成器
CN108897019A (zh) * 2018-04-27 2018-11-27 武汉大学 一种双模双通道的gps/北斗二代导航射频接收系统
WO2021056451A1 (zh) * 2019-09-27 2021-04-01 华为技术有限公司 一种集成公共时钟锁相环的无线收发装置
US20220190833A1 (en) * 2020-12-10 2022-06-16 Qualcomm Incorporated Phase interpolation-based fractional-n sampling phase-locked loop

Also Published As

Publication number Publication date
CN119402068B (zh) 2025-05-09

Similar Documents

Publication Publication Date Title
US7266352B2 (en) Multiple band RF transmitters and receivers having independently variable RF and IF local oscillators and independent high-side and low-side RF local oscillators
US7567610B2 (en) Frequency conversion circuit, radio frequency wave receiver, and radio frequency transceiver
US6941116B2 (en) Linearization technique for phase locked loops employing differential charge pump circuitry
Duvivier et al. A fully integrated zero-IF transceiver for GSM-GPRS quad-band application
JP2004534454A (ja) 低漏洩局部発振器システム
CN116888895A (zh) 具有可选择模式的频率合成器
CN204376871U (zh) 基于多环锁相的频率合成器
US6785528B2 (en) Quadrature divider
KR100997491B1 (ko) 오프셋 위상동기루프를 사용하는 통신 송신기
US7940847B2 (en) Frequency synthesizer and frequency synthesizing method
CN119402068B (zh) 一种卫星短报文射频电路及其变频方法
Hickle et al. A Single-Chip 25.3–28.0 GHz SiGe BiCMOS PLL with− 134 dBc/Hz Phase Noise at 10 MHz Offset and− 96 dBc Reference Spurs
US20200304161A1 (en) Digital offset frequency generator based radio frequency transmitter
US11349483B1 (en) Prescaler for a frequency divider
CN116915247A (zh) 一种宽带低相噪低杂散频率源
CN116366055A (zh) 锁相环和射频通信装置
US7343144B2 (en) Frequency synthesizer using PLL architecture for wireless frequency allocation
CN113992224A (zh) 一种Sub-6G-LTCC射频前端微系统模块
US7379722B2 (en) Frequency allocation using a single VCO
US11296652B1 (en) Oscillating circuit with differential varactor circuits
WO2006065031A1 (en) Signal generator for multi-band uwb
Bu et al. Millimeter-wave frequency synthesizers
Zhang et al. A monolithic CMOS IF integrated circuit for a superheterodyne transceiver
CN111541449A (zh) 超宽带正交本振信号生成装置
Fujimori-Chen et al. A 100-3000MHz, up/down-convert,+ 29dBm IIP3, 13dB NF, active mixer with integrated fractional-N PLL and VCO

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant