CN119341857A - 用于双线总线的接收器设备 - Google Patents

Abstract

本公开涉及用于双线总线的接收器设备。一种设备包括：第一端子和第二端子，第一端子和第二端子被配置为分别连接到差分双线总线的第一导体和第二导体。相同的第一电阻分压电桥和第二电阻分压电桥分别连接在参考节点和第一节点之间、参考节点和第二节点之间。相同的第三电阻分压电桥和第四电阻分压电桥分别连接在电源节点和第一节点之间、电源节点和第二节点之间。读取电路被配置为从流过读取电路的晶体管的电流中确定总线的二进制状态。

Description

用于双线总线的接收器设备

相关申请的交叉引用

本申请要求于2023年7月18日提交的法国专利申请No.2307671的权益，该专利申请特此通过引用并入本文中。

技术领域

本公开总体上涉及电子电路，例如，接收器设备或双线总线。

背景技术

许多差分双线总线是已知的。在这些已知的总线中，通过总线传输的数字数据或位由双线总线的两个导体之间的差分电压表示。这种已知的差分双线总线的示例是CAN总线。

数据发送和/或接收设备连接到差分双线总线的两个导体。

特别地，当这种设备被配置为从总线读取数字数据时，该设备包括被配置为从与两个总线导体连接的总线读取的电路或设备。

在这样的差分双线总线中，总线的共模电位可以例如在静电放电(ESD)的情况下例如在-40V和+40V之间变化。

总线的共模电位的这些变化可能使用于从连接到总线的数据发送和/或接收设备的该总线读取的已知电路不工作。

发明内容

本公开总体上涉及电子电路，例如，集成电子电路。特定示例涉及用于例如CAN(控制器局域网)类型的差分双线总线的接收电子电路或设备。

实施例提供了克服了用于从例如CAN类型的差分双线总线读取的已知设备的全部或部分缺点的用于从差分双线总线读取的设备。

例如，需要对于总线的共模电位的变化而言稳健的、用于从例如CAN类型的差分双线总线读取的设备。

例如，需要对于总线的共模电位的增加而言稳健的、用于从例如CAN类型的差分双线总线读取的设备。

实施例克服了用于从例如CAN类型的差分双线总线读取的已知设备的全部或部分缺点。

实施例提供了一种设备，该设备包括：第一端子和第二端子，所述第一端子和所述第二端子被配置为分别连接到差分双线总线的第一导体和第二导体。第一电阻分压电桥和第二电阻分压电桥连接在参考节点和相应的第一节点和第二节点之间，第一节点和第二节点分别与第一端子和第二端子耦合。相同的第三电阻分压电桥和第四电阻分压电桥连接在电源节点和相应的第一节点和第二节点之间。一种读取电路包括：第一NMOS晶体管和第二NMOS晶体管，其栅极彼此连接并且其源极连接到第二电桥的中间节点；第三NMOS晶体管和第四NMOS晶体管，其栅极彼此连接并且其源极连接到第一电桥的对应的中间节点；第五PMOS晶体管和第六PMOS晶体管，其栅极彼此连接并且其源极连接到第四电桥的中间节点；以及第七PMOS晶体管和第八PMOS晶体管，其栅极彼此连接并且其源极连接到第三电桥的对应的中间节点。第二晶体管和第三晶体管具有其连接到第一电流源的漏极。第六晶体管和第七晶体管具有其连接到第二电流源的漏极。读取电路被配置为依据流过第一晶体管、第四晶体管、第五晶体管和第八晶体管的电流中确定总线的二进制状态。

根据实施例，参考节点被配置为接收参考电位，并且电源节点被配置为接收优选地相对于参考电位为正的电源电位。

根据实施例，第一电桥和第二电桥中的每一者包括连接在参考节点和电桥的中间节点之间的第一电阻元件和连接在电桥的中间节点和相应的第一节点和第二节点之间的第二电阻元件。第三电桥和第四电桥中的每一者包括连接在电源节点和电桥的中间节点之间的第三电阻元件和连接在电桥的中间节点和相应的第一节点和第二节点之间的第四电阻元件。

根据实施例，第一电阻元件的电阻值与第二电阻元件的电阻值的比例等于第三电阻元件的电阻值与第四电阻元件的电阻值的比例。

根据实施例，在第一电桥和第二电桥中的每一者中，第一电阻元件和第二电阻元件被配置为使得：第一电桥的中间节点上的AC电压对应于第一端子上的AC电压除以因子A，并且第二电桥的中间节点上的AC电压对应于第二端子上的AC电压除以因子A。在第三电桥和第四电桥中的每一者中，第三电阻元件和第四电阻元件被配置为使得：第三电桥的中间节点上的AC电压对应于第一端子上的AC电压除以所述因子A，并且第四电桥的中间节点上的AC电压对应于第二端子上的AC电压除以因子A。

根据实施例，在第一电桥和第二电桥中的每一者中，第一电阻元件的电阻值低于第二电阻元件的电阻值，并且在第三电桥和第四电桥中的每一者中，第三电阻元件的电阻值低于第四电阻元件的电阻值。

根据实施例，第五电阻元件将第一节点与第一端子耦合，并且与第五电阻元件相同的第六电阻元件将第二节点与第二端子耦合。

根据实施例，读取电路包括被配置为将第一偏置电位施加到第一晶体管和第二晶体管的栅极并且将第二偏置电位施加到第三晶体管和第四晶体管的栅极的第一偏置电路。第二电位与第一电位不同。第二偏置电路被配置为向第五晶体管和第六晶体管的栅极施加第三偏置电位并且向第七晶体管和第八晶体管的栅极施加第四偏置电位。第四电位不同于第三电位。

根据实施例，第一偏置电路包括第一电流源、连接在第二晶体管的漏极和栅极之间的第七电阻元件、具有与连接在第三晶体管的漏极和栅极之间的第七电阻元件相同电阻值的第八电阻元件以及连接到第三晶体管和第四晶体管的栅极的第三电流源。第二偏置电路包括第二电流源、连接在第六晶体管的漏极和栅极之间的第九电阻元件、具有与连接在第七晶体管的漏极和栅极之间的第九电阻元件相同电阻值的第十电阻元件以及与第七晶体管和第八晶体管的栅极连接的第四电流源。

根据实施例，读取电路包括第一电路，第一电路用于复制电流，被配置为在用于对读取电路的电流求和的节点处抽取通过第一晶体管的电流的镜像。第二电路用于复制电流，被配置为在用于对电流求和的节点处输送通过第四晶体管的电流的镜像。第三电路用于复制电流，被配置为在用于对电流求和的节点处输送通过第五晶体管的电流的镜像。第四电路用于复制电流，被配置为在用于对电流求和的节点处抽取通过第八晶体管的电流的镜像。

根据实施例，用于复制电流的第一电路包括带有PMOS晶体管的第一电流镜和带有NMOS晶体管的第二电流镜。第一电流镜将第一晶体管的漏极与第二电流镜耦合，并且第二电流镜将第一电流镜与用于求和的节点耦合。用于复制电流的第二电路包括带有PMOS晶体管的第三电流镜，第三电流镜将第四晶体管的漏极与用于求和的节点耦合。用于复制电流的第三电路包括带有NMOS晶体管的第四电流镜和带有PMOS晶体管的第五电流镜。第四电流镜将第五晶体管的漏极与第五电流镜耦合，并且第五电流镜将第四电流镜与用于求和的节点耦合。用于复制电流的第四电路包括带有NMOS晶体管的第六电流镜，第六电流镜将第八晶体管的漏极与用于求和的节点耦合。

根据实施例，读取电路包括跨阻放大器，跨阻放大器被配置为接收由流过第一晶体管、第四晶体管、第五晶体管和第八晶体管的电流确定的电流，并且依据接收到的电流输送表示总线差分电压的二进制电压。

根据实施例，读取电路包括跨阻放大器，跨阻放大器具有与用于求和的节点耦合优选地连接的输入端和被配置为依据在其输入端接收到的电流输送表示总线的差分电压的二进制电压的输出端。

根据实施例，跨阻放大器包括反相器和连接在反相器的输入端和反相器的输出端之间的电阻元件。

附图说明

以上特征和优点以及其他将在参考附图通过图示而非限制给出的特定实施例的其余公开内容中详细描述，其中：

图1示出了用于从差分双线总线读取的设备的示例；

图2以比图1中更详细的方式示出了图1的设备的电路的示例；

图3示出了差分双线总线读取设备的实施例的示例；以及

图4以比图3中更详细的方式示出了图3的设备的电路的实施例的示例。

具体实施方式

在各种附图中，类似的特征已由类似的参考符号指定。具体地，各种实施例间共有的结构和/或功能特征可以具有相同的参考符号，并且可以具有相同的结构、尺寸和材料特性。

为了清晰起见，已详细图示和描述仅仅对于理解所描述实施例有用的步骤和元件。

除非另外指示，否则当参考连接在一起的两个元件时，这表示在除了导体外没有任何中间元件的情况下的直接连接，并且当参考耦合在一起的两个元件时，这表示经由一个或更多个其他元件，这两个元件可以连接或者它们可以耦合。

在下面的描述中，当参考诸如术语“前”、“后”、“顶”、“底”、“左”、“右”等之类的将绝对位置定性的术语或诸如术语“上方”，“下方”、“上”、“下”等之类的相对位置或诸如术语“水平”、“垂直”等之类的将方向定性的术语时，它是指附图中的方位，除非另外指定。

除非另外指定，否则表述“约”、“大约”、“基本上”和“约为”表示正或负10％，优选地正或负5％。

在下面的描述中，表述“电阻元件”指定具有两个端子的元件，电阻元件在该两个端子之间表现为电阻器并因此表现出电阻值。电阻元件对应于例如其端子与电阻元件的端子对应的单个电阻器，或者例如对应于串联在电阻元件的端子之间的多个电阻器。

图1示出了用于从例如CAN类型的双线总线2读取的设备1的示例。

总线2包括两个导体或导线2H和2L。通过改变总线2的差分电压Vdiff来通过总线传输数字数据，电压Vdiff等于V(2H)-V(2L)，其中V(2H)是导体2H上的电位并且V(2L)是导体2L上的电位。

设备1包括旨在连接到总线2的导体2H的端子100H，端子100H在图1中被示出为连接到导体2H。设备1还包括旨在连接到总线2的导体2L的端子100L，端子100H在图1中被示出为连接到导体2H。

设备1包括两个相同的电阻分压电桥102和104。电桥102连接在参考节点106和耦合到端子100H的节点108之间。电桥104连接在节点106和耦合到端子100L的节点110之间。

参考节点106被配置为接收参考电位GND，例如，地。

例如，节点108通过电阻元件R4耦合到端子100H，并且节点110通过另一电阻元件R4耦合到端子100L，该两个元件R4具有相同的电阻值。例如，元件R4中的一者具有连接到节点108的一个端子和连接到端子100H的另一端子，并且元件R4中的另一者具有连接到节点110的一个端子和连接到端子100L的另一端子。

例如，元件R4具有设置导体2H、2L分别在端子100H、100L上所分别看到的阻抗的功能。

作为示例，当总线2是CAN类型时，元件R4中的每一者具有大约等于12千欧(kOhm)的电阻值。

在图1的示例中，节点108通过电阻元件R3耦合到电源节点112，节点110通过另一电阻元件R3耦合到节点112。两个元件R3具有相同的电阻值。

节点112被配置为接收电源电位VCC。优选地，电位VCC相对于电位GND为正。例如，参考电位GND的电位VCC具有基本上等于(优选地等于)5V的值。

优选地，元件R3的电阻值等于电桥102和104中的每一者的电阻值，使得节点108和110中的每一者上的电位等于VCC/2。

电桥102、104分别包括连接在节点106分别和电桥102、104各自的中间节点114、116之间的电阻元件R1。例如，在电桥102、104各自之中，电阻元件R1具有连接到节点106的端子和各自连接到节点114、116的另一端子。元件R1具有相同的电阻值。

此外，电桥102、104分别包括分别连接在节点114和节点118之间、节点116和110之间的电阻元件R2。例如，在电桥102中，电阻元件R2具有连接到节点114的一个端子和连接到节点108的另一端子，并且在电桥104中，电阻元件R2具有连接到节点116的一个端子和连接到节点110的另一端子。元件R2具有相同的电阻值。

在电桥102和104中的每一者中，元件R1和R2的电阻值被配置为使得电桥102的节点114、电桥104的节点116各自之上的AC电压分别对应于端子100H、100L上的AC电压除以因子A。换句话说，节点114、116各自之上的电压具有与端子100H、100L各自之上的电压的AC分量除以因子A对应的AC(交流)分量。因此，节点114、116各自之上的AC分量的振幅比端子100H、100L各自之上的AC分量的振幅小A倍。

作为示例，因子A大于或等于10，例如大于或等于20，优选地基本上等于20。

此外，在电桥102和104中的每一者中，元件R1的电阻值比电阻元件R2的电阻值小，例如至少小十倍。结果，节点114、116各自之上的DC(直流)电压(即节点114、116各自之上的电压的DC分量)与节点108、110各自之上的DC电压相比，更接近节点106上的电压。

例如，元件R1和R2的电阻值被选择成使得即使当总线2的共模电压在例如大约-40V至大约+40V的范围内变化时，节点114、116各自之上的电压的DC分量属于从大约-1V至大约+2V的电压值的范围。

设备1还包括读取电路LECT。电路LECT包括连接到电桥104的节点116的端子100LI和连接到电桥102的节点114的端子100HI。

尽管这在图1中未图示，并且如将在图2中图示的实现的示例中进一步详细描述的，电路LECT可以包括其栅极被连接在一起并且其源极连接到电桥104的节点116的两个NMOS晶体管200和202、其栅极被连接在一起并且其源极连接到电桥102的节点114的两个其他NMOS晶体管204和206、以及连接到晶体管202和204的漏极的电流源208，晶体管202和204的漏极彼此连接。

在该电路LECT中，基于流过晶体管200和206中的每一者的电流(例如，基于这两个电流之间的差值)，确定总线2的二进制状态(即，与总线2的电压Vdiff的电流值对应的二进制状态)。例如，为此目的，不同的偏置电压被施加到晶体管200和202的栅极以及晶体管204和206的栅极。

图2以比图1中更详细的方式示出了设备1的电路LECT的示例。

如先前关于图1指示的，电路LECT包括NMOS晶体管200、202、204和206以及电流源208，这些晶体管和该电流源彼此互连并且互连到如关于图1描述的电路LECT的端子100LI和100HI。

换句话说，晶体管200和202形成其中晶体管200和202被配置或安装有公共源极的第一差分对，晶体管204和206形成其中晶体管204和206配置或安装有公共源极的第二差分对。第一差分对和第二差分对是NMOS类型的并且例如是浮置的。

例如，电流源208连接在晶体管202和204的漏极和电源节点210之间。节点210被配置为接收例如相对于参考电位GND为正的电源电位VCC2。例如，电位VCC2低于电位VCC。例如，当电位VCC基本上等于(优选地等于)5V时，电位VCC2基本上等于(优选地等于)3.3V。

电位VCC2形成电路LECT的电源电位。

电路LECT包括偏置电路212，该偏置电路被配置为将第一偏置电位施加到晶体管200和202的栅极，并且将第二偏置电位施加到晶体管的栅极。

第一偏置电位与第二偏置电位是不同的，使得当两个端子100HI和100LI处于相同电位(总线2的零电压Vdiff)时，通过晶体管202的电流不同于通过晶体管204的电流，随即通过晶体管200的电流不同于通过晶体管206的电流。

优选地，第一偏置电位和第二偏置电位被进一步确定，使得当端子100HI上的电位大于端子100LI上的电位(总线的正电压Vdiff)时，通过晶体管202和204的电流之间的不等关系相对于端子100HI和100LI的电位相等的情况相反(reverse)。

作为示例，第一偏置电位和第二偏置电位被配置为使得当端子100HI和100LI上的电位相等时，通过晶体管202的电流大于通过晶体管204的电流，并且相反地，当端子100HI上的电位大于端子100LI上的电位时，通过晶体管202的电流低于通过晶体管204的电流。换句话说，当端子100HI和100LI的电位相等时，通过晶体管200的电流于是大于通过晶体管206的电流，并且相反地，当端子100HI上的电位大于端子100LI上的电位时，通过晶体管200的电流低于通过晶体管206的电流。

作为备选的示例，第一偏置电位和第二偏置电位被配置为使得当端子100HI和100LI上的电位相等时，通过晶体管202的电流于是低于通过晶体管204的电流，并且相反地，当端子100HI上的电位大于端子100LI上的电位时，通过晶体管202的电流大于通过晶体管204的电流。换句话说，当端子100HI和100LI的电位相等时，通过晶体管200的电流于是低于通过晶体管206的电流，并且相反地，当端子100HI上的电位大于端子100LI上的电位时，通过晶体管200的电流大于通过晶体管206的电流。

优选地，晶体管202和204具有相同的尺寸，并且另外，晶体管202和200之间的尺寸比例等于晶体管204和206之间的尺寸比例。

在图2的示例中，电路LECT被配置为使得第一偏置电位高于第二偏置电位。

在图2的示例中，偏置电路212包括电流源208、连接在晶体管202的漏极和栅极之间的电阻元件R6、连接在晶体管204的漏极和栅极之间的另一电阻元件R6、具有相同电阻值的两个元件R6以及连接到晶体管204和206的栅极的电流源214。

例如，元件R6中的一个元件R6具有连接到晶体管200和202的栅极的一个端子和连接到晶体管202和204的互连漏极的另一端子，元件R6中的另一元件R6具有连接到晶体管204和206的栅极的一个端子和连接到晶体管202和204的互连漏极的另一端子。

作为示例，电流源214连接在晶体管204和206的栅极和节点210之间。例如，电流源214具有连接到节点210的一个端子和连接到晶体管202和204的漏极的另一端子。

优选地，电流源214输送具有比由电流源208输送的电流I1低例如至少10倍或甚至至少20倍的值的电流I2。

作为示例，电流源208输送大约等于20μA的电流，并且电流源214输送大约等于0.9μA的电流。

电流源214由于其输送并流过连接在晶体管204的漏极和栅极之间的电阻元件的电流I2，使得能够在晶体管200和202的栅极上的电位与晶体管204和206的栅极上的电位之间产生差值。

在图2的示例中，为了确定总线2的二进制状态，电路LECT包括电流复制电路216和电流复制电路220，电流复制电路216被配置为从电路LECT的电流求和(summing)节点218抽取通过晶体管200的电流I3的镜像(image)I4，电流复制电路220被配置为在节点218处输送通过晶体管206的电流I5的镜像I6。

在本说明书中，被配置为基于第二电流来输送第一电流的电路被称为“电流镜电路”，第一电流于是被称为第二电流的“镜像”并且在倍增因子内等于第二电流。例如，电流I4是电流I2的镜像并由电路216输送。

优选地，当晶体管202和204具有相同尺寸并且晶体管202和200之间的尺寸比例等于晶体管204和206之间的尺寸比例时，电流I6的值与电流I5的值的比例等于电流I4的值与电流I3的值的比例。

如图2中所示，电路216包括例如带有PMOS晶体管的电流镜222和带有NMOS晶体管的第二电流镜228。电流镜222将晶体管200的漏极耦合到电流镜228。电流镜228将电流镜222耦合到节点218。

作为示例，电流镜222包括其漏极连接到其栅极和晶体管200的漏极并且其源极连接到节点210的PMOS晶体管224、以及其栅极连接到晶体管224的栅极、其源极连接到节点210并且其漏极对应于电流镜222的输出端的PMOS晶体管226。

仍然作为示例，电流镜228包括其漏极连接到其栅极和晶体管226的漏极并且其源极连接到节点106的NMOS晶体管230、以及其栅极连接到晶体管230的栅极、其源极连接到节点106并且其漏极对应于电流镜228的输出端的NMOS晶体管232，晶体管232的漏极于是输送作为电流I3的镜像的电流I4。

如图2中所示，电路220包括例如带有PMOS晶体管的电流镜234。电流镜234将晶体管206的漏极耦合到节点218。

作为示例，电流镜234包括其漏极连接到其栅极和晶体管206的漏极并且其源极连接到节点210的PMOS晶体管236、以及其栅极连接到晶体管236的栅极、其源极连接到节点210并且其漏极对应于电流镜234的输出端的PMOS晶体管238，晶体管238的漏极于是输送作为电流I5的镜像的电流I6。

因此，节点218上可用的电流表示电流I3与I4之间的差值，因此表示通过晶体管202的电流与通过晶体管204的电流之间的差值，从而表示总线2的电压值Vdiff。

作为示例，读取电路LECT包括跨阻放大器TIA。放大器TIA被配置为接收由通过晶体管202和204的电流确定的电流，并且基于接收到的该电流来输送表示总线2的电压Vdiff的二进制电压。

例如，放大器TIA具有连接到节点218的输入端和输送表示电压Vdiff的二进制电压的输出端。

例如，放大器TIA包括反相器INV和连接在反相器的输出端和输入端之间的电阻元件。

再次参照图1，当总线2的共模相对于其标称值(例如，等于2.5V)减小并且相对于针对确定电阻元件R1、R2和R3规格的给定示例的电位VCC2达到高负值(例如，-40V的值)时，节点114和116上的DC分量(其是总线2的共模电压的镜像)于是变得大约等于-1V。然后，经由节点114和116处电压的DC分量，电路216和220的MOS晶体管被正确地偏置，使得电路LECT对于共模电压相对于其标称值的这种减小是正常运作和稳健的。

然而，对于确定规格的该同一给定示例，当总线2的共模电压相对于其标称值增加并且相对于电位VCC2达到高正值(例如，+40V的值)时，节点114和116上的DC分量于是变得大约等于2V。电路216和220的MOS晶体管于是不再经由节点114和116处电压的DC分量被正确地偏置，电路LECT对共模电压相对于其标称值的这种增大也不再是正常运作和稳健的。

这里提供了类似于设备1的包括类似于读取电路(LECT)的读取电路(LECT')的设备3，读取电路(LECT')不仅对于总线2的共模电压例如降低至达到-40V的值保持正常运作，而且对于总线2的共模电压例如增加至达到+40V的值保持正常运作。

图3示出了用于从差分双线总线2读取的这样的设备3的实施例的示例。

设备3包括许多与设备1共同的元件，并且这里仅突出显示设备1与设备3之间的差异。因此，除非另有指示，否则针对图1的设备1指示或描述的一切都应用于图3的设备3。

与设备1相比，在设备3中，每个电阻元件R3被替换为分压电桥。

更具体地，连接在设备1中的节点108和112之间的元件R3被连接在设备3中的节点108和112之间的电阻分压电桥300替换，并且连接在设备1中的节点110和112之间的元件R3被连接在设备3中的节点110和112之间的电阻分压电桥302替换。两个电阻电桥300和302是相同的。

根据实施例，电桥300和302中的每一者的电阻值等于设备1的电阻元件R3的电阻值，或者换句话说，电桥300和302中的每一者的电阻值等于电桥102和104中的每一者的电阻值。因此，节点108和110中的每一者的电位等于VCC/2。

根据实施例，电桥300、302分别包括分别连接在节点112和电桥300、302各自的中间节点304、306之间的电阻元件R31。例如，在电桥300、302各自之中，电阻元件R31具有连接到节点112的一个端子和分别连接到节点304、306的另一端子。元件R31具有相同的电阻值。此外，电桥300、302分别包括分别连接在节点304和108、节点306和110之间的电阻元件R32。例如，在电桥300中，电阻元件R32具有连接到节点304的一个端子和连接到节点108的另一端子，并且在电桥302中，电阻元件R32具有连接到节点306的一个端子和连接到节点110的另一端子。元件R32具有相同的电阻值。

根据实施例，与针对电桥102和104的描述类似，在电桥300和302中的每一者中，元件R31和R32的电阻值被配置为使得电桥300的节点304、电桥302的节点306各自之上的AC电压对应于端子100H、100L各自之上的AC电压除以因子A。换句话说，节点304、306各自之上的电压具有与端子100H、100L各自之上的电压的AC分量除以因子A对应的AC分量。因此，节点304、306各自之上的AC分量的振幅比端子100H、100L各自之上的AC分量的振幅小A倍。

根据实施例，在电桥300和302中的每一者中，元件R31的电阻值比电阻元件R32的电阻值小，例如至少小十倍。因此，节点304、306各自之上的DC电压(即节点304、306各自之上的电压的DC分量)与节点108、110各自之上的DC电压相比，更接近节点112上的电压。

例如，元件R31和R32的电阻值被选择成使得即使当总线2的共模电压在例如从大约-40V至大约+40V的范围内变化时，节点304、306各自之上的电压的DC分量属于从大约+4V至大约+6V的电压值范围。

根据实施例，每个元件R1的电阻值与每个元件R2的电阻值的比例等于每个元件R31的电阻值与每个元件R32的电阻值的比例。

因此，根据实施例，比例R31val/(R31val+R32val)等于比例R1val/(R1val+R2val)，其中R31val是元件R31的电阻值，R32val是元件R32的电阻值，R1val是元件R1的电阻值，并且R2val是元件R2的电阻值。

与设备1相比，如以上指示的，在设备3中，电路LECT被电路LECT'替换。

类似于LECT，电路LECT'包括连接到电桥104的节点116的端子100LI和连接到电桥102的节点114的端子100HI。此外，与电路LECT相反，电路LECT'包括连接到电桥300的节点304的端子100HS和连接到电桥302的节点306的端子100LS。

尽管这在图3中没有图示，并且如将用图4中示出的实现的示例进一步详细描述的，电路LECT'包括其栅极被连接在一起并且其源极连接到电桥104的节点116并因此连接到电路LECT'的端子100LI的两个NMOS晶体管200和202、其栅极被连接在一起并且其源极连接到电桥102的节点114并因此连接到电路LECT'的端子100HI的两个其他NMOS晶体管204和206、连接到晶体管202和204的漏极的电流源208(晶体管204和206的漏极彼此连接)、其栅极被彼此连接并且其源极连接到电桥302的中间节点306并因此连接到电路LECT'的端子100LS的两个PMOS晶体管308和310、其栅极被彼此连接并且其源极连接到电桥300的对应的中间节点304并因此连接到电路LECT'的端子100HS的两个PMOS晶体管312和314以及连接到晶体管310和312的漏极的电流源316(晶体管310和312的漏极彼此连接)。

在该电路LECT'中，总线2的二进制状态不仅是基于流过晶体管200和206中的每一者的电流而且是基于流过晶体管310和312中的每一者的电流来确定的。

例如，为此目的，如在电路LECT中，施加到晶体管200和202的栅极的偏置电位不同于施加到晶体管204和206的栅极的偏置电位，并且另外，施加到晶体管308和310的栅极的偏置电位不同于施加到晶体管312和314的栅极的偏置电位。

优选地，当施加到晶体管200和202的栅极的偏置电位分别高于、低于施加到晶体管204和206的栅极的偏置电位时，施加到晶体管308和310的栅极的偏置电位分别高于、低于施加到晶体管312和314的栅极的偏置电位。

因此，当总线2的共模电压相对于其标称值减小，例如减小至范围低至-40V的值时，经由晶体管200、202、204和206确保保持电路LECT'的正确操作，并且当总线2的共模电压相对于其标称值增加，例如增加至范围高达+40V的值时，经由晶体管308、310、312和314确保保持电路LECT'的正确操作。

换句话说，当总线2的共模电压相对于其标称值减小，例如减小至范围低至-40V的值时，经由节点114和116的电压的DC分量确保保持电路LECT'的正确操作，并且当总线2的共模电压相对于其标称值增加例如增加至范围高达+40V的值时，经由节点304和306的电压的DC分量确保保持电路LECT'的正确操作。

图4以比图3中更详细的方式示出了设备3的电路LECT'的示例。

图4的电路LECT'包括许多与图2的电路LECT共同的元件，并且这里仅突出显示这些电路LECT和LECT'之间的差异。因此，除非另有指示，否则针对电路LECT指示或描述的所有内容应用于电路LECT'。

如先前关于图3指示的，电路LECT'包括NMOS晶体管200、202、204和206和电流源208以及PMOS晶体管308、310、312、314和电流源316，这些晶体管和电流源互连在一起并且互连到电路LECT'的端子100LI、100HI、100LS和100HS，如关于图3描述的。

换句话说，晶体管200和202形成其中晶体管200和202被配置或安装有公共源极的第一差分对，晶体管204和206形成其中晶体管204和206被配置或安装有公共源极的第二差分对，并且晶体管308和310形成其中晶体管310和308被配置或安装有公共源极的第三差分对，并且晶体管312和314形成其中晶体管312和314被配置或安装有公共源极的第四差分对。第一差分对和第二差分对是NMOS类型，第三差分对和第四差分对是PMOS类型。四个差分对例如是浮置的。

例如，电流源208连接在晶体管202和204的漏极与被配置为接收电源电位VCC2的电源节点210之间。

例如，电流源316连接在晶体管310和312的漏极和参考节点106之间。

电位VCC2形成电路LECT'的电源电位。

根据实施例，电路LECT'包括被配置为将不同的第一偏置电位和第二偏置电位施加到晶体管200和202的栅极以及晶体管204和206的栅极的偏置电路212。此外，电路LECT'包括偏置电路318。电路318被配置为将第三偏置电位施加到晶体管308和310的栅极，并且将第四偏置电位施加到晶体管312和314的栅极。

第三偏置电位与第四偏置电位是不同的，使得当两个端子100HS和100LS处于相同电位(总线2的零电压Vdiff)时，通过晶体管310的电流不同于通过晶体管312的电流，而通过晶体管308的电流不同于通过晶体管314的电流。

优选地，第三偏置电位和第四偏置电位被进一步确定，使得当端子100HS处的电位大于端子100LS处的电位(总线的正电压Vdiff)时，通过晶体管310和312的电流之间的不等关系相对于端子100HS和100LS的电位相等的情况相反。

作为示例，第三偏置电位和第四偏置电位被配置为使得当端子100HS和100LS的电位相等时，通过晶体管310的电流于是大于通过晶体管312的电流，并且相反地，当端子100HS上的电位大于端子100LS上的电位时，通过晶体管310的电流低于通过晶体管312的电流。换句话说，当端子100HS和100LS的电位相等时，通过晶体管308的大于流过晶体管314的电流，并且，相反地，当端子100HS上的电位大于端子100LS上的电位时，通过晶体管308的电流低于通过晶体管314的电流。

作为备选的示例，第三偏置电位和第四偏置电位被配置为使得当端子100HS和100LS上的电位相等时，通过晶体管310的电流于是低于通过晶体管312的电流，并且相反地，当端子100HS上的电位大于端子100LS上的电位时，通过晶体管310的电流大于通过晶体管312的电流。换句话说，当端子100HS和100LS的电位相等时，通过晶体管308的电流于是低于通过晶体管314的电流，并且相反地，当端子100HS上的电位大于端子100LS上的电位时，通过晶体管308的电流大于通过晶体管314的电流。

优选地，晶体管308和310具有相同的尺寸，并且另外，晶体管308和310之间的尺寸比例等于晶体管312和314之间的尺寸比例。

在图4的示例中，电路LECT'被配置为使得施加到晶体管200和202的栅极的第一偏置电位高于施加到晶体管204和206的栅极的第二偏置电位，并且进一步地，使得施加到晶体管308和310的栅极的第三偏置电位高于施加到晶体管312和314的栅极的第四电位。

根据实施例，电路212包括如关于图2描述的连接在一起的电流源208、两个电阻元件R6和电流源214，并且进一步地，电路318包括电流源316、连接在晶体管310的漏极和栅极之间的电阻元件R7、连接在晶体管312的漏极和栅极之间的另一电阻元件R7、具有相同电阻值的两个元件R7以及连接到晶体管312和314的栅极的电流源320。

例如，元件R7中的一者具有连接到晶体管308和310的栅极的一个端子和连接到晶体管310和312的互连漏极的另一端子，元件R7中的另一者具有连接到晶体管312和314的栅极的一个端子和连接到晶体管310和312的互连漏极的另一端子。

作为示例，电流源320连接在晶体管312和314的栅极和节点106之间。例如，电流源320具有连接到节点106的一个端子和连接到晶体管312和314的漏极的另一端子。

优选地，电流源320输送具有比由电流源316输送的电流I7低例如至少10倍或甚至至少20倍的值的电流I8。

作为示例，电流源316输送大约等于20μA的电流I7，并且电流源320输送大约等于0.9μA的电流I8。

例如，源316输送与由源208输送的电流I1相等的电流I7，并且源320输送与由电流源214输送的电流I2相等的电流I8。

电流源320由于其输送并流过连接在晶体管312的漏极和栅极之间的电阻元件R7的电流I8，使得能够在晶体管308和310的栅极上的电位与晶体管312和314的栅极上的电位之间产生差值。

根据实施例，为了确定总线2的二进制状态，电路LECT'包括电流复制电路216、电流复制电路220、电流复制电路322以及电流复制电路324，电流复制电路216、电流复制电路220和电流复制电路322被配置为向节点218提供通过晶体管308的电流I9的镜像I10，电流复制电路324被配置为从节点218抽取通过晶体管314的电流I11的镜像I12。

优选地，当晶体管310和312具有相同尺寸并且晶体管308与310之间的尺寸比例等于晶体管312与314之间的尺寸比例时，电流I10的值与电流I9的值的比例等于电流I12的值与电流I11的值的比例。

根据实施例，电路216包括电流镜222和328，电路220包括电流镜234，电路322包括带有NMOS晶体管的电流镜326和带有PMOS晶体管的电流镜328，并且电路324包括带有NMOS晶体管的电流镜330。

电流镜326将晶体管308的漏极耦合到电流镜328，电流镜328将电流镜326耦合到节点218。此外，电流镜330将晶体管314的漏极耦合到节点218。

作为示例，电流镜326包括其漏极连接到其栅极和晶体管308的漏极并且其源极连接到节点106的NMOS晶体管332、以及其栅极连接到晶体管332的栅极、其源极连接到节点106并且其漏极对应于电流镜326的输出端的NMOS晶体管334。电流镜328包括其漏极连接到其栅极和晶体管334的漏极并且其源极连接到节点210的PMOS晶体管336、以及其栅极连接到晶体管336的栅极、其源极连接到节点210并且其漏极对应于电流镜322的输出端的PMOS晶体管338，晶体管338的漏极于是输送作为电流I9的镜像的电流I10。

作为示例，电流镜330包括其漏极连接到其栅极和晶体管314的漏极并且其源极连接到节点106的NMOS晶体管340、以及其栅极连接到晶体管340的栅极、其源极连接到节点106并且其漏极对应于电流镜330的输出端的NMOS晶体管342，晶体管342的漏极于是输送作为电流I11的镜像的电流I12。

因此，节点218上可用的电流不仅表示电流I3和I4之间的差值，因而表示通过晶体管202的电流和通过晶体管204的电流之间的差值，而且还表示电流I9与I11之间的差值，因而表示通过晶体管310的电流与通过晶体管312的电流之间的差值。

结果，当总线2的共模电压增加到电路216和220、特别是它们相应电流镜222和234不再正常运作的值时，电路322和324保持正常运作，并且节点218上可用的总电流保持由电流I10与I12之间的差值确定，该差值由总线2的电压Vdiff的值表示。

相反，当总线2的共模电压下降到电路320和322、特别是它们相应的电流镜326和330不再正常运作的值时，电路216和220保持正常运作，并且节点218上可用的总电流保持由电流I4与I6之间的差值确定，该差值由总线2的电压Vdiff的值表示。

根据实施例，读取电路LECT'包括跨阻放大器TIA。放大器TIA被配置为接收由通过晶体管202、204、310和312的电流确定的电流，并且基于接收到的该电流来输送表示总线2的电压Vdiff的二进制电压。

根据实施例，放大器TIA具有连接到节点218的输入端和输送表示电压Vdiff的二进制电压的输出端。

根据实施例，放大器TIA包括反相器INV和连接在反相器的输出端和输入端之间的电阻元件。

以上结合图3和图4描述了实施例的示例。

特别地，给出了各种晶体管之间的尺寸比例的示例，但本申请不限于这些特定示例，并且本领域的技术人员将能够在保持针对设备3描述的操作的同时修改晶体管之间的这些尺寸比例。

此外，结合总线2的共模电压的负值和正值的具体示例给出了电位VCC和VCC2的值的具体示例，以说明设备3和形成它的电路的操作。这里，同样，本申请不限于这些具体示例，并且本领域的技术人员将能够将本描述应用于电位VCC和VCC2的值以及总线2的共模电压的变化的值范围的其他示例。

此外，本领域的技术人员将能够提供放大器TIA和/或偏置电路212和318和/或各种电流复制电路的其他实现，同时保持上文针对设备3描述的操作。例如，放大器TIA可以用运算放大器组件来实现，该运算放大器组件具有耦合到节点218的反相输入端和连接在反相输入端和运算放大器的输出端之间的电阻元件R，非反相输入端接收例如能够将节点218偏置到类似于先前描述的放大器TIA的反相器INV的电位VCC2/2的电压。

已描述各种实施例和变型。本领域的技术人员将理解，这些各种实施例的某些特征和变型可以被组合，并且本领域的技术人员将想到其他变型。

最后，基于以上给出的功能指示，所描述的实施例和变型型的实际实现方式在本领域的技术人员的能力内。特别地，本领域的技术人员将能够基于上文进行的功能描述来确定电阻元件R1、R2、R31、R32的电阻值的规格，并且能够确定电阻元件R5(如果存在的话)的电阻值的规格，以获得上述操作。当偏置电路212和318用电流源208、214、316和320来实现时，本领域的技术人员还将能够确定这些电流源的规格以获得所描述的操作。

Claims (19)

1.一种设备，包括：

第一端子和第二端子，所述第一端子和所述第二端子被配置为分别连接到差分双线总线的第一导体和第二导体；

第一电阻分压电桥和第二电阻分压电桥，所述第一电阻分压电桥和所述第二电阻分压电桥是相同的，分别连接在参考节点和第一节点之间、以及所述参考节点和第二节点之间，其中所述第一节点和所述第二节点分别与所述第一端子和第二端子耦合；

第三电阻分压电桥和第四电阻分压电桥，所述第三电阻分压电桥和所述第四电阻分压电桥是相同的，分别连接在电源节点和所述第一节点之间、以及所述电源节点和所述第二节点之间；以及

读取电路，所述读取电路包括：

第一NMOS晶体管和第二NMOS晶体管，所述第一NMOS晶体管的栅极和所述第二NMOS晶体管的栅极彼此连接并且所述第一NMOS晶体管的源极和所述第二NMOS晶体管的源极连接到所述第二电桥的中间节点；

第三NMOS晶体管和第四NMOS晶体管，所述第三NMOS晶体管的栅极和所述第四NMOS晶体管的栅极彼此连接并且所述第三NMOS晶体管的源极和所述第四NMOS晶体管的源极连接所述到第一电桥的对应的中间节点；

第五PMOS晶体管和第六PMOS晶体管，所述第五PMOS晶体管的栅极和所述第六PMOS晶体管的栅极彼此连接并且所述第五PMOS晶体管的源极和所述第六PMOS晶体管的源极连接到所述第四电桥的中间节点；

第七晶体管和第八晶体管，所述第七晶体管的栅极和所述第八晶体管的栅极彼此连接并且所述第七晶体管的源极和所述第八晶体管的源极连接到所述第三电桥的对应的中间节点；

其中所述第二晶体管和所述第三晶体管具有连接到第一电流源的漏极；

其中所述第六晶体管和所述第七晶体管具有连接到第二电流源的漏极；以及

其中所述读取电路被配置为从流过所述第一晶体管、所述第四晶体管、所述第五晶体管和所述第八晶体管的电流确定所述总线的二进制状态。

2.根据权利要求1所述的设备，其中：

所述参考节点被配置为接收参考电位；以及

所述电源节点被配置为接收电源电位。

3.根据权利要求2所述的设备，其中所述电源相对于所述参考电位优选地为正。

4.根据权利要求1所述的设备，其中：

所述第一电桥和所述第二电桥中的每一者包括：

第一电阻元件，所述第一电阻元件连接在所述参考节点和所述电桥的所述中间节点之间；以及

第二电阻元件，所述第二电阻元件分别连接在所述电桥的所述中间节点和所述第一节点之间、以及所述电桥的所述中间节点和所述第二节点之间；以及

所述第三电桥和所述第四电桥中的每一者包括：

第三电阻元件，所述第三电阻元件连接在所述电源节点和所述电桥的所述中间节点之间；以及

第四电阻元件，所述第四电阻元件分别连接在所述电桥的所述中间节点和所述第一节点之间、以及所述电桥的所述中间节点和所述第二节点之间。

5.根据权利要求4所述的设备，其中所述第一电阻元件的电阻值与所述第二电阻元件的电阻值的比例等于所述第三电阻元件的电阻值与所述第四电阻元件的电阻值的比例。

6.根据权利要求4所述的设备，其中：

在所述第一电桥和所述第二电桥中的每一者中，所述第一电阻元件和所述第二电阻元件被配置为使得：

所述第一电桥的所述中间节点上的AC电压对应于所述第一端子上的AC电压除以因子A，以及

所述第二电桥的所述中间节点上的AC电压对应于所述第二端子上的AC电压除以所述因子A；

在所述第三电桥和所述第四电桥中的每一者中，所述第三电阻元件和所述第四电阻元件被配置为使得：

所述第三电桥的所述中间节点上的AC电压对应于所述第一端子上的AC电压除以所述因子A，以及

所述第四电桥的所述中间节点上的AC电压对应于所述第二端子上的AC电压除以所述因子A。

7.根据权利要求4所述的设备，其中：

在所述第一电桥和所述第二电桥中的每一者中，所述第一电阻元件的电阻值低于所述第二电阻元件的电阻值；以及

在所述第三电桥和所述第四电桥中的每一者中，所述第三电阻元件的电阻值低于所述第四电阻元件的电阻值。

8.根据权利要求1所述的设备，其中：

第五电阻元件，所述第五电阻元件将所述第一节点与所述第一端子耦合；以及

第六电阻元件，所述第六电阻元件将所述第二节点与所述第二端子耦合，所述第六电阻元件与所述第五电阻元件相同。

9.根据权利要求1所述的设备，其中所述读取电路包括：

第一偏置电路，所述第一偏置电路被配置为：

将第一偏置电位施加到所述第一晶体管的栅极和所述第二晶体管的栅极，以及

将第二偏置电位施加到所述第三晶体管的栅极和所述第四晶体管的栅极，其中所述第二电位不同于所述第一电位；以及

第二偏置电路，所述第二偏置电路被配置为：

将第三偏置电位施加到所述第五晶体管的栅极和所述第六晶体管的栅极，以及

将第四偏置电位施加到所述第七晶体管的栅极和所述第八晶体管的栅极，其中所述第四电位不同于所述第三电位。

10.根据权利要求9所述的设备，其中：

所述第一偏置电路包括：

所述第一电流源，

第七电阻元件，所述第七电阻元件连接在所述第二晶体管的漏极和栅极之间，

第八电阻元件，所述第八电阻元件具有与所述第七电阻元件相同的电阻值，所述第八电阻元件连接在所述第三晶体管的漏极和栅极之间，以及

第三电流源，所述第三电流源连接到所述第三晶体管的栅极和所述第四晶体管的栅极；以及

所述第二偏置电路包括：

第二电流源，

第九电阻元件，所述第九电阻元件连接在所述第六晶体管的漏极和栅极之间，

第十电阻元件，所述第十电阻元件具有与所述第九电阻元件相同的电阻值，所述第十电阻元件连接在所述第七晶体管的漏极和栅极之间，以及

第四电流源，所述第四电流源连接到所述第七晶体管的栅极和所述第八晶体管的栅极。

11.根据权利要求1所述的设备，其中所述读取电路包括：

第一电路，所述第一电路用于复制电流，被配置为在用于对所述读取电路的电流求和的节点处抽取通过所述第一晶体管的电流的镜像；

第二电路，所述第二电路用于复制电流，被配置为在用于对所述电流求和的所述节点处输送通过所述第四晶体管的电流的镜像；

第三电路，所述第三电路用于复制电流，被配置为在用于对所述电流求和的所述节点处输送通过所述第五晶体管的电流的镜像；以及

第四电路，所述第四电路用于复制电流，被配置为在用于对所述电流求和的所述节点处抽取通过所述第八晶体管的电流的镜像。

12.根据权利要求11所述的设备，其中：

用于复制电流的所述第一电路包括：

带有PMOS晶体管的第一电流镜，以及

带有NMOS晶体管的第二电流镜，

其中所述第一电流镜将所述第一晶体管的漏极与所述第二电流镜耦合，并且所述第二电流镜将所述第一电流镜与用于求和的所述节点耦合；

用于复制电流的所述第二电路包括带有PMOS晶体管的第三电流镜，所述第三电流镜将所述第四晶体管的漏极与用于求和的所述节点耦合；用于复制电流的所述第三电路包括：

带有NMOS晶体管的第四电流镜，以及

带有PMOS晶体管的第五电流镜，

其中所述第四电流镜将所述第五晶体管的漏极与所述第五电流镜耦合，并且所述第五电流镜将所述第四电流镜与用于求和的所述节点耦合；以及

用于复制电流的所述第四电路包括带有NMOS晶体管的第六电流镜，所述第六电流镜将所述第八晶体管的漏极与用于求和的所述节点耦合。

13.根据权利要求1所述的设备，其中所述读取电路包括跨阻放大器，所述跨阻放大器被配置为：

接收由流过所述第一晶体管、所述第四晶体管、所述第五晶体管和所述第八晶体管的电流确定的电流，以及

依据接收到的所述电流输送二进制电压，所述二进制电压表示所述总线的差分电压。

14.根据权利要求12所述的设备，其中所述读取电路包括跨阻放大器，所述跨阻放大器具有输入端和输出端，所述输入端与用于求和的所述节点耦合，所述输出端被配置为依据在所述跨阻放大器的所述输入端接收到的电流输送二进制电压，所述二进制电压表示所述总线的差分电压。

15.根据权利要求13所述的设备，其中所述跨阻放大器包括：

反相器，以及

电阻元件，所述电阻元件连接在所述反相器的输入端和所述反相器的输出端之间。

16.一种用于差分双线总线设备的读取电路，所述读取电路包括：

NMOS晶体管的第一差分对，所述NMOS晶体管的第一差分对的源极连接到第一电阻分压电桥的第一中间节点；

NMOS晶体管的第二差分对，所述NMOS晶体管的第二差分对的源极连接到第二电阻分压电桥的第二中间节点；

PMOS晶体管的第三差分对，所述PMOS晶体管的第三差分对的源极连接到第三电阻分压电桥的第三中间节点；

PMOS晶体管的第四差分对，所述PMOS晶体管的第四差分对的源极连接到第四电阻分压电桥的第四中间节点；

第一电流源，所述第一电流源连接到所述第一差分对中的一个晶体管的漏极和所述第二差分对中的一个晶体管的漏极；

第二电流源，所述第二电流源连接到所述第三差分对中的一个晶体管的漏极和所述第四差分对中的一个晶体管的漏极；

第一偏置电路，所述第一偏置电路被配置为将不同的偏置电位施加到所述第一差分对的栅极和所述第二差分对的栅极；

第二偏置电路，所述第二偏置电路被配置为将不同的偏置电位施加到所述第三差分对的栅极和所述第四差分对的栅极；以及

电流求和节点，其中所述读取电路被配置为基于通过所述四个差分对中的每一者中的一个晶体管流向所述电流求和节点的电流来确定所述总线的二进制状态。

17.根据权利要求16所述的读取电路，还包括：

第一电流复制电路，所述第一电流复制电路被配置为在所述电流求和节点处抽取通过所述第一差分对的第一晶体管的电流的镜像；

第二电流复制电路，所述第二电流复制电路被配置为在所述电流求和节点处输送通过所述第二差分对的第二晶体管的电流的镜像；

第三电流复制电路，所述第三电流复制电路被配置为在所述电流求和节点处输送通过所述第三差分对的第一晶体管的电流的镜像；以及

第四电流复制电路，所述第四电流复制电路被配置为在所述电流求和节点处抽取通过所述第四差分对的第二晶体管的电流的镜像。

18.根据权利要求17所述的读取电路，还包括跨阻放大器，所述跨阻放大器具有输入端和输出端，所述输入端耦合到所述电流求和节点，所述输出端被配置为输送二进制电压，所述二进制电压表示所述总线的差分电压，其中所述跨阻放大器包括反相器和电阻元件，所述电阻元件连接在所述反相器的输入端和所述反相器的输出端之间。

19.一种用于依据差分双线总线读取的设备，包括：

第一端子和第二端子，所述第一端子和所述第二端子被配置为分别连接到所述差分双线总线的第一导体和第二导体；

第一电阻分压电桥，所述第一电阻分压电桥连接在参考节点和第一节点之间，其中所述第一节点耦合到所述第一端子；

第二电阻分压电桥，所述第二电阻分压电桥连接在所述参考节点和第二节点之间，其中所述第二节点耦合到所述第二端子；

第三电阻分压电桥，所述第三电阻分压电桥连接在电源节点和所述第一节点之间；

第四电阻分压电桥，所述第四电阻分压电桥连接在所述电源节点和所述第二节点之间；以及

读取电路，所述读取电路包括：

NMOS晶体管的第一差分对，所述NMOS晶体管的第一差分对的源极连接到所述第二电阻分压电桥的中间节点；

NMOS晶体管的第二差分对，所述NMOS晶体管的第二差分对的源极连接到所述第一电阻分压电桥的中间节点；

PMOS晶体管的第三差分对，所述PMOS晶体管的第三差分对的源极连接到所述第四电阻分压电桥的中间节点；

PMOS晶体管的第四差分对，所述PMOS晶体管的第四差分对的源极连接到所述第三电阻分压电桥的中间节点；

第一偏置电路，所述第一偏置电路被配置为将不同的偏置电位施加到所述第一差分对的栅极和所述第二差分对的栅极；以及

第二偏置电路，所述第二偏置电路被配置为将不同的偏置电位施加到所述第三差分对的栅极和所述第四差分对的栅极；

其中所述读取电路被配置为基于流过所述第一差分对、所述第二差分对、所述第三差分对和所述第四差分对的电流来确定所述总线的二进制状态。