CN119153417A - 封装结构及其制造方法 - Google Patents

Abstract

本公开提供一种封装结构及其制造方法，所述封装结构包括：介电基板，具有在第一方向上相对的第一侧和第二侧，且具有沟槽，沟槽从第一侧延伸至介电基板中，其中介电基板包括无机介电材料；芯片模块，包括第一芯片和第二芯片，且第二芯片设置于介电基板的沟槽中；基板通孔，嵌置于介电基板中，且在第一方向上贯穿介电基板；第一重布线结构，设置于介电基板的第一侧上，且与第二芯片和基板通孔电连接，其中第一芯片设置于第一重布线结构的远离介电基板的一侧，并通过第一重布线结构与第二芯片和基板通孔电连接，且第一芯片和第二芯片在第一方向上至少部分交叠；以及第一导电端子，设置于介电基板的远离第一重布线结构的一侧，且与基板通孔电连接。

Description

封装结构及其制造方法

技术领域

本公开的实施例涉及半导体封装技术领域，且特别是涉及一种封装结构及其制造方法。

背景技术

在半导体封装技术中，可对芯片模块进行封装，以实现对芯片模块的保护、物理和/或电气连接、散热等。芯片模块中的多个芯片可通过封装技术集成在一起；例如，可将系统芯片和存储器芯片集成在一起，并可实现高性能计算。在封装结构中，如何优化多个芯片的排布以及芯片间的互联是本领域的重要研究课题。

发明内容

根据本公开的至少一个实施例提供一种封装结构，包括：介电基板，具有在垂直于所述介电基板的主表面的第一方向上相对的第一侧和第二侧，且具有沟槽，所述沟槽从所述第一侧延伸至所述介电基板中，其中所述介电基板包括无机介电材料；芯片模块，包括第一芯片和第二芯片，且所述第二芯片设置于所述介电基板的所述沟槽中；基板通孔，嵌置于所述介电基板中，且在所述第一方向上贯穿所述介电基板；第一重布线结构，设置于所述介电基板的所述第一侧上，且与所述第二芯片和所述基板通孔电连接，其中所述第一芯片设置于所述第一重布线结构的远离所述介电基板的一侧，并通过所述第一重布线结构与所述第二芯片和所述基板通孔电连接，且所述第一芯片和所述第二芯片在所述第一方向上至少部分交叠；以及第一导电端子，设置于所述介电基板的远离所述第一重布线结构的一侧，且与所述基板通孔电连接。

根据本公开至少一个实施例提供的封装结构中，所述第二芯片在垂直于所述第一方向的参考平面上的正投影位于所述第一重布线结构在所述参考平面上的正投影内。

根据本公开至少一个实施例提供的封装结构中，所述第一芯片包括逻辑芯片，所述第二芯片包括存储器芯片。

根据本公开至少一个实施例提供的封装结构中，所述第二芯片具有与所述第一重布线结构连接的导电焊盘，且所述导电焊盘的靠近所述第一重布线结构一侧的表面与所述介电基板的所述第一侧的表面在平行于所述第一重布线结构的主表面的第二方向上齐平。

根据本公开至少一个实施例提供的封装结构中，所述第二芯片通过芯片贴附膜贴附至所述介电基板的所述沟槽的底部。

根据本公开至少一个实施例提供的封装结构中，在所述第二芯片与所述介电基板的界定所述沟槽的侧表面之间具有间隙；以及所述封装结构还包括填充层，所述填充层设置于所述沟槽中，并填充所述第二芯片与所述介电基板之间的所述间隙。

根据本公开至少一个实施例提供的封装结构中，所述填充层的靠近所述第一重布线结构一侧的表面与所述第二芯片的靠近所述第一重布线结构一侧的表面以及所述介电基板的所述第一侧的表面在平行于所述第一重布线结构的主表面的第二方向上齐平。

根据本公开至少一个实施例提供的封装结构中，所述第二芯片在所述第一方向上的厚度小于所述介电基板的所述沟槽在所述第一方向上的深度，且所述沟槽的所述深度小于所述介电基板在所述第一方向上的厚度。

根据本公开至少一个实施例提供的封装结构中，所述第一芯片在所述第一方向上的厚度小于所述第二芯片在所述第一方向上的厚度。

根据本公开至少一个实施例提供的封装结构中，所述第一重布线结构包括：通孔结构，在所述第一方向上位于所述第一芯片和所述第二芯片之间，且电连接所述第一芯片和所述第二芯片。

根据本公开至少一个实施例提供的封装结构中，所述通孔结构在所述第一重布线结构的主表面上的正投影位于所述第一芯片在所述第一重布线结构的所述主表面上的正投影内，且位于所述第二芯片在所述第一重布线结构的所述主表面上的正投影内。

根据本公开至少一个实施例提供的封装结构中，所述第一重布线结构包括：导电结构，将所述第一芯片与所述基板通孔中的第一子通孔电连接。

根据本公开至少一个实施例提供的封装结构中，所述第一重布线结构包括：导电线，将所述第二芯片的导电焊盘电连接到所述基板通孔中的第二子通孔，以使所述第二芯片通过所述导电线和所述第二子通孔电连接到所述第一导电端子。

根据本公开至少一个实施例提供的封装结构中，所述导电线的部分沿所述介电基板的所述第一侧的表面延伸，并与所述导电焊盘和所述第二子通孔接触。

根据本公开至少一个实施例提供的封装结构中，还包括：第二重布线结构，设置于所述介电基板的所述第二侧，且通过所述基板通孔和所述第一重布线结构与所述第一芯片和所述第二芯片电连接，其中所述第一导电端子设置于所述第二重布线结构的远离所述介电基板的一侧，且与所述第二重布线结构电连接。

根据本公开至少一个实施例提供的封装结构中，还包括：封装基板，设置于所述第一导电端子的远离所述介电基板的一侧，且与所述第一导电端子电连接。

根据本公开至少一个实施例提供的封装结构中，所述介电基板具有以下特征中的至少一者：所述介电基板的杨氏模量大于所述第一重布线结构中介电材料的杨氏模量；所述介电基板的热膨胀系数小于所述第一重布线结构中介电材料的热膨胀系数。

根据本公开至少一个实施例提供的封装结构中，所述介电基板在所述第一方向上的厚度大于所述第一重布线结构中的所述介电材料在所述第一方向上的厚度。

根据本公开至少一个实施例提供的封装结构中，所述介电基板包括玻璃基板。

本公开至少一个实施例提供一种封装结构的制造方法，包括：提供初始介电基板，所述初始介电基板具有在第一方向上相对的第一侧和第二侧；自所述第一侧对所述初始介电基板进行刻蚀工艺，以形成具有沟槽的介电基板，所述沟槽自所述第一侧延伸至所述介电基板中；进行金属化工艺，以形成嵌置于所述介电基板中的基板通孔，且所述基板通孔在所述第一方向上贯穿所述介电基板；将第二芯片设置于所述介电基板的所述沟槽中；在所述介电基板的所述第一侧上形成第一重布线结构，以与所述第二芯片和所述基板通孔电连接；在所述第一重布线结构的远离所述介电基板的一侧设置第一芯片，且所述第一芯片通过所述第一重布线结构与所述第二芯片和所述基板通孔电连接；以及在所述介电基板的远离所述第一芯片的一侧形成第一导电端子，且所述第一导电端子与所述基板通孔电连接。

根据本公开至少一个实施例提供的封装结构的制造方法中，在形成所述第一重布线结构之前，还包括：形成填充层，所述填充层填入所述介电基板的所述沟槽中，以至少填充所述第二芯片与所述介电基板之间的间隙；以及进行平坦化工艺，以使得所述填充层的远离所述介电基板的所述第二侧的表面、所述第二芯片的导电焊盘的远离所述介电基板的所述第二侧的表面以及所述介电基板的所述第一侧的表面在垂直于所述第一方向的第二方向上彼此齐平。

根据本公开至少一个实施例提供的封装结构的制造方法中，在形成所述第一导电端子之前，还包括：在所述介电基板的所述第二侧形成第二重布线结构，且所述第二重布线结构与所述基板通孔电连接；其中所述第一导电端子形成在所述第二重布线结构的远离所述第一芯片的一侧。

根据本公开实施例提供的封装结构及其制造方法，可有利于缩短芯片模块中多个芯片之间的互联距离，且有利于减小芯片模块在平行于芯片主表面的方向上的尺寸，从而可降低封装翘曲。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1示出一种封装件的示意性截面图。

图2和图3示出根据本公开一些实施例的封装结构的示意性截面图。

图4至图10示出根据本公开一些实施例的封装结构的制造方法中各个步骤的结构的示意性截面图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

基板上晶片上芯片(Chip on Wafer on Substrate，CoWoS)封装是一种先进的2.5D半导体封装技术，可实现多个芯片的高密度线路连接，并实现数据的高速率传输。一般来说，CoWoS封装包括多个芯片、转接板(interposer)和封装基板。转接板位于多个芯片和封装基板之间，提供多个芯片之间的互联，并将多个芯片电连接至封装基板。基于转接板的类型，可将CoWoS封装分成以下三种类型：使用硅基板作为转接板的CoWoS-S封装、使用包括重布线结构的有机转接板的CoWoS-R封装、使用包括桥接芯片和重布线结构的组合作为转接板的CoWoS-L封装。

在CoWoS-R和CoWoS-L封装中，转接板包括有机介电层和重布线层，重布线层嵌置于有机介电层中，且用于实现多个芯片之间以及多个芯片和封装基板之间的电连接。由于该转接板具有有机介电层，因此也将这种转接板(即，包括有机介电层和重布线层)称为有机转接板。

图1示出一种封装件的示意性截面图。

参考图1，封装件50为CoWoS封装，且包括多个芯片10、转接板20和基板30。多个芯片10均设置于转接板20的一侧，且电连接至转接板20。例如，多个芯片10可包括系统芯片(system on chip，SoC)和高带宽存储器芯片(high bandwidthmemory；HBM)等。转接板20可为上述硅基转接板和有机转接板中的任一种。基板30设置于转接板20的远离多个芯片10的一侧，且通过转接板20与多个芯片10电连接。

在封装件50中，多个芯片10并排设置于转接板20的同一侧，使得芯片模组在水平方向上的尺寸较大，如此可能会导致封装件发生较大翘曲，例如在将包括芯片和转接板的结构焊接至封装基板上的过程中可能因封装翘曲而影响转接板和封装基板之间的连接，例如可能出现虚焊、连锡等问题。此外，多个芯片10需通过转接板中的导电走线进行互联，互联距离可能较长。另一方面，多个芯片10通常设置成具有相同的高度，一般来说，HBM芯片厚度较大，SoC芯片受限于HBM的厚度可能无法进一步减薄，且需设置成具有与HBM芯片相同的厚度，但这可能会影响SoC芯片的散热。另一方面，当转接板20采用硅基转接板时，硅基转接板通过晶圆级工艺形成，制造成本较高。

针对上述技术问题，本公开实施例提供一种封装结构及其制造方法，所述封装结构包括：介电基板，具有在垂直于所述介电基板的主表面的第一方向上相对的第一侧和第二侧，且具有沟槽，所述沟槽从所述第一侧延伸至所述介电基板中，其中所述介电基板包括无机介电材料；芯片模块，包括第一芯片和第二芯片，且所述第二芯片设置于所述介电基板的所述沟槽中；基板通孔，嵌置于所述介电基板中，且在所述第一方向上贯穿所述介电基板；第一重布线结构，设置于所述介电基板的所述第一侧上，且与所述第二芯片和所述基板通孔电连接，其中所述第一芯片设置于所述第一重布线结构的远离所述介电基板的一侧，并通过所述第一重布线结构与所述第二芯片和所述基板通孔电连接，且所述第一芯片和所述第二芯片在所述第一方向上至少部分交叠；以及第一导电端子，设置于所述介电基板的远离所述第一重布线结构的一侧，且与所述基板通孔电连接。

在本公开实施例的封装结构及其制造方法中，通过将芯片模块的第一芯片设置于介电基板的沟槽中，第二芯片设置于第一重布线结构上，即，第一芯片和第二芯片设置于第一重布线结构的相对两侧，可在一定程度上有利于缩短第一芯片和第二芯片之间的互联长度。而且，通过将芯片模块的部分芯片设置于介电基板的沟槽中，可减小芯片模块在平行于介电基板主表面的方向上的尺寸，从而可有利于减小封装翘曲。同时，介电基板采用无机介电材料也可有利于减小封装翘曲。此外，由于第一芯片和第二芯片设置在第一重布线结构的相对侧，即处于不同的水平面，因此第一芯片和第二芯片的厚度设置可彼此不受影响，从而可使得第一芯片具有合适的厚度，以利于其散热。

图2示出根据本公开一些实施例的封装结构的示意性截面图。

参考图2，在一些实施例中，封装结构500包括介电基板100、第一重布线结构110、芯片模块200和第一导电端子130。介电基板100具有在第一方向D1上相对的第一侧S1和第二侧S2，且具有一或多个沟槽100r，所述沟槽100r从介电基板100的第一侧S1延伸至介电基板100中。介电基板100可包括无机介电材料；例如，在一些示例中，介电基板100可为玻璃基板。第一重布线结构110设置于介电基板100的第一侧S1上，并与芯片模块200电连接。

例如，芯片模块200包括多个芯片，且所述多个芯片中的至少一者设置于介电基板100的沟槽100r中，所述多个芯片中的其他芯片设置于第一重布线结构110的远离介电基板100的一侧，并可与位于所述沟槽中的芯片在第一方向D1上交叠。芯片模块200中的多个芯片可通过第一重布线结构110彼此连接。

例如，芯片模块200可包括一或多个第一芯片201以及一或多个第二芯片202。一或多个第二芯片202可设置于介电基板100的沟槽100r中。例如，第二芯片202可与沟槽100r一一对应设置。在介电基板100中可嵌置有基板通孔101。基板通孔101在第一方向D1上贯穿介电基板100，即从介电基板100的第一侧S1延伸至第二侧S2。例如，多个基板通孔101和第二芯片202在平行于介电基板主表面的方向(例如，包括第二方向D2的水平方向)上并排间隔设置在介电基板100中。在本文中，第一方向D1和第二方向D2彼此相交，例如彼此大致垂直；第一方向D1可为大致垂直于介电基板主表面、各芯片主表面、各重布线结构主表面或封装基板主表面的方向，且第二方向D2可为大致平行于介电基板主表面、各芯片主表面、各重布线结构主表面或封装基板主表面的方向。

第一重布线结构110与第二芯片202和多个基板通孔101电连接。第一芯片201设置于第一重布线结构110的远离介电基板100的一侧，且通过第一重布线结构110与第二芯片202和基板通孔101电连接。例如，第一芯片201可通过多个导电连接件203与第一重布线结构110电连接。第一导电端子130设置于介电基板100的远离第一重布线结构110的一侧，且与多个基板通孔101电连接，进而通过多个基板通孔101和第一重布线结构110与芯片模块200电连接。

在一些实施例中，所述第二芯片在垂直于所述第一方向的参考平面上的正投影位于所述第一重布线结构在所述参考平面上的正投影内。在一些实施例中，所述第二芯片在所述第一重布线结构的主表面上的正投影与所述第一芯片在所述第一重布线结构的主表面上的正投影至少部分交叠。

例如，第一重布线结构110在介电基板100的第一侧S1上沿平行于介电基板主表面的方向(例如，包括第二方向D2的水平方向)连续延伸，且覆盖(例如，完全覆盖)介电基板100和第二芯片202。第二芯片202在第一方向D1上与第一重布线结构110交叠。在一些实施例中，第二芯片202与第一芯片201在第一方向D1上至少部分交叠。在一些示例中，如图2所示，多个第二芯片202可与同一第一芯片201在第一方向D1上交叠。在本文中，多个构件在某一方向上交叠表示所述多个构件在垂直于所述方向的参考平面上的正投影彼此交叠。

也就是说，第二芯片202在垂直于第一方向D1的参考平面(例如，第一重布线结构的主表面所在的平面或平行于该主表面的平面)上的正投影与第一重布线结构110在所述参考平面上的正投影交叠。例如，第二芯片202的所述正投影位于第一重布线结构110的所述正投影内。第二芯片202在垂直于第一方向D1的参考平面(例如，第一重布线结构的主表面)上的正投影与第一芯片201在所述参考平面上的正投影至少部分交叠，例如可部分交叠或完全交叠。例如，在一些示例中，一或多个第二芯片202在第一重布线结构的主表面上的正投影可位于对应一个第一芯片201在第一重布线结构的主表面上的正投影内。

在一些实施例中，在介电基板100中可设置有一或多个第二芯片202；在第一重布线结构110上可设置有一或多个第一芯片201。在一些实施例中，每个第二芯片202可均与相应的一或多个第一芯片201在第一方向D1上交叠；第一芯片201可与相应的一或多个第二芯片202在第一方向D1上交叠。

在一些实施例中，芯片模块中的第一芯片和第二芯片均为具有实际电学功能的芯片，而不包括仅仅为了电连接(例如，芯片间互连)而不具有其他功能的桥接(bridge)芯片。此处，第一芯片和第二芯片中各芯片的实际电学功能例如可包括数据处理/控制、逻辑运算、通信等用于实现芯片模块整体功能的相应功能。例如，第一芯片和第二芯片中可均包括有源装置和/或无源装置，以实现相应的电学功能。例如，第一芯片可包括逻辑芯片；第二芯片可包括存储器芯片。应理解，上文所述第一芯片和第二芯片不包括桥接芯片是指第一芯片和第二芯片均不是桥接芯片，而并不排除芯片模块中还包括桥接芯片的情况。例如，在一些示例中，芯片模块除包括第一芯片和第二芯片外，可还包括桥接芯片(未示出)。例如，桥接芯片也可设置于介电基板的对应沟槽中，并可用于多个芯片(例如，多个第一芯片)之间的互联。在一些示例中，芯片模块可不包括桥接芯片。

在一些实施例中，所述第二芯片具有与所述第一重布线结构连接的导电焊盘，且所述导电焊盘的靠近所述第一重布线结构一侧的表面与所述介电基板的所述第一侧的表面在平行于所述第一重布线结构的主表面的第二方向上齐平。

在一些实施例中，所述第二芯片通过芯片贴附膜贴附至所述介电基板的所述沟槽的底部。

在一些实施例中，在所述第二芯片与所述介电基板的界定所述沟槽的侧表面之间具有间隙，且所述封装结构还包括填充层，所述填充层设置于所述沟槽中，并填充所述第二芯片与所述介电基板之间的所述间隙。

在一些实施例中，所述填充层的靠近所述第一重布线结构一侧的表面与所述第二芯片的靠近所述第一重布线结构一侧的表面以及所述介电基板的所述第一侧的表面在平行于所述第一重布线结构的主表面的第二方向上齐平。

继续参考图2，在一些实施例中，第二芯片202整体均置于介电基板100的沟槽100r中，即，第二芯片202的最顶表面不高于(即，不凸出于)介电基板100的第一侧S1的表面(即，图中所示的顶表面)。例如，第二芯片202的所述最顶表面可在平行于第一重布线结构主表面的方向(例如，第二方向D2)上与介电基板100的第一侧S1的表面大致齐平。

例如，第二芯片202具有导电焊盘202p，导电焊盘202p与第一重布线结构110电连接，且导电焊盘202p的靠近第一重布线结构一侧的表面(即，第二芯片202的最顶表面)可与介电基板100的第一侧S1的表面在第二方向D2上大致齐平。在一些实施例中，将第二芯片202整体设置在沟槽100r中，且使得导电焊盘202p具有与介电基板100齐平的表面，可便于第一重布线结构110的形成和线路排布。

在一些实施例中，第二芯片202可通过芯片贴附膜(die attach film)102贴附至介电基板100的沟槽102的底部。沟槽102的尺寸可略大于第二芯片202的尺寸，使得第二芯片202可完全置于沟槽102中，且便于第二芯片202的安装。例如，在第二芯片202与介电基板100的界定沟槽100r的侧表面之间具有间隙。在沟槽100r中可还设置有填充层103，以填充第二芯片202与介电基板100之间的间隙。填充层103可覆盖第二芯片202的侧壁。在一些示例中，填充层103的部分可还设置于第二芯片202的顶表面上，且在平行于介电基板主表面的方向上环绕导电焊盘202p，以覆盖并接触导电焊盘202p的侧壁，但本公开并不以此为限。在另一些示例中，第二芯片202的顶部可还设置有钝化层，所述钝化层在平行于介电基板主表面的方向上环绕保护导电焊盘202p；在此些示例中，填充层103可均设置于第二芯片202的侧壁和介电基板之间，且填充层103的部分位于所述钝化层与介电基板之间。

在一些实施例中，填充层103的靠近第一重布线结构110一侧的表面、第二芯片200的导电焊盘202p的靠近第一重布线结构110一侧的表面、介电基板100的第一侧S1的表面以及多个基板通孔101的靠近第一重布线结构110一侧的表面可在平行于第一重布线结构主表面的方向(例如，第二方向D2)上大致齐平。因此，导电焊盘202p和多个基板通孔101的靠近第一重布线结构一侧的表面被介电基板100和填充层103暴露出来，以利于该些导电构件与第一重布线结构中相应导电构件的电连接。

在一些实施例中，所述第二芯片在所述第一方向上的厚度小于所述介电基板的所述沟槽在所述第一方向上的深度，且所述沟槽的所述深度小于所述介电基板在所述第一方向上的厚度。在一些实施例中，所述第一芯片在所述第一方向上的厚度小于所述第二芯片在所述第一方向上的厚度。

例如，第二芯片202在第一方向D1上的厚度(即，高度)略小于介电基板100的沟槽100r在第一方向D1上的深度，且小于介电基板100在第一方向D1上的厚度。例如，沟槽100r的深度可大致等于第二芯片202和芯片贴附膜102在第一方向D1上的厚度之和，且沟槽100r的所述深度小于介电基板100的所述厚度。

在一些实施例中，第一芯片201和第二芯片202在第一方向D1上可具有彼此不同的厚度；例如，第一芯片201在第一方向D1上的厚度可小于第二芯片202在第一方向D1上的厚度。

在一些实施例中，所述第一重布线结构包括：通孔结构，在所述第一方向上位于所述第一芯片和所述第二芯片之间，且电连接所述第一芯片和所述第二芯片。例如，所述通孔结构在所述第一重布线结构的主表面上的正投影位于所述第一芯片在所述第一重布线结构的所述主表面上的正投影内，且位于所述第二芯片在所述第一重布线结构的所述主表面上的正投影内。

在一些实施例中，所述第一重布线结构包括：导电结构，将所述第一芯片与所述基板通孔中的第一子通孔电连接。

在一些实施例中，所述第一重布线结构包括：导电线，将所述第二芯片的导电焊盘电连接到所述基板通孔中的第二子通孔，以使所述第二芯片通过所述导电线和所述第二子通孔电连接到所述导电端子。例如，所述导电线的部分沿所述介电基板的所述第一侧的表面延伸，并与所述导电焊盘和所述第二子通孔接触。

继续参考图2，例如，第一重布线结构110可包括第一介电结构111以及多个导电构件，多个导电构件嵌置于第一介电结构111中，或者可还具有凸出于第一介电结构的部分。第一介电结构111可包括一或多层介电层，多个导电构件可包括一或多层导电线和/或导电通孔，且用于提供芯片模块200中多个芯片之间的电连接、第一芯片201与基板通孔101之间的电连接以及第二芯片202与基板通孔101之间的电连接等。

例如，第一重布线结构110的多个导电构件可包括通孔结构112、导电线113和导电结构115。通孔结构112在第一方向D1上位于第一芯片201和第二芯片202之间，且电连接第一芯片201和第二芯片202。例如，通孔结构112在第一方向D1上延伸穿过第一介电结构111，且与第二芯片202的导电焊盘202p以及导电连接件203连接，并通过导电连接件203与第一芯片201的导电焊盘电连接。例如，通孔结构112可包括一或多个导电通孔，所述多个导电通孔可在第一方向D1上垂直堆叠设置。在一些实施例中，由于第一芯片和第二芯片在第一方向上交叠，第一重布线结构110中用于第一芯片201和第二芯片202之间电连接的导电构件可仅包括通孔结构112，而可不包括在水平方向上延伸的导电线，从而可最小化第一芯片和第二芯片之间的互联距离；在替代实施例中，第一重布线结构110中用于第一芯片201和第二芯片202之间电连接的导电构件除包括通孔结构外也可包括较短的导电线，所述通孔结构和导电线彼此电连接，并共同提供第一芯片和第二芯片之间的电连接；例如，由于第一芯片和第二芯片在第一方向上堆叠(即，交叠)设置，因此即使用于该些芯片间互联的导电构件需要导电线，导电线的线路长度也可较短，且整体的互联距离可较短。

在一些实施例中，通孔结构112可在第一方向D1上与第一芯片201和第二芯片202交叠。例如，通孔结构112在第一重布线结构110的主表面上的正投影可位于第一芯片201在第一重布线结构110的所述主表面上的正投影内，且可位于第二芯片202在第一重布线结构110的所述主表面上的正投影内。

在本公开实施例中，由于第一芯片和第二芯片不是并排设置在同一水平面内，因此可有利于缩短第一芯片和第二芯片之间的互联线路。例如，第一芯片和第二芯片在第一方向上堆叠设置，例如可主要通过在第一方向上延伸的通孔结构来电连接第一芯片和第二芯片，因此可有利于缩短第一芯片和第二芯片之间的互联线路。

继续参考图2，在一些实施例中，基板通孔101可包括一或多个第一子通孔101a和一或多个第二子通孔101b，第一子通孔101a用于与第一芯片201连接，第二子通孔101b用于与第二芯片202连接。

例如，第一芯片201通过导电结构115与基板通孔110中的第一子通孔101a电连接，进而通过第一子通孔101a与第一导电端子130电连接。例如，导电结构115可包括一或多层导电通孔和/或导电线。导电结构115可连接第一子通孔101b和导电连接件203，进而通过导电连接件203与第一芯片201电连接。

在一些实施例中，第二芯片202除了与第一芯片201连接外，还可通过第一重布线结构与基板通孔101和第一导电端子130电连接，进而可与其他封装构件(例如，封装基板)进行进一步的电连接。例如，第一重布线结构110中的导电线113将第二芯片202的导电焊盘202p电连接到第二子通孔101b，从而使得第二芯片202可通过导电线113和第二子通孔101b电连接到第一导电端子130。

在一些实施例中，导电线113的部分可沿介电基板100的第一侧S1的表面延伸，并与介电基板100的所述表面接触。例如，导电线113可自第二芯片202的导电焊盘202p上方的位置连续延伸至第二子通孔101b上方的位置处，导电线113可与导电焊盘202p和第二子通孔101b直接接触而电连接。导电线113的部分可与填充层103接触，且导电线113的部分可与介电基板100接触。在一些实施例中，将导电线113如此设置可使得第二芯片202和第二子通孔101b之间的连接路径较短。

在替代实施例中，用于第二芯片202和第二子通孔101b的互联的导电构件也可包括导电线和导电通孔，所述导电线通过导电通孔连接到第二芯片和第二子通孔，从而提供第二芯片和第二子通孔之间的互联。

在一些实施例中，所述封装结构还包括：第二重布线结构，设置于所述介电基板的所述第二侧，且通过所述基板通孔和所述第一重布线结构与所述第一芯片和所述第二芯片电连接，其中所述导电端子设置于所述第二重布线结构的远离所述介电基板的一侧，且与所述第二重布线结构电连接。

继续参考图2，在一些实施例中，封装结构500还包括第二重布线结构120，设置于介电基板100的第二侧S2，且与基板通孔101连接，并通过基板通孔101和第一重布线结构110与第一芯片201和第二芯片202电连接。例如，多个第一导电端子130设置于第二重布线结构120的远离介电基板100的一侧，且与第二重布线结构120电连接，并可通过第二重布线结构120与多个基板通孔101电连接，从而通过第二重布线结构120、多个基板通孔101和第一重布线结构110与芯片模块200电连接。

例如，第二重布线结构120可包括第二介电结构121和导电构件122。第二介电结构121可包括一或多层介电材料层。导电构件122的至少部分嵌置于第二介电结构121中，且可包括一或多层导电线和/或基板通孔，并提供多个第一导电端子130和多个基板通孔101之间的电连接。

在一些实施例中，封装结构500可还包括包封层206，包封层206设置于第一重布线结构100的远离介电基板100的一侧，且包封第一芯片201。在一些实施例中，封装结构500可还包括底部填充部205，以填充第一芯片201和第一重布线结构110之间的空间，并环绕导电连接件203。底部填充层205可还延伸至覆盖第一芯片201的侧壁。包封层206可包封底部填充层205和第一芯片201的侧壁。例如，包封层206的远离介电基板一侧的表面可与第一芯片201的远离介电基板一侧的表面在第二方向D2上大致齐平。在替代实施例中，包封层206也可还包封第一芯片201的远离介电基板一侧的表面。

在一些实施例中，所述封装结构还包括：封装基板，设置于所述导电端子的远离所述介电基板的一侧，且与所述导电端子电连接。

图3示出根据本公开另一些实施例的封装结构的示意性截面图。

参考图2和图3，例如，图2所示的封装结构(或可称为子封装)可进一步设置于封装基板300上，并通过第一导电端子130与封装基板300电连接，且与封装基板300共同构成封装结构500。图3所示的封装结构500可被称为倒装芯片球栅阵列(flip chip ball gridarray；FCBGA)封装。

例如，封装基板300设置于第一导电端子130的远离介电基板100的一侧，且与第一导电端子130电连接。

在一些实施例中，封装结构500可还包括底部填充层303，底部填充层120可至少填充介电基板100/第二重布线结构120与封装基板300之间的间隙，且在平行于封装基板主表面的方向上环绕第一导电端子130。在一些实施例中，底部填充层303可还延伸至覆盖所述子封装的侧壁。底部填充层303例如可包括环氧树脂等有机介电材料。

在一些实施例中，第二导电端子305设置于封装基板300的远离介电基板100的一侧，且与封装基板300电连接。第二导电端子305可包括金属和/或焊料等导电材料；例如，第二导电端子305可为或包括球栅阵列(ball grid array，BGA)。第二导电端子305可作为封装结构500的外部连接点；例如，封装结构500可通过第二导电端子305进一步连接至其他封装构件，例如可连接至印刷电路板(printed circuit board，PCB)。

继续参考图3，在一些实施例中，封装结构500可还包括加强结构302，加强结构302和所述子封装设置于封装基板300的同一侧。例如，加强结构302设置于封装基板300的边缘上，且可通过粘附层301贴附至封装基板300。所述子封装可位于在平行于封装基板主表面的方向上被加强结构302环绕的区域中。加强结构302可有利于控制和减小封装基板和整体封装结构的翘曲。在一些实施例中，加强结构302可为加强环；在替代实施例中，加强结构302也可采用加强盖，即可还包括位于所述子封装的远离封装基板一侧的盖体部分。

在一些实施例中，所述介电基板具有以下特征中的至少一者：所述介电基板的杨氏模量大于重布线结构(例如，所述第一重布线结构和/或所述第二重布线结构)中介电材料的杨氏模量；所述介电基板的热膨胀系数小于重布线结构(例如，所述第一重布线结构和/或所述第二重布线结构)中介电材料的热膨胀系数。例如，所述介电基板包括无机介电材料。例如，所述介电基板包括玻璃基板。

参考图2和图3，例如，介电基板100的杨氏模量大于第一介电结构111和/或第二介电结构121的杨氏模量。即，介电基板100的刚度可大于第一介电结构111和/或第二介电结构121的刚度。例如，介电基板100的杨氏模量/刚度可大于第一介电结构和第二介电结构两者的杨氏模量/刚度。在一些实施例中，介电基板100的热膨胀系数可小于第一介电结构111和/或第二介电结构121的热膨胀系数。例如，介电基板100的热膨胀系数可小于第一介电结构111和第二介电结构121两者的热膨胀系数。

例如，介电基板100可包括无机介电材料，例如可包括无机玻璃，例如可为或包括铝硼硅玻璃、硼硅玻璃或其类似物。例如，介电基板100可为无机玻璃基板。第一介电结构111和第二介电结构121可各自包括有机介电材料，例如包括聚酰亚胺(polyimide，PI)等聚合物材料。

在一些实施例中，介电基板100在第一方向D1上的厚度可大于第一重布线结构110中的介电材料(即，第一介电结构111)在第一方向D1上的厚度，且大于第二重布线结构120中的介电材料(即，第二介电结构121)在第一方向D1上的厚度。

在一些实施例中，介电基板100的上述材料特性(例如，较大的杨氏模量、较小的热膨胀系数等)等结构特征可有利于降低封装结构的翘曲，从而便于进行将图2所示的子封装安装至封装基板的安装工艺，且有利于所述子封装与封装基板之间的有效电连接。

本公开实施例提供一种封装结构的制造方法，包括：提供初始介电基板，所述初始介电基板具有在第一方向上相对的第一侧和第二侧；自所述第一侧对所述初始介电基板进行刻蚀工艺，以形成具有沟槽的介电基板，所述沟槽自所述第一侧延伸至所述介电基板中；进行金属化工艺，以形成嵌置于所述介电基板中的基板通孔，且所述基板通孔在所述第一方向上贯穿所述介电基板；将第二芯片设置于所述介电基板的所述沟槽中；在所述介电基板的所述第一侧上形成第一重布线结构，以与所述第二芯片和所述基板通孔电连接；在所述第一重布线结构的远离所述介电基板的一侧设置第一芯片，且所述第一芯片通过所述第一重布线结构与所述第二芯片和所述基板通孔电连接；以及在所述介电基板的远离所述第一芯片的一侧形成第一导电端子，且所述第一导电端子与所述基板通孔电连接。

在一些实施例中，在形成所述第一重布线结构之前，还包括：形成填充层，所述填充层填入所述介电基板的所述沟槽中，以至少填充所述第二芯片与所述介电基板之间的间隙；以及进行平坦化工艺，以使得所述填充层的远离所述介电基板的所述第二侧的表面、所述第二芯片的导电焊盘的远离所述介电基板的所述第二侧的表面以及所述介电基板的所述第一侧的表面在垂直于所述第一方向的第二方向上彼此齐平。

在一些实施例中，在形成所述第一导电端子之前，还包括：在所述介电基板的所述第二侧形成第二重布线结构，且所述第二重布线结构与所述基板通孔电连接；其中所述第一导电端子形成在所述第二重布线结构的远离所述第一芯片的一侧。

图4至图10示出根据本公开一些实施例的封装结构的制造方法中各个步骤的结构的示意性截面图。

参考图4，在一些实施例中，提供初始介电基板100’，初始介电基板100’的材料可为易于进行刻蚀(例如，选择性刻蚀)且结构稳定的材料。例如，初始介电基板100’可包括无机介电材料，例如可为或包括玻璃基板。初始介电基板100’具有在第一方向D1上相对的第一侧S1和第二侧S2。在一些示例中，初始介电基板100’可呈块(bulk)状。

参考图4和图5，移除初始介电基板100’的部分，以形成一或多个沟槽100r。例如，可从第一侧S1对初始介电基板100’进行刻蚀工艺，以形成具有沟槽100r的介电基板100。即，沟槽100r从第一侧S1延伸至介电基板100中。介电基板100又可被称为介电腔体结构。在一些实施例中，介电基板100中可形成有一或多个沟槽100r，沟槽100r的数量可与后续设置于介电基板100中的第二芯片数量对应(例如，相等)，且可根据产品设计和需求而进行设置。当形成多个沟槽时，多个沟槽可彼此间隔设置。应理解，图中所示的沟槽数量仅为例示说明，且本公开并不以此为限。

在一些实施例中，对初始介电基板进行刻蚀工艺可包括：在初始介电基板100’的第一侧S1上形成图案化的掩膜层，图案化的掩膜层例如包括图案化的光刻胶，且可通过涂覆工艺在初始介电基板上形成光刻胶层，并对所述光刻胶层进行光刻工艺以将其图案化而形成，图案化的掩膜层具有与欲形成的沟槽对应的掩膜开口；接着，使用图案化的掩膜层作为刻蚀掩膜对初始介电基板进行选择性刻蚀，以移除初始介电基板的被掩膜开口暴露出的部分，并形成所述沟槽。在所述刻蚀工艺中，可通过控制刻蚀时间来控制沟槽的深度。例如，可控制刻蚀工艺，使得在第一方向上介电基板被移除部分的厚度小于介电基板的整体厚度，从而使得所形成的沟槽位于介电基板中，但未贯穿介电基板，即，沟槽在第一方向上的深度小于介电基板在第一方向上的厚度。沟槽的上述设置可有利于后续第二芯片的安装。

在一些实施例中，可进行金属化工艺，以形成嵌置于介电基板100中的基板通孔(via)101，且基板通孔101在第一方向D1上贯穿介电基板100。例如，所述金属化工艺可包括：对介电基板100进行刻蚀工艺，以形成贯穿介电基板100的多个过孔(via hole)，接着在所述多个过孔中形成导电材料，以形成多个基板通孔101。在本文中，“通孔”是指用于进行电连接的导电结构，即，基板通孔是指由形成在基板的过孔中的导电材料所构成的导电结构。所述导电材料可包括钛、铜等金属材料，且例如可通过电镀等镀覆工艺形成。在介电基板100为玻璃基板的示例中，基板通孔101又可被称为玻璃通孔。

在一些实施例中，用于形成沟槽100r的刻蚀工艺以及上述用于形成过孔的刻蚀工艺可分开进行。

参考图6，将第二芯片202设置于介电基板100的沟槽100r中。例如，可通过芯片贴附膜102将第二芯片202贴附至沟槽100r的底部。例如，可通过取放(pick-and-place)工艺将第二芯片202置于沟槽100r中。沟槽100r的尺寸(例如，在平行于介电基板主表面的方向上的尺寸)可略大于第二芯片202的尺寸，以利于第二芯片202的安装。例如，在平行于介电基板主表面的方向上，在第二芯片202和介电基板100之间可存在间隙。

接着，在沟槽100r中形成填充层103，以填充沟槽100r的未被第二芯片202填充的空间。例如，填充层103填充第二芯片202与介电基板100之间的间隙，且在一些实施例中可环绕第二芯片202的导电焊盘202p。例如，填充层103可包括有机介电材料，例如可包括PI、味之素堆积膜(ABF)或其类似物。例如，填充层103可通过压膜(lamination)工艺形成。

在一些实施例中，接着对填充层103、第二芯片202和/或介电基板100进行平坦化工艺，以使得填充层103、第二芯片202(例如，其导电焊盘202p)以及多个基板通孔101的远离介电基板第二侧的表面与介电基板100的第一侧S1的表面在平行于介电基板主表面的方向上大致齐平。所述平坦化工艺可为或包括化学机械抛光(chemical mechanicalpolishing，CMP)、机械研磨等研磨工艺。所述平坦化工艺可移除第二芯片202的导电焊盘的部分、填充层103的部分、介电基板100的部分和多个基板通孔101的部分中的至少一者。

例如，在一些示例中，在将第二芯片202和填充层103设置于沟槽100r中后，第二芯片202的部分(例如，其导电焊盘202p)和/或填充层103的部分可能凸出于介电基板100的第一侧S1的表面(即，位于沟槽100r外)，例如，相对于介电基板100的第二侧S2的表面，第二芯片202的初始最顶表面(例如，导电焊盘202p的顶表面)和/或填充层103的顶表面可能高于介电基板100的第一侧S1的表面，即第二芯片202的导电焊盘和/或填充层103可能具有凸出于介电基板100第一侧S1的凸出部分，所述平坦化工艺可至少移除第二芯片202和/或填充层103的凸出部分，或者可还进一步移除第二芯片、填充层、基板通孔和介电基板的部分，且最终使得该些构件的表面齐平。

例如，在一些示例中，填充层103最初形成时可覆盖第二芯片202的导电焊盘202p的远离介电基板第二侧的表面，且所述平坦化工艺移除导电焊盘202p上方的填充层，使得导电焊盘202p暴露出来，以利于后续的电连接。

在一些示例中，第二芯片202p的初始最顶表面也可低于介电基板100的第一侧S1的表面，且所形成的填充层103可完全覆盖第二芯片202p；在此示例中，平坦化工艺可移除填充层103的部分、介电基板100的部分以及多个基板通孔101的部分，并使得第二芯片202p的导电焊盘202p暴露出来。

例如，如图6所示，在各种示例中，在经过平坦化工艺后，第二芯片202的导电焊盘202p、填充层103以及多个基板通孔101的远离介电基板第二侧的表面与介电基板100的第一侧S1的表面在平行于介电基板主表面的方向(例如，包括第二方向的水平方向)上彼此大致齐平，且导电焊盘202p和基板通孔101的表面暴露于填充层和介电基板。

参考图7，在一些实施例中，在介电基板100的第一侧S1上形成第一重布线结构110，第一重布线结构110可包括第一介电结构111以及至少部分嵌置于第一介电结构中的导电构件。导电构件例如可包括通孔结构112、导电线113和导电结构115，且可形成自金属等导电材料，所述金属可包括钛、铜等。

在一些实施例中，通孔结构112和导电结构115的部分可凸出于第一介电结构111的远离介电基板一侧的表面，该些部分可被作为凸块或焊盘，以利于与后续第一芯片的连接。

参考图8，将一或多个第一芯片201接合至第一重布线结构110，且使得第一芯片201通过第一重布线结构110与第二芯片202和基板通孔101电连接。例如，可通过导电连接件203将第一芯片201连接至第一重布线结构110的导电构件。导电连接件203可包括金属和/或焊料等导电材料。例如，导电连接件203可为或包括微凸块。

将第一芯片201接合至第一重布线结构110之后，可形成底部填充层205，以填充第一芯片201和第一重布线结构110之间的空间，并环绕导电连接件203。接着，可在第一重布线结构110上形成包封层206，以包封第一芯片201和底部填充层205。例如，包封层206可为或包括塑封料(molding compound)，例如包括环氧树脂塑封料(epoxy molding compound，EMC)，且可通过塑封工艺(molding process)形成。

在一些实施例中，形成包封层206可包括形成包封材料层以及对所述包封材料层进行平坦化工艺；例如，所述包封材料层可包封第一芯片201的侧壁及其远离第一重布线结构一侧的表面；所述平坦化工艺移除包封材料层的部分，且可暴露出第一芯片201的远离第一重布线结构一侧的表面。所述平坦化工艺可包括CMP、机械研磨等研磨工艺。

在一些实施例中，所述平坦化工艺也可移除第一芯片201的部分(例如，部分衬底)，以将第一芯片201的厚度减薄，从而有利于第一芯片201的散热。在替代实施例中，第一芯片201也可在接合至第一重布线结构之前被减薄至合适的厚度。

在一些实施例中，在图4至图8所示的工艺步骤中，由于介电基板的材料特性，且其具有足够的厚度，因此介电基板可提供结构支撑，因而可无需使用用于提供结构支撑的临时载板(temporary carrier)，但本公开并不以此为限。

参考图8和图9，在介电基板100的远离第一芯片201的一侧形成第一导电端子130，且第一导电端子130与基板通孔101电连接。在一些实施例中，在形成第一导电端子130之前，可在介电基板100的第二侧S2形成第二重布线结构120，并在第二重布线结构120的远离介电基板100的一侧形成多个第一导电端子130。例如，在完成图8的工艺之后，可将图8所示的结构上下翻转；如此一来，使得介电基板的第二侧朝上，接着可在介电基板的第二侧上进行第二重布线结构和第一导电端子的形成工艺。

例如，第二重布线结构可包括第二介电结构121和导电构件122。第二介电结构121可包括有机介电材料，例如可包括聚酰亚胺等聚合物材料；第一导电端子130可包括金属和/或焊料等导电材料；例如，第一导电端子110可为或包括受控塌陷芯片连接(Controlledcollapsed chip connection，C4)凸块。之后，可移除临时载板，并形成图9所示的封装结构(或称为子封装)。

参考图10，接着可进行FCBGA组装工艺，并形成封装结构500。例如，将图9所示的子封装安装至封装基板300上，且在封装基板300的远离所述子封装的一侧形成第二导电端子305。第二导电端子305可为或包括BGA。在一些实施例中，可进行底部填充工艺，以形成底部填充层303。在一些实施例中，可通过粘附层301将加强环302贴附至封装基板300上。在一些实施例中，在封装基板300上可还设置有其他电子装置，例如电容器。封装结构500的结构特征等与上文参考图2和图3描述的一致，于此不再赘述。

在本公开实施例中，芯片模块200中的多个芯片可包括系统芯片(system onchip，SoC)、数字信号处理器(digital signal processor，DSP)芯片、图形处理器(graphicprocessing unit，GPU)、专用集成电路(application specific integrated circuit，ASIC)芯片、高带宽存储器芯片(high bandwidthmemory；HBM)等存储器芯片、中央处理器(Central Processing Unit，CPU)、张量处理器(Tensor Processing Unit，TPU)、神经网络处理器(Neural network Processing Unit，NPU)、深度学习处理器(Deep learningProcessing Unit，DPU)、加速处理器(Accelerated Processing Unit，APU)、通用图形处理器(General-Purpose computing on Graphics Processing Unit，GPGPU)中的一或多者。在一些实施例中，第一芯片201也可被称为主芯片，且例如可包括逻辑芯片；第二芯片202也可被称为附加芯片，且例如可包括存储器芯片；例如，第一芯片201可为或包括SoC、CPU、GPU等逻辑芯片中的一或多者，第二芯片202可为或包括HBM，所述HBM包括在第一方向D1上堆叠设置且彼此电连接的多个存储器芯片。然而，但本公开并不以此为限。

在一些实施例中，第一芯片201和第二芯片202中的各个芯片可包括衬底、装置层以及导电焊盘等；所述衬底可为或包括硅衬底等半导体衬底；装置层设置于衬底的一侧，且可包括有源装置(例如，晶体管)、无源装置(例如，电容、电感等)或其组合等以及互联结构，衬底上的多个装置可通过互联结构彼此连接；导电焊盘位于装置层的远离衬底的一侧，且可通过互联结构电连接到衬底上的各种装置；导电焊盘可作为芯片的外部连接点，以用于芯片与其他构件(例如，第一重布线结构或导电连接件等)之间的电连接，且可被称为芯片的输入输出(input/output，I/O)接点。可将芯片的靠近装置层的一侧(例如，具有导电焊盘的一侧)称为芯片的前侧或有源侧，并可将芯片的衬底所在的一侧(即与前侧相对的一侧)称为背侧。例如，第一芯片201可倒装设置在第一重布线结构110上，使得其前侧面向第一重布线结构110，且可通过导电连接件203与第一重布线结构110电连接；第一芯片201的背侧可朝上，且第一芯片201的衬底可在一些示例中暴露出于包封层206。例如，第二芯片202可前侧朝上的设置在介电基板100的沟槽100r中，即第二芯片202的衬底通过芯片贴附膜102贴附至沟槽底部，且第二芯片202的导电焊盘朝上，以与第一重布线结构连接。

在本公开实施例中，将芯片模块的多个芯片中的部分芯片设置在介电基板的沟槽中，且另一部分芯片设置在第一重布线结构上，例如可使得多个芯片在垂直于介电基板主表面的第一方向上堆叠设置，如此可有利于缩短芯片模块中多个芯片之间(例如，SoC与HBM之间)的互联距离，例如可将SoC与HBM之间的互联距离从图1所示结构所需的5mm缩短至2mm以内，甚至可缩短至1mm以内或0.5mm以内，进而可提高芯片模块和封装结构的电性能。

而且，将多个芯片进行垂直堆叠可减小芯片模块在平行于芯片主表面的方向(即，图中的水平方向)上的尺寸(宽度、面积等)，从而可有利于降低封装结构(例如，包括芯片模块的子封装)的翘曲。而且，介电基板的材料特性也可有利于降低封装结构的翘曲。如此一来，在将包括芯片模块的子封装安装至封装基板的FCBGA工艺时，可降低该工艺的难度，确保第一导电端子与封装基板之间的有效电连接。例如，在FCBGA工艺过程中，若所述子封装翘曲较大，则可能造成虚焊或连锡等问题，进而可能对子封装和封装基板之间的电连接造成不利影响。在本公开实施例中，通过上述设置降低子封装的翘曲，可利于FCBGA工艺的进行，并确保子封装与封装基板进行之间有效的电连接，进而提高工艺良率。

在一些实施例中，将散热需求较大的第一芯片(例如，SoC、CPU、GPU等逻辑芯片)设置于第一重布线结构110的远离介电基板的一侧，可有利于该芯片的散热。而且，第二芯片(例如，HBM等存储器芯片)通常具有较大的厚度，例如HBM的厚度可大于700μm。相较于图1所示的封装件中将SoC和HBM等芯片设置在同一平面内，本公开实施例的封装结构将第一芯片和第二芯片设置在不同水平面，因此第一芯片的厚度和第二芯片的厚度可彼此互不影响，即，第一芯片的厚度可不受第二芯片厚度的限制，且可减薄至小于第二芯片的厚度，例如，第一芯片的厚度可减薄至300μm或以下，从而可更有利于第一芯片的散热。此处，第一芯片或第二芯片的厚度是指在垂直于芯片或介电基板主表面的方向(例如，第一方向)上的厚度。

另一方面，由于降低了芯片模块中多个芯片之间的互联距离，可在一定程度上减小芯片间互联结构的走线密度，因此可无需使用具有较高走线密度的硅基转接板，且使用重布线结构等即可实现多个芯片之间的高效互联。相较于图1所示的封装结构中使用硅基转接板的示例，本公开实施例中用于嵌置第二芯片以及多个芯片之间互联的介电基板、基板通孔、第一重布线结构和第二重布线结构等多个构件的制造无需晶圆工艺，总体成本相对较低，因此也可利于节省封装成本。

有以下几点需要说明：

(1)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开同一实施例及不同实施例中的特征可以相互组合。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (22)

1.一种封装结构，包括：

介电基板，具有在垂直于所述介电基板的主表面的第一方向上相对的第一侧和第二侧，且具有沟槽，所述沟槽从所述第一侧延伸至所述介电基板中，其中所述介电基板包括无机介电材料；

芯片模块，包括第一芯片和第二芯片，且所述第二芯片设置于所述介电基板的所述沟槽中；

基板通孔，嵌置于所述介电基板中，且在所述第一方向上贯穿所述介电基板；

第一重布线结构，设置于所述介电基板的所述第一侧上，且与所述第二芯片和所述基板通孔电连接，其中所述第一芯片设置于所述第一重布线结构的远离所述介电基板的一侧，并通过所述第一重布线结构与所述第二芯片和所述基板通孔电连接，且所述第一芯片和所述第二芯片在所述第一方向上至少部分交叠；以及

第一导电端子，设置于所述介电基板的远离所述第一重布线结构的一侧，且与所述基板通孔电连接。

2.根据权利要求1所述的封装结构，其中所述第二芯片在垂直于所述第一方向的参考平面上的正投影位于所述第一重布线结构在所述参考平面上的正投影内。

3.根据权利要求1所述的封装结构，其中所述第一芯片包括逻辑芯片，所述第二芯片包括存储器芯片。

4.根据权利要求1所述的封装结构，其中所述第二芯片具有与所述第一重布线结构连接的导电焊盘，且所述导电焊盘的靠近所述第一重布线结构一侧的表面与所述介电基板的所述第一侧的表面在平行于所述第一重布线结构的主表面的第二方向上齐平。

5.根据权利要求1所述的封装结构，其中所述第二芯片通过芯片贴附膜贴附至所述介电基板的所述沟槽的底部。

6.根据权利要求1所述的封装结构，其中在所述第二芯片与所述介电基板的界定所述沟槽的侧表面之间具有间隙；以及

所述封装结构还包括填充层，所述填充层设置于所述沟槽中，并填充所述第二芯片与所述介电基板之间的所述间隙。

7.根据权利要求6所述的封装结构，其中所述填充层的靠近所述第一重布线结构一侧的表面与所述第二芯片的靠近所述第一重布线结构一侧的表面以及所述介电基板的所述第一侧的表面在平行于所述第一重布线结构的主表面的第二方向上齐平。

8.根据权利要求1所述的封装结构，其中所述第二芯片在所述第一方向上的厚度小于所述介电基板的所述沟槽在所述第一方向上的深度，且所述沟槽的所述深度小于所述介电基板在所述第一方向上的厚度。

9.根据权利要求1所述的封装结构，其中所述第一芯片在所述第一方向上的厚度小于所述第二芯片在所述第一方向上的厚度。

10.根据权利要求1所述的封装结构，其中所述第一重布线结构包括：通孔结构，在所述第一方向上位于所述第一芯片和所述第二芯片之间，且电连接所述第一芯片和所述第二芯片。

11.根据权利要求10所述的封装结构，其中所述通孔结构在所述第一重布线结构的主表面上的正投影位于所述第一芯片在所述第一重布线结构的所述主表面上的正投影内，且位于所述第二芯片在所述第一重布线结构的所述主表面上的正投影内。

12.根据权利要求1所述的封装结构，其中所述第一重布线结构包括：

导电结构，将所述第一芯片与所述基板通孔中的第一子通孔电连接。

13.根据权利要求1所述的封装结构，其中所述第一重布线结构包括：

导电线，将所述第二芯片的导电焊盘电连接到所述基板通孔中的第二子通孔，以使所述第二芯片通过所述导电线和所述第二子通孔电连接到所述第一导电端子。

14.根据权利要求13所述的封装结构，其中所述导电线的部分沿所述介电基板的所述第一侧的表面延伸，并与所述导电焊盘和所述第二子通孔接触。

15.根据权利要求1-14中任一项所述的封装结构，还包括：

第二重布线结构，设置于所述介电基板的所述第二侧，且通过所述基板通孔和所述第一重布线结构与所述第一芯片和所述第二芯片电连接，

其中所述第一导电端子设置于所述第二重布线结构的远离所述介电基板的一侧，且与所述第二重布线结构电连接。

16.根据权利要求1-14中任一项所述的封装结构，还包括：

封装基板，设置于所述第一导电端子的远离所述介电基板的一侧，且与所述第一导电端子电连接。

17.根据权利要求1-14中任一项所述的封装结构，其中所述介电基板具有以下特征中的至少一者：

所述介电基板的杨氏模量大于所述第一重布线结构中介电材料的杨氏模量；

所述介电基板的热膨胀系数小于所述第一重布线结构中介电材料的热膨胀系数。

18.根据权利要求17所述的封装结构，其中所述介电基板在所述第一方向上的厚度大于所述第一重布线结构中的所述介电材料在所述第一方向上的厚度。

19.根据权利要求1-14中任一项所述的封装结构，其中所述介电基板包括玻璃基板。

20.一种封装结构的制造方法，包括：

提供初始介电基板，所述初始介电基板具有在第一方向上相对的第一侧和第二侧；

自所述第一侧对所述初始介电基板进行刻蚀工艺，以形成具有沟槽的介电基板，所述沟槽自所述第一侧延伸至所述介电基板中；

进行金属化工艺，以形成嵌置于所述介电基板中的基板通孔，且所述基板通孔在所述第一方向上贯穿所述介电基板；

将第二芯片设置于所述介电基板的所述沟槽中；

在所述介电基板的所述第一侧上形成第一重布线结构，以与所述第二芯片和所述基板通孔电连接；

在所述第一重布线结构的远离所述介电基板的一侧设置第一芯片，且所述第一芯片通过所述第一重布线结构与所述第二芯片和所述基板通孔电连接；以及

在所述介电基板的远离所述第一芯片的一侧形成第一导电端子，且所述第一导电端子与所述基板通孔电连接。

21.根据权利要求20所述的封装结构的制造方法，其中在形成所述第一重布线结构之前，还包括：

形成填充层，所述填充层填入所述介电基板的所述沟槽中，以至少填充所述第二芯片与所述介电基板之间的间隙；以及

进行平坦化工艺，以使得所述填充层的远离所述介电基板的所述第二侧的表面、所述第二芯片的导电焊盘的远离所述介电基板的所述第二侧的表面以及所述介电基板的所述第一侧的表面在垂直于所述第一方向的第二方向上彼此齐平。

22.根据权利要求20或21所述的封装结构的制造方法，其中在形成所述第一导电端子之前，还包括：在所述介电基板的所述第二侧形成第二重布线结构，且所述第二重布线结构与所述基板通孔电连接；

其中所述第一导电端子形成在所述第二重布线结构的远离所述第一芯片的一侧。