CN118803447B - 一种模数转换电路及图像传感器 - Google Patents

Abstract

本发明提供了一种模数转换电路及图像传感器，斜坡发生器输出斜坡电压，其中斜坡电压随时间按照预设速率降低；多个比较器电性连接于像素阵列的列电路和斜坡发生器，列电路的像素电压输入比较器的反相输入端，斜坡电压输入比较器的正相输入端；比较器偏置电路与比较器电性连接，为比较器提供第一偏置电压和第二偏置电压，在第一偏置电压和第二偏置电压下，比较器完成斜坡电压和像素电压的比较；以及多个计数器，计数器电性连接于比较器，计数器对系统时钟信号的翻转次数进行计数，直到斜坡电压下降至与像素电压的输入相等；其中，在斜坡电压和像素电压相等时，比较器的输出翻转，且比较器的输出翻转触发计数器的使能信号翻转，计数器停止计数。

Description

一种模数转换电路及图像传感器

技术领域

本发明涉及图像传感技术领域，特别涉及一种模数转换电路及图像传感器。

背景技术

图像传感器利用光电器件的光电转换功能将感光面上的光像转换为与光像成相应比例关系的电信号。其中，图像传感器包括多个像素单元。而在通过光感元件获得像素单元转换的电信号后，还要通过模数转换将模拟信号转换为数字信号。

随着像素阵列的列数增多，模数转换所造成的功耗也随之上升。并且多个像素列同时进行模数转换，彼此之间相互干扰，导致噪声增大，影响出图质量。此外由于单位功耗过大，想要增加像素数量和质量，芯片面积也不可避免地要增大。

发明内容

本发明的目的在于提供一种模数转换电路及图像传感器，能够降低图像传感器的功耗并提升图像质量。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供了一种模数转换电路，包括：

斜坡发生器，所述斜坡发生器输出斜坡电压，其中所述斜坡电压随时间按照预设速率降低；

多个比较器，电性连接于像素阵列的列电路和所述斜坡发生器，其中所述列电路的像素电压输入所述比较器的反相输入端，所述斜坡电压输入所述比较器的正相输入端；

比较器偏置电路，与所述比较器电性连接，为所述比较器提供第一偏置电压和第二偏置电压，在所述第一偏置电压和所述第二偏置电压下，所述比较器完成斜坡电压和像素电压的比较；以及

多个计数器，所述计数器电性连接于所述比较器，所述计数器对系统时钟信号的翻转次数进行计数，直到所述斜坡电压下降至与所述像素电压的输入相等；

其中，在所述斜坡电压和所述像素电压相等时，所述比较器的输出翻转，且所述比较器的输出翻转触发所述计数器的使能信号翻转，所述计数器停止计数。

在本发明一实施例中，所述斜坡电压的初始值大于所述像素电压的范围上限值，所述斜坡电压的最终值小于所述像素电压的范围下限值。

在本发明一实施例中，所述比较器包括第一级比较器，所述第一级比较器的同相输入端为所述像素电压的输入端，所述第一级比较器的反相输入端为所述斜坡电压的输入端，其中所述第一级比较器具有模拟输出电压，所述模拟输出电压的值为预设值，在所述斜坡电压大于所述像素电压时，所述第一级比较器的输出电压大于所述预设值，在所述斜坡电压小于或等于所述像素电压时，所述第一级比较器的输出电压小于所述预设值。

在本发明一实施例中，所述比较器包括第二级比较器，所述第二级比较器包括：

共源晶体管，所述共源晶体管的栅极电性连接于所述第一级比较器的输出端，所述共源晶体管的源极电性连接于供电端，所述共源晶体管的漏极作为所述比较器的输出端，并输出所述计数控制时序信号；以及

第一晶体管，所述第一晶体管的栅极接收所述第二偏置电压，所述第一晶体管的源极接地，所述第一晶体管的漏极作为所述比较器的输出端，在所述计数器的使能信号翻转为高时，所述第一晶体管断开；

其中，在所述斜坡电压小于等于所述像素电压时，所述第二级比较器的输出翻转，所述第二级比较器的输出翻转触发所述计数器的使能信号翻转，且所述计数器停止计数。

在本发明一实施例中，所述比较器偏置电路包括第一偏置电路，所述第一偏置电路电性连接于多个所述比较器，其中所述第一偏置电路输出所述第一偏置电压。

在本发明一实施例中，所述模数转换电路包括耦合电容，所述耦合电容电性连接在所述第一级比较器的输出端和所述第二级比较器共源晶体管的栅极之间。

在本发明一实施例中，所述比较器偏置电路包括第二偏置电路，所述第二偏置电路电性连接于多个所述比较器，所述第二偏置电路包括：

电流镜；

第三晶体管，所述第一晶体管的栅极通过所述第三晶体管与所述电流镜的输出端电性连接；以及

第四晶体管，所述第一晶体管的栅极通过所述第四晶体管接地，其中所述第三晶体管和所述第四晶体管的栅极电平反相，其中当所述斜坡电压的数值开始下降，所述第三晶体管断开并且所述第四晶体管导通。

在本发明一实施例中，所述比较器包括控制晶体管，当所述斜坡电压的数值开始下降，所述控制晶体管断开，其中所述控制晶体管的一端电性连接于所述第一晶体管，所述控制晶体管的另一端作为所述比较器的输出端。

在本发明一实施例中，所述比较器偏置电路包括第二偏置电路，所述第二偏置电路设置在所述比较器中，所述第二偏置电路包括：

第五晶体管，所述第一晶体管的栅极通过所述第五晶体管电性连接于所述比较器的输出端；以及

接地控制晶体管，所述第一晶体管的栅极通过所述接地控制晶体管接地，当所述斜坡电压开始下降，所述接地控制晶体管导通。

本发明提供了一种图像传感器，包括：

像素阵列，所述像素阵列包括多个像素单元，且所述像素单元按照列排布形成多个列电路：以及

如上任一所述的一种模数转换电路，所述模数转换电路电性连接于所述列电路，并接收所述列电路的像素信号，所述模数转换电路输出所述像素信号经模数转换后的像素电压。

如上所述，本发明提供了一种模数转换电路及图像传感器，能够降低每个像素列电路的模数转换功耗，从而降低图像传感器的总功耗，并减小地上噪声。多列模数转换电路之间相互独立且干扰小，从而避免多列模数转换电路同时翻转导致的公共端波动，提升了模数转换的准确性，从而提升出图质量。并且，根据本发明提供的一种模数转换电路及图像传感器，有利于降低图像传感器的芯片面积。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例中图像传感器的结构示意图。

图2为本发明一实施例中计数器和锁存器的结构示意图。

图3为本发明一实施例中计数的控制时序示意图。

图4为本发明一实施例中比较器的结构示意图。

图5为本发明一实施例中比较器和比较器偏置电路的结构示意图。

图6为本发明一实施例中第二级电流和地上电压的变化情况。

图7为本发明另一实施例中比较器的结构示意图。

图8为本发明又一实施例中比较器的结构示意图。

图中：10、像素阵列；101、列电路；20、电流源负载电路；30、比较器；40、模数转换模块；410、计数器；420、锁存器；50、斜坡发生器；60、比较器偏置电路；610、第一偏置电路；620、第二偏置电路。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1所示，本发明提供了。如图1所示，图像传感器包括像素阵列10、列读出电路和模数转换电路。其中模数转换电路包括电流源负载电路20、比较器30、模数转换模块40、斜坡发生器50和比较器偏置电路60。其中像素阵列10包括多个像素单元pixel，且多个像素单元pixel分别按照行和列呈阵列分布。在本实施例中，像素阵列10包括多个行电路和多个列电路101。在读出像素单元的电信号时，通过行扫描电路选中要读出的行，接着通过列读出电路读出被选中行中的像素信号。在本实施例中，位于同一行的多个像素单元同时被读出信号，且同时进行模数转换。在本实施例中，列读出电路与电流源负载电路20电性连接，从而输出列电路101的像素信号。

请参阅图1所示，在本发明一实施例中，电流源负载电路20包括多个电流源，电流源与列电路101电性连接。本实施例中未示出放大电路的结构，经电流源负载电路20输出后的电信号是经过放大的电信号，从而提升模数转换的准确性。在本实施例中，比较器30电性连接于电流源负载电路20、模数转换模块40、斜坡发生器50和比较器偏置电路60。在本实施例中，比较器偏置电路60为比较器30提供偏置电压。斜坡发生器50生成斜坡电压V_RAMP，并将斜坡电压V_RAMP输出至比较器30的正相输入端。其中电流源负载电路20输出列电路101的像素电压V_PIX，并将像素电压V_PIX输出至比较器30的反相输入端。在比较器30复位后，比较器30开始比较斜坡电压V_RAMP和像素电压V_PIX，当斜坡电压V_RAMP和像素电压V_PIX相等，比较器30的输出翻转。在斜坡发生器50的输出电压开始下降，并下降至斜坡电压V_RAMP和像素电压V_PIX相等的期间，即在比较器30的工作时间内，模数转换模块40对时钟电平的翻转次数进行计数，并将计数值作为像素电压V_PIX的数值。

请参阅图1至图3所示，在本发明一实施例中，模数转换模块40包括计数器410和锁存器420。比较器30的输出端电性连接于计数器410。计数器410的输出端电性连接于锁存器420。其中，比较器30的输出信号为CMP_OUT。在本实施例中，当斜坡电压V_RAMP大于像素电压V_PIX时，比较器30的输出信号CMP_OUT为低电平信号。当斜坡电压V_RAMP小于或等于像素电压V_PIX，比较器30的输出信号CMP_OUT翻转为高电平信号。计数器410由时序信号CNT_EN控制计数启闭。而时序信号CNT_EN的高电平由时序信号CNT_CTL和CMP_OUT共同控制的。具体的，如图3所示，当时序信号CNT_CTL翻转为高电平信号，则激活计数器410，此时时序信号CNT_EN翻转为高电平，计数开始。当斜坡电压V_RAMP小于或等于像素电压V_PIX，比较器输出信号CMP_OUT翻转为高电平，此时时序信号CNT_EN翻转为低电平，计数器410关闭，计数结束。

请参阅图1至图3所示，在本发明一实施例中，图3中，c点代表控制计数开始，d点代表计数开始。每当时钟信号CNT_CLK翻转一次，则计数器410计数一次。需要说明的是，如图3所示，时钟信号CNT_CLK为外部信号，可以由外部系统系统时钟信号，时钟信号不受模数转换模块40的时序控制限制。计数器410接收时钟信号CNT_CLK，以对时钟信号CNT_CLK的翻转次数进行计数，计数器410接收时序信号CNT_EN，以控制计数器410的开启和关闭。计数器410的计数数值CNT_OUT存储在锁存器420中，其中锁存器420输出计数终值LAT_OUT。如图3所示，计数电平信号CNT_OUT翻转12次，则代表计数值为12。则锁存器420输出的计数终值LAT_OUT为12。需要说明的是，本发明并不限定通过计数值获取对应像素电压数值的算法结构。在本发明中，获得计数值则可以等同于认为获得图像传感器的像素电压数值。

请参阅图1至图3所示，在本发明一实施例中，斜坡发生器50输出斜坡电压V_RAMP，在a节点以前，斜坡发生器50复位，使斜坡电压V_RAMP的数值回到预设值。其中，斜坡电压V_RAMP的预设值可以是标准像素电压的例如2倍。例如，像素电压大约1V，则斜坡电压V_RAMP可以设置为2V，本发明不限定斜坡电压V_RAMP的误差范围。需要说明的是，像素电压V_PIX的数值为黑盒数值，在测试输出前，是不能获知像素电压V_PIX的具体数值的，仅可获知像素电压V_PIX的范围。在a节点时，抬升斜坡电压V_RAMP，从而使比较器30复位。其中，斜坡电压V_RAMP的抬升范围例如为100mV~200mV。在b节点，开始进行模数转换的量化进程。

请参阅图1至图3所示，在本发明一实施例中，从b节点后，斜坡电压V_RAMP的数值按照设定速率下降，直到e节点，斜坡电压V_RAMP与像素电压V_PIX相等，此时比较器30的输出翻转为高电平。同时如图3所示，时序信号CNT_EN翻转为低电平，计数器410停止计数，输出CNT_OUT不再变化。锁存器420将停止计数后的CNT_OUT锁存并输出作为计数终值LAT_OUT，输出的数值为像素电压V_PIX量化后的数值。在本实施例中，当比较器30的输出翻转为高电平后，斜坡电压V_RAMP的数值仍旧按照设定速率下降，直到斜坡电压V_RAMP的数值降低到预设数值，此时时序信号CNT_CTL翻转为低电平。

请参阅图1和图4所示，在本发明一实施例中，比较器30包括第一级比较器ST1、第二级比较器ST2和耦合连接在第一级比较器ST1和第二级比较器ST2之间的第三耦合电容C3。第一级比较器ST1包括尾电流源管N0、斜坡耦合晶体管N1、像素输入晶体管N2、第一比较器复位管P1、第二比较器复位管P0、第一电流镜负载P2和第二电流镜负载P3。其中斜坡耦合晶体管N1的栅极通过第一耦合电容C1与斜坡发生器50的输出端电性连接，以接收斜坡电压V_RAMP。像素输入晶体管N2的栅极通过第二耦合电容C2与电流源负载电路20的输出端电性连接，以接收像素电压V_PIX。在第一级比较器ST1中，尾电流源管N0为第一级比较器ST1提供电流。其中尾电流源管N0的栅极电性连接于第一偏置电路610，以接收第一偏置电压VBIAS_ST1。

请参阅图1和图4所示，在本发明一实施例中，在第一级比较器ST1中，尾电流源管N0的源极接地，尾电流源管N0的漏极电性连接于斜坡耦合晶体管N1的源极和像素输入晶体管N2的源极。其中，斜坡耦合晶体管N1的漏极与第一比较器复位管P1的源极和第一电流镜负载P2的漏极电性连接。其中，第一电流镜负载P2的源极与供电端AVDD电性连接，且第一电流镜负载P2的漏极与栅极电性连接。其中，第一比较器复位管P1的漏极与斜坡耦合晶体管N1的栅极电性连接。在本实施例中，第一比较器复位管P1的栅极接收时序信号CMP_RST1B。

请参阅图1和图4所示，在本发明一实施例中，在第一级比较器ST1中，像素输入晶体管N2的漏极电性连接于第二电流镜负载P3的漏极和第二比较器复位管P0的源极。其中，第二电流镜负载P3的源极与供电端AVDD电性连接，且第二电流镜负载P3的漏极与栅极电性连接。其中，第二比较器复位管P0的漏极与像素输入晶体管N2的栅极电性连接。在本实施例中，第二级比较器复位管P0的栅极接收时序信号CMP_RST1B。在本实施例中，第一电流镜负载P2的栅极和第二电流镜负载P3的栅极电性连接。且在本实施例中，第二电流镜负载P3和像素输入晶体管N2的公共端作为第一电压输出端V_OUT。

请参阅图1和图4所示，在本发明一实施例中，第二级比较器ST2包括第一晶体管N3、第二晶体管N4和共源晶体管P4。其中第一晶体管N3的栅极电性连接于第二偏置电路620，以接收第一偏置电压VBIAS_ST2。其中，第一晶体管N3的源极接地，第一晶体管N3的漏极电性连接于第二晶体管N4的源极和共源晶体管P4的漏极。其中，第二晶体管N4的栅极接收时序信号CMP_RST2，第二晶体管N4的漏极通过第三耦合电容C3与第一电压输出端V_OUT电性连接。其中，共源晶体管P4的栅极通过第三耦合电容C3与第一电压输出端V_OUT电性连接，共源晶体管P4的源极电性连接于供电端AVDD。如图4所示，经过第三耦合电容C3输入共源晶体管P4栅极的栅极电压为V1。

请参阅图1和图4所示，在本发明一实施例中，当V_RAMP>V_PIX时，V_OUT和V1为高，则P4关断，而N3导通，输出CMP_OUT被N3拉到低电平。此时P4关断，第二级比较器ST2电流为0，因此没有电源到地的通路。随着斜坡电压的数值减小向下，V_RAMP≤VP_IX时，V_OUT变为低电平，P4导通，由于P4的上拉能力大于N3，故输出CMP_OUT被拉到高电平。此时P4、N3均导通产生了电源到地的电流。

请参阅图1、图4和图5所示，在本发明一实施例中，比较器偏置电路60包括第一偏置电路610，第一偏置电路610与尾电流源管N0的栅极电性连接。在本实施例中，第一偏置电路610包括第一电流源IBias1和第一控制晶体管NB1。其中，第一控制晶体管NB1的源极接地，第一控制晶体管NB1的漏极与栅极电性连接，且电性连接于第一电流源IBias1的输出端。其中，第一控制晶体管NB1的栅极与尾电流源管N0的栅极电性连接。在本实施例中，第一偏置电路610为外部电路，与每一列的比较器30电性连接，对每列比较器30输出统一的第一偏置电压。

请参阅图1、图4和图5所示，在本发明一实施例中，比较器偏置电路60包括第二偏置电路620，第二偏置电路620与第一晶体管N3的栅极电性连接。在本实施例中，第二偏置电路620包括第二电流源IBias2、第二控制晶体管NB2、第三晶体管NB3和第四晶体管NB4。其中，第二控制晶体管NB2的源极接地，第二控制晶体管NB2的漏极与第二电流源IBias2的输出端电性连接，第二控制晶体管NB2的栅极与第三晶体管NB3的漏极和第四晶体管NB4的漏极电性连接。其中，第三晶体管NB3的栅极接收电压VB_CTL，第三晶体管NB3的源极与第二电流源IBias2的输出端电性连接，第三晶体管NB3的漏极与第一晶体管N3的栅极电性连接。其中，第四晶体管NB4的栅极接收电压VB_CTLB，第四晶体管NB4的源极接地，第四晶体管NB4的漏极与第一晶体管N3的栅极电性连接。其中电压VB_CTL与电压VB_CTLB互为反相电压。在本实施例中，第二偏置电路620为外部电路，与每一列的比较器30电性连接，对每列比较器30输出统一的第二偏置电压。在本实施例中，第一晶体管N3的漏极作为比较器30的输出端，输出时序信号CMP_OUT。

请参阅图1、图4和至图6所示，本发明中，将控制第一级比较器ST1和第二级比较器ST2的偏置电路分开，同时增加了对第二偏置电路620的控制。在V_RAMP抬升后，模数转换开始量化时，将第二级比较器ST2的偏置电压拉到地，因此N3关断，在V_RAMP≤V_PIX时，V1拉低而P4导通后，只会将CMP_OUT拉高，而不会产生电源到地的直接通路，因此从地上来看不会产生电压的抬升，如图6所示，在从比较器30开始复位起，直到斜坡电压V_RAMP降至预设数值，第二级电流和地上电压都不会发生变化，从而降低了电路功耗。同时，由于第一偏置电路610和第二偏置电路620的分离，CMP_OUT翻转对偏置电压的影响，不会对更加敏感的第一级比较器ST1产生影响。

请参阅图1、图4至图7所示，在本发明另一实施例中，比较器偏置电路60包括第一偏置电路610，在本实施例中，第一偏置电路610为外部电路，与每一列的比较器30电性连接，对每列比较器30输出统一的第一偏置电压。在本实施例中，比较器30包括第一级比较器ST1和第二级比较器ST2。其中第一级比较器ST1与本发明一实施例中的电路结构相同。关于第二级比较器ST2，在本发明一实施例中的电路结构的基础上，在本实施例中，比较器偏置电路60还包括第二偏置电路620，而第二偏置电路620连接在第二级比较器ST2中。

请参阅图1、图4至图7所示，在本发明另一实施例中，第二偏置电路620包括晶体管N4、晶体管N4和接地控制晶体管N6。其中晶体管N4的栅极接收电压VBSH，晶体管N4的源极电性连接于第一晶体管N3的漏极，晶体管N4的漏极电性连接于第一晶体管N3的栅极。晶体管N5的源极和漏极都接地，且晶体管N5的栅极电性连接于第一晶体管N3的栅极。接地控制晶体管N6的栅极接收VB_CTLB，接地控制晶体管N6的源极接地，接地控制晶体管N6的漏极电性连接于第一晶体管N3的栅极。在本实施例中，第一晶体管N3的漏极作为比较器30的输出端，输出时序信号CMP_OUT。在比较器30复位时，利用晶体管N4和晶体管N5的采样保持偏置电压VB2，采样保持结束后VBSH拉低，晶体管N4关断。第二级比较器ST2的偏置电压相当于通过晶体管N5来保持。此时，增加接地控制晶体管N6控制，在斜坡电压V_RAMP复位，且时序信号CMP_OUT为高之后，偏置电压VB2拉低，从而实现与本发明一实施例中所述实施例相同的技术效果。

请参阅图1、图4至图6、图8所示，在本发明又一实施例中，比较器偏置电路60包括第一偏置电路610，在本实施例中，第一偏置电路610为外部电路，与每一列的比较器30电性连接，对每列比较器30输出统一的第一偏置电压。在本实施例中，比较器30包括第一级比较器ST1、第二级比较器ST2和耦合连接在第一级比较器ST1和第二级比较器ST2之间的第三耦合电容C3。其中第一级比较器ST1与本发明一实施例中的电路结构相同。关于第二级比较器ST2，在本发明一实施例中的电路结构的基础上，在本实施例中，第二级比较器ST2还包括第三控制晶体管N5。在本实施例中，第三控制晶体管N5的栅极接收VB_CTL，第三控制晶体管N5的源极电性连接于第一晶体管N3的漏极，第三控制晶体管N5的漏极电性连接于共源晶体管P4的漏极。其中第三控制晶体管N5的漏极作为比较器30的输出端，输出时序信号CMP_OUT。在模数转换的量化进程开始，即斜坡电压开始下降时，即b节点，将第三控制晶体管N5关断，从而实现与本发明一实施例中所述实施例相同的技术效果。

请参阅图1至图8所示，在本发明一实施例中，如图6所示，本发明实施例中的时序信号如图6所示。第一偏置电路610和第二偏置电路620为外部偏置电路，其中第一偏置电路610的输出偏置电压，第二偏置电路620的输出偏置电压与每一列的比较器30电性连接，在实现降低功耗效果的同时，电路占用面积小。在本发明另一实施例中，将第二偏置电路620设置在第二级比较器ST2内部，从而实现第二级比较器ST2的自偏置控制，实现了自动化控制，减少了信号传输时间和损耗，控制效率高。在本发明又一实施例中，通过单个晶体管实现第二级比较器ST2和第一级比较器ST1的相互独立偏置，控制过程简单易操作。

本发明提供了一种模数转换电路及图像传感器。其中图像传感器包括像素阵列和模数转换电路。其中，模数转换电路包括斜坡发生器、多个比较器、比较器偏置电路和多个计数器。其中，斜坡发生器输出斜坡电压，其中斜坡电压随时间按照预设速率降低。比较器电性连接于像素阵列的列电路和斜坡发生器，其中列电路的像素电压输入比较器的反相输入端，斜坡电压输入比较器的正相输入端。比较器偏置电路与比较器电性连接，为比较器提供第一偏置电压和第二偏置电压，在第一偏置电压和第二偏置电压下，比较器工作，完成斜坡电压和像素电压的比较。比较器输出在斜坡电压和像素电压相等时翻转为高，同时比较器输出控制计数使能信号翻转为低。在斜坡电压开始下降至比较器输出翻转的期间，计数器对系统时钟信号的翻转次数进行计数，并将计数值作为像素信号经模数转换后的像素电压。本发明能够降低图像传感器的功耗并提升图像质量。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种模数转换电路，其特征在于，包括：

斜坡发生器，所述斜坡发生器输出斜坡电压，其中所述斜坡电压随时间按照预设速率降低；

多个比较器，电性连接于像素阵列的列电路和所述斜坡发生器，其中所述列电路的像素电压输入所述比较器的反相输入端，所述斜坡电压输入所述比较器的正相输入端；

比较器偏置电路，与所述比较器电性连接，为所述比较器提供第一偏置电压和第二偏置电压，在所述第一偏置电压和所述第二偏置电压下，所述比较器完成斜坡电压和像素电压的比较；以及

多个计数器，所述计数器电性连接于所述比较器，所述计数器对系统时钟信号的翻转次数进行计数，直到所述斜坡电压下降至与所述像素电压的输入相等；

其中，在所述斜坡电压和所述像素电压相等时，所述比较器的输出翻转，且所述比较器的输出翻转触发所述计数器的使能信号翻转，所述计数器停止计数。

2.根据权利要求1所述的一种模数转换电路，其特征在于，所述斜坡电压的初始值大于所述像素电压的范围上限值，所述斜坡电压的最终值小于所述像素电压的范围下限值。

3.根据权利要求1所述的一种模数转换电路，其特征在于，所述比较器包括第一级比较器，所述第一级比较器的同相输入端为所述像素电压的输入端，所述第一级比较器的反相输入端为所述斜坡电压的输入端，其中所述第一级比较器具有模拟输出电压，所述模拟输出电压的值为预设值，在所述斜坡电压大于所述像素电压时，所述第一级比较器的输出电压大于所述预设值，在所述斜坡电压小于或等于所述像素电压时，所述第一级比较器的输出电压小于所述预设值。

4.根据权利要求3所述的一种模数转换电路，其特征在于，所述比较器包括第二级比较器，所述第二级比较器包括：

共源晶体管，所述共源晶体管的栅极电性连接于所述第一级比较器的输出端，所述共源晶体管的源极电性连接于供电端，所述共源晶体管的漏极作为所述比较器的输出端；以及

第一晶体管，所述第一晶体管的栅极接收所述第二偏置电压，所述第一晶体管的源极接地，所述第一晶体管的漏极作为所述比较器的输出端，在所述计数器的使能信号翻转为高时，所述第一晶体管断开；

其中，在所述斜坡电压小于等于所述像素电压时，所述第二级比较器的输出翻转，所述第二级比较器的输出翻转触发所述计数器的使能信号翻转，且所述计数器停止计数。

5.根据权利要求4所述的一种模数转换电路，其特征在于，所述比较器偏置电路包括第一偏置电路，所述第一偏置电路电性连接于多个所述比较器，其中所述第一偏置电路输出所述第一偏置电压。

6.根据权利要求4所述的一种模数转换电路，其特征在于，所述模数转换电路包括耦合电容，所述耦合电容电性连接在所述第一级比较器的输出端和所述第二级比较器共源晶体管的栅极之间。

7.根据权利要求6所述的一种模数转换电路，其特征在于，所述比较器偏置电路包括第二偏置电路，所述第二偏置电路电性连接于多个所述比较器，所述第二偏置电路包括：

电流镜；

第三晶体管，所述第一晶体管的栅极通过所述第三晶体管与所述电流镜的输出端电性连接；以及

第四晶体管，所述第一晶体管的栅极通过所述第四晶体管接地，其中所述第三晶体管和所述第四晶体管的栅极电平反相，其中当所述斜坡电压的数值开始下降，所述第三晶体管断开并且所述第四晶体管导通。

8.根据权利要求6所述的一种模数转换电路，其特征在于，所述比较器包括控制晶体管，当所述斜坡电压的数值开始下降，所述控制晶体管断开，其中所述控制晶体管的一端电性连接于所述第一晶体管，所述控制晶体管的另一端作为所述比较器的输出端。

9.根据权利要求4所述的一种模数转换电路，其特征在于，所述比较器偏置电路包括第二偏置电路，所述第二偏置电路设置在所述比较器中，所述第二偏置电路包括：

第五晶体管，所述第一晶体管的栅极通过所述第五晶体管电性连接于所述比较器的输出端；以及

接地控制晶体管，所述第一晶体管的栅极通过所述接地控制晶体管接地，当所述斜坡电压开始下降，所述接地控制晶体管导通。

10.一种图像传感器，其特征在于，包括：

像素阵列，所述像素阵列包括多个像素单元，且所述像素单元按照列排布形成多个列电路：以及

如权利要求1~9任一所述的一种模数转换电路，所述模数转换电路电性连接于所述列电路，并接收所述列电路的像素信号，所述模数转换电路输出所述像素信号经模数转换后的像素电压。