[go: up one dir, main page]

CN107534748A - 固态成像装置和固态成像装置的驱动方法 - Google Patents

固态成像装置和固态成像装置的驱动方法 Download PDF

Info

Publication number
CN107534748A
CN107534748A CN201680021472.2A CN201680021472A CN107534748A CN 107534748 A CN107534748 A CN 107534748A CN 201680021472 A CN201680021472 A CN 201680021472A CN 107534748 A CN107534748 A CN 107534748A
Authority
CN
China
Prior art keywords
reference voltage
ground potential
section
analog
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680021472.2A
Other languages
English (en)
Other versions
CN107534748B (zh
Inventor
西野辰树
植野洋介
池田裕介
森山祐介
松元静徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN107534748A publication Critical patent/CN107534748A/zh
Application granted granted Critical
Publication of CN107534748B publication Critical patent/CN107534748B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/709Circuitry for control of the power supply
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/618Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

在本发明中,在供给至像素的负电源电压发生变化的情况下,减少图像信号波动。像素基于施加到第一接地线的第一接地电位进行操作,并且像素输出与发射光相对应的模拟图像信号。模数转换器基于施加到第二接地线且高于第一接地电位的第二接地电位而进行操作,并且该转换器基于用作将模拟图像信号转换为数字图像信号时的标准的参考电压来进行转换。参考电压生成部基于第二接地电位进行操作,并生成参考电压。参考电压校正部根据第一接地电位的变化校正所生成的参考电压,然后将校正后的参考电压供给至模数转换器。

Description

固态成像装置和固态成像装置的驱动方法
技术领域
本技术涉及一种固态成像装置和固态成像装置的驱动方法。特别地,本技术涉及一种向被构造成生成图像信号的像素施加比被构造成驱动该像素的外围电路的接地电位低的接地电位的固态成像装置,并涉及一种固态成像装置中的驱动方法。
背景技术
过去,已将互补金属氧化物半导体(CMOS:complementary metal-oxidesemiconductor)成像装置用作在照相机等中使用的成像装置。成像装置包括像素和用于驱动像素的外围电路,其中,像素包括生成与发射光相对应的图像信号的光电转换元件。近年来,为了降低照相机等的功耗而使电源的电压降低,并且对降低成像装置中的电压的需求还在增加。然而,当像素的电源电压下降时,光电转换元件的动态范围会变窄,并且存在成像装置容易受到噪声影响的问题。因此,提出了一种系统,在该系统中,除相关的正电源电压之外,还向像素施加负电源电压,从而延长动态范围以减小噪声的影响(例如,参见专利文献1)。
引用列表
专利文献
专利文献1:JP 2009-117613A
发明内容
技术问题
上述现有技术需要用于供给负电源电压的负电源。负电源包括将供给至成像装置的正电源转换成负电源电压的开关稳压器(switching regulator),并且负电源在成像装置中形成为局部稳压器(local regulator)。当负电源的输出电压因负载波动等而变化时,由像素生成的图像信号会出现波动,并且存在图像质量降低的问题。
鉴于以上情况而完成了本技术,并且本技术的目的在于减少当供给至像素的负电源的电压变化时图像信号的波动。
技术方案
为了解决上述问题而完成了本技术,并且本技术的第一方面提供了一种固态成像装置,所述固态成像装置包括像素、模数转换器、参考电压生成部和参考电压校正部。所述像素基于施加到第一接地线的第一接地电位进行操作,并且输出与发射光相对应的模拟图像信号。所述模数转换器基于施加到第二接地线并且比所述第一接地电位高的第二接地电位进行操作,并且所述模数转换器基于作为从所述模拟图像信号到数字图像信号进行转换时的标准的参考电压进行所述转换。所述参考电压生成部基于所述第二接地电位进行操作,并生成所述参考电压。所述参考电压校正部根据所述第一接地电位的变化来校正所生成的所述参考电压,并将所述参考电压供给至所述模数转换器。因此,根据第一接地电位的变化来校正参考电压。
在第一方面中,所述固态成像装置还可以包括:接地电位生成部,所述接地电位生成部生成所述第一接地电位并将所述第一接地电位施加到所述第一接地线。因此,接地电位生成部生成第一接地电位。
在第一方面中,所述固态成像装置还可以包括:接地电位控制部,在由所述模数转换器进行的所述转换期间,所述接地电位控制部使所述接地电位生成部生成所述第一接地电位的操作停止。因此,在模数转换期间使生成第一接地电位的操作停止。
在第一方面中,所述模数转换器可以包括:比较部,所述比较部比较所述模拟图像信号和所述参考电压,以检测所述模拟图像信号和所述参考电压之间的一致性;以及计数部,所述计数部在从所述比较部的所述比较开始到所述检测的时间段内进行计数,并输出作为所述数字图像信号的计数值。因此,模数转换器由比较部和计数部构成。
在第一方面中,可以将同一电源电压施加至所述像素和所述模数转换器。因此,为像素和模数转换器设置共同的电源电压。
在第一方面中,所述固态成像装置还可以包括:多个像素,所述多个像素配置成矩阵形式;以及多个模数转换器,所述多个模数转换器分别对从配置在一行中的所述多个像素输出的所述模拟图像信号进行所述转换。所述参考电压校正部可以将同一校正的所述参考电压供给至所述多个模数转换器中的各者。因此,可以为多个模数转换器设置共同的参考电压。
在第一方面中,设置有所述像素的半导体芯片与设置有所述模数转换器和所述参考电压生成部的半导体芯片可以不同,并且可以将所述第一接地电位施加到设置有所述像素的所述半导体芯片的阱区域。因此,将第一接地电位施加到设置有像素的半导体芯片的阱区域。
本技术的第二方面提供了一种固态成像装置的驱动方法,所述方法包括:图像信号输出步骤、模数转换步骤、参考电压生成步骤以及参考电压校正步骤。所述图像信号输出步骤基于施加到第一接地线的第一接地电位进行操作,并且输出与发射光相对应的模拟图像信号。所述模数转换步骤基于施加到第二接地线并且比所述第一接地电位高的第二接地电位进行操作,并且基于作为从所述模拟图像信号到数字图像信号进行转换时的标准的参考电压进行所述转换。所述参考电压生成步骤基于所述第二接地电位进行操作,并生成所述参考电压。所述参考电压校正步骤根据所述第一接地电位的变化来校正所生成的所述参考电压,并将所述参考电压供给至模数转换器。因此,根据第一接地电位的变化来校正参考电压。
有益效果
本技术优异的有益效果在于:可减少当供给至像素的负电源的电压变化时图像信号的波动。注意,这里说明的有益效果不是限制性的,并且本技术可以具有在本公开中说明的任何有益效果。
附图说明
图1是示出了根据本技术第一实施方案的固态成像装置的构成例的图。
图2是示出了根据本技术第一实施方案的像素110的构成例的图。
图3是示出了根据本技术第一实施方案的水平传输部300的构成例的图。
图4是示出了根据本技术第一实施方案的模数转换器320的构成例的图。
图5是示出了根据本技术第一实施方案的参考电压生成部500的构成例的图。
图6是示出了根据本技术第一实施方案的模数(AD:analog-digital)转换操作的示例的图。
图7是示出了根据本技术第一实施方案的低接地电位的变化的图。
图8是示出了根据本技术第一实施方案的校正前的参考电压的图。
图9是示出了根据本技术第一实施方案的校正后的参考电压的图。
图10是示出了根据本技术第一实施方案的参考电压校正部600的图。
图11是示出了根据本技术第一实施方案的参考电压校正处理的处理步骤的示例的图。
图12是示出了根据本技术第二实施方案的固态成像装置10的构成例的图。
图13是示出了根据本技术第二实施方案的参考电压的校正的图。
图14是示出了根据本技术第三实施方案的固态成像装置10的构成例的图。
具体实施方式
以下,将对用于实施本技术的方式(以下,称为实施方案)进行说明。将按照以下顺序进行说明。
1.第一实施方案(接地电位生成部恒定操作的示例)
2.第二实施方案(接地电位生成部间歇操作的示例)
3.第三实施方案(将第一接地线连接到设置有像素阵列部的阱区域的示例)
1.第一实施方案
固态成像装置的构成
图1是示出了根据本技术第一实施方案的固态成像装置10的构成例的图。固态成像装置10包括像素阵列部100、垂直驱动部200、水平传输部300、接地电位生成部400、参考电压生成部500和参考电压校正部600。
在像素阵列部100中,用于生成图像信号的像素110配置成矩阵形式。在像素阵列部100中,用于向像素110发送控制信号的信号线101和用于发送由像素110生成的图像信号的信号线102以XY矩阵的形式进行布线。更具体地,配置在同一行中的像素110共同连接到一条信号线101,并且配置在同一列中的像素110的输出端共同连接到一条信号线102。通过信号线103向像素阵列部100施加作为像素阵列的操作所必需的电源电压的电源电压Vdd。另外,像素阵列部100通过第一接地线401接地到低接地电位Vss。也就是说,像素阵列部100基于低接地电位Vss进行操作。这里,低接地电位Vss是比后述的水平传输部300等的接地电位GND低的电位。这里,假定接地电位GND为0V。例如,假定电源电压Vdd为2.7V。例如,假定低接地电位Vss为-0.9V。注意,低接地电位Vss为权利要求书中所述的第一接地电位的示例。接地电位GND为权利要求书中所述的第二接地电位的示例。
水平传输部300被构造成处理从像素阵列部100输出的图像信号。该处理对应于后述的图像信号的模数转换(AD转换)等。与像素阵列部100的一行像素110相对应的输出信号被同时输入到水平传输部300。水平传输部300对输入的图像信号进行信号处理,然后在水平方向上传输图像信号,以将图像信号输出到信号线301。从水平传输部300输出的图像信号被供给至固态成像装置10的外部。另外,通过信号线601从后述的参考电压校正部600输入作为AD转换中的标准电压的参考电压。稍后将对由水平传输部300进行的处理进行详细说明。另外,通过信号线103向水平传输部300施加电源电压Vdd,并且水平传输部300通过第二接地线303接地到接地电位GND。
垂直驱动部200被构造成生成控制信号,并向像素阵列部100输出控制信号。垂直驱动部200向与像素阵列部100的所有行对应的信号线101输出控制信号。垂直驱动部200的控制信号包括用于控制像素阵列部100的像素110中的曝光的开始和停止的信号输出和用于控制从像素110读取通过曝光获得的图像信号的信号输出。注意,与水平传输部300相同,通过信号线103向垂直驱动部200施加电源电压Vdd,并且垂直驱动部200通过第二接地线303接地到接地电位GND。
参考电压生成部500被构造成生成由水平传输部300进行的处理所必需的参考电压,并向信号线501输出参考电压。稍后将对参考电压生成部500进行详细说明。与水平传输部300相同,通过信号线103向参考电压生成部500施加电源电压Vdd,并且参考电压生成部500通过第二接地线303接地到接地电位GND。
参考电压校正部600被构造成校正从信号线501输入的参考电压并将该参考电压输出到信号线601。稍后将对参考电压校正部600进行详细说明。
接地电位生成部400被构造成生成上述低接地电位Vss。例如,将作为电源电压施加的电源电压Vdd转换为低接地电位Vss的开关稳压器可以用于接地电位生成部400。
像素的电路构成
图2是示出了根据本技术第一实施方案的像素110的构成例的图。像素110包括光电转换部111、电荷传输部113、电荷保持部115、电荷放电部114、放大部116、选择部117和溢出漏极112。注意,溢出漏极112、电荷传输部113、电荷放电部114、放大部116和选择部117由N沟道金属氧化物半导体(MOS,metal-oxide semiconductor)晶体管构成。
信号线101和102连接到像素110。信号线101包括多个信号线(OFD、TR、RST和SEL)。溢出漏极控制信号线OFD(Over Flow Drain)是将控制信号发送至溢出漏极112的信号线。传输信号线TR(Transfer)是将控制信号发送至电荷传输部113的信号线。复位信号线RST(Reset)是将控制信号发送至电荷放电部114的信号线。选择信号线SEL(Select)是将控制信号发送至选择部117的信号线。如图2所示,信号线连接到MOS晶体管的栅极。当通过信号线输入等于或大于栅极和源极之间的阈值电压(以下被称为ON信号)的电压时,相应的MOS晶体管导通。此外,输出信号Vo被输出至信号线102。
另外,电源电压Vdd通过信号线103施加至像素110,并将像素110通过第一接地线401接地到低接地电位Vss。
如图2所示,光电转换部111的阳极连接到第一接地线401,并且阴极连接到电荷传输部113的源极和溢出漏极112的源极。溢出漏极112的栅极和漏极分别连接到OFD和信号线103。电荷传输部113的漏极连接到电荷放电部114的源极、放大部116的栅极和电荷保持部115的一端。电荷保持部115的另一端连接到第一接地线401。电荷传输部113的栅极连接到TR信号线。电荷放电部114的栅极和漏极分别连接到复位信号线RST和信号线103。放大部116的漏极和源极分别连接到信号线103和选择部117的漏极。选择部117的栅极和源极分别连接到SEL和信号线102。
光电转换部111被构造成生成与发射光量相对应的电荷并蓄积所生成的电荷。光电转换部111由光电二极管构成。
通过传输信号线TR对电荷传输部113进行控制,并且电荷传输部113被构造成将由光电转换部111生成的电荷传输到电荷保持部115。电荷传输部113将光电转换部111与电荷保持部115电连接,以传输电荷。
电荷保持部115被构造成保持由电荷传输部113传输的电荷。电荷保持部115由在半导体芯片的扩散区域中形成的所谓浮动扩散构成。
通过复位信号线RST对电荷放电部114进行控制,并且电荷放电部114被构造成将由电荷保持部115保持的电荷放电。电荷放电部114将电荷保持部115与信号线103电连接,以使电荷放电。
溢出漏极112被构造成将由光电转换部111生成的过量电荷放电。溢出漏极112还将光电转换部111与电源电压Vdd电连接,以进一步将蓄积在光电转换部111中的电荷放电。在这种情况下,通过溢出漏极控制信号线OFD对溢出漏极112进行控制。
放大部116被构造成将与由电荷保持部115保持的电荷相对应的电压输出到源极。此外,通过选择信号线SEL对选择部117进行控制,并且当选择部117处于导通状态时,将放大部116的源极的电压输出至信号线102。
像素中的操作
当从溢出漏极控制信号线OFD输入ON信号时,溢出漏极112导通,并将电源电压Vdd施加到光电转换部111的阴极。因此,会使蓄积在光电转换部111中的电荷放电,并且使像素110初始化,也就是说,使像素110复位。随后,新生成与曝光量相对应的电荷并将其蓄积在光电转换部111中。也就是说,开始曝光。
在经过预定的曝光时间之后,从复位信号线RST输入ON信号以使电荷放电部114导通,并且将电源电压Vdd施加到电荷保持部115。因此,使蓄积在电荷保持部115中的基于暗电流的电荷放电。在这种情况下,放大部116基于蓄积在电荷保持部115中的电荷来生成信号。
接着,当从选择信号线SEL输入ON信号时,选择部117导通,并且由放大部116生成的信号被输出到信号线102。该信号为在电荷放电的状态下生成的信号,并且该信号与作为上述图像信号的标准的复位电压相对应。以下,该信号被称为复位信号。
当选择部117导通时,电荷放电部114断开。随后,从传输信号线TR输入ON信号以使电荷传输部113导通。因此,光电转换部111和电荷保持部115导通,并且蓄积在光电转换部111中的电荷被传输至电荷保持部115。此外,放大部116生成与传输至电荷保持部115的电荷相对应的信号。
接着,当从选择信号线SEL输入ON信号时,选择部117导通,并且由放大部116生成的信号被输出到信号线102。该信号相当于与入射到固态成像装置10的光相对应的图像信号。
由于这些操作而从像素110输出的复位信号和图像信号由水平传输部300进行处理。具体地,从图像信号中减去复位信号以除去每个像素110中的差异。这种方式为被称为相关双采样(CDS:correlated double sampling)的方式,该方式广泛应用于成像装置。
这样,像素110基于作为比接地电位GND低的电位的低接地电位Vss进行操作。更具体地,像素110的实质电源电压为从低接地电位Vss到电源电压Vdd的电压。因此,光电转换部111在该电压范围内生成图像信号。与基于接地电位GND进行操作并施加有电源电压Vdd的水平传输部300等相比,光电转换部111的动态范围可以更宽。
水平传输部的构成
图3是示出了根据本技术第一实施方案的水平传输部300的构成例的图。水平传输部300包括恒流电源310、模数转换器(ADC:analog-digital converter)320和图像信号传输部330。
信号线102连接到恒流电源310的一端和模数转换器320的输入端。恒流电源310的另一端连接到第二接地线303。模数转换器320的输出端连接到图像信号传输部330的输入端。注意,模数转换器320和图像信号传输部330通过信号线302连接。
恒流电源310被构造成作为图2所示的放大部116的负载工作。也就是说,恒流电源310与放大部116一起构成源极跟随器电路。
模数转换器320被构造成将从像素110输出的模拟图像信号转换成数字图像信号,并输出数字图像信号。基于参考电压来进行该转换。这里,参考电压为作为将模拟图像信号转换成数字图像信号的标准的电压。将同一参考电压输入至图3中的所有模数转换器320。模数转换器320还执行上述CDS处理。通过信号线103将电源电压Vdd施加到模数转换器320,并且模数转换器320通过第二接地线303接地到接地电位GND。稍后将对模数转换器320的构成进行详细说明。
图像信号传输部330被构造成在水平方向上传输由多个模数转换器320输出的数字图像信号。具体地,图像信号传输部330从由设置在图3的最左侧的模数转换器320输出的图像信号起顺序地将各图像信号输出到信号线301。
模数转换器的构成
图4是示出了根据本技术第一实施方案的模数转换器320的构成例的图。图4的模数转换器320包括比较部329和计数部326。
比较部329被构造成比较模拟图像信号和参考电压,以检测模拟图像信号和参考电压之间的一致性。比较部329包括恒流电源321~323与N沟道MOS晶体管324和325。
恒流电源321和322中的各者的一端连接到信号线103,另一端分别连接到N沟道MOS晶体管324和325的漏极。N沟道MOS晶体管324和325的栅极分别连接到信号线601和102。另外,N沟道MOS晶体管324和325的源极连接到恒流电源323的一端,该恒流电源的另一端连接到第二接地线303。计数部326的输入端连接到N沟道MOS晶体管325的漏极,并且计数部326的输出端连接到信号线302。
N沟道MOS晶体管324和325以及恒流电源321~323构成差分放大器,该差分放大器将输入至N沟道MOS晶体管324和325的栅极的图像信号和参考电压进行比较。从N沟道MOS晶体管325的漏极输出比较结果。例如,当参考电压高于图像信号的电压时,N沟道MOS晶体管325的漏极的电位变为高电平(H电平)。当状态变成参考电压低于图像信号的电压的状态时,N沟道MOS晶体管325的漏极的电位转变为低电平(L电平)。当参考电压和图像信号的电压基本相等时,发生该转变。因此,比较部329可以检测到参考电压和图像信号的电压基本相等,并且可以将其输出到计数部326。比较部329的输出通过信号线304输出至计数部326。
计数部326是被构造成随着比较部329开始进行比较而开始进行计数并且随着比较部329检测到参考信号和图像信号之间的一致性而停止进行计数的计数器。将计数值作为AD转换的结果输出。计数部326执行递增计数和递减计数,以进行CDS。稍后将对计数部326的操作进行详细说明。
参考电压生成部的构成
图5是示出了根据本技术第一实施方案的参考电压生成部500的构成例的图。参考电压生成部500包括计数部510、数模转换器(DAC:digital-analog converter)520和电阻器530。
计数部510为用于生成数字参考电压的计数器。计数部510对与参考电压对应的数字值进行递减计数,以生成斜坡形状的参考电压。
数模转换器520被构造成将由计数部510生成的数字参考电压转换为模拟参考电流。数模转换器520将作为数字值输入的参考电压转换为模拟值,并将模拟值作为电流输出。也就是说,数模转换器520将数字信号转换为模拟信号,并将电压转换成电流。
电阻器530被构造成将从数模转换器520输出的电流转换成电压。电阻器530连接在数模转换器520的输出端和第二接地线303之间。数模转换器520的输出电流通过电阻器530流入接地线303,将输出电流转换为参考电压Vramp并输出到信号线501。
根据控制部(未示出)的控制,计数部510开始对设定的初始值进行递减计数。与此同步地,开始进行由上述模数转换器320中的比较部329和计数部326进行的比较操作和计数。
模数转换操作
图6是示出了根据本技术第一实施方案的AD转换操作的示例的图。图6示出了由模数转换器320进行的AD转换。图6还示出了输入到模数转换器320的像素110的输出信号Vo、参考电压Vramp、比较部329的输出和计数部326的输出与低接地电位Vss之间的关系。在图6中,在低接地电位Vss的波形上方绘制的虚线表示0V的电位。此外,随着从上述像素110输出复位信号,开始进行图6所示的AD转换操作。
复位电压转换时间段:T1~T5
首先,从像素110输出作为复位信号的输出信号Vo(T1)。在复位信号稳定后,参考电压生成部500的计数部510开始进行递减计数,并且参考电压Vramp以斜坡形状下降,也就是说,线性地下降。同时,计数部326开始进行递减计数(T2)。随后,当输出信号Vo和参考电压Vramp一致时,比较部329的输出从H电平转变到L电平。因此,计数部326停止递减计数(T3)。计数部510继续进行递减计数,并且在经过预定时间段之后,停止递减计数(T4)。随后,使计数部510初始化,并且比较部329的输出从L电平转换到H电平(T5)。另一方面,计数部326保持计数值。因此,计数部326保持与复位电压相对应的数字值。
趋稳时间段(Settling Period):T6
接下来,从像素110输出作为图像信号的输出信号Vo(T6)。随后,使操作等待直到Vo稳定。
图像信号转换时间段:T7~T10
在趋稳时间段之后,开始计数部510的递减计数,并且参考电压Vramp再次以斜坡形状下降。同时,计数部326开始进行递增计数(T7)。随后,Vo和参考电压Vramp一致,并且比较部329的输出从H电平转变到L电平。因此,计数部326停止递增计数(T8)。计数部510继续进行递减计数,并且在经过预定时间段之后,停止递减计数(T9)。随后,使计数部510初始化,并且比较部329的输出从L电平转变到H电平(T10)。另一方面,计数部326保持计数值。图像信号传输部330水平地传输作为AD转换图像信号的计数值。
以这种方式,进行图像信号的AD转换。此外,计数部326通过在复位电压转换时间段中执行的递减计数来保持复位电压。在图像信号转换时间段中,可以对所保持的计数值进行递增计数,以从图像信号中减去复位电压。以这种方式来执行CDS。
低接地电位的变化
图7是示出了根据本技术第一实施方案的低接地电位的变化的图。图7是示出了像素110、水平传输部300的恒流电源310和模数转换器320、接地电位生成部400、参考电压生成部500和参考电压校正部600的信号等之间的关系的图。为了方便起见,在图7的示例中,接地电位生成部400由并联连接的负电压电源402和电容器403构成。
由接地电位生成部400生成的低接地电位Vss的电压会因当从像素110输出Vo时的负载波动而变化。电压也因随着负电压电源402的操作而产生的噪声发生变化。通常,电容器403减小了低接地电位Vss的变化。然而,当连接小容量电容器403以使系统小型化时,低接地电位Vss的变化(ΔVss)变大。由于ΔVss叠加在像素110的接地线上,所以输出信号Vo会受到影响并改变ΔVo的量。因此,参考电压校正部600校正参考电压。具体地,检测到ΔVss,并且将相当于ΔVo的电压叠加在参考电压上。因此,会消除ΔVo,并且可以减小AD转换后的图像信号的波动。
参考电压的校正
图8是示出了根据本技术第一实施方案的校正前的参考电压的图。图8示出了输出信号Vo、校正前的参考电压Vramp、比较部329的输出和低接地电位Vss之间的关系。注意,在参考电压Vramp和比较部329的输出的波形上绘制的虚线表示当输出信号Vo没有发生变化时的波形。如图8所示,低接地电位Vss改变ΔVss的量,并且这会使输出信号Vo改变ΔVo的量。由于将Vo与校正前的参考电压Vramp进行比较,因此,比较部329的输出从H电平转变到L电平的时间从T8变为T8’,并且在AD转换的图像信号中出现误差。
图9是示出了根据本技术第一实施方案的校正后的参考电压的图。相比于图8,以ΔVo’的量对参考电压Vramp进行校正。注意,在参考电压Vramp和比较部329的输出的波形上绘制的双点划线是表示用于比较的图8中的波形的线。以这种方式,可以校正参考电压Vramp以减小AD转换的图像信号的波动。
参考电压校正部的构成
图10是示出了根据本技术第一实施方案的参考电压校正部600的图。图10的a中的参考电压校正部600包括恒流电源602和609、N沟道MOS晶体管608、P沟道MOS晶体管606和607、电阻器603~605和电容器611。
P沟道MOS晶体管606和607的源极连接到信号线103。P沟道MOS晶体管606的漏极连接到P沟道MOS晶体管607的栅极和N沟道MOS晶体管608的漏极。P沟道MOS晶体管607的漏极连接到恒流电源609的一端,恒流电源609的另一端连接到第二接地线303。N沟道MOS晶体管608的源极连接到电阻器605的一端,并且电阻器605的另一端连接到第二接地线303。恒流电源602的一端连接到信号线103,另一端连接到电阻器603、604中的各者的一端。电阻器603和604的另一端分别连接到第二接地线303和N沟道MOS晶体管608的栅极。电容器611连接在N沟道MOS晶体管608的栅极和第一接地线401之间。注意,信号线501和601共同连接在参考电压校正部600中,并且P沟道MOS晶体管607的漏极连接到信号线501和601。
电容器611为耦合电容器,并且被构造成将低接地电位Vss的变化量ΔVss输入到N沟道MOS晶体管608的栅极。N沟道MOS晶体管608和电阻器605构成放大器电路,用以放大ΔVss并将ΔVss转换为漏极电流Id的变化量(ΔId)。恒流电源602、电阻器603和电阻器604形成向N沟道MOS晶体管608的栅极提供偏置电压的偏置电路。P沟道MOS晶体管606和607构成向信号线501和601提供等效于Id的电流的电流镜电路(current mirror circuit)。恒流电源609是P沟道MOS晶体管607的漏极负载。在恒流电源609中流动的电流和Id之间的差为提供给信号线501和601的电流。P沟道MOS晶体管606和607以及恒流电源609构成用于校正参考电压的校正电路。
在稳定状态下,由偏置电路设定的漏极电流Id流入N沟道MOS晶体管608中。Id和恒流电源609的电流值被设定为相同值。因此,在稳定状态下从参考电压校正部600流向信号线501和601的电流为0A。
当低接地电位Vss下降时,放大器电路会放大变化量(ΔVss),并且Id减小。相当于Id的减少量的电流从信号线501和601流向恒流电源609。因此,流过图5所示的电阻器530的电流会减小,并且参考电压Vramp也会下降。
在图10中,b示出了参考电压校正部600的另一示例。参考电压校正部600包括恒流电源622和629、放大器624、P沟道MOS晶体管626和627、电阻器623~625和电容器631。
由于参考电压校正部600相当于图10的a中的包括N沟道MOS晶体管608和电阻器605的放大部用包括放大器624和电阻器625的电压电流转换电路来代替的电路,因此不对参考电压校正部600进行说明。
参考电压校正处理
图11是示出了根据本技术第一实施方案的参考电压校正处理的处理步骤的示例的图。首先,像素110向水平传输部300输出图像信号(步骤S901)。然后,参考电压生成部500生成参考电压(步骤S902)。接着,参考电压校正部600校正参考电压(步骤S903)。最后,模数转换器320基于校正的参考电压来进行图像信号的AD转换。
以这种方式,在本技术的第一实施方案中,根据施加到像素的低接地电位Vss的变化来校正参考电压Vramp,并且基于此进行图像信号的AD转换。因此,当图像信号因低接地电位Vss的变化而波动时,可以减小AD转换后的图像信号的波动。
2.第二实施方案
在上述实施方案中,接地电位生成部400不断地生成低接地电位Vss。另一方面,在本技术的第二实施方案中,在对图像信号进行AD转换的时间段中,停止接地电位生成部400的操作。这会降低由接地电位生成部400生成的噪声的影响。
固态成像装置的构成
图12是示出了根据本技术第二实施方案的固态成像装置10的构成例的图。固态成像装置10包括接地电位控制部700,这点是与图1所示的固态成像装置10的不同之处。
接地电位控制部700被构造成控制接地电位生成部400。接地电位控制部700在水平传输部300的模数转换器320进行AD转换的时间段中,使接地电位生成部400停止生成低接地电位Vss。
接地电位生成部400基于接地电位控制部700的控制来生成低接地电位Vss。
如上所述,接地电位生成部400由开关稳压器等构成。因此,随着低接地电位Vss的生成而产生噪声。在AD转换后,噪声会叠加在图像信号上,并且图像质量降低。因此,在本技术的第二实施方案中,接地电位生成部400在模数转换器320进行AD转换的时间段内停止,从而减少噪声并防止图像质量降低。然而,在接地电位生成部400停止的时间段内不提供低接地电位Vss,并且低接地电位Vss逐渐下降(接近0V)。由于图像信号受到低接地电位Vss的变化的影响,因此参考电压校正部600会校正参考电压。
固态成像装置10的其他构成与图1所示的固态成像装置10的构成相同,因此省略对其的说明。
参考电压的校正
图13是示出了根据本技术第二实施方案的参考电压的校正的图。图13示出了低接地电位Vss、输出信号Vo、校正前的参考电压Vramp和校正后的参考电压Vramp之间的关系。接地电位控制部700控制接地电位生成部400在模数转换器320进行AD转换的时间段内停止生成低接地电位Vss。在模数转换器320的AD转换完成之后,接地电位控制部700控制接地电位生成部400重新开始生成低接地电位Vss。接地电位控制部700在每行中重复该控制,以使接地电位生成部400间歇地操作。因此,在接地电位生成部400停止操作的时间段内,图13的低接地电位Vss发生变化。受该变化的影响,输出信号Vo改变ΔVo的量。因此,参考电压校正部600会校正参考电压。如图13所示,可以根据变化量ΔVo来校正参考电压Vramp,以减少AD转换之后的图像信号的波动。
以这种方式,在本技术的第二实施方案中,在AD转换的时间段内,停止接地电位生成部400的操作,并且校正参考电压。因此,可以减少图像信号的噪声,并且可以防止图像质量降低。
3.第三实施方案
在上述第一实施方案中,像素阵列部和其它部件形成在同一半导体芯片上。另一方面,在本技术的第三实施方案中,像素阵列部和其它部件形成在不同的半导体芯片上。因此,可以容易地使低接地电位Vss和接地电位GND分开。
固态成像装置的构成
图14是示出了根据本技术第三实施方案的固态成像装置10的构成例的图。固态成像装置10包括像素阵列芯片810和外围电路芯片820。
像素阵列芯片810为设置有像素阵列部100的半导体芯片。也就是说,像素阵列芯片810为设置有基于低接地电位Vss进行操作的电路等的半导体芯片。像素阵列部100形成在像素阵列芯片810的阱区域811中。第一接地线401连接到阱区811,并且像素阵列部100接地到低接地电位Vss。
外围电路芯片820为设置有垂直驱动部200、水平传输部300、参考电压生成部500、参考电压校正部600和接地电位生成部400的芯片。外围电路芯片为设置有基于接地电位GND进行操作的电路等的半导体芯片。垂直驱动部200等形成在外围电路芯片820的阱区域821中。第二接地线303连接到阱区域821,垂直驱动部200等接地到接地电位GND。
以这种方式,在根据本技术第三实施方案的固态成像装置10中,接地到低接地电位Vss和接地电位GND的电路等形成在不同的半导体芯片上。因此,用于接地到这些电位的第一接地线401和第二接地线可以分别连接到阱区域811和阱区域821。
注意,像素阵列部100等的构成与图1所示的固态成像装置10相同,并且省略对其的说明。
以这种方式,在本技术的第三实施方案中,固态成像装置10由像素阵列芯片810和外围电路芯片820构成,并且第一接地线401连接到像素阵列芯片810的阱区域。因此,可以容易地使低接地电位Vss和接地电位GND分开。
如上所述,在本技术的实施方案中,将比外围电路的接地电位低的低接地电势Vss施加到像素。即使当低接地电位Vss改变时,也可以校正参考电压,从而进行图像信号的AD转换,并可减少转换后的图像信号的波动。因此,可以防止图像质量降低。
注意,上述实施方案示出了用于实施本技术的示例,并且实施方案中的事项和在权利要求书中的发明特定事项互相对应。同样地,在权利要求书中的发明特定事项与在本技术的实施方案中具有相同名称的事项互相对应。然而,本技术不限于这些实施方案,并且在不脱离本技术的范围的情况下,可以通过对实施方案进行各种修改来实施本技术。
上述实施方案中说明的处理过程可以被认为是包括一系列步骤的方法,或者该处理过程可以被认为是用于使计算机执行一系列步骤的程序或者被认为是存储程序的记录介质。可用的记录介质的示例包括光盘(CD:compact disc)、迷你盘(MD:MiniDisc)、数字通用盘(DVD:digital versatile disc)、存储卡和Blu-ray(注册商标)光盘。
注意,本说明书中说明的有益效果仅为说明性的,并且有益效果非限制性的。还可以有其他有益效果。
注意,本技术还可具有以下构成。
(1)一种固态成像装置,其包括:
像素,所述像素基于施加到第一接地线的第一接地电位进行操作,并且输出与发射光相对应的模拟图像信号;
模数转换器,所述模数转换器基于施加到第二接地线并且比所述第一接地电位高的第二接地电位进行操作,并且所述模数转换器基于作为从所述模拟图像信号到数字图像信号进行转换时的标准的参考电压进行所述转换;
参考电压生成部,所述参考电压生成部基于所述第二接地电位进行操作,并生成所述参考电压;以及
参考电压校正部,所述参考电压校正部根据所述第一接地电位的变化来校正所生成的所述参考电压,并将所述参考电压供给至所述模数转换器。
(2)根据(1)所述的固态成像装置,还包括:
接地电位生成部,所述接地电位生成部生成所述第一接地电位并将所述第一接地电位施加到所述第一接地线。
(3)根据(2)所述的固态成像装置,还包括:
接地电位控制部,在由所述模数转换器进行的所述转换期间,所述接地电位控制部使所述接地电位生成部生成所述第一接地电位的操作停止。
(4)根据(1)~(3)中任一项所述的固态成像装置,其中,
所述模数转换器包括:
比较部,所述比较部比较所述模拟图像信号和所述参考电压,以检测所述模拟图像信号和所述参考电压之间的一致性;以及
计数部,所述计数部在从所述比较部的所述比较开始到所述检测的时间段内进行计数,并输出作为所述数字图像信号的计数值。
(5)根据(1)~(4)中任一项所述的固态成像装置,其中,
将同一电源电压施加至所述像素和所述模数转换器。
(6)根据(1)~(5)中任一项所述的固态成像装置,还包括:
多个像素,所述多个像素配置成矩阵形式;以及
多个模数转换器,所述多个模数转换器分别对从配置在一行中的所述多个像素输出的所述模拟图像信号进行所述转换,其中,
所述参考电压校正部将同一校正的所述参考电压供给至所述多个模数转换器中的各者。
(7)根据(1)~(6)中任一项所述的固态成像装置,其中,
设置有所述像素的半导体芯片与设置有所述模数转换器和所述参考电压生成部的半导体芯片不同,并且将所述第一接地电位施加到设置有所述像素的所述半导体芯片的阱区域。
(8)一种固态成像装置的驱动方法,所述方法包括:
图像信号输出步骤,基于施加到第一接地线的第一接地电位进行操作,并且输出与发射光相对应的模拟图像信号;
模数转换步骤,基于施加到第二接地线并且比所述第一接地电位高的第二接地电位进行操作,并且基于作为从所述模拟图像信号到数字图像信号进行转换时的标准的参考电压进行所述转换;
参考电压生成步骤,基于所述第二接地电位进行操作,并生成所述参考电压;以及
参考电压校正步骤,根据所述第一接地电位的变化来校正所生成的所述参考电压,并将所述参考电压供给至模数转换器。
附图标记列表
10 固态成像装置
100 像素阵列部
110 像素
200 垂直驱动部
300 水平传输部
303 第二接地线
310 恒流电源
320 模数转换器
326、510 计数部
329 比较部
330 图像信号传输部
400 接地电位生成部
401 第一接地线
500 参考电压生成部
520 数模转换器
530 电阻器
600 参考电压校正部
700 接地电位控制部
810 像素阵列芯片
811、821 阱区域
820 外围电路芯片

Claims (8)

1.一种固态成像装置,其包括:
像素,所述像素基于施加到第一接地线的第一接地电位进行操作,并且输出与发射光相对应的模拟图像信号;
模数转换器,所述模数转换器基于施加到第二接地线并且比所述第一接地电位高的第二接地电位进行操作,并且所述模数转换器基于作为从所述模拟图像信号到数字图像信号进行转换时的标准的参考电压进行所述转换;
参考电压生成部,所述参考电压生成部基于所述第二接地电位进行操作,并生成所述参考电压;以及
参考电压校正部,所述参考电压校正部根据所述第一接地电位的变化来校正所生成的所述参考电压,并将所述参考电压供给至所述模数转换器。
2.根据权利要求1所述的固态成像装置,还包括:
接地电位生成部,所述接地电位生成部生成所述第一接地电位并将所述第一接地电位施加到所述第一接地线。
3.根据权利要求2所述的固态成像装置,还包括:
接地电位控制部,在由所述模数转换器进行的所述转换期间,所述接地电位控制部使所述接地电位生成部生成所述第一接地电位的操作停止。
4.根据权利要求1所述的固态成像装置,其中,
所述模数转换器包括:
比较部,所述比较部比较所述模拟图像信号和所述参考电压,以检测所述模拟图像信号和所述参考电压之间的一致性;以及
计数部,所述计数部在从所述比较部的所述比较开始到所述检测的时间段内进行计数,并输出作为所述数字图像信号的计数值。
5.根据权利要求1所述的固态成像装置,其中,
将同一电源电压施加至所述像素和所述模数转换器。
6.根据权利要求1所述的固态成像装置,还包括:
多个像素,所述多个像素配置成矩阵形式;以及
多个模数转换器,所述多个模数转换器分别对从配置在一行中的所述多个像素输出的所述模拟图像信号进行所述转换,其中,
所述参考电压校正部将同一校正的所述参考电压供给至所述多个模数转换器中的各者。
7.根据权利要求1所述的固态成像装置,其中,
设置有所述像素的半导体芯片与设置有所述模数转换器和所述参考电压生成部的半导体芯片不同,并且将所述第一接地电位施加到设置有所述像素的所述半导体芯片的阱区域。
8.一种固态成像装置的驱动方法,所述方法包括:
图像信号输出步骤,基于施加到第一接地线的第一接地电位进行操作,并且输出与发射光相对应的模拟图像信号;
模数转换步骤,基于施加到第二接地线并且比所述第一接地电位高的第二接地电位进行操作,并且基于作为从所述模拟图像信号到数字图像信号进行转换时的标准的参考电压进行所述转换;
参考电压生成步骤,基于所述第二接地电位进行操作,并生成所述参考电压;以及
参考电压校正步骤,根据所述第一接地电位的变化来校正所生成的所述参考电压,并将所述参考电压供给至模数转换器。
CN201680021472.2A 2015-05-20 2016-04-13 固态成像装置和固态成像装置的驱动方法 Expired - Fee Related CN107534748B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015102643 2015-05-20
JP2015-102643 2015-05-20
PCT/JP2016/061934 WO2016185839A1 (ja) 2015-05-20 2016-04-13 固体撮像装置および固体撮像装置の駆動方法

Publications (2)

Publication Number Publication Date
CN107534748A true CN107534748A (zh) 2018-01-02
CN107534748B CN107534748B (zh) 2020-07-21

Family

ID=57319802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680021472.2A Expired - Fee Related CN107534748B (zh) 2015-05-20 2016-04-13 固态成像装置和固态成像装置的驱动方法

Country Status (4)

Country Link
US (2) US10194107B2 (zh)
JP (1) JP6794985B2 (zh)
CN (1) CN107534748B (zh)
WO (1) WO2016185839A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108401497A (zh) * 2018-02-27 2018-08-14 深圳市汇顶科技股份有限公司 图像传感器和图像传感器的输出补偿电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6792361B2 (ja) * 2016-07-20 2020-11-25 キヤノン株式会社 撮像装置及びその制御方法
CN109923857B (zh) * 2016-11-14 2021-05-11 富士胶片株式会社 摄像装置、摄像方法及记录介质
WO2019171839A1 (en) 2018-03-07 2019-09-12 Sony Semiconductor Solutions Corporation Imaging device, imaging system, and imaging method
WO2023002566A1 (ja) * 2021-07-20 2023-01-26 オリンパスメディカルシステムズ株式会社 撮像装置、スコープ、および内視鏡システム
WO2024176641A1 (ja) * 2023-02-24 2024-08-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290980A (ja) * 2001-03-27 2002-10-04 Minolta Co Ltd A/d変換器及びこのa/d変換器を備えた撮像装置
CN101188700A (zh) * 2006-11-13 2008-05-28 三星电子株式会社 互补金属氧化物半导体图像传感器及其图像信号检测方法
US20090166513A1 (en) * 2007-12-26 2009-07-02 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
JP2009290658A (ja) * 2008-05-30 2009-12-10 Sony Corp 固体撮像装置、撮像装置、画素駆動方法
CN101969535A (zh) * 2009-07-27 2011-02-09 索尼公司 固态成像装置和相机系统
CN103873784A (zh) * 2012-12-14 2014-06-18 佳能株式会社 图像拾取装置、图像拾取系统及用于驱动该装置的方法
US20140293085A1 (en) * 2013-03-28 2014-10-02 Canon Kabushiki Kaisha Imaging device, driving method of imaging device, and imaging system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006020172A (ja) * 2004-07-02 2006-01-19 Fujitsu Ltd ランプ波形発生回路、アナログ・デジタル変換回路、撮像装置、撮像装置の制御方法
CN103477628A (zh) * 2011-04-21 2013-12-25 松下电器产业株式会社 斜坡信号发生电路及包括该电路的图像传感器和摄像装置
JP2014165396A (ja) * 2013-02-26 2014-09-08 Sony Corp 固体撮像装置および電子機器
JP2015080132A (ja) * 2013-10-18 2015-04-23 ルネサスエレクトロニクス株式会社 固体撮像素子
JP6539157B2 (ja) * 2015-09-01 2019-07-03 キヤノン株式会社 固体撮像装置および撮像システム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290980A (ja) * 2001-03-27 2002-10-04 Minolta Co Ltd A/d変換器及びこのa/d変換器を備えた撮像装置
CN101188700A (zh) * 2006-11-13 2008-05-28 三星电子株式会社 互补金属氧化物半导体图像传感器及其图像信号检测方法
US20090166513A1 (en) * 2007-12-26 2009-07-02 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
JP2009290658A (ja) * 2008-05-30 2009-12-10 Sony Corp 固体撮像装置、撮像装置、画素駆動方法
CN101969535A (zh) * 2009-07-27 2011-02-09 索尼公司 固态成像装置和相机系统
CN103873784A (zh) * 2012-12-14 2014-06-18 佳能株式会社 图像拾取装置、图像拾取系统及用于驱动该装置的方法
US20140293085A1 (en) * 2013-03-28 2014-10-02 Canon Kabushiki Kaisha Imaging device, driving method of imaging device, and imaging system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JEONGHWAN LEE: "A/D Converter using Iterative Divide-by-Two Reference for CMOS Image Sensor", 《2008 INTERNATIONAL SOC DESIGN CONFERENCE》 *
张生才等: "基于CMOS图像传感器应用的斜坡发生器", 《哈尔滨工业大学学报》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108401497A (zh) * 2018-02-27 2018-08-14 深圳市汇顶科技股份有限公司 图像传感器和图像传感器的输出补偿电路
CN108401497B (zh) * 2018-02-27 2020-11-13 深圳市汇顶科技股份有限公司 图像传感器和图像传感器的输出补偿电路
US10917595B2 (en) 2018-02-27 2021-02-09 Shenzhen GOODIX Technology Co., Ltd. Image sensor and output compensation circuit of image sensor

Also Published As

Publication number Publication date
US20180084211A1 (en) 2018-03-22
WO2016185839A1 (ja) 2016-11-24
JP6794985B2 (ja) 2020-12-02
JPWO2016185839A1 (ja) 2018-03-08
CN107534748B (zh) 2020-07-21
US10194107B2 (en) 2019-01-29
US20180103223A1 (en) 2018-04-12
US10237502B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
CN107534748B (zh) 固态成像装置和固态成像装置的驱动方法
EP2579461B1 (en) Ramp signal output circuit, analog-to-digital conversion circuit, imaging device, method for driving ramp signal output circuit, method for driving analog-to-digital conversion circuit, and method for driving imaging device
US8421889B2 (en) Image pickup apparatus, image pickup system, and method of the image pickup apparatus having pixel array for outputting an analog signal
US7715661B2 (en) Solid-state image pickup device, method of driving solid-state image pickup device and imaging apparatus
KR101215142B1 (ko) 고체 촬상 장치 및 촬상 시스템
JP5067011B2 (ja) 固体撮像装置、撮像装置、電子機器
US7567280B2 (en) Solid-state imaging device, analogue-digital converting method in solid-state imaging device and imaging apparatus
US9609187B2 (en) Solid-state imaging device, drive method thereof and camera system
US11330214B2 (en) Comparator and image sensing device including the same
US8274589B2 (en) DA converter, solid-state imaging device, and camera system
US10811448B2 (en) Solid-state imaging device
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
CN109906605B (zh) 摄像装置和电子设备
CN110784669A (zh) 斜坡信号发生装置及使用其的cmos图像传感器
WO2018020858A1 (ja) 撮像素子および撮像装置
US8748791B2 (en) Image sensor
WO2015111370A1 (ja) 固体撮像装置及び撮像装置
US9462204B2 (en) Analog to digital converter for imaging device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Nishino Tatsuki

Inventor after: Ueno Yosuke

Inventor after: Ikeda Yusuke

Inventor after: YUSUKE MORIYAMA

Inventor after: Matsumoto shizunori

Inventor before: Nishino Tatsuki

Inventor before: Ueno Yosuke

Inventor before: Ikeda Yusuke

Inventor before: YUSUKE MORIYAMA

Inventor before: Matsumoto shizunori

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200721