[go: up one dir, main page]

CN118800757A - 电容器件及其制作方法、电子设备 - Google Patents

电容器件及其制作方法、电子设备 Download PDF

Info

Publication number
CN118800757A
CN118800757A CN202310427258.9A CN202310427258A CN118800757A CN 118800757 A CN118800757 A CN 118800757A CN 202310427258 A CN202310427258 A CN 202310427258A CN 118800757 A CN118800757 A CN 118800757A
Authority
CN
China
Prior art keywords
layer
electrode layer
connection pad
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310427258.9A
Other languages
English (en)
Inventor
许继开
李珩
官勇
赵南
任亦纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202310427258.9A priority Critical patent/CN118800757A/zh
Priority to EP24163564.8A priority patent/EP4447079A1/en
Publication of CN118800757A publication Critical patent/CN118800757A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种电容器件及其制作方法、电子设备，涉及电容技术领域，能够降低器件的制备工艺难度。该电容器件包括第一结构层、金属布线层、第一连接盘和第二连接盘。第一结构层中设置有沟槽和金属过孔，沟槽的底部具有开口。金属布线层位于沟槽底部、且暴露于开口中。沟槽中交替填充有多个电极层和多个第一介质层。第一连接盘和第二连接盘分别通过金属过孔与金属布线层连接。其中，多个电极层中包括第一电极层、第二电极层以及至少一个中间电极层；第一电极层在开口处与金属布线层接触；连接盘直接覆盖在第二电极层表面；中间电极层通过金属过孔与金属布线层连接；相邻的两个电极层分别与第一连接盘和第二连接盘电连接。

Description

电容器件及其制作方法、电子设备
技术领域
本申请涉及电容技术领域，尤其涉及一种电容器件及其制作方法、电子设备。
背景技术
高电容密度的深槽电容(deep trench capacitor，DTC)由于其优异的储能、滤波、去耦等作用，被广泛地应用于芯片制造与芯片封装中。
示意的，如图1所示，在现有的DTC制造过程中，需要在沟槽(trench)中交替填充电极层和介质层(也即介电层)，并通过接触孔CT(contact)从上方将多个电极层进行引出。然而，在通过刻蚀(etch)工艺制作接触孔CT时，刻蚀通常是停止在电极层上，电极层和介质层的刻蚀选择比通常较低，因此，在制作接触孔CT时，刻蚀很容易对电极造成损伤，也即刻蚀工艺难度较大。
因此，亟需一种新型结构的DTC，以降低器件制备的工艺难度。
发明内容
本申请提供一种电容器件及其制作方法、电子设备，提供一种新型结构的DTC，能够降低器件的制备工艺难度。
本申请提供一种电容器件，该电容器件包括：第一结构层、金属布线层、第一连接盘和第二连接盘。第一结构层中设置有沟槽和多个金属过孔，沟槽的底部具有开口。金属布线层位于沟槽的底部、且暴露于开口中。沟槽中交替填充有多个电极层和多个第一介质层。第一连接盘和第二连接盘分别通过金属过孔与金属布线层连接。其中，多个电极层中包括第一电极层、第二电极层以及位于第一电极层和第二电极层之间的至少一个中间电极层。第一电极层覆盖沟槽的内侧壁，并在开口处与金属布线层接触；第一连接盘或第二连接盘覆盖在第二电极层表面；中间电极层延展出沟槽、并通过金属过孔与金属布线层连接。相邻的两个电极层分别与第一连接盘和第二连接盘电连接。
本申请实施例提供的电容器件，通过在沟槽的底部设置金属布线层，在沟槽的侧面设置多个金属过孔，在此情况下，可以将顶层的电极层(第二电极层)直接与上方的连接盘连接，其他电极层从下方经金属布线层和金属过孔引出至连接盘。如底层的电极层(第一电极层)在沟槽底部直接与金属布线层连接，并通过金属过孔向上引出至连接盘；中间电极层通过金属过孔连接到金属布线层，再通过金属过孔向上引出至连接盘。也就是说，本申请实施例提供的电容器件，通过金属布线层和金属过孔结合的方式将电极层引出至连接盘，无需采用接触孔，能够降低制备的工艺难度以及制作成本，同时也避免了因制作接触孔导致的电极层损耗等问题。
在一些可能实现的方式中，金属布线层包括第一走线和第二走线。第一走线位于沟槽的底部、且暴露于开口中。第一走线和第二走线分别通过不同的金属过孔与第一连接盘和第二连接盘连接。
在一些可能实现的方式中，第一走线和第二走线位于同层。
在一些可能实现的方式中，第一结构层中包括上结构层和下结构层，上结构层位于下结构层远离第一走线的一侧。第一走线位于沟槽的底部、且暴露于开口中；第一走线通过位于上结构层和下结构层中的金属过孔与第一连接盘连接。第二走线位于上结构层和下结构层之间，第二走线通过位于上结构层中的金属过孔与第二连接盘连接。
在一些可能实现的方式中，多个电极层中包括一个中间电极层。中间电极层通过金属过孔与第二走线连接。第一连接盘覆盖第二电极层。
在一些可能实现的方式中，多个电极层中包括两个中间电极层；两个中间电极层分别为第三电极层和第四电极层，且第三电极层相对于第四电极层靠近第一电极层；第三电极层通过金属过孔与第二走线连接，第四电极层通过金属过孔与第一走线连接；第二连接盘覆盖第二电极层。
在一些可能实现的方式中，第一介质层中包括HfO2、ZrO2、Al2O3中的至少一种，以提高电容器件的容值密度。
在一些可能实现的方式中，多个电极层和多个第一介质层中，任意相邻的两个膜层分别为第一层和第二层，且第一层相对于第二层靠近金属布线层；第一层和第二层延展出沟槽，且第二层的边缘超出第一层的边缘，这样一来，在制作每一电极层以及每一第一介质层时，刻蚀工艺均停止在第一结构层表面，从而能够降低刻蚀工艺难度。
在一些可能实现的方式中，金属过孔采用铜过孔，能够减小金属过孔与金属过孔之间、以及金属过孔与沟槽之间的间距(pitch)，从而更有利于提升电容器件的容值密度。
在一些可能实现的方式中，第一结构层包括介质层、半导体层中的至少一种。
本申请实施例还提供一种电容器件的制作方法，该制作方法包括：提供衬底，该衬底包括相对设置的第一表面和第二表面。在衬底的第一表面制作包括第一走线和第二走线的金属布线层。沿衬底的第二表面制作沟槽以及多个金属过孔，并在沟槽的底部露出第一走线。在沟槽中依次交替填充多个电极层和多个第一介质层；其中，多个电极层中包括第一电极层、第二电极层以及位于第一电极层和第二电极层之间的至少一个中间电极层；第一电极层覆盖沟槽的内侧壁，并在开口处与第一走线接触；中间电极层延展出沟槽，并通过金属过孔与第一走线或第二走线连接。形成第一连接盘和第二连接盘；其中，第一连接盘或第二连接盘覆盖在第二电极层表面，且第一连接盘和第二连接盘分别通过金属过孔与第一走线和第二走线连接；相邻的两个电极层分别与第一连接盘和第二连接盘电连接。
本申请实施例还提供一种电容器件的制作方法，该制作方法包括：在衬底上制作包括第一走线和第二走线的金属布线层。在金属布线层上制作第二介质层，沿第二介质层的上表面制作沟槽以及多个金属过孔，并在沟槽的底部露出第一走线。在沟槽中依次交替填充多个电极层和多个第一介质层；其中，多个电极层中包括第一电极层、第二电极层以及位于第一电极层和第二电极层之间的至少一个中间电极层；第一电极层覆盖沟槽的内侧壁，并在开口处与第一走线接触；中间电极层延展出沟槽，并通过位于金属过孔与第一走线或第二走线连接。形成第一连接盘和第二连接盘；其中，第一连接盘或第二连接盘覆盖在第二电极层表面，且第一连接盘和第二连接盘分别通过金属过孔与第一走线和第二走线连接；相邻的两个电极层分别与第一连接盘和第二连接盘电连接。
本申请实施例还一种电子设备，该电子设备包括电路板以及如前述任一种可能实现的方式中提供的电容器件，该电容器件与电路板电连接。
附图说明
图1为现有技术中提供的一种电容器件的结构示意图；
图2为本申请实施例提供的一种电容器件的结构示意图；
图3为本申请实施例提供的一种电容器件的结构示意图；
图4为本申请实施例提供的一种电容器件的结构示意图；
图5为本申请实施例提供的一种电容器件的结构示意图；
图6为本申请实施例提供的一种电容器件中沟槽的平面示意图；
图7为本申请实施例提供的一种电容器件中连接盘的结构示意图；
图8为本申请实施例提供的一种电容器件的制作方法流程图；
图9为本申请实施例提供的一种电容器件的制作过程示意图；
图10为本申请实施例提供的一种电容器件的制作过程示意图；
图11为本申请实施例提供的一种电容器件的制作过程示意图；
图12为本申请实施例提供的一种电容器件的制作过程示意图；
图13为本申请实施例提供的一种电容器件的制作方法流程图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书实施例和权利要求书及附图中的术语“第一”、“第二”等仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“安装”、“连接”、“相连”等应做广义理解，例如可以是电连接，也可以是机械连接；可以是固定连接，也可以是可拆卸连接，或者一体地连接；可以是直接连接，也可以是通过中间媒介间接，也可以是两个元件内部的连通。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元。方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。“上”、“下”、“左”、“右”等仅用于相对于附图中的部件的方位而言的，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中的部件所放置的方位的变化而相应地发生变化。
本申请实施例提供一种电子设备，该电子设备包括电路板(printed circuitboard，PCB；也可以称为印刷线路板)以及与电路板电连接的电容器件。该电容器件采用一种新型结构的深槽电容(DTC)采用大马士革工艺，通过金属布线层与金属过孔结合的方式，将多个电极层从下方引出，从而避免了现有技术中将电极层采用接触孔从上方引出，导致的工艺制作难度大等问题。
本申请对于上述电子设备的设置形式不做限制。示意的，该电子设备可以为手机、平板电脑、笔记本、车载电脑、智能手表、智能手环、服务器等电子产品。
本申请对于上述电容器件的设置形式不做限制，该电容器件可以为内部设置有深槽电容(DTC)的任意器件，如2.5D封装结构中的中介板(interposer)、人工智能芯片、高性能计算和服务器逻辑芯片等。
以下对本申请实施例提供的新型电容器件的设置结构进行具体说明。
本申请实施例提供一种电容器件，如图2、图3所示，该电容器件中包括第一结构层100、位于第一结构层100下方的金属布线层200、位于第一结构层100上方的连接盘(P1和P2)。
如图2、图3所示，金属布线层200中可以包括第一走线L1和第二走线L2。根据实际的需要，第一走线L1和第二走线L2可以与下方的其他器件通过金属过孔进行连接，本申请对此不做限制。
如图2、图3所示，第一结构层100中设置有至少一个沟槽101以及多个金属过孔(V1、V2、V3、V4)。在沟槽101底部具有开口，并在沟槽101底部的开口位置暴露出第一走线L1。在沟槽101内部依次交替填充有多个电极层(E1、E2、E3、E4)和多个第一介质层10。示意的，多个电极层(E1、E2、E3、E4)和多个第一介质层10可以延展出沟槽101。
如图2、图3所示，位于第一结构层100上方的连接盘可以包括第一连接盘P1和第二连接盘P2，第一连接盘P1通过第一金属过孔V1与第一走线L1电连接，第二连接盘P2通过第二金属过孔V2与第二走线L2电连接。
此处需要说明的是，根据实际的需要，第一连接盘P1可以通过一个或多个第一金属过孔V1与第一走线L1电连接，图2和图3中仅示意了一个第一金属过孔V1，但本申请并不限制于此。类似的，如第二金属过孔V2以及下文中的第三金属过孔、第四金属过孔的设置。
参考图2、图3所示，对于沟槽101内部的多个电极层(E1、E2、E3、E4)和多个第一介质层10而言，多个电极层可以是至少三个电极层。
例如，如图2所示，在一些可能实现的方式中，在沟槽101内可以设置有三个电极层(E1、E2、E3)和两个第一介质层10。三个电极层从下到上依次为：第一电极层E1、第三电极层E3、第二电极层E2。第一电极层E1与第三电极层E3之间设置有一个第一介质层10，第三电极层E3与第二电极层E2之间设置有一个第一介质层10。
又例如，如图3所示，在一些可能实现的方式中，在沟槽101内可以设置有四个电极层(E1、E2、E3、E4)和三个第一介质层10。四个电极层从下到上依次为：第一电极层E1、第三电极层E3、第四电极层E4、第二电极层E2。第一电极层E1与第三电极层E3之间设置有一个第一介质层10，第三电极层E3与第四电极层E4之间设置有一个第一介质层10，第四电极层E4与第二电极层E2之间设置有一个第一介质层10。
对于沟槽101内部的多个电极层而言，任意相邻的两个电极层分别电连接到两个不同的连接盘(P1、P2)，也即位于奇数层的电极层连接到同一连接盘，位于偶数层的电极层连接到另一连接盘，从而能够在任意相邻的两个电极层之间均形成电压差。
参考图2、图3所示，沟槽101内多个电极层的具体连接方式可以如下：
位于最底部的第一电极层E1覆盖沟槽101的内侧壁，并在沟槽101底部的开口处与第一走线L1接触。
位于最顶部的第二电极层E2根据其所在的层数直接被第一连接盘P1或第二连接盘P2覆盖。例如，图2中第二电极层E2位于第三层，第一连接盘P1直接覆盖第二电极层E2，从而实现第二电极层E2与第一连接盘P1之间的电连接。又例如，图3中第二电极层E2位于第四层，第二连接盘P2直接覆盖第二电极层E2，从而实现第二电极层E2与第二连接盘P2之间的电连接。
位于第一电极层E1和第二电极层E2之间的中间电极层可以根据其所在的层数，通过金属过孔与第一走线L1或第二走线L2连接。
例如，图2中在第一电极层E1和第二电极层E2之间设置有一个中间电极层(即第三电极层E3)，该第三电极E3通过第三金属过孔V3直接与第二走线L2连接，并通过第二走线L2、第二金属过孔V2电连接到第二连接盘P2。
又例如，图3中在第一电极层E1和第二电极层E2之间设置有两个中间电极层：第三电极层E3和第四电极层E4。第三电极层E3位于第一电极层E1与第四电极层E4之间，第四电极层E4位于第三电极层E3与第二电极层E2之间。在此情况下，第三电极层E3通过第三金属过孔V3直接与第二走线L2连接，并通过第二走线L2、第二金属过孔V2电连接到第二连接盘P2；第四电极层E4通过第四金属过孔V4直接与第一走线L1连接，并通过第一走线L1、第一金属过孔V1电连接到第一连接盘P1。
当然，凹槽101中还可以设置5个或5个以上的电极层，位于第一电极层E1和第二电极层E2之间的中间电极层可以参考图2和图3中的中间电极层的连接方式进行设置即可，此处不再赘述。
综上所述，本申请实施例提供的电容器件，通过在沟槽101的底部设置金属布线层200，在沟槽101的侧面设置多个金属过孔(V1、V2、V3、V4)，在此情况下，可以将顶层的电极层(第二电极层E2)直接与上方的连接盘连接，其他电极层(E1、E3、E4)从下方经金属布线层200和金属过孔引出至连接盘(P1、P2)。如底层的电极层(第一电极层E1)在沟槽101底部直接与金属布线层200连接，并通过金属过孔向上引出至连接盘；中间电极层(E3、E4)通过金属过孔连接到金属布线层200，再通过金属过孔向上引出至连接盘。
也就是说，本申请实施例提供的电容器件，通过金属布线层200和金属过孔结合的方式将电极层引出至连接盘(P1、P2)，无需采用接触孔，能够降低制备的工艺难度以及制作成本，同时也避免了因制作接触孔导致的电极层损耗等问题。
本申请对于设置在相邻两个电极层之间的第一介质层10的具体材料不做限制，实际中可以根据需要进行选择即可。
示意的，在一些可能实现的方式中，为了提高电容器件的容值密度，第一介质层10可以采用高介电常数材料(即HK材料)，如HfO2、ZrO2、Al2O3、中的一种或多种。
例如，在一些实施例中，第一介质层10可以采用ZrO2/Al2O3/ZrO2的多膜层结构(即ZAZ)。
此处需要说明的是，参考图1所示，在现有技术中，在相邻的电极层之间的介质层采用HK材料的情况下，通过刻蚀工艺制作接触孔CT时会接触到HK材料，进而会导致设备脏污。因此，现有技术中为了避免污染通常需要采用专用的刻蚀设备，使得设备的投资增大，进而导致器件的成本增加。
相比之下，本申请实施例提供的电容器件，无需制作接触孔CT，从而也就避免了在制作接触孔CT时因HK材料导致的设备脏污，无需采购专业设备，从而能够降低器件的成本。
此外，参考图2和图3所示，在一些可能实现的方式中，可以设置沟槽101中多个电极层(E1、E2、E3、E4)和多个第一介质层10均延展出沟槽101，并设置任意相邻的两个膜层中，上膜层(也可以称为第二层)的边缘超出下膜层(也可以称为第一层)的边缘。如图2中第一电极层E1上表面的第一介质层10的边缘超出第一电极层E1的边缘，第二电极层E1的边缘超出位于其下表面的第一介质层10的边缘。这样一来，在制作每一电极层(E1、E2、E3、E4)以及每一第一介质层10时，刻蚀工艺均停止在第一结构层100表面，从而能够降低刻蚀工艺难度。
另外，如图2和图3所示，在一些可能实现的方式中，可以在第一结构层100与金属布线层200之间设置刻蚀停止层SL(stop layer)，该刻蚀停止层SL与第一结构层100相比具有明显较低的刻蚀速率，从而能够确保在第一结构层100中制作沟槽101以及金属过孔(V1、V2、V3、V4)时，刻蚀能够较为均匀地停止于该刻蚀停止层SL中，提高刻蚀工艺的均匀性和一致性。
在本申请实施例中，第一结构层100的设置形式、材料等，可以根据电容器件的应用场景等进行具体设置，本申请对此不做限制。
示意的，参考图2、图3所示，在一些可能实现的方式中，第一结构层100可以是单层结构；参考图4所示，在一些可能实现的方式中，第一结构层100也可以多层结构。
参考图2、图3所示，在第一结构层100采用单层结构的情况下，在一些实施例中，第一结构层100可以为电容器件中的衬底，如Si衬底；在另一些实施例中，第一结构层100可以是介质层，如SiO2层，但并不限制于此。
在第一结构层100为电容器件的衬底的情况下，连接盘(P1、P1)位于衬底的背面(也即有源面)，在衬底的正面根据实际的需要可以制作其他部件。在第一结构层100是介质层的情况下，参考图5所示，电容器件中的衬底400可以位于金属布线层200的下方。
在第一结构层100采用多层结构的情况下，在一些实施例中，第一结构层100可以包括衬底和介质层；在一些实施例中，第一结构层100可以包括多个介质层；本申请对此不做限制，实际中可以根据需要进行设置。
另外，在第一结构层100采用多层结构的情况下，第一走线L1、第二走线L2以及相关的金属过孔，可以根据实际的需求进行调整。
示意的，如图4示意，在一些可能实现的方式中，第一结构层100可以包括：下结构层11和上结构层12。当然，在另一些可能实现的方式中，也可以在下结构层11和上结构层12之间设置刻蚀停止层SL，以提高刻蚀工艺的均匀性和一致性。
在第一结构层100采用下结构层11和上结构层12的情况下，如图4所示，第一走线L1和第二走线L2可以分布在不同的金属布线层中，第一走线L1所在的金属布线层位于下结构层11的下方，并暴露于沟槽101底部的开口中。第二走线L2所在的金属布线层位于下结构层11和上结构层12之间。
相比于图2和图3中第一走线L1与第二走线L2位于同层而言，通过将第二走线L2设置下结构层11和上结构层12之间，一方面，可以缩短第二走线L2与第二连接盘P2、电极层之间的金属过孔(V2、V3)的长度，从而可以降低制作难度。另一方面，可以将第一走线L1与第一连接盘P1之间连接的金属过孔，以及第一走线L1与第四电极层E4之间的金属过孔，采用分段的方式设置，从而可以降低制作难度。如图4中连接在第一走线L1与第一连接盘P1之间的金属过孔可以包括分段制作在上结构层12和下结构层11中两个金属过孔(V1_a、V1_b)，在第一走线L1与第四电极层E4之间的金属过孔可以包括分段制作在上结构层12和下结构层11中两个金属过孔(V4_a、V4_b)。
另外，电容器件中可以设置有多个沟槽电容单元(DTC unit)，每一沟槽电容单元(DTC unit)中沟槽101、连接盘(P1和P2)等，可以根据实际的需求进行设置。
示意的，本申请对于单个沟槽电容单元(DTC unit)中设置的沟槽101的数量、形状、深浅等均不做限制，实际中可以根据需要进行设置。
例如，单个沟槽电容单元(DTC unit)可以包含一个沟槽101，也可以包含多个沟槽101。
又例如，参考图6所示，单个沟槽电容单元(DTC unit)中采用的沟槽101可以是矩形沟槽、圆形沟槽、十字型沟槽、波浪型沟槽以及其他异型沟槽中的一种或多种的组合。
当然，为了提升电容器件的容值密度，实际中可以根据需要，选择内表面积相对较大的沟槽结构。
示意的，本申请对于单个沟槽电容单元(DTC unit)中的第一连接盘P1和第二连接盘P2的数量、形状、大小等均不做限制，实际中可以根据需要进行设置。
例如，参考图7中(a)所示，单个沟槽电容单元(DTC unit)中可以设置一个第一连接盘P1和一个第二连接盘P2。在此情况下，与第一走线L1连接的多个金属过孔均连接至第一连接盘P1，与第二走线L2连接的多个金属过孔均连接至第二连接盘P2。
又例如，参考图7中(b)和(c)所示，单个沟槽电容单元(DTC unit)中可以设置多个第一连接盘P1和多个第二连接盘P2，不同的连接盘与不同的金属过孔连接。
另外，本申请对位于第一结构层100中的金属过孔(V1、V2、V3、V4)的设置形式不做限制。
示意的，第一结构层100中的金属过孔(V1、V2、V3、V4)可以是铝过孔，也可以是铜过孔，本申请对此不做限制，实际中可以根据需要进行设置。
此处应当理解到，铝过孔采用物理气相沉积(physical vapor deposition，PVD)进行填充，其深宽比通常不大于2:1；相比之下，铜过孔可以采用电化学电镀(electro-chemical plating，ECP)工艺进行填充，可以实现高深宽比的填充，铜过孔的深宽比可以达到5:1以上。也就是说，在孔深相同的情况下，铜过孔可以实现更小直径的填充，进而能够获得更小间距(pitch)。
因此，在一些可能实现的方式中，第一结构层100中设置的所有金属过孔(V1、V2、V3、V4)可以均采用铜过孔，从而能够减小金属过孔之间的间距(pitch)，更有利于提升电容器件的容值密度。
以下对本申请实施例提供的电容器件的制作方法进行说明。
制作方法一
示意的，该制作方法一以衬底作为第一结构层100为例，提供一种电容器件的制作方法，如图8所示，该制作方法可以包括：
步骤11、参考图9中(a)所示，提供衬底100_a，该衬底100_a包括相对设置的第一表面A1和第二表面A2。
示意的，上述衬底100_a可以是硅衬底。根据器件的实际需求，硅衬底的第一表面A1和第二表面A2可以设置有其他的膜层或部件，本申请对此不做限制。
步骤12、参考图9中(b)所示，在衬底100_a的第一表面A1制作包括第一走线L1和第二走线L2的金属布线层200。
示意的，在一些可能实现的方式中，通过步骤12可以采用金属沉积工艺在硅衬底(100_a)的第一表面A1的形成金属层，并通过刻蚀工艺对金属层进行刻蚀，形成第一走线L1和第二走线L2，也即形成金属布线层200。
当然，参考图9中(b)所示，根据实际的需要，在通过步骤12在衬底100_a的第一表面A1制作金属布线层200之前，可以先在衬底100_a的第一表面A1制作刻蚀停止层SL。关于刻蚀停止层SL的相关说明可以参考前文，此处不再赘述。
步骤13、参考图10中(a)和(b)所示，沿衬底100_a的第二表面A2制作多个金属过孔(V1、V2、V3)以及沟槽101，并在沟槽101的底部露出第一走线L1。
示意的，在一些可能实现的方式中，参考图10中(a)所示，首先采用原子层沉积(atomic layer deposition，ALD)以及刻蚀工艺等，沿衬底100_a的第二表面A2制作多个金属过孔(V1、V2、V3)；其中，部分金属过孔(V1)的底部与第一走线L1连接，部分金属过孔(V2、V3)的底部与第二走线L2连接。然后，参考图10中(b)所示，沿衬底100_a的第二表面A2对应第一走线L1的位置，采用刻蚀工艺制作多个沟槽101，并在沟槽101的底部露出第一走线L1。
步骤14、参考图11中(a)所示，在沟槽101中依次交替填充多个电极层(E1、E2、E2)和多个第一介质层10。
示意的，参考图11所示，通过步骤14可以依次制作第一电极层E1、第一介质层10、第三电极层E3、第一介质层10、第二电极层E2，也即形成三个电极层和两个第一介质层10。在此情况下，第一电极层E1覆盖沟槽101的内侧壁，并在开口处与第一走线L1接触；第三电极层E3延展出沟槽101，可以通过位于金属过孔V3与第一走线L1连接。第二电极层E2位于顶层。
在一些可能实现的方式，通过步骤14可以采用沉积工艺和刻蚀工艺，对多个电极层(E1、E2、E2)和多个第一介质层10中的每一膜层单独进行制作，并保证相邻两个膜层中，上膜层的边缘超出下膜层的边缘，从而能够使得刻蚀工艺停止在衬底100_a表面，降低制作工艺难度，具体可以参考前文的相关说明。
当然，在通过步骤14沉积第一电极层E1之前，可以在凹槽101中先沉积一层SiO2作为钝化层。
步骤15、参考图11中(b)所示，形成第一连接盘P1和第二连接盘P2。
上述第一连接盘P1直接制作在第二电极层E2表面，与第二电极层E2形成电连接；并且第一连接盘P1通过金属过孔V1与第一走线L1连接，第二连接盘P2通过金属过孔V2与第二走线L2连接，从而使得相邻的两个电极层电分别电连接到不同的连接盘。
示意的，步骤15可以采用铝沉积工艺和刻蚀工艺，制作第一连接盘P1和第二连接盘P2。
在上述步骤15之后根据电容器件的需要可以进行后续的其他的工艺。例如，参考图11中(b)所示，在上述步骤15之后，可以制作钝化层，并通过刻蚀在钝化层上对应第一连接盘P1和第二连接盘P2的位置开设窗口，以保证第一连接盘P1和第二连接盘P2与外部其他器件之间的电连接。
当然，实际中可以根据电容器件的实际需求，对上述相关步骤进行相应的调整。
例如，在凹槽101中填充的电极层的层数不同的情况下，可以通过步骤13和步骤14来调整具体的制作工艺。
示意的，在凹槽101中填充的四个电极层的情况下：
参考图12中(a)所示，可以通过步骤13沿衬底100_a的第二表面A2制作多个金属过孔(V1、V2、V3、V4)，金属过孔(V1、V4)的底部与第一走线L1连接，金属过孔(V2、V3、)的底部与第二走线L2连接。
参考图12中(b)所示，可以通过步骤14在沟槽101中依次制作第一电极层E1、第一介质层10、第三电极层E3、第一介质层10、第三电极层E3、第一介质层10、第二电极层E2，也即形成四个电极层和三个第一介质层10。在此情况下，第一电极层E1覆盖沟槽101的内侧壁，并在开口处与第一走线L1接触；第三电极层E3延展出沟槽101，可以通过位于金属过孔V3与第一走线L1连接。第四电极层E4延展出沟槽101，可以通过金属过孔V4与第二走线L2连接。第二电极层E2位于顶层。
制作方法二
示意的，该制作方法二以第一结构层100采用介质层(第二介质层)为例，提供一种电容器件的制作方法，如图13所示，该制作方法可以包括：
步骤21、参考图5所示，在衬底400上制作包括第一走线L1和第二走线L2的金属布线层200。
上述衬底400可以是硅衬底，根据器件的实际需求，在硅衬底的表面制作金属布线层200之前，可以制作其他的膜层，如介质层300等。
关于步骤21可以对应参考上述步骤12的相关说明，此处不再赘述。
步骤22、参考图5所示，在金属布线层200上制作第二介质层(100)，沿第二介质层(100)的上表面制作多个金属过孔(V1、V2、V3)以及沟槽101，并在沟槽101的底部露出第一走线L1。
关于步骤22可以对应参考上述步骤13的相关说明，此处不再赘述。
当然，根据实际的需要，在通过步骤22在金属布线层200上制作第二介质层(100)之前，可以先在金属布线层200表面制作刻蚀停止层SL。刻蚀停止层SL的相关说明可以参考前文，此处不再赘述。
步骤23、参考图5所示，在沟槽101中依次交替填充多个电极层(E1、E2、E2)和多个第一介质层10。
关于步骤23可以对应参考上述步骤14的相关说明，此处不再赘述。
步骤24、参考图5所示，形成第一连接盘P1和第二连接盘P2。
关于步骤24可以对应参考上述步骤15的相关说明，此处不再赘述。
应理解，在本申请的各种实施例中，上述各制作过程的序号的大小并不意味着执行顺序的先后，各制作过程的执行顺序应以器件的具体作用和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
另外，对于上述制作方法中其他的相关内容，可以对应的参考前述电容器件的结构实施例中的对应部分，此处不再赘述；对于前述电容器件的其他设置结构，可以参考上述制作方法以及相关制作方法进行调整，此处不再一一赘述。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种电容器件，其特征在于，包括：
第一结构层，所述第一结构层中设置有沟槽和多个金属过孔，所述沟槽的底部具有开口；
金属布线层，所述金属布线层位于所述沟槽的底部、且暴露于所述开口中；
交替填充在所述沟槽中的多个电极层和多个第一介质层；
第一连接盘和第二连接盘，所述第一连接盘和所述第二连接盘分别通过所述金属过孔与所述金属布线层连接；
其中，所述多个电极层中包括第一电极层、第二电极层以及位于所述第一电极层和所述第二电极层之间的至少一个中间电极层；所述第一电极层覆盖所述沟槽的内侧壁，并在所述开口处与所述金属布线层接触；所述第一连接盘或所述第二连接盘覆盖在所述第二电极层表面；所述中间电极层延展出所述沟槽、并通过所述金属过孔与所述金属布线层连接；
相邻的两个所述电极层分别与所述第一连接盘和所述第二连接盘电连接。
2.根据权利要求1所述的电容器件，其特征在于，
所述金属布线层包括第一走线和第二走线；
所述第一走线位于所述沟槽的底部、且暴露于所述开口中；
所述第一走线和所述第二走线分别通过不同的所述金属过孔与所述第一连接盘和所述第二连接盘连接。
3.根据权利要求2所述的电容器件，其特征在于，
所述第一走线和所述第二走线位于同层。
4.根据权利要求2所述的电容器件，其特征在于，
所述第一结构层中包括上结构层和下结构层，所述上结构层位于所述下结构层远离所述第一走线的一侧；
所述第一走线位于所述沟槽的底部、且暴露于所述开口中；所述第一走线通过位于所述上结构层和所述下结构层中的金属过孔与所述第一连接盘连接；
所述第二走线位于所述上结构层和所述下结构层之间，所述第二走线通过位于所述上结构层中的金属过孔与所述第二连接盘连接。
5.根据权利要求2-4任一项所述的电容器件，其特征在于，
多个所述电极层中包括一个所述中间电极层；
所述中间电极层通过所述金属过孔与所述第二走线连接；
所述第一连接盘覆盖在所述第二电极层表面。
6.根据权利要求2-4任一项所述的电容器件，其特征在于，
多个所述电极层中包括两个所述中间电极层；两个所述中间电极层分别为第三电极层和第四电极层，且所述第三电极层相对于所述第四电极层靠近所述第一电极层；
所述第三电极层通过所述金属过孔与所述第二走线连接，所述第四电极层通过所述金属过孔与所述第一走线连接；
所述第二连接盘覆盖在所述第二电极层表面。
7.根据权利要求1-6任一项所述的电容器件，其特征在于，
所述第一介质层中包括HfO2、ZrO2、Al2O3中的至少一种。
8.根据权利要求1-7任一项所述的电容器件，其特征在于，
所述多个电极层和所述多个第一介质层中，任意相邻的两个膜层分别为第一层和第二层，且所述第一层相对于所述第二层靠近所述金属布线层；
所述第一层和所述第二层延展出所述沟槽，且所述第二层的边缘超出所述第一层的边缘。
9.根据权利要求1-8任一项所述的电容器件，其特征在于，
所述金属过孔采用铜过孔。
10.根据权利要求1-9任一项所述的电容器件，其特征在于，
所述第一结构层包括介质层、半导体层中的至少一种。
11.一种电容器件的制作方法，其特征在于，包括：
提供衬底，所述衬底包括相对设置的第一表面和第二表面；
在所述衬底的所述第一表面制作包括第一走线和第二走线的金属布线层；
沿所述衬底的第二表面制作沟槽以及多个金属过孔，并在所述沟槽的底部露出所述第一走线；
在所述沟槽中依次交替填充多个电极层和多个第一介质层；其中，所述多个电极层中包括第一电极层、第二电极层以及位于所述第一电极层和所述第二电极层之间的至少一个中间电极层；所述第一电极层覆盖所述沟槽的内侧壁，并在所述开口处与所述第一走线接触；所述中间电极层延展出所述沟槽，并通过所述金属过孔与所述第一走线或所述第二走线连接；
形成第一连接盘和第二连接盘；其中，所述第一连接盘或所述第二连接盘覆盖在所述第二电极层表面，且所述第一连接盘和所述第二连接盘分别通过所述金属过孔与所述第一走线和所述第二走线连接；相邻的两个所述电极层分别与所述第一连接盘和所述第二连接盘电连接。
12.一种电容器件的制作方法，其特征在于，包括：
在衬底上制作包括第一走线和第二走线的金属布线层；
在所述金属布线层上制作第二介质层，沿所述第二介质层的上表面制作沟槽以及多个金属过孔，并在所述沟槽的底部露出所述第一走线；
在所述沟槽中依次交替填充多个电极层和多个第一介质层；其中，所述多个电极层中包括第一电极层、第二电极层以及位于所述第一电极层和所述第二电极层之间的至少一个中间电极层；所述第一电极层覆盖所述沟槽的内侧壁，并在所述开口处与所述第一走线接触；所述中间电极层延展出所述沟槽，并通过位于所述金属过孔与所述第一走线或所述第二走线连接；
形成第一连接盘和第二连接盘；其中，所述第一连接盘或所述第二连接盘覆盖在所述第二电极层表面，且所述第一连接盘和所述第二连接盘分别通过所述金属过孔与所述第一走线和所述第二走线连接；相邻的两个所述电极层分别与所述第一连接盘和所述第二连接盘电连接。
13.一种电子设备，其特征在于，包括电路板以及如权利要求1-10任一项所述的电容器件，所述电容器件与所述电路板电连接。
CN202310427258.9A 2023-04-12 2023-04-12 电容器件及其制作方法、电子设备 Pending CN118800757A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310427258.9A CN118800757A (zh) 2023-04-12 2023-04-12 电容器件及其制作方法、电子设备
EP24163564.8A EP4447079A1 (en) 2023-04-12 2024-03-14 Capacitor component and manufacturing method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310427258.9A CN118800757A (zh) 2023-04-12 2023-04-12 电容器件及其制作方法、电子设备

Publications (1)

Publication Number Publication Date
CN118800757A true CN118800757A (zh) 2024-10-18

Family

ID=90365403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310427258.9A Pending CN118800757A (zh) 2023-04-12 2023-04-12 电容器件及其制作方法、电子设备

Country Status (2)

Country Link
EP (1) EP4447079A1 (zh)
CN (1) CN118800757A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2839811A1 (fr) * 2002-05-15 2003-11-21 St Microelectronics Sa Condensateur en tranchees dans un substrat avec deux electrodes flottantes et independantes du substrat
WO2020215260A1 (zh) * 2019-04-24 2020-10-29 深圳市汇顶科技股份有限公司 电容器及其制备方法
CN112313765A (zh) * 2019-05-29 2021-02-02 深圳市汇顶科技股份有限公司 电容器及其制备方法

Also Published As

Publication number Publication date
EP4447079A1 (en) 2024-10-16

Similar Documents

Publication Publication Date Title
EP1515365B1 (en) Electronic assembly comprising substrate with embedded capacitors and methods of manufacture
TWI713621B (zh) 具有可變的重分佈層厚度之半導體封裝體
KR20120000690A (ko) 반도체 소자 및 그 제조 방법
KR20120064186A (ko) 반도체 패키지 및 그 제조 방법
US11621128B2 (en) Capacitor unit
US9368481B2 (en) Semiconductor devices and packages having through electrodes
CN114937657A (zh) 用于改善堆叠式半导体装置中电力递送及发信的方法及系统
CN115799209A (zh) 实现30微米或更低间距emib的新方法
CN113272941A (zh) 半导体模块及其制造方法
CN104022015A (zh) Mim双电容器结构及其制造方法
CN118800757A (zh) 电容器件及其制作方法、电子设备
US20120049349A1 (en) Semiconductor chips and methods of forming the same
CN103681586A (zh) 无核心封装基板及其制法
CN216902940U (zh) 半导体器件及电子设备
JP2011082301A (ja) 配線基板、その製造方法および電子機器
US20120127625A1 (en) Trench capacitor structures and method of manufacturing the same
US20190287909A1 (en) Integrated Circuit Packaging Structure and Method
KR100449026B1 (ko) 트렌치를 이용한 금속구조물 제조방법
US20250218879A1 (en) Resist tenting and plating in core cavity for component attachment
US20250157906A1 (en) Fabricating semiconductor structures for semiconductor packaging
CN105575942A (zh) 中介基板及其制法
US20250015018A1 (en) Semiconductor device including semiconductor package with capacitor embedded in dielectric layer
CN220627803U (zh) 半导体封装结构以及包括其的芯片
CN216671616U (zh) 晶片封装的导接线路结构
CN116053240A (zh) 一种基板及其制造方法、芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication