[go: up one dir, main page]

CN118679563A - 直接结合的框架晶片 - Google Patents

直接结合的框架晶片 Download PDF

Info

Publication number
CN118679563A
CN118679563A CN202280091073.9A CN202280091073A CN118679563A CN 118679563 A CN118679563 A CN 118679563A CN 202280091073 A CN202280091073 A CN 202280091073A CN 118679563 A CN118679563 A CN 118679563A
Authority
CN
China
Prior art keywords
frame element
bonding layer
bonding
conductive
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280091073.9A
Other languages
English (en)
Inventor
G·G·小方丹
G·高
G·C·哈德孙
L·W·米卡里米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
American Semiconductor Bonding Technology Co ltd
Original Assignee
American Semiconductor Bonding Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Semiconductor Bonding Technology Co ltd filed Critical American Semiconductor Bonding Technology Co ltd
Publication of CN118679563A publication Critical patent/CN118679563A/zh
Pending legal-status Critical Current

Links

Classifications

    • H10W76/12—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • H10W20/20—
    • H10W70/095—
    • H10W70/635—
    • H10W70/68—
    • H10W70/69—
    • H10W72/0198—
    • H10W72/071—
    • H10W72/90—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • H10P72/74—
    • H10P72/7424—
    • H10W70/60—
    • H10W70/65—
    • H10W80/211—
    • H10W80/312—
    • H10W80/327—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)

Abstract

一种结合结构包括框架元件，该框架元件具有穿过其厚度而形成的腔体。该框架元件在第一侧被直接结合到第一元件，并且在第二侧被直接结合到第二元件，从而封闭腔体。该框架元件可以包括衬底通孔(TSV)。可以在结合层中形成冗余的导电接触焊盘，以用于增强直接结合质量和可靠性。

Description

直接结合的框架晶片
相关申请的交叉引用
本专利申请要求于2021年12月27日提交的美国临时申请第63/294,031号的权益，其全部内容通过引用以其整体和所有目的而并入本文。
技术领域
本领域涉及直接结合的框架晶片。
背景技术
许多电子器件包括填充流体或填充空气的腔体。例如，在一些应用中，与包覆模制管芯相反，在填充空气的腔体内提供集成器件管芯以便避免热诱发应力或出于其他考虑可能是有益的。作为另一示例，一些微机电系统(microelectromechanical system，MEMS)器件包括用于诸如麦克风、气体传感器等应用的腔体。许多其他类型的器件也利用填充空气的腔体。相应地，对于具有腔体的电子器件仍有持续的需求。
附图说明
现在将参考以下附图描述具体实施方式，这些附图以示例而非限制性的方式提供。
图1-图7是一组示意截面图，其图示用于形成包括堆叠在第一半导体元件与第二半导体元件之间的框架元件(例如框架半导体元件)的结合结构的过程的第一实施例。
图8-图10B是图2和图3的替代过程步骤的示意截面图。
图11-图17是另一组示意截面图，其图示用于形成包括堆叠在第一半导体元件与第二半导体元件之间的框架元件的结合结构的第二实施例过程。
图18-图21是图15和图16的替代过程步骤的示意截面图。
图22-图24是图13、图14和图16的替代过程步骤的示意截面图。
图25-图30是图11-图17的替代过程步骤的示意截面图。
图31-图35是另一组示意截面图，其图示用于形成包括堆叠在第一半导体元件与第二半导体元件之间的框架半导体元件的结合结构的第三实施例过程。
图36-图41是另一组示意截面图，其图示用于形成包括堆叠在第一半导体元件与第二半导体元件之间的框架半导体元件的结合结构的第四实施例过程。
图42-图48是图示与衬底通孔(through substrate via，TSV)连接的导电接触焊盘的各种类型的结构的截面图。
图49和图50是图示两个结合结构的截面图，其中每个结合结构包括具有直接结合到第一元件和第二元件的冗余接触焊盘的框架元件。
图51是被配置为直接结合在一起的两个微电子元件的示意截面图。
图52是包括图51中结合在一起的两个微电子元件的结合结构的示意截面图。
具体实施方式
随着行业朝向更高速度的器件和计算发展，不断需要占据面积尺寸减小以及在竖直堆叠的管芯之间的高效互连。多功能模块的高级封装竖直地堆叠器件。例如，硅中介体是用以在并排的管芯之间以及在堆叠的元件或器件之间提供通信的有效方式。然而，对于改善多个器件或模块的集成的结构存在持续的需要。相应地，在各种实施例中，可以在堆叠的晶片或中介体之间提供具有互连的框架晶片或框架中介体。框架晶片可以提供多级晶片和电子器件的高效集成。本文公开的框架晶片可以在电子器件中高效地产生腔体。具有腔体(例如填充流体的腔体(诸如填充气体或液体的腔体))的电子器件可以用在多种类型的应用中，诸如微机电系统(MEMS)器件、传感器(例如气体传感器、压力换能器、生物传感器等)、微流体器件、麦克风封装、扬声器器件、流体冷却器件或者其中使用填充流体的腔体的任何其他合适的器件。
本文公开的各种实施例涉及一种结合结构，该结合结构可以包括框架半导体元件(例如框架晶片)、第一半导体元件和第二半导体元件，该第一半导体元件在第一侧被直接结合到框架元件，第二半导体元件在与第一侧相对的第二侧被直接结合到框架元件。开口可以穿过框架元件而形成，使得当第一元件和第二元件被结合到框架元件时，开口至少部分地定义腔体。在各种实施例中，框架元件可以相对较薄，和/或开口可以具有较大宽度。例如，在各种布置中，开口可以具有在0.5mm至30mm的范围内的宽度。框架元件的较大孔和/或较小厚度可能使其难以处置且易于损坏、扭曲或破坏框架元件。相应地，本文公开的各种实施例包括用于处置框架元件并且将框架元件直接结合到(多个)其他元件的各种方法和结构。框架元件可以是晶片或管芯形式的任何合适类型的电子器件(诸如射频集成器件、微机电系统(MEMS)器件或任何其他合适类型的器件)的一部分。
在另一实施例中，一种方法可以包括提供框架元件，该框架元件具有主体部分、第一结合层和第二结合层，第一结合层被设置在主体部分的第一表面上且至少部分地定义框架元件的第一侧，第二结合层在主体部分的第二表面上且至少部分地定义框架元件的与第一侧相对的第二侧。如本文所解释的，开口可以穿过框架元件而形成，使得开口延伸穿过第一结合层、主体部分和第二结合层。
在各种实施例中，主体部分可以包括半导体材料(例如硅)、玻璃、陶瓷或任何其他合适类型的材料。在各种实施例中，第一结合层可以包括第一非导电或介电材料层，其中第一导电接触特征至少部分地嵌入在第一非导电层中。第二结合层可以包括第二非导电或介电材料层，其中第二导电接触特征至少部分地嵌入在第二非导电层中。导电衬底通孔(TSV)可以延伸穿过框架元件，TSV包括或连接到第一导电接触特征和第二导电接触特征(其可以包括TSV的暴露端)。附加地或替代地，导电接触特征可以包括形成在(多个)结合层中且连接到(多个)后段制程(back-end-of-line，BEOL)层中的底层金属化的分立金属焊盘。在各种实施例中，第一非导电层和第二非导电层中的至少一个非导电层包括氧化硅。如本文所解释的，第一结合层和第二结合层可以制备用于直接结合，例如，第一结合层和第二结合层可以被抛光和活化以用于直接结合。
本文公开了各种实施例以图示用于使用框架元件形成竖直堆叠器件的示例过程。一组示例实施例过程步骤在图1-图7中被图示为截面图。例如，框架元件可以通过粘合剂的方式被安装到临时衬底。在最初3个步骤中，通过在从框架元件的第一侧朝向框架元件的第二侧的第一方向上蚀刻穿过第一结合层、在第一方向上完全地蚀刻穿过主体部分、并且在第一方向上蚀刻穿过第二结合层，可以与框架元件一起在衬底上形成开口。可以使用任何合适的蚀刻过程。在所示的实施例中，可以使用干法蚀刻过程，其能够停止在过程所示的粘合剂上。
参考图1，示出了框架半导体元件110的示意截面图。框架元件110包括具有第一表面114和与第一表面114相对的第二表面116的主体部分112、设置在第一表面114上的第一结合层120以及设置在第二表面116上的第二结合层130。第一结合层120可以包括嵌入在非导电或介电材料层126中的导电接触特征124，形成第一平坦化结合表面128。同样地，第二结合层130可以包括嵌入在非导电或介电材料层136中的导电接触特征134，形成第二平坦化结合表面138。至少一个衬底通孔(TSV)122可以延伸穿过框架元件110，至少一个衬底通孔(TSV)122包括或连接到第一表面128处的导电接触特征124和第二结合表面138处的导电接触特征134。框架元件110可以包括器件，例如微机电系统(MEMS)器件、传感器或利用填充流体(例如填充气体或填充液体的腔体)的任何其他合适器件。主体部分112可以由半导体材料(例如硅)、玻璃、陶瓷或任何其他合适类型的材料制成。
在图2中，框架元件110被示为安装到临时支撑件160(例如，处置晶片)。临时支撑件160包括支撑衬底162和设置在支撑衬底162上的临时结合层164，支撑衬底162可以由半导体材料、玻璃、陶瓷或另一类型的刚性材料(例如金属)制成。临时结合层164可以包括激光可剥离的或者低温流/刀刃可移除的有机或聚合粘合材料。当框架元件110或要结合到框架元件110的元件非常薄且易碎时，支撑件160在制造处理期间提供临时的支撑，以防止对框架元件110或结合元件的损坏和/或翘曲。在各种过程步骤之后，将支撑件160从框架元件110移除。
图3示出了在框架元件110被安装到临时支撑件160之后，开口148可以被形成在框架元件110中。这可以通过在第一方向147上从框架元件110的第一侧128蚀刻穿过第一结合层120、主体部分112和第二结合层130而到达框架元件110的第二侧138和结合层164来实现。在图3中，可以在第一方向147上在一个蚀刻步骤中蚀刻穿过框架元件110的所有层。替代地，也可以在第一方向147上选择性地蚀刻不同的层。例如，可以选择性地首先蚀刻第一结合层120，接着蚀刻主体部分112，并且然后蚀刻第二结合层130。
在图3中，开口148的侧壁可以包括主体部分112的第一侧壁142、第一结合层120的第二侧壁144和第二结合层130的第三侧壁146。在框架元件110的俯视图中，开口148可以是封闭的特征，例如圆孔。因此，开口或孔148左侧的侧壁142、144和146可以连续地连接到开口右侧的侧壁。如图3所示，侧壁142、144和146近似竖直。可以通过反应离子蚀刻(reactiveion etching，RIE)方法或者形成近似竖直的侧壁(或如下所解释的倾斜轮廓)的任何其他合适的蚀刻方法来蚀刻这些侧壁。当应用合适的蚀刻方法时，例如，第一侧壁142、第二侧壁144和第三侧壁146可以轻微地锥形化或倾斜，与竖直参考平面形成小角度。
在一些实施例中，可以使用湿法蚀刻过程来形成开口148。在各种类型的湿法蚀刻过程中，如图4A所示，随着蚀刻过程向下进行，蚀刻可以使得侧壁向内锥形化。这样，在这种湿法蚀刻过程中，顶部表面128处的开口可以宽于底部表面138处的开口。在其他实施例中，可以使用干法蚀刻过程，如图4B所示。如图4B的干法蚀刻过程所示，在这样的实施例中，可以使侧壁的倾斜度颠倒。在干法蚀刻过程中，随着蚀刻过程向下进行，侧壁可以向外锥形化，并且形成的开口148可以在顶部表面128处更小，并且在底部表面138处更宽。应当理解，本文公开的任何结构都可以通过湿法蚀刻过程或干法蚀刻过程而形成，其中结构的侧壁相应地成形。例如，侧壁可以近似竖直，可以向内倾斜，其中顶部表面处的开口大于底部表面处的开口(例如使用各种湿法蚀刻技术)，或者可以向外倾斜，其中顶部表面处的开口小于底部表面处的开口(例如使用各种干法蚀刻技术)。图4A-图4B中公开的蚀刻过程可以与本文公开的任何其他实施例结合使用。
图3、图4A和图4B所示的侧壁142、144和146中的每个侧壁都可以包括与其蚀刻条件相关的蚀刻标志，蚀刻标志包括蚀刻方向、蚀刻方法和被蚀刻的层的材料。例如，第一侧壁142可以包括第一蚀刻标志，第一蚀刻标志指示在第一方向147上在主体部分122中通过蚀刻方法蚀刻以形成对应的近似竖直或轻微锥形化的侧壁轮廓。类似地，第二侧壁144可以包括第二蚀刻标志，第二蚀刻标志指示在第一方向147上在非导电层126中通过蚀刻方法蚀刻以形成对应的近似竖直或轻微锥形化的侧壁轮廓。第三侧壁144可以包括第三蚀刻标志，第三蚀刻标志指示在第一方向147上在非导电层136中通过蚀刻方法蚀刻以形成对应的近似竖直或轻微锥形化的侧壁轮廓。如果层126中使用的非导电结合层与层136中的相同，并且应用相同的蚀刻方法，则第二蚀刻标志可以与第三蚀刻标志基本相同或非常相似，因为它们共享相同的蚀刻方向，如图3、图4A和图4B所示。
如图5所示，第一半导体元件170(例如晶片或管芯)可以在没有介入粘合剂的情况下在开口148上方直接结合到框架元件110的第一结合层120。在直接结合的过程步骤期间，第一元件170的导电接触特征或接触焊盘174可以直接结合到框架元件110的导电接触特征124。第一元件170的非导电结合层172可以直接结合到框架元件110的非导电层126。或者一个元件的非导电特征的一部分可以结合到另一元件的导电特征的一部分。第一元件170可以包括具有集成电路的器件层176。
在图6中，将临时支撑件160从框架元件110移除，以从下侧暴露形成在框架元件110中的开口148。如上所述，支撑件160的临时结合层164由有机或聚合的粘合材料制成，并且可以以任何合适的方式(例如通过使用激光、流体或机械技术)被剥离或移除。在移除支撑件160之后，可以应用修整化学机械抛光(chemical mechanical polish，CMP)以将粘合剂碎屑从第二结合表面138移除并恢复第二结合表面138的形貌，使得框架元件110的第二结合层130准备好再次直接结合。
在图7中，第二元件180(例如晶片或管芯)可以在没有介入粘合剂的情况下在开口148上方直接结合到框架元件110的第二结合层130，使得开口148被封闭为内部腔体148。这样，形成了结合结构1。类似于第一元件170的情况，第二元件180的导电接触特征或接触焊盘182可以直接结合到框架元件110的导电接触特征134。第二元件180的非导电结合层182可以直接结合到框架元件110的非导电层136。第二元件180可以包括器件层186，器件层186具有形成在其中的嵌入式金属化层，例如集成电路。在一些实施例中，堆叠在图7的结合结构1中的框架元件110可以包括至少一个腔体148。在一些实施例中，图7的结合结构1中的框架元件110可以包括多个腔体148。在一些实施例中，图7的结合结构1可以包括结合到框架元件110的一侧的至少一个元件，使得开口148暴露在框架元件110的另一侧。在一些实施例中，一个或多个器件可以被安装到第一元件和第二元件中的至少一个元件，或者由第一元件和第二元件中的至少一个元件形成。一个或多个器件可以延伸到腔体148中或暴露于腔体148。在一些实施例中，一个或多个器件可以包括集成器件管芯。
图8-图10中图示了图1-图4所示的过程步骤的替代实施例。如图8所示，在图1的过程步骤之后并且在结合到临时支撑件之前，可以蚀刻第一介电材料层126和第二介电材料层136以形成对应的腔体157和腔体159。在第一方向147上蚀刻第一介电材料层126，以形成被第二侧壁144包围的腔体157。在第二方向149上蚀刻第二介电材料层136，以形成被第三侧壁146包围的腔体159。在图9中，临时支撑件160可以以与关于图2所示出和解释的相同方式结合到框架元件110。此后，在第一方向147上蚀刻框架元件110的主体部分112以形成第一侧壁142，如图10A所示。例如，如果应用湿法蚀刻方法来产生轻微锥形化的侧壁，则随着蚀刻在第一方向147上的进行，第一侧壁142和第二侧壁144可以向内锥形化。由于不同的蚀刻方向147和149，第三侧壁146与第一侧壁142和第二侧壁144相可以具有颠倒的角度。在其他实施例中，例如当应用干法蚀刻方法时，如图10B所示，侧壁可以从结合层120的顶部表面128向下向外锥形化。以这种方式，侧壁144和侧壁142的锥形化可以使得开口148在顶部处比在底部处更小。第三侧壁146可以具有颠倒的锥形化，使得开口150的顶部部分轻微大于底部部分。
由于蚀刻是在相对方向上执行的，因此在第一侧壁142与第三侧壁146之间可能存在轻微的错位。如图10A和图10B所示，第一侧壁142与第三侧壁146之间的这种错位是横向的错位，例如，在与第一方向147和第二方向149大约垂直的第三方向151上的错位。因为在相对方向上蚀刻第一非导电层126和第二非导电层136，所以可以单独对层126、层136进行掩膜处理和图案化。将框架元件110的相对侧上的掩膜和图案化精确地对准可能是具有挑战性的。因此，蚀刻过程可能产生也沿着第三方向151横向错位的第二侧壁144和第三侧壁146。这种错位通过对主体部分112进行掩膜处理和图案化以创建第一侧壁142而继续，并且在主体部分112与第二非导电层136之间的界面处被呈现为第一侧壁142与第三侧壁146之间的在第三方向151上的错位。
此外，图10A和图10B中的第三侧壁146的蚀刻标志可以不同于图3、图4A或图4B中的相同侧壁的蚀刻标志，因为可以在第二方向149上蚀刻图10A和图10B中的第三侧壁146，并且可以在与第二方向149相对的第一方向147上蚀刻图3、图4A和图4B中的第三侧壁146。替代地，在一些实施例中，由于不同的蚀刻方法，第三侧壁146和第一侧壁142可以在相同取向上锥形化，例如，在第二方向149上从较宽到较窄。在一些实施例中，由于材料差异，主体部分112的第一侧壁142的锥度角可以不同于非导电层126的第二侧壁144和非导电层136的第三侧壁146的锥度角。在其他实施例中，第一侧壁142可以以不同的角度锥形化，可以基本上是直的，或者可以以与第二侧壁144和/或第三侧壁146基本上相同的角度锥形化。在各种实施例中，本文公开的任何蚀刻标志可以包括对应侧壁中的相应条纹，和/或对应侧壁中的相应锥度角。然而，应当理解，锥度角或取向可以取决于所使用的特定蚀刻过程而变化。
在图1-图10所示的用于形成具有堆叠在两个其他元件之间的框架元件110的结合结构1的过程步骤中所公开的临时支撑件160具有为薄且易碎的框架元件110提供物理支撑的优点。以这种方式，可以防止元件110损坏和/或变形。然而，由于有机粘合剂层164用于临时结合，因此残留在框架元件110的第二结合表面138上的任何粘合剂碎屑都可能影响框架元件110与第二元件180之间的结合。此外，用以移除临时支撑件160的解结合或移除过程可能对第二结合表面138造成损坏。因此，可以应用修整化学机械抛光(CMP)以移除粘合剂碎屑并恢复框架元件110的第二结合层130，使得其准备好再次直接结合。
图11-图17中示出了用于在框架元件中形成具有腔体的结合结构的另一组示例实施例过程步骤。为了与图1-图10所示的过程步骤区分，这些新的一组示例实施例步骤没有用于框架元件与第一元件之间的直接结合的临时支撑件。类似于图1所示的框架元件110，该示例性过程如图11的示意截面图所示从框架元件210开始。与图1中的框架元件110相比，图11中的框架元件210具有基本相同的结构，并且其附图标记增加了100。因此，图11中相似的附图标记指示图1中等同或功能类似的结构元件。例如，在图11中，与图1中的半导体框架元件110的基本类似的元件112、120和130相比，框架元件210包括主体部分212、第一结合层220和第二结合层230。
代替结合到临时支撑件，在图12中，可以在近似垂直于第一结合表面228的第一方向247上从第一结合表面228将开口248部分地蚀刻到框架元件210中，以形成局部深度开口248a。例如，可以在第一方向247上蚀刻第一非导电层226和主体部分212的一部分。这样，可以在非导电层226中形成第二侧壁244，并且可以在部分地蚀刻的主体部分212中形成第一侧壁242。由于局部开口248a仅部分地延伸穿过框架元件210的厚度，因此框架元件的下半部分是一体的并且没有开口。因此，框架元件210可以被构造得足够坚固以进一步处理。如图13所示，在进行局部蚀刻以形成局部开口248a之后，第一元件270可以被直接结合到框架元件210。结合过程可以与如图5所示的框架元件110到第一元件170的结合基本相同。
在一些实施例中，可以在框架元件210中形成通气路径，以将空气挥发性物质(例如水分)从局部开口248a排出。在一些实施例中，可以提供这种通气路径以释放压力，使得当第一元件270被结合到框架元件210时，在加热退火期间的局部开口248a中的挥发性化学物质的气压和释气的增加不会对局部开口248a底层的框架元件210的变薄的部分造成损坏。如图14A所示，在一些实施例中，可以在结合表面228上形成通气凹槽252，以允许空气流动。图14B示出了在利用九个局部深度开口248a进行单体化之前的框架晶片210a的俯视图。水平布置在框架晶片210a的顶部结合表面228上的凹槽252将九个开口248a中的每个开口连接到晶片周边的外侧。图14C示出了具有用于相同目的的9个局部深度开口248a的框架元件210a的另一凹槽252布置。当在顶部结合表面228上形成通气路径时，如图14A-图14C所示，当具有框架元件的最终结合结构被堆叠并直接结合在两个其他元件之间以封闭框架元件中的开口时，开口仍然可以通过通气路径被连接到环境空气。
在一些实施例中，通气孔254可以在框架元件210的局部开口248a下穿过未蚀刻部分而形成，如图15所示。在这种情况下，通气孔254可能不存在于最终结合结构中，因为框架元件210的整个下侧将要结合到另一元件并被另一元件覆盖(在开口248a被蚀刻穿过框架元件210的厚度之后)。因此，可以为由要结合的框架元件210、第一元件270和第二元件所形成的腔体提供气密密封。可以在框架元件210和(多个)堆叠元件的一个或多个元件中提供这种通气路径。
在期望局部开口248处于真空下的应用中，本文公开的通气路径(例如图14A-图15中的通气凹槽252或图15中的通气孔254)可以使流体(例如水分和/或空气)能够从局部开口248移除。此外，在一些实施例中，可以提供通气凹槽252或通气孔254来释放压力，使得当第一元件270被结合到框架元件210并退火时，横跨框架元件210的局部开口248底层的变薄的未蚀刻部分的压力差不会对框架元件210造成损坏。
在将框架元件210结合到第一元件270之后，可以在从第二结合表面238朝向第一元件270的第二方向249上蚀刻框架元件210，以穿过第二非导电层230和主体部分212的其余厚度，如图16所示。这样，形成了穿过框架元件210的整个厚度的开口248，其中在第二非导电层236中形成第三侧壁246，并且在下主体部分212中形成第四侧壁245。因此，第一结合层220可以包括开口248的第二侧壁244，第二侧壁244具有指示在第一方向247上的蚀刻过程的蚀刻标志。主体部分212的上半部分可以包括第一侧壁242，第一侧壁242具有指示在第一方向247上的蚀刻过程的蚀刻标志。另一方面，第二结合层可以包括开口248的第三侧壁246，第三侧壁246具有指示在第二方向249上的蚀刻过程的蚀刻标志。主体部分212的下半部分可以包括开口248的第四侧壁245，第四侧壁245具有指示在第二方向249上的蚀刻过程的蚀刻标志。第一侧壁242和第四侧壁245可以在主体部分212内部的中间某处交汇。在一些实施例中，在接合部处可能存在从相对方向进行蚀刻而产生的错位。这种错位可能产生形成第一侧壁和第四侧壁的蚀刻标志的一部分的图案，例如偏移的边缘。在一些实施例中，当使用各种蚀刻方法(例如湿法蚀刻)时，第一侧壁242和第二侧壁244可以在第一取向上锥形化，并且第三侧壁246和第四侧壁245可以在相对的第二取向上锥形化。在一些实施例中，交汇点可以(例如由于相对的锥度)相对于第一侧壁和第四侧壁的相应表面而径向向内突出。
在图17中，第二元件280可以在没有介入粘合剂的情况下在开口248上方直接结合到框架元件210的第二结合层230，使得开口248被封闭为内部腔体248。这样，结合结构2形成为包括通过直接混合结合而堆叠在第一元件270与第二元件280之间的框架元件210。图17中的结合结构2可以与图7中的结合结构1基本相同。
图18-图21中示出了用于在框架元件210中形成小通气孔258的替代实施例。在图18中，在将第一元件270结合到框架元件210之后，过程从图13所示的阶段开始。对第二结合层230进行图案化和蚀刻，以在第二非导电层236中形成小孔258。可以在第二结合层230上方提供光致抗蚀剂层256，并且对其进行图案化以形成开口257，这是图18所示的状态。可以使用第二非导电层236作为蚀刻掩模来蚀刻框架元件210的主体部分212，以在主体部分212中形成小孔259，如图19所示。主体部分212中的小孔259和第二非导电层236中的小孔258进行连接以形成通孔，从而将局部开口248a连接到框架元件210的下侧。在图20中，使用光致抗蚀剂掩模256来蚀刻第二非导电层230以形成开口257a，其作为图18和图19中开口257的延伸。在图21中，再次使用光致抗蚀剂掩模256来蚀刻穿过框架元件210的主体部分212，使得局部开口248a穿过框架元件210的整个厚度而扩展为更大的开口248，并且连接到开口257a。相应地，当移除光致抗蚀剂层256，并且将第二元件280结合到框架元件210的第二结合层230时，形成了图17中的结合结构2。
图22-图24示出了用于在不使用临时支撑件的情况下形成具有框架元件的结合结构的另一替代实施例。在图22中，在框架元件210中形成埋入式TSV 222以穿过大部分厚度，但是可以不延伸穿过整个厚度。在第一方向247上蚀刻第一结合层220以形成局部深度开口257。然后，将框架元件210直接结合到第一元件270。在图23中，框架元件210的顶部表面变薄以展露TSV 222。第二结合层230被设置在主体部分212的顶部表面上，并且形成包括过孔的暴露端的导电接触特征。在图24中，对第二结合层230的顶部表面进行图案化，并且在第二方向249上蚀刻框架元件210以形成开口248。由于在相对方向247和249上蚀刻，所以在主体部分212与第一结合层220之间的界面处可能存在错位标志。此时，图24中的结构处于图16所示的阶段，以准备结合到第二元件280。
在一些实施例中，遵循图1-图10所示的过程步骤而产生的结合结构1和遵循图11-图24所示的过程步骤而产生的结合结构2可以具有更稳固且更可靠的直接结合。这是通过图25-图30所示的一组示例实施例过程步骤来图示的，该示例实施例过程步骤用于在没有临时支撑件的框架元件中形成具有腔体的结合结构。
图25从处于图11的状态的框架元件210开始。非导电介电层226a被设置在框架210的第一表面214上。在非导电层226a内，金属迹线224a(其可以大于衬底通孔(TSV)的尺寸)可以被设置在每个TSV的顶部并且连接到每个TSV。层226a-226b和迹线224a可以充当RDL(redistribution layer，再分布层)。第一非导电层226b被设置在非导电层226a上，并且在非导电层226b中形成包括导电接触焊盘224b的导电特征。为了增强直接结合质量和可靠性，可以形成多于一个的接触焊盘224b来连接每个RDL导电迹线224a，从而产生冗余。在框架元件210的第二表面216上设置有非导电层236a。如同框架元件210的顶侧一样，在非导电层236a中形成较大的RDL导电迹线，以连接到每个TSV。第二结合层236b被设置在非导电层236a上。在图示的实施例中，在这个阶段，层236b可以不包括导电接触焊盘。
在图26中，如同图12所示的过程一样，在第一方向247上对第一结合层220进行图案化和蚀刻，以在框架元件210中形成局部深度开口248a。在主体部分212中形成第一侧壁242。在非导电层226a和226b中形成第二侧壁244。在图27中，将第一框架元件270直接结合到框架元件210，这类似于图13所示的过程。利用在结合界面处与第一元件270中的冗余导电焊盘274直接结合的、连接到框架元件210中的每个TSV的冗余导电焊盘224b，与没有冗余导电焊盘(例如图13和图5中的直接结合)的情况相比实现了更加稳固和可靠的直接结合。
转到图28，翻转结合结构，并且在第二非导电层236b中形成导电接触焊盘234b。可以在连接到相应TSV 222的每个RDL导电迹线234a上形成超过一个的导电接触焊盘234b。在图29中，在第二非导电层236b上形成光致抗蚀剂层237并对其进行图案化。可以在第二方向249上蚀刻框架元件210的顶部非导电层和主体层212以穿过剩余的局部厚度，从而形成穿过框架元件210的整个厚度的开口248。蚀刻过程类似于图16所示的过程。可以在第二非导电层236b中形成第三侧壁246，并且可以在局部主体部分212中形成第四侧壁245。如同图16中的开口248一样，在图29中，第一非导电层226b中的第二侧壁244、主体部分212的下半部分中的第一侧壁242、上主体部分212中的第四侧壁245和第二非导电层236b中的第三侧壁246均可以具有指示包括蚀刻方向、被蚀刻的材料和蚀刻方法在内的蚀刻过程条件的独特蚀刻标志。在第一方向247上的蚀刻和随后在第二方向249上的蚀刻可能在开口248的竖直内部区域中的接合部处交汇。在一些实施例中，在接合部处可能存在从相对方向进行蚀刻而产生的错位，如图29所示的错位边缘253所图示的。这种错位可能产生构成第一侧壁244和第四侧壁245的蚀刻标志的一部分的图案。在图30中，移除光致抗蚀剂层237，并且在第二结合层230处将第二元件280直接结合到框架元件210，使得腔体248被这些元件封闭。如同图27中的直接结合一样，第二元件280中的冗余接触焊盘284到框架元件210中的对应接触焊盘234b的直接结合显著增强了结合质量和可靠性。
图31-图35中示出了用于形成具有框架元件的结合结构的另一组示例实施例过程步骤。图31所示的框架元件310包括与图1中的框架元件110和图12中的框架元件基本相似或相同的结构。图31中框架元件310的结构元件的附图标记与图11中的框架元件210的附图标记相比增加了100。这样，对框架元件110和框架元件210的描述可以应用于图31中的框架元件310。
在图32中，对框架元件310进行蚀刻以形成穿过整个厚度的开口348。可以对第一结合层320、主体部分312和第二结合层330中的每一层执行选择性蚀刻。在其他实施例中，可以使用蚀刻方法以在一个步骤中蚀刻穿过所有层。在图33中，代替使用如图2-图4所示的临时结合的支撑件160，可以将支撑胶带352应用于第二结合层330以支撑框架元件310。可以在具有胶带框架或没有胶带框架的情况下应用胶带352。
参考图34，遵循图5所示的结合过程，将第一元件370直接结合到框架元件310。然后，剥除或以其他方式移除支撑胶带352，并且将第二元件380结合到框架元件310的第二结合层330以形成结合结构3，如图35所示。这样，来自开口348的腔体348被框架元件310、第一元件370和第二元件380所封闭。图35中的结合结构3与图7中的结合结构1和图17中的结合结构2相同或大致相似。
如本文所公开的，为了实现具有开口的框架元件到另一元件的成功直接结合，框架元件可以临时结合到刚性支撑件上，如图5所示。或者可以仅部分地蚀刻框架元件以确保其在结构上坚固得足以经受直接结合过程，如图13所示。在一些实施例中，可以应用胶带以支撑具有开口的框架元件以进行直接结合，如图34所示。然而，本文公开的其他实施例利用穿过厚度的开口来支撑框架元件，从而促进直接结合。在一些实施例中，使用低结合卡盘来夹持框架元件以便于处置。低结合卡盘可以具有形成在顶部夹持表面上且连接到真空源的极小孔。当框架元件被放置在低结合卡盘的顶部夹持表面上时，开启真空源，并且将框架元件紧紧地夹持到低结合卡盘上并对其进行支撑。以这种方式，当框架元件被加固时，执行框架元件到第一元件的直接结合。
图36-图41中示出了用于形成具有框架元件的结合结构的另一组示例实施例过程步骤。这些过程步骤可以与图1-图7所示的示例过程步骤大致相似，除了框架元件被安装到包括具有无机结合层的衬底的支撑件上以用于临时直接结合以外。在图36中，截面图中的框架元件410与图1所示的框架元件110、图11中的框架元件210和/或图31中的框架元件310基本相同，除了附图标记增加到400以外。因此，用于框架元件110的相同的结构和功能描述可以应用于框架元件410。
在图37中，框架元件410直接结合到临时支撑件460，临时支撑件460具有由足够坚固以支撑框架元件410的(例如，刚性的)材料(例如硅、玻璃、陶瓷或金属)制成的支撑衬底462，并且包括主体部分412上的临时结合层464。临时结合层464可以包括氮化硅材料或另一类型的无机介电材料。所选择的介电结合材料可能表现出弱结合表面能量，例如在100μJ/m2-1000μJ/m2的范围内的结合表面能量。用以产生弱非导电直接结合的其他可选材料可以包括能够在某些条件下挥发以减弱结合、具有高杂质含量的氧化物，应用于一侧或两侧的结合表面以降低结合强度的化学改性，以及能够形成相对较弱的直接结合的其他介电材料。可以使用非导电直接结合过程来制备和平坦化支撑件460的结合层464。可以对结合层464上的结合表面的一部分进行图案化和蚀刻以形成凹陷区域，使得结合面积减小。然后，将支撑件460的临时结合层464直接结合到框架元件410的第二结合层430并对其进行退火。弱结合介电材料(例如氮化硅)与减小的结合面积一起使得结合界面处的结合强度相对较低且易于脱离。
在图38中，遵循与图3、图4A和图4B所示的针对框架元件110的基本相似的过程步骤，通过临时支撑件460加固，对框架元件进行图案化和蚀刻以形成穿过整个厚度的开口448。在图39中，遵循关于图5描述的过程，将框架元件410直接结合到第一元件470。第一元件470可以包括器件层476，器件层476可以包括嵌入其中的金属化层。如图40所示，通过将支撑件460的临时结合层474从框架元件410的第二结合层430解结合来机械地移除临时支撑件460。解结合步骤可以通过使用胶带或真空或两者的组合简单地从角落或侧面拉动支撑件460来进行。在解结合之后，可以湿法清洗框架元件410的第二结合表面338，或者通过修整化学机械抛光(CMP)来制备框架元件410的第二结合表面338，使得它再次直接结合为做好准备。
在图41中，第二元件480被结合到框架元件410的第二结合层430以形成结合结构4，其中腔体348被封闭在中间。图41中的结合结构4可以与图7中的结合结构1、图17中的结合结构2和/或图35中的结合结构3相似或相同。由于用于形成结合结构过程不同，可能在所示的结合结构之间产生各种差异。
应当注意，如果使用临时支撑件，包括第一组过程步骤中的临时支撑件160、上述的最后过程步骤中的临时支撑件460以及胶带352，在解结合或胶带移除之后，可以对框架元件中的腔体进行化学清洗以移除碎屑，例如残留的有机或无机材料(例如氮化硅)。对碎屑的选择性化学清洗可能不会不利地改变介电材料层和导电接触焊盘的形貌。此外，可以使用修整化学机械抛光(CMP)来移除碎屑，并且恢复结合到胶带、临时结合材料或氮化硅的框架晶片的形貌。
上面公开的不同过程包括用于框架元件中的TSV和结合层中的接触焊盘的不同布置。例如，图25-图30示出了冗余接触焊盘。嵌入在结合层中的接触焊盘可以由任何合适的导电材料(例如金属(诸如铜、镍或铝))形成。TSV的材料选择可能影响如何形成接触焊盘的选择。图42-图48提供了针对各种接触焊盘和TSV实施方式的几个示例实施例。
在图42-图45中的每个附图中，示出了准备彼此直接结合的框架元件520、540、560或580之上的器件元件510的截面图。图中的器件元件510具有与本文描述的相同的衬底部分和结合层结构。框架元件520、540、560和580可以共享相同的主体部分和结合层结构，除了TSV和接触焊盘以外。因此，图42的对包括结合层的基本元件结构的描述可以应用于图43-图45。
在图42中，框架元件520被示出为在直接结合之前由空间隔开的半导体元件521下方，例如，框架元件520和半导体元件510处于准备直接结合的状态。框架元件包括上部结合层526和下部结合层522，其中TSV 524延伸穿过框架元件的厚度。将上部结合层526的顶部表面平坦化，使得TSV被暴露并且为直接结合做准备。在器件元件510中，在结合层512中形成接触焊盘514。在形成接触焊盘之前，可以在用于接触焊盘的腔体的壁上沉积薄阻挡层516，以防止接触焊盘材料扩散到周围的介电材料中。可以在阻挡层516的顶部沉积另一薄晶种层，以促进对接触焊盘514进行电镀。因此，在图42的情况下，当框架元件520被结合到半导体元件510时，框架元件520的上部结合层526被直接结合到半导体元件510的结合层512。TSV 524的暴露的表面526被直接结合到接触焊盘514。在各种实施例中，框架元件520中的TSV和半导体元件510中的接触焊盘514可以包括相同的材料，例如铜。
在图43中，框架元件540包括可以与图42中的框架元件520中的结合层大致相似的上部结合层546和下部结合层542。TSV从下部结合层542的底部表面延伸穿过框架元件520的厚度，以连接到导电接触焊盘548。类似于半导体元件510中的接触焊盘514，在接触焊盘548被形成在上部结合层526中之前，可以在为接触焊盘548形成的腔体的壁上沉积薄阻挡层549，以防止接触焊盘材料扩散到周围的介电材料中。在图43的情况下，框架元件540和半导体元件510中的导电特征之间的直接结合包括接触焊盘到接触焊盘的连接，这与图42的过孔到接触焊盘的连接相对。使用接触焊盘进行直接结合的一个优点在于，可以使其覆盖更大的结合面积以获得更好的结合质量和可靠性。在一些实施例中，框架元件540中的TSV、框架元件540的上部结合层546中的接触焊盘以及半导体元件510中的接触焊盘514可以包括相同的材料，例如铜。
在图44中，框架元件560的上部结合层556中的TSV 564和接触焊盘568与图43中的TSV 544和接触焊盘348大致相似，除了TSV 654和接触焊盘568包括不同的材料以外。例如，TSV 654可以由钨制成，并且接触焊盘568可以由铜制成。在为接触焊盘568形成的腔体的壁上沉积薄阻挡层569，以防止接触焊盘材料扩散到周围的介电材料中。此外，在图45中，TSV584可以由多晶硅制成，以连接到可以由铜制成的接触焊盘588。接触焊盘588由薄阻挡层589包围，并且被嵌入在上部结合层586中。
图25-图30中示出了具有冗余接触焊盘的框架元件。在图46-图48中，示出了截面图中的具有冗余接触焊盘的框架元件的示例实施例。在图46中，框架元件600包括主体部分607、具有嵌入其中的第一冗余接触焊盘612a的第一介电结合层602，以及具有嵌入其中的第二冗余接触焊盘612b的第二结合层603。第一冗余接触焊盘612a连接到介电层605中的第一RDL导电迹线614a。第一结合层602和介电层605的介电材料可以包括任何合适的介电层，例如氧化硅、氮化硅或氮氧化硅。氮化硅薄层604可以将第一结合层602和底层介电层605分割开。在框架元件600的底部侧上，具有嵌入冗余接触焊盘612b的第二结合层603、具有埋入其中的第二RDL导电迹线614b的底层介电层609以及介电层之间的氮化硅薄层可以与顶部侧上的相应结构大致相似。在框架元件600的主体部分607中，TSV 608延伸穿过并连接到上方的第一RDL导电迹线614a和下方的第二RDL导电特征614b。包括第一接触焊盘612a、第一RDL导电迹线614a、TSV 608、第二TSV迹线614b和第二接触焊盘612b的导电迹线可以由相同的材料(例如铜、镍、钨、铝或多晶硅)制成，或者由不同的材料制成。可以在接触焊盘、RDL导电迹线和TSV特征中的每一个周围沉积阻挡层606。在主体部分607中，在阻挡层外侧的TSV608周围形成内衬氧化物层610。
在图47中，框架元件620包括主体部分627、具有嵌入其中的第一冗余接触焊盘632a的第一介电结合层622以及具有嵌入其中的第二冗余接触焊盘632b的第二结合层623。类似于图46中的框架元件610，TSV 628延伸穿过主体部分627，以连接到上方的第一RDL导电迹线634a和下方的第二RDL导电迹线634b。图47与图46之间的差异在于，焊盘、迹线和TSV的导电材料可以是不同的导体，例如铜、钨、镍、铝、其他金属、多晶硅等。例如，第一接触焊盘632a和第二接触焊盘632b可以由被铜阻挡材料薄层包围的铜制成。在一些实施例中，第一RDL导电迹线632a和第二RDL导电迹线632b可以由铝制成。TSV 628可以由多晶硅或钨制成。可以在TSV 638与第一RDL导电迹线632a或第二RDL导电迹线632b之间提供导电材料(诸如钛或氮化钛)薄层。如同图46一样，可以形成内衬氧化物层630，以包围TSV 628。在一些实施例中，用于内衬氧化物层630的氧化物材料被选择为与用于TSV 628的多晶硅或钨材料兼容。
图48中示出了另一实施例，其结构与图46相同，不同之处在于，TSV 648可以由多晶硅或钨制成，其周围形成有内衬氧化物层。因此，第一结合层642中的第一冗余接触焊盘连接到底层第一RDL导电迹线654a，第一RDL导电迹线654a进而连接到TSV 648，TSV 648进而连接到第二RDL导电迹线654b，第二RDL导电迹线654b进而连接到第二结合层643中的第二冗余焊盘654b。第一接触焊盘652a和第二接触焊盘652b以及第一RDL导电迹线654a和第二RDL导电迹线654b可以由铜制成。
结合结构5的截面图被图示在图49中，并且可以包括图42-图48中公开的结构。图49中的结合结构的结构可以类似于图30所示的结合结构，除了第二元件780可以不包括冗余接触焊盘以外。在图49中，结合结构5包括框架元件710，框架元件710直接结合到上面的第一元件770和下面的第二元件780，以封闭横跨框架元件710的厚度而形成的腔体748。框架元件710包括至少一个TSV 722，至少一个TSV 722穿过框架元件710的厚度，并且连接到上面的介电层726a中的第一导电迹线724b，并且连接到嵌入在第二结合层736中的导电接触焊盘734。介电层726a和导电迹线724b可以充当RDL。每个接触焊盘734被直接结合到嵌入在结合层782中的接触焊盘784，结合层782被设置在第二元件780的器件层786上。
在框架元件710的顶侧，第一结合层726b具有嵌入其中的与底层第一导电迹线724a进行连接的冗余接触焊盘724b。冗余接触焊盘724b被直接结合到嵌入在结合层772中的冗余接触焊盘774，结合层772被设置在第一元件770的器件层776上。
图50示出了包括与图49中的那些类似的框架元件的结合结构6的实施例，该结合结构6在顶部侧和底部侧都具有冗余接触焊盘。与图49的实施例不同，图50中的TSV 722被形成为宽度大于接触焊盘774和784的宽度。这样，可以在结合层中形成超过一个的接触焊盘774或784，以连接到每个底层TSV 722。例如，在第一结合层726中形成第一冗余TSV 724，以从上面连接到每个TSV 722。在第二结合层736中形成第二冗余TSV 734，以从下面连接到每个TSV 722。冗余接触焊盘确保了更好的直接结合质量和可靠性。在其他实施例中，TSV的宽度可以小于对应的接触。这可以导致图49中的实施方式，其中导电迹线724b或734b可以将TSV 722连接到冗余接触焊盘774或784。
直接结合方法和直接结合结构的示例
本文公开的各种实施例涉及直接结合结构，其中两个元件可以在没有介入粘合剂的情况下彼此直接结合。图51和图52示意性地示出了根据一些实施例的用于在没有介入粘合剂的情况下形成直接混合结合结构的过程。在图51和图52中，结合结构800包括两个元件802和804，两个元件802和804可以在没有介入粘合剂的情况下在结合界面818处彼此直接结合。两个或更多个微电子元件802和804(诸如半导体元件，包括例如集成器件管芯、晶片、无源器件、个体有源器件(诸如电源开关)等)可以彼此堆叠或结合以形成结合结构800。第一元件802的导电特征806a(例如接触焊盘、过孔(例如TSV)的暴露端或穿过衬底的电极)可以被电连接到第二元件804的对应导电特征806b。可以在结合结构800中堆叠任何合适数目的元件。例如，可以在第二元件804上堆叠第三元件(未示出)，可以在第三元件上堆叠第四元件(未示出)，等等。附加地或替代地，可以沿着第一元件802彼此相邻地横向堆叠一个或多个附加元件(未示出)。在一些实施例中，横向堆叠的附加元件可以小于第二元件。在一些实施例中，横向堆叠的附加元件可以比第二元件小两倍。
在一些实施例中，元件802和804在没有粘合剂的情况下彼此直接结合。在各种实施例中，包括非导电或介电材料的非导电场区域可以充当第一元件802的第一结合层808a，第一结合层808a可以在没有粘合剂的情况下直接结合到包括非导电或介电材料的对应非导电场区域，该对应非导电场区充当第二元件804的第二结合层808b。非导电结合层808a和808b可以被设置在器件部分810a和810b(诸如元件802和804的半导体(例如硅)部分)的相应前侧814a和814b上。有源器件和/或电路装置可以被图案化，和/或以其他方式被设置在器件部分810a和810b的前侧814a和814b处或附近，和/或在器件部分810a和810b的相对背侧816a和816b处或附近。可以在元件的前侧和/或背侧上提供结合层。非导电材料可以被称为第一元件802的非导电结合区域或结合层808a。在一些实施例中，第一元件802的非导电结合层808a可以使用介电到介电结合技术而直接结合到第二元件804的对应的非导电结合层808b。例如，使用至少在美国专利第9564414号、第9391143号和第10434749号中公开的直接结合技术，可以在没有粘合剂的情况下形成非导电到非导电或介电到介电的结合，其中每个专利的所有内容通过引用以其整体并出于所有目的并入本文。应当理解，在各种实施例中，结合层808a和/或808b可以包括非导电材料，诸如介电材料(例如氧化硅)或未掺杂的半导体材料(例如未掺杂的硅)。用于直接结合的合适的介电结合表面或材料包括但不限于无机电介质，诸如氧化硅、氮化硅或氮氧化硅，或者可以包括碳，诸如碳化硅、碳氮氧化硅、低K介电材料、SiCOH电介质、碳氮化硅或类金刚石碳、或者包括金刚石表面的材料。这种含碳陶瓷材料可以被认为是无机的，尽管也是含碳的。在一些实施例中，介电材料不包括聚合物材料，诸如环氧树脂、树脂或模制材料。
在一些实施例中，器件部分810a和810b可以具有显著不同的定义异质结构的热膨胀系数(coefficients of thermal expansion，CTE)。器件部分810a与810b之间的CTE差异，并且特别是器件部分810a、810b的主体半导体(通常是单晶部分)之间的差异，可以大于5ppm或大于10ppm。例如，器件部分810a与810b之间的CTE差异可以在5ppm至100ppm、5ppm至40ppm、10ppm至100ppm或10ppm至40ppm的范围内。在一些实施例中，器件部分810a和810b中的一个器件可以包括光电单晶材料，该材料包括对于光学压电或热电应用有用的钙钛矿材料，并且器件部分810a、810b中的另一个器件可以包括更传统的衬底材料。例如，器件部分810a、810b中的一个器件包括钽酸锂(LiTaO3)或铌酸锂(LiNbO3)，而器件部分810a、810b中的另一个器件包括硅(Si)、石英、熔融硅石玻璃、蓝宝石或玻璃。在其他实施例中，器件部分810a和810b中的一个器件包括III-V族单一半导体材料，诸如砷化镓(GaAs)或氮化镓(GaN)，而器件部分810a和810b中的另一个器件可以包括非III-V族半导体材料，诸如硅(Si)，或者可以包括具有类似CTE的其他材料，诸如石英、熔融硅石玻璃、蓝宝石或玻璃。
在各种实施例中，可以在没有介入粘合剂的情况下形成直接混合结合。例如，非导电结合表面812a和812b可以被抛光到高度光滑。可以使用例如化学机械抛光(CMP)来抛光非导电结合表面812a和812b。抛光后的结合表面812a和812b的粗糙度可以小于例如，结合表面812a和812b的粗糙度可以在大约至 至或至的范围内。可以清洗结合表面812a和812b，并且将其暴露于等离子体和/或蚀刻剂以活化表面812a和812b。在一些实施例中，可以在活化之后或在活化期间(例如，在等离子体和/或蚀刻过程期间)利用物质使表面812a和812b封端。在不受理论限制的情况下，在一些实施例中，可以执行活化过程以破坏结合表面812a和812b处的化学键，并且封端过程可以在结合表面812a和812b处提供附加的化学物质以提高直接结合期间的结合能量。在一些实施例中，在相同步骤中提供活化和封端，例如，用以使表面812a和812b活化和封端的等离子体。在其他实施例中，结合表面812a和812b可以在单独的处理中封端，以提供附加的物质以用于直接结合。在各种实施例中，封端物质可以包括氮。例如，在一些实施例中，结合表面812a、812b可以暴露于含氮等离子体。此外，在一些实施例中，结合表面812a和812b可以暴露于氟。例如，在第一元件802与第二元件804之间的结合界面818处或附近可以存在一个或多个氟峰。因此，在直接结合结构800中，两种非导电材料(例如，结合层808a和808b)之间的结合界面818可以包括非常光滑的界面，其中在结合界面818处具有较高的氮含量和/或氟峰。活化和/或封端处理的附加示例可以在美国专利第9564414号、第9391143号和第10434749号中找到，其中每个专利的所有内容通过引用以其整体并出于所有目的并入本文。抛光后的结合表面812a和812b的粗糙度可能在活化过程之后轻微地更粗糙(例如，大约至 至或者可能更粗糙)。
在各种实施例中，第一元件802的导电特征806a还可以被直接结合到第二元件804的对应导电特征806b。例如，直接混合结合技术可以用于沿着结合界面818提供导体到导体的直接结合，结合界面818包括如上所述制备的共价直接结合的非导电到非导电(例如，介电到介电)的表面。在各种实施例中，导体到导体(例如，导电特征806a到导电特征806b)的直接结合和介电到介电的混合结合可以使用至少在美国专利第9716033号和第9852988号中公开的直接结合技术来形成，其中每个专利的所有内容通过引用以其整体并出于所有目的并入本文。在本文描述的直接混合结合实施例中，在非导电结合层内提供导电特征，并且导电特征和非导电特征都(诸如通过上述的平坦化、活化和/或封端处理)被制备用于直接结合。因此，制备用于直接结合的结合表面包括导电特征和非导电特征两者。
例如，可以制备非导电(例如介电)结合表面812a、812b(例如无机介电表面)，并且在没有如上所解释的介入粘合剂的情况下将它们彼此直接结合。导电接触特征(例如，可以至少部分地由结合层808a、808b内的非导电介电场区域所包围的导电特征806a和806b)也可以在没有介入粘合剂的情况下彼此直接结合。在各种实施例中，导电特征806a、806b可以包括至少部分地嵌入在非导电场区域中的分立焊盘或迹线。在一些实施例中，导电接触特征可以包括衬底通孔(例如硅通孔(TSV))的暴露的接触表面。在一些实施例中，相应的导电特征806a和806b可以凹陷到介电场区域或非导电结合层808a和808b的外(例如，上)表面(非导电结合表面812a和812b)之下，例如凹陷小于30nm、小于20nm、小于15nm或小于10nm，例如凹陷在2nm至20nm的范围内，或在4nm至10nm的范围内。在各种实施例中，在直接结合之前，相对的元件中的凹槽的尺寸可以被设计成使得相对的接触焊盘之间的总间隙小于15nm，或小于10nm。在一些实施例中，非导电结合层108a和108b可以在室温下在没有粘合剂的情况下彼此直接结合，并且随后可以对结合结构100进行退火。在退火时，导电特征106a和106b可以膨胀并彼此接触以形成金属到金属的直接结合。有益的是，对可从加利福尼亚州圣何塞市的Adeia公司购得的直接结合互连或(direct bond intercoonect，直接结合互连)技术的使用可以使高密度的导电特征806a和806b能够在直接结合界面818(例如，规则阵列的小间距或细间距)上连接。在一些实施例中，导电特征806a和806b的间距P(诸如嵌入在结合元件之一的结合表面中的导电迹线)可以小于100微米，或小于10微米，或甚至小于2微米。对于一些应用，导电特征806a和806b的间距与结合焊盘的尺寸之一(例如直径)的比值小于20，或小于10，或小于5，或小于3，并且有时期望小于2。在其他应用中，嵌入在结合元件之一的结合表面中的导电迹线的宽度可以在0.3至20微米之间的范围内，例如在0.3至3微米的范围内。在各种实施例中，导电特征806a和806b和/或迹线可以包括铜或铜合金，尽管其他金属也可能是合适的。例如，本文公开的导电特征(诸如导电特征806a和806b)可以包括细晶粒金属(例如细晶粒铜)。
因此，在直接结合过程中，第一元件802可以在没有介入粘合剂的情况下被直接结合到第二元件804。在一些布置中，第一元件802可以包括单体化的元件，诸如单体化的集成器件管芯。在其他布置中，第一元件802可以包括载体或衬底(例如晶片)，该载体或衬底包括多个(例如几十个、几百个或更多个)器件区域，这些器件区域在被单体化时形成多个集成器件管芯。类似地，第二元件804可以包括单体化的元件，诸如单体化的集成器件管芯。在其他布置中，第二元件804可以包括载体或衬底(例如晶片)。相应地，本文公开的实施例可以应用于晶片到晶片(wafer-to-wafer，W2W)、管芯到管芯(die-to-die，D2D)或管芯到晶片(die-to-wafer，D2W)的结合过程。在晶片到晶片(W2W)过程中，两个或更多个晶片可以彼此直接结合(例如直接混合结合)并且使用合适的单体化过程进行单体化。在单体化之后，单体化的结构的侧边缘(例如两个结合元件的侧边缘)可以基本齐平，并且可以包括指示结合结构的共同单体化过程的标记(例如，如果使用锯齿单体化过程，则为锯齿标记)。
如本文所解释的，第一元件802和第二元件804可以在没有粘合剂的情况下彼此直接结合，这不同于沉积过程并且与沉积相比产生在结构上不同的界面。在一个应用中，结合结构中的第一元件802的宽度类似于第二元件804的宽度。在一些其他实施例中，结合结构800中的第一元件802的宽度不同于第二元件804的宽度。类似地，结合结构中的较大元件的宽度或面积可以比较小元件的宽度或面积大至少10％。相应地，第一元件802和第二元件804可以包括非沉积元件。此外，与沉积层不同，直接结合结构800可以包括沿着结合界面818的缺陷区域，在缺陷区域中存在纳米级空隙(纳米空隙)。纳米空隙可能是由于结合表面812a和812b的活化(例如，暴露于等离子体)而形成。如上所解释的，结合界面818可以包括来自活化和/或最后化学处理过程的材料的聚集。例如，在利用氮等离子体进行活化的实施例中，可以在结合界面818处形成氮峰。可以使用二次离子质谱(secondary ion massspectroscopy，SIMS)技术来检测氮峰。在各种实施方式中，例如，氮封端处理(例如，将结合表面暴露于含氮等离子体)可以利用NH2分子来取代水解(OH封端)表面的OH基团，从而产生氮封端的表面。在利用氧等离子体进行活化的实施例中，可以在结合界面818处形成氧峰。在一些实施例中，结合界面818可以包括氮氧化硅、碳氮氧化硅或碳氮化硅。如本文所解释的，直接结合可以包括比范德华键更坚固的共价键。结合层808a和808b还可以包括被平坦化为高度光滑的抛光表面。
在各种实施例中，导电特征806a和806b之间的金属到金属结合可以被结合成使得金属晶粒在结合界面818上生长到彼此中。在一些实施例中，金属是或包括铜，其可以具有沿着111晶面取向的晶粒，以改善在结合界面818上的铜扩散。在一些实施例中，导电特征806a和806b可以包括纳米孪晶铜晶粒结构，这可以有助于在退火期间合并导电特征。结合界面818可以基本上完全延伸到结合的导电特征806a和806b的至少一部分，使得在结合的导电特征806a和806b处或附近的非导电结合层808a与808b之间基本上没有间隙。在一些实施例中，可以在导电特征806a和806b下和/或横向围绕导电特征806a和806b提供阻挡层(例如，导电特征806a和806b可以包括铜)。然而，在其他实施例中，在导电特征806a和806b下可能没有阻挡层，例如，如美国专利第11195748号中所描述的，其中每个专利的所有内容通过引用以其整体并出于所有目的并入本文。
有益的是，对本文描述的混合结合技术的使用可以实现在相邻的导电特征806a与806b之间的极小的间距，和/或小的焊盘尺寸。例如，在各种实施例中，相邻的导电特征806a(或806b)之间的间距p(即，从边缘到边缘或中心到中心的距离，如图13所示)可以在0.5微米至50微米的范围内，在0.75微米至25微米的范围内，在1微米至25微米的范围内，在1微米至10微米的范围内，或在1微米至5微米的范围内。此外，主要的横向尺寸(例如焊盘直径)也可以很小，例如在0.25微米至30微米的范围内，在0.25微米至5微米的范围内，或在0.5微米至5微米的范围内。
如上所述，非导电结合层808a、808b可以在没有粘合剂的情况下彼此直接结合，并且随后可以对结合结构800进行退火。在退火时，导电特征806a和806b可以膨胀并彼此接触以形成金属到金属的直接结合。在一些实施例中，导电特征806a和806b的材料可以在退火过程期间互扩散。
示例实施例
在各种实施例中，本发明是一种方法，包括：提供框架元件，框架元件具有主体部分、第一结合层和第二结合层，第一结合层被设置在主体部分第一表面并上且至少部分地定义框架元件的第一侧，第二结合层在主体部分的第二表面上并且至少部分地定义框架元件的与第一侧相对的第二侧；形成穿过框架元件的开口，使得开口延伸穿过第一结合层、主体部分和第二结合层；在没有介入粘合剂的情况下在开口上方将第一元件直接结合到框架元件的第一结合层；以及在没有介入粘合剂的情况下在开口上方将第二元件直接结合到框架元件的第二结合层，以定义腔体。
在本发明的一个方面，形成开口包括：在从框架元件的第一侧朝向框架元件的第二侧的第一方向上蚀刻穿过第一结合层；以及在第一方向上至少部分地蚀刻穿过主体部分。形成开口可以还包括在第一方向上完全地蚀刻穿过主体部分，以及在第一方向上蚀刻穿过第二结合层。
在本发明的另一方面，形成开口还包括：在从框架元件的第二侧朝向框架元件的第一侧的第二方向上部分地蚀刻穿过主体部分。
在本发明的另一方面，形成开口还包括：在从框架元件的第二侧朝向框架元件的第一侧的第二方向上蚀刻穿过第二结合层。
在本发明的另一方面，在形成开口之前，框架元件被安装到支撑件。支撑件是具有有机粘合剂的刚性衬底。替代地，支撑件是具有无机结合层的刚性衬底，该无机结合层包括氮化硅。无机结合层具有在100μJ/m2至1000μJ/m2的范围内的结合能量。或者无机结合层包括挥发性成分，该挥发性成分在被加热时减弱结合强度。替代地，支撑件是支撑胶带。
在本发明的另一方面，将第一元件直接结合到框架元件的第一结合层是在将框架元件安装到支撑件之后执行的。在将第一元件直接结合到框架元件的第一结合层之后，将支撑件从框架元件移除。
在本发明的另一方面，将第二元件直接结合到框架元件的第二结合层是将支撑件从框架元件移除之后执行的。
在本发明的另一方面，通气孔被形成穿过框架元件的至少一部分而到达腔体。可以在将第一元件直接结合到框架元件的第一结合层之后形成通气孔。
在本发明的另一方面，将第一元件直接结合到框架元件的第一结合层包括在没有粘合剂的情况下将第一元件的导电接触特征直接结合到框架元件的对应导电接触特征。
在本发明的另一方面，将第二元件直接结合到框架元件的第二结合层包括在没有粘合剂的情况下将第二元件的导电接触特征直接结合到框架元件的对应导电接触特征。
在本发明的另一方面，将第一元件直接结合到框架元件的第一结合层包括将第一元件的非导电结合层直接结合到框架元件的非导电结合层。
在本发明的另一方面，提供穿过框架元件的导电衬底通孔(TSV)，其中TSV包括铜、镍、钨、铝或多晶硅中的至少一种。导电接触特征包括与TSV相同的材料。替代地，导电接触特征包括与TSV不同的材料。TSV的宽度大于导电接触特征的宽度。替代地，TSV的宽度小于导电接触特征的宽度。多于一个导电接触特征在第一侧和第二侧连接到框架元件中的TSV。
在本发明的另一方面，再分布层(RDL)导电迹线被设置在导电接触特征与TSV之间。
在其他实施例中，本发明是一种框架元件，包括：开口，从框架元件的第一侧延伸到与第一侧相对的第二侧；主体部分；第一结合层，被设置在主体部分的第一表面上并且至少部分地定义框架元件的第一侧；以及第二结合层，在主体部分的第二表面上且至少部分地定义框架元件的与第一侧相对的第二侧，其中开口延伸穿过第一结合层、主体部分和第二结合层，其中主体部分包括开口的第一侧壁，第一侧壁包括第一蚀刻标志，第一蚀刻标志指示在从框架元件的第一侧朝向框架的第二侧的第一方向上的第一蚀刻过程，并且其中第一结合层包括开口的第二侧壁，第二侧壁包括第二蚀刻标志，第二蚀刻标志指示在第一方向上的第二蚀刻过程。
在本发明的一个方面，第二结合层包括开口的第三侧壁，第三侧壁包括第三蚀刻标志，第三蚀刻标志指示第一方向上的第三蚀刻过程。第二侧壁和第三侧壁在相同取向上被锥形化。此外，第二侧壁和第三侧壁沿着第一方向向内锥形化。替代地，第二侧壁和第三侧壁沿着第一方向向外锥形化。
在本发明的另一方面，第二结合层包括开口的第三侧壁，第三侧壁包括第三蚀刻标志，第三蚀刻标志指示在从框架元件的第二侧朝向框架的第一侧的第二方向上的第三蚀刻过程。
在本发明的另一方面，主体部分包括开口的第四侧壁，第四侧壁包括第四蚀刻标志，第四蚀刻标志指示在第二方向上的第四蚀刻过程。
在本发明的另一方面，第一侧壁和第四侧壁在接合部处交汇，并且接合部相对于第一侧壁和第四侧壁的相应表面而径向向内突出。
在本发明的另一方面，第二侧壁和第三侧壁在相对取向上被锥形化。
在本发明的另一方面，第二侧壁和第三侧壁在第三方向上被横向地错位，该第三方向横向于第一方向。
在本发明的另一方面，第一蚀刻标志、第二蚀刻标志、第三蚀刻标志和第四蚀刻标志中的任何一个蚀刻标志包括对应的第一侧壁、第二侧壁、第三侧壁和第四侧壁中的相应条纹。
在本发明的另一方面，第一蚀刻标志、第二蚀刻标志、第三蚀刻标志和第四蚀刻标志中的任何一个蚀刻标志包括对应的第一侧壁、第二侧壁、第三侧壁和第四侧壁中的相应锥度角。
在本发明的另一方面，主体部分包括半导体材料。半导体部分包括硅。
在本发明的另一方面，第一结合层包括第一非导电结合层，其中第一导电接触特征至少部分地嵌入在第一非导电结合层中。第二结合层包括第二非导电结合层，其中第二导电接触特征至少部分地嵌入在第二非导电结合层中。
在本发明的另一方面，导电衬底通孔(TSV)延伸穿过框架元件，TSV包括或连接到第一导电接触特征和第二导电接触特征。TSV包括铜、镍、钨、铝或多晶硅中的至少一种。导电接触特征包括与TSV相同的材料。替代地，导电接触特征包括与TSV不同的材料。TSV的宽度大于导电接触特征的宽度。替代地，TSV的宽度小于导电接触特征的宽度。多于一个导电接触特征在第一侧和第二侧连接到框架元件中的TSV。
在本发明的另一方面，再分布层(RDL)导电迹线被设置在导电接触特征与TSV之间。
在一些实施例中，本发明是一种包括如上所述的框架元件的结合结构，结合结构包括在没有介入粘合剂的情况下直接结合到框架元件的第一侧的第一元件，以及在没有介入粘合剂的情况下直接结合到框架元件的第二侧的第二元件，结合结构包括至少部分地由开口定义的腔体。
在本发明的一个方面，第一元件的第三导电接触特征在没有粘合剂的情况下直接结合到框架元件的第一导电接触特征。第二元件的第四导电接触特征被直接结合到框架元件的第二导电接触特征。
在本发明的另一方面，框架元件的第一非导电结合层被直接结合到第一元件的第三非导电结合层。框架元件的第二非导电结合层被直接结合到第二元件的第四非导电结合层。
在本发明的另一方面，一个或多个器件被安装到第一元件和第二元件中的至少一个元件，或者由第一元件和第二元件中的至少一个元件形成，一个或多个器件延伸到腔体中或暴露于腔体。一个或多个器件包括集成器件管芯。
在本发明的另一方面，通气孔从腔体延伸到外部环境。
在本发明的另一方面，开口的宽度在0.5mm至30mm的范围内。
除非上下文另外明确要求，否则在整个说明书和权利要求书中，词语“包括(comprise)”、“包括有(comprising)”、“包含(include)”、“包含有(including)”等应当以包括性含义来解释，而不是以排他性或穷举性含义来解释；也就是说，以“包括但不限于”的含义进行解释。本文通常使用的词语“耦合”是指可以直接连接或者通过一个或多个中间元件连接的两个或多个元件。同样地，本文通常使用的词语“连接”是指可以直接连接或者通过一个或多个中间元件连接的两个或多个元件。另外，词语“本文”、“以上”、“以下”和类似含义的词语在本申请中使用时，应当是指本申请的整体，而不是指本申请的任何特定部分。此外，如本文所使用的，当第一元件被描述为在第二元件“上”或“上方”时，第一元件可以直接在第二元件上或上方，使得第一元件和第二元件直接接触，或者第一元件可以间接在第二元件上或上方，使得一个或多个元件介于第一元件与第二元件之间。在上下文允许的情况下，以上详细说明中使用单数或复数的词语也可以分别包括复数或单数。单词“或”指两个或更多个项的列表，覆盖该单词的所有以下解释：该列表中的任何项、该列表中的所有项以及该列表中的项的任何组合。
此外，本文所使用的诸如“可以”、“可能”、“或许”、“可”、“例如”、“举例来说”、“诸如”等条件语言，除非特别另外声明，或者在所使用的上下文内另有理解，否则通常旨在传达某些实施例包括而其他实施例不包括某些特征、元素和/或状态。因此，这种条件语言通常并不旨在暗示这些特征、元素和/或状态以任何方式对于一个或多个实施例是必需的。
虽然已经描述了某些实施例，但是这些实施例仅通过示例的方式呈现，并且不旨在限制本公开的范围。实际上，本文描述的新颖的装置、方法和系统可以以各种其他形式体现；此外，在不脱离本公开的精神的情况下，可以对本文描述的方法和系统的形式进行各种省略、替换和改变。例如，虽然块以给定的布置呈现，但是替代实施例可以利用不同的组件和/或电路拓扑来执行类似的功能，并且一些块可以被删除、移动、添加、细分、组合和/或修改。这些块中的每个块都可以以各种不同的方式实施。上述各种实施例的元素和动作的任何合适的组合可以进行组合以提供进一步的实施例。所附的权利要求及其等同物旨在覆盖落入本公开的范围和精神内的这些形式或修改。

Claims (66)

1.一种方法，包括：
提供框架元件，所述框架元件具有主体部分、第一结合层和第二结合层，所述第一结合层设置在所述主体部分的第一表面上并且至少部分地定义所述框架元件的第一侧，所述第二结合层在所述主体部分的第二表面上并且至少部分地定义所述框架元件的与所述第一侧相对的第二侧；
形成穿过所述框架元件的开口，使得所述开口延伸穿过所述第一结合层、所述主体部分和所述第二结合层；
在没有介入粘合剂的情况下在所述开口上方将第一元件直接结合到所述框架元件的所述第一结合层；以及
在没有介入粘合剂的情况下在所述开口上方将第二元件直接结合到所述框架元件的所述第二结合层，以定义腔体。
2.根据权利要求1所述的方法，其中形成所述开口包括：
在从所述框架元件的所述第一侧朝向所述框架元件的所述第二侧的第一方向上蚀刻穿过所述第一结合层；以及
在所述第一方向上至少部分地蚀刻穿过所述主体部分。
3.根据权利要求2所述的方法，其中形成所述开口包括在所述第一方向上完全地蚀刻穿过所述主体部分。
4.根据权利要求2或3所述的方法，其中形成所述开口包括在所述第一方向上蚀刻穿过所述第二结合层。
5.根据权利要求2所述的方法，其中形成所述开口还包括：在从所述框架元件的所述第二侧朝向所述框架元件的所述第一侧的第二方向上部分地蚀刻穿过所述主体部分。
6.根据权利要求2、3或5所述的方法，其中形成所述开口还包括：在从所述框架元件的所述第二侧朝向所述框架元件的所述第一侧的第二方向上蚀刻穿过所述第二结合层。
7.根据权利要求1至6中任一项所述的方法，还包括：在形成所述开口之前，将所述框架元件安装到支撑件。
8.根据权利要求7所述的方法，其中将所述框架安装到支撑件包括：将所述框架元件安装到具有有机粘合剂的刚性衬底。
9.根据权利要求7所述的方法，其中将所述框架安装到支撑件包括：将所述框架元件安装到胶带。
10.根据权利要求7所述的方法，其中将所述框架安装到支撑件包括：在没有粘合剂的情况下将所述框架元件直接结合到刚性衬底。
11.根据权利要求10所述的方法，其中所述衬底包括无机结合层，所述无机结合层包括氮化硅。
12.根据权利要求11所述的方法，其中所述无机结合层具有在100μJ/m2至1000μJ/m2的范围内的结合能量。
13.根据权利要求11所述的方法，其中所述无机结合层包括挥发性成分，所述挥发性成分在被加热时减弱结合强度。
14.根据权利要求7至11中任一项所述的方法，其中将所述第一元件直接结合到所述框架元件的所述第一结合层是在将所述框架元件安装到支撑件之后执行的。
15.根据权利要求14所述的方法，还包括：在将所述第一元件直接结合到所述框架元件的所述第一结合层之后，将所述支撑件从所述框架元件移除。
16.根据权利要求15所述的方法，其中将所述第二元件直接结合到所述框架元件的所述第二结合层是在将所述支撑件从所述框架元件移除之后执行的。
17.根据权利要求1至16中任一项所述的方法，还包括：形成穿过所述框架元件的至少一部分到达所述腔体的通气孔。
18.根据权利要求17所述的方法，还包括：在将所述第一元件直接结合到所述框架元件的所述第一结合层之后，形成所述通气孔。
19.根据权利要求1至18中任一项所述的方法，其中将所述第一元件直接结合到所述框架元件的所述第一结合层包括：在没有粘合剂的情况下，将所述第一元件的导电接触特征直接结合到所述框架元件的对应导电接触特征。
20.根据权利要求19所述的方法，其中将所述第二元件直接结合到所述框架元件的所述第二结合层包括：在没有粘合剂的情况下，将所述第二元件的导电接触特征直接结合到所述框架元件的对应导电接触特征。
21.根据权利要求19或20所述的方法，其中将所述第一元件直接结合到所述框架元件的所述第一结合层包括：将所述第一元件的非导电结合层直接结合到所述框架元件的非导电结合层。
22.根据权利要求19和20所述的方法，还包括：提供穿过所述框架元件的导电衬底通孔(TSV)，其中所述TSV包括铜、镍、钨、铝或多晶硅中的至少一种。
23.根据权利要求22所述的方法，其中所述导电接触特征包括与所述TSV相同的材料。
24.根据权利要求22所述的方法，其中所述导电接触特征包括与所述TSV不同的材料。
25.根据权利要求22所述的方法，其中所述TSV的宽度大于所述导电接触特征的宽度。
26.根据权利要求22所述的方法，其中所述TSV的宽度小于所述导电接触特征的宽度。
27.根据权利要求22所述的方法，其中多于一个导电接触特征在所述第一侧连接到所述框架元件中的所述TSV。
28.根据权利要求22所述的方法，其中多于一个导电接触特征在所述第一侧和所述第二侧连接到所述框架元件中的所述TSV。
29.根据权利要求22所述的方法，其中再分布层(RDL)导电迹线被设置在所述导电接触特征与所述TSV之间。
30.一种框架元件，包括：
开口，从所述框架元件的第一侧延伸到与所述第一侧相对的第二侧；
主体部分；
第一结合层，被设置在所述主体部分的第一表面上并且至少部分地定义所述框架元件的所述第一侧；以及
第二结合层，在所述主体部分的第二表面上并且至少部分地定义所述框架元件的与所述第一侧相对的所述第二侧，
其中所述开口延伸穿过所述第一结合层、所述主体部分和所述第二结合层，
其中所述主体部分包括所述开口的第一侧壁，所述第一侧壁包括第一蚀刻标志，所述第一蚀刻标志指示在从所述框架元件的所述第一侧朝向所述框架的所述第二侧的第一方向上的第一蚀刻过程，并且
其中所述第一结合层包括所述开口的第二侧壁，所述第二侧壁包括第二蚀刻标志，所述第二蚀刻标志指示在所述第一方向上的第二蚀刻过程。
31.根据权利要求30所述的框架元件，其中所述第二结合层包括所述开口的第三侧壁，所述第三侧壁包括第三蚀刻标志，所述第三蚀刻标志指示在所述第一方向上的第三蚀刻过程。
32.根据权利要求31所述的框架元件，其中所述第二侧壁和所述第三侧壁在相同取向上被锥形化。
33.根据权利要求32所述的框架元件，其中所述第二侧壁和所述第三侧壁沿着所述第一方向向内锥形化。
34.根据权利要求32所述的框架元件，其中所述第二侧壁和所述第三侧壁沿着所述第一方向向外锥形化。
35.根据权利要求30所述的框架元件，其中所述第二结合层包括所述开口的第三侧壁，所述第三侧壁包括第三蚀刻标志，所述第三蚀刻标志指示在从所述框架元件的所述第二侧朝向所述框架的所述第一侧的第二方向上的第三蚀刻过程。
36.根据权利要求35所述的框架元件，其中所述主体部分包括所述开口的第四侧壁，所述第四侧壁包括第四蚀刻标志，所述第四蚀刻标志指示在所述第二方向上的第四蚀刻过程。
37.根据权利要求36所述的框架元件，其中所述第一侧壁和所述第四侧壁在接合部处交汇。
38.根据权利要求37所述的框架元件，其中所述接合部相对于所述第一侧壁和所述第四侧壁的相应表面而径向向内突出。
39.根据权利要求35至38中任一项所述的框架元件，其中所述第二侧壁和所述第三侧壁在相对取向上被锥形化。
40.根据权利要求30和35至39中任一项所述的框架元件，其中所述第二侧壁和所述第三侧壁在第三方向上被横向地错位，所述第三方向横向于所述第一方向。
41.根据权利要求30至40中任一项所述的框架元件，其中所述第一蚀刻标志、所述第二蚀刻标志、所述第三蚀刻标志和所述第四蚀刻标志中的任何一个蚀刻标志包括对应的所述第一侧壁、所述第二侧壁、所述第三侧壁和所述第四侧壁中的相应条纹。
42.根据权利要求30至41中任一项所述的框架元件，其中所述第一蚀刻标志、所述第二蚀刻标志、所述第三蚀刻标志和所述第四蚀刻标志中的任何一个蚀刻标志包括对应的所述第一侧壁、所述第二侧壁、所述第三侧壁和所述第四侧壁中的相应锥度角。
43.根据权利要求30至42中任一项所述的框架元件，其中所述主体部分包括半导体材料。
44.根据权利要求43所述的框架元件，其中所述半导体部分包括硅。
45.根据权利要求30至44中任一项所述的框架元件，其中所述第一结合层包括第一非导电结合层，其中第一导电接触特征至少部分地嵌入在所述第一非导电结合层中。
46.根据权利要求45所述的框架元件，其中所述第二结合层包括第二非导电结合层，其中第二导电接触特征至少部分地嵌入在所述第二非导电结合层中。
47.根据权利要求45或46所述的框架元件，还包括：延伸穿过所述框架元件的导电衬底通孔(TSV)，所述TSV包括或连接到所述第一导电接触特征和所述第二导电接触特征。
48.根据权利要求47所述的框架元件，其中所述TSV包括铜、镍、钨、铝或多晶硅中的至少一种。
49.根据权利要求47或48所述的方法，其中所述导电接触特征包括与所述TSV相同的材料。
50.根据权利要求47或48所述的方法，其中所述导电接触特征包括与所述TSV不同的材料。
51.根据权利要求47所述的方法，其中所述TSV的宽度大于所述导电接触特征的宽度。
52.根据权利要求47所述的方法，其中所述TSV的宽度小于所述导电接触特征的宽度。
53.根据权利要求47所述的方法，其中多于一个导电接触特征在所述第一侧连接到所述框架元件中的所述TSV。
54.根据权利要求47所述的方法，其中多于一个导电接触特征在所述第一侧和所述第二侧连接到所述框架元件中的所述TSV。
55.根据权利要求47所述的方法，其中再分布层(RDL)导电迹线被设置在所述导电接触特征与所述TSV之间。
56.根据权利要求30至47中任一项所述的框架元件，其中所述第一非导电结合层和所述第二非导电结合层中的至少一者包括氧化硅。
57.根据权利要求30至56中任一项所述的框架元件，其中所述第一结合层和所述第二结合层被抛光。
58.一种结合结构，包括根据权利要求30至57中任一项所述的框架元件，所述结合结构包括第一元件和第二元件，所述第一元件在没有介入粘合剂的情况下被直接结合到所述框架元件的所述第一侧，所述第二元件在没有介入粘合剂的情况下被直接结合到所述框架元件的所述第二侧，所述结合结构包括至少部分地由所述开口定义的腔体。
59.根据权利要求58所述的结合结构，其中所述第一元件的第三导电接触特征在没有粘合剂的情况下被直接结合到所述框架元件的所述第一导电接触特征。
60.根据权利要求59所述的结合结构，其中所述第二元件的第四导电接触特征被直接结合到所述框架元件的所述第二导电接触特征。
61.根据权利要求58至60中任一项所述的结合结构，其中所述框架元件的所述第一非导电结合层被直接结合到所述第一元件的第三非导电结合层。
62.根据权利要求61所述的结合结构，其中所述框架元件的所述第二非导电结合层被直接结合到所述第二元件的第四非导电结合层。
63.根据权利要求58至62中任一项所述的结合结构，还包括一个或多个器件，所述一个或多个器件被安装到所述第一元件和所述第二元件中的至少一个元件，或者由所述第一元件和所述第二元件中的至少一个元件形成，所述一个或多个器件延伸到所述腔体中或暴露于所述腔体。
64.根据权利要求63所述的结合结构，其中所述一个或多个器件包括集成器件管芯。
65.根据权利要求58至64中任一项所述的结合结构，还包括从所述腔体延伸到外部环境的通气孔。
66.根据权利要求30至65中任一项所述的框架元件，其中所述开口的宽度在0.5mm至30mm的范围内。
CN202280091073.9A 2021-12-27 2022-12-23 直接结合的框架晶片 Pending CN118679563A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163294031P 2021-12-27 2021-12-27
US63/294,031 2021-12-27
PCT/US2022/082378 WO2023129901A1 (en) 2021-12-27 2022-12-23 Directly bonded frame wafers

Publications (1)

Publication Number Publication Date
CN118679563A true CN118679563A (zh) 2024-09-20

Family

ID=86897260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280091073.9A Pending CN118679563A (zh) 2021-12-27 2022-12-23 直接结合的框架晶片

Country Status (7)

Country Link
US (1) US20230207402A1 (zh)
EP (1) EP4457860A4 (zh)
JP (1) JP2024545355A (zh)
KR (1) KR20240132032A (zh)
CN (1) CN118679563A (zh)
TW (1) TW202335217A (zh)
WO (1) WO2023129901A1 (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US11176450B2 (en) 2017-08-03 2021-11-16 Xcelsis Corporation Three dimensional circuit implementing machine trained network
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
CN117878055A (zh) 2016-12-28 2024-04-12 艾德亚半导体接合科技有限公司 堆栈基板的处理
TW202431592A (zh) 2016-12-29 2024-08-01 美商艾德亞半導體接合科技有限公司 具有整合式被動構件的接合結構
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US10991804B2 (en) 2018-03-29 2021-04-27 Xcelsis Corporation Transistor level interconnection methodologies utilizing 3D interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
CN112585740B (zh) 2018-06-13 2025-05-13 隔热半导体粘合技术公司 作为焊盘的tsv
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US12406959B2 (en) 2018-07-26 2025-09-02 Adeia Semiconductor Bonding Technologies Inc. Post CMP processing for hybrid bonding
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
US11387202B2 (en) 2019-03-01 2022-07-12 Invensas Llc Nanowire bonding interconnect for fine-pitch microelectronics
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US12374641B2 (en) 2019-06-12 2025-07-29 Adeia Semiconductor Bonding Technologies Inc. Sealed bonded structures and methods for forming the same
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US12113054B2 (en) 2019-10-21 2024-10-08 Adeia Semiconductor Technologies Llc Non-volatile dynamic random access memory
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
US11842894B2 (en) 2019-12-23 2023-12-12 Adeia Semiconductor Bonding Technologies Inc. Electrical redundancy for bonded structures
WO2021188846A1 (en) 2020-03-19 2021-09-23 Invensas Bonding Technologies, Inc. Dimension compensation control for directly bonded structures
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
KR20230097121A (ko) 2020-10-29 2023-06-30 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 접합 방법 및 구조체
EP4268274A4 (en) 2020-12-28 2024-10-30 Adeia Semiconductor Bonding Technologies Inc. STRUCTURES COMPRISING THROUGH-THROUGH-SUBSTRATE VIA HOLES AND METHODS OF FORMING SAME
KR20230125309A (ko) 2020-12-28 2023-08-29 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 기판-관통 비아를 가지는 구조체 및 이를 형성하기위한 방법
KR20230126736A (ko) 2020-12-30 2023-08-30 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 전도성 특징부를 갖는 구조 및 그 형성방법
EP4315398A4 (en) 2021-03-31 2025-03-05 Adeia Semiconductor Bonding Technologies Inc. DIRECT ADHESION AND REMOVING A CARRIER
KR20240036698A (ko) 2021-08-02 2024-03-20 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 결합 구조체를 위한 보호 반도체 소자
EP4406020A4 (en) 2021-09-24 2026-01-21 Adeia Semiconductor Bonding Technologies Inc Bonded structure with active interposer
WO2023122509A1 (en) 2021-12-20 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Thermoelectric cooling for die packages
EP4515594A1 (en) 2022-04-25 2025-03-05 Adeia Semiconductor Bonding Technologies Inc. Expansion controlled structure for direct bonding and method of forming same
US12506114B2 (en) 2022-12-29 2025-12-23 Adeia Semiconductor Bonding Technologies Inc. Directly bonded metal structures having aluminum features and methods of preparing same
US12341083B2 (en) 2023-02-08 2025-06-24 Adeia Semiconductor Bonding Technologies Inc. Electronic device cooling structures bonded to semiconductor elements
US20260011652A1 (en) * 2024-07-03 2026-01-08 Micron Technology, Inc. Redundant bond pads in stacked semiconductor architectures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198174B2 (en) * 2009-08-05 2012-06-12 International Business Machines Corporation Air channel interconnects for 3-D integration
US8455356B2 (en) * 2010-01-21 2013-06-04 International Business Machines Corporation Integrated void fill for through silicon via
JP2011243363A (ja) * 2010-05-17 2011-12-01 Panasonic Electric Works Co Ltd 配線構造を備えた構造体およびｍｅｍｓリレー
US11195748B2 (en) * 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11393779B2 (en) * 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
CN109390305B (zh) * 2018-10-22 2021-05-11 长江存储科技有限责任公司 一种键合晶圆及其制备方法
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
CN111244063B (zh) * 2020-03-12 2023-03-21 奥特斯科技(重庆)有限公司 部件承载件及制造部件承载件的方法
KR20210144302A (ko) * 2020-05-22 2021-11-30 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
EP4457860A1 (en) 2024-11-06
TW202335217A (zh) 2023-09-01
KR20240132032A (ko) 2024-09-02
US20230207402A1 (en) 2023-06-29
JP2024545355A (ja) 2024-12-05
EP4457860A4 (en) 2025-12-31
WO2023129901A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
CN118679563A (zh) 直接结合的框架晶片
US20240387419A1 (en) Direct hybrid bond pad having tapered sidewall
WO2024238002A9 (en) Direct hybrid bond pad having tapered sidewall
US20240186268A1 (en) Directly bonded structure with frame structure
US20230268300A1 (en) Bonded structures
US20250293120A1 (en) Electronic device cooling structures bonded to semiconductor elements
US20250006689A1 (en) Structures and methods for bonding dies
KR20250129701A (ko) 기능적 및 비-기능적 전도성 패드를 가지는 본딩 층을 갖는 반도체 엘리먼트
CN116391252A (zh) 具有互连结构的键合结构
TW202331983A (zh) 擴散屏障及其形成方法
CN100593853C (zh) 半导体装置及其制造方法
CN119895573A (zh) 高性能混合接合互连系统
KR101311332B1 (ko) 임시 반도체 구조 본딩 방법들 및 관련 본딩된 반도체 구조들
CN110199385A (zh) 不同厚度的管芯的晶圆键合方法
KR102383909B1 (ko) 반도체 디바이스 및 제조 방법
TWI677912B (zh) 半導體裝置及其製造方法
CN108701652A (zh) 复合晶片，半导体器件，电子部件和制造半导体器件的方法
US6998328B2 (en) Method for creating neo-wafers from singulated integrated circuit die and a device made according to the method
WO2024145033A1 (en) Directly bonded metal structures having aluminum features and methods of preparing same
WO2009078816A1 (en) 3d integrated circuit package and method of fabrication thereof
KR20260011727A (ko) 테이퍼링된 측벽을 가지는 직접 하이브리드 본드 패드
JP2026504558A (ja) 電子デバイス冷却構造
WO2025207675A1 (en) Stacked interconnect structures and methods of forming the same
CN112020828A (zh) 电子设备封装和制造该封装的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination