[go: up one dir, main page]

CN118571834A - 一种晶圆及键合方法 - Google Patents

一种晶圆及键合方法 Download PDF

Info

Publication number
CN118571834A
CN118571834A CN202410634625.7A CN202410634625A CN118571834A CN 118571834 A CN118571834 A CN 118571834A CN 202410634625 A CN202410634625 A CN 202410634625A CN 118571834 A CN118571834 A CN 118571834A
Authority
CN
China
Prior art keywords
bonding
substrate
chamber
wafer
bonding surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410634625.7A
Other languages
English (en)
Other versions
CN118571834B (zh
Inventor
马乾志
姚祖英
孙晨光
王彦君
张雨杭
谷海云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhonghuan Leading Semiconductor Technology Co ltd
Original Assignee
Zhonghuan Leading Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhonghuan Leading Semiconductor Technology Co ltd filed Critical Zhonghuan Leading Semiconductor Technology Co ltd
Priority to CN202410634625.7A priority Critical patent/CN118571834B/zh
Publication of CN118571834A publication Critical patent/CN118571834A/zh
Application granted granted Critical
Publication of CN118571834B publication Critical patent/CN118571834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本申请了一种晶圆及键合方法，晶圆的键合方法包括提供第一衬底和第二衬底，第一衬底和第二衬底分别具有相对设置的衬底面和键合面；对第一衬底的键合面和第二衬底的键合面进行抛光处理；将第一衬底的键合面与第二衬底的键合面对准，置于键合腔室进行键合，键合腔室内具有第一环境压强P1，键合腔室外具有第二环境压强P2；满足P1<P2；对第一衬底和第二衬底晶圆进行退火，完成键合。本申请提供的晶圆的键合方法通过控制键合过程中环境压强，同时结合前序的抛光工艺和后续的退火处理，改善了晶圆的制备工艺，解决了硅硅键合或硅氧键合过程中键合界面可能产生本征空洞缺陷的问题，为制备无界面空洞缺陷的绝缘体上硅晶圆提供了条件。

Description

一种晶圆及键合方法
技术领域
本申请属于绝缘体上硅制造技术领域，具体涉及一种晶圆及键合方法。
背景技术
目前，主流的绝缘体上硅(SOI)晶圆的制备技术可以分为注氧隔离SIMOX技术，智能剥离技术(Smart-cut)和BESOI键合减薄技术。除注氧隔离技术制备是在一片硅晶圆衬底上进行的注入和退火工艺外，BESOI和Smart-cut工艺都是在上下两片硅晶圆键合的基础上进行的，因此键合工艺就成为绝缘体上硅晶圆最为关键的工艺之一。然而，受待键合的晶圆的表面颗粒值、平整度、表面粗糙度、表面的亲水性等因素影响，在键合工艺过程中，在两篇晶圆的键合界面会出现空洞缺陷；除此之外，键合界面还容易产生被称为“本征空洞”的缺陷。这种“本征空洞”缺陷的尺寸在50～500μm之间，主要分布在键合硅片的边缘位置，受分辨率影响，常规的IR红外探测(分辨率>500μm)无法侦测到该缺陷，需要通过高分辨率的超声显微镜SAM来测试。如何改进SOI晶圆制备技术，减少键合工艺中产生的本征空洞缺陷，是目前需要解决的问题。
发明内容
本申请提供一种晶圆及键合方法，旨在解决现有晶圆键合工艺中的键合界面存在本征空洞缺陷的问题。
一方面，本申请提供一种晶圆的键合方法，包括如下步骤：
提供第一衬底和第二衬底，所述第一衬底和第二衬底分别具有相对设置的衬底面和键合面；
对所述第一衬底的键合面和所述第二衬底的键合面进行抛光处理；
将所述第一衬底的键合面与所述第二衬底的键合面对准，置于键合腔室进行键合，所述键合腔室内具有第一环境压强P1，所述键合腔室外具有第二环境压强P2；满足P1≤P2；
对所述第一衬底和第二衬底晶圆进行退火，完成键合。
在一些实施例中，所述第二环境压强P2与所述第一环境压强P1进一步满足：104Pa≤P2-P1≤105Pa。
在一些实施例中，将所述第一衬底的键合面与所述第二衬底的键合面对准，置于键合腔室进行键合的步骤，进一步包括：
对所述键合腔室抽真空，控制所述键合腔室内压强为0～105Pa。
在一些实施例中，所述键合的时间为10～60s。
在一些实施例中，将所述第一衬底的键合面与所述第二衬底的键合面对准，置于键合腔室进行键合的步骤，进一步包括：
对所述第一衬底的衬底面施加压力F，满足：0.5N≤F≤6N。
在一些实施例中，将所述第一衬底的键合面与所述第二衬底的键合面对准，置于键合腔室进行键合的步骤，进一步包括：
向所述键合腔室内通入保护气体。
在一些实施例中，所述保护气体的通入量为所述键合腔室内气体总体积的1～8％。
在一些实施例中，所述保护气体包括氦气和氮气中的至少一种。
在一些实施例中，所述氢气与氦气的流量比为1:1～1:100。
在一些实施例中，所述退火的温度为1000～1200℃。
另一方面，本申请实施例提供一种晶圆，所述晶圆由上述任一实施例中的制备方法制得，所述晶圆包括依次排列的第一衬底层和第二衬底层。
在一些实施例中，所述第一衬底层的厚度为300～1000μm。
在一些实施例中，所述第二衬底层的厚度为300～1000μm。
本申请提供的晶圆的键合方法包括提供第一衬底和第二衬底，第一衬底和第二衬底分别具有相对设置的衬底面和键合面；对第一衬底的键合面和第二衬底的键合面进行抛光处理；将第一衬底的键合面与第二衬底的键合面对准，置于键合腔室进行键合，键合腔室内具有第一环境压强P1，键合腔室外具有第二环境压强P2；满足P1＜P2；对第一衬底和第二衬底晶圆进行退火，完成键合。本申请提供的晶圆的键合方法通过控制键合过程中环境压强，同时结合前序的抛光工艺和后续的退火处理，改善了晶圆的制备工艺，解决了硅硅键合或硅氧键合过程中键合界面可能产生本征空洞缺陷的问题，为制备无界面空洞缺陷的绝缘体上硅晶圆提供了条件。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例1提供的一种晶圆的SAM表征图；
图2为本申请对比例1提供的一种晶圆的SAM表征图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。
下文的公开提供了许多不同的实施例或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。
本申请第一实施例提供一种晶圆的键合方法，包括如下步骤：
提供第一衬底和第二衬底，第一衬底和第二衬底分别具有相对设置的衬底面和键合面；
对第一衬底的键合面和第二衬底的键合面进行抛光处理；
将第一衬底的键合面与第二衬底的键合面对准，置于键合腔室进行键合，键合腔室内具有第一环境压强P1，键合腔室外具有第二环境压强P2；满足P1＜P2；
对第一衬底和第二衬底晶圆进行退火，完成键合。
在晶圆键合的过程中，“本征空洞”缺陷的产生，与焦耳汤姆逊效应有关系，即流动的气体遇到突变的压力时，会引起温度的变化，具体地，待键合的上下两片晶圆在范德华力的作用下会产生键合波，键合波传递附近的空气，会形成类似压缩的动作，而当键合波传递以相对较快的速度传递时，对应界面处的空气受压强剧烈变化，不仅改变了局部的压强，还会导致温度会出现显著降低；空气中的水汽在相对低的压强下，达到其冷凝点温度后就迅速成核液化生成微小水滴，这些小水滴会阻碍上下晶圆的贴合，最终导致“本征空洞”缺陷的形成。通过控制键合过程中键合腔室内外的环境压强，同时结合前序的抛光工艺和后续的退火处理，能够减少键合腔室外部空气中的灰尘、水分等杂质进入键合腔室，从而减少键合过程中水汽液化形成水滴导致“本征空洞”的情况；同时，键合腔室内的环境压强小于键合腔室外的环境压强，还能够进一步保护键合界面免受外界因素(如温度、湿度等)的影响，确保键合界面的完整性和稳定性。
在一些实施例中，第二环境压强P2与第一环境压强P1具有压强差△P，
＝P2-P1，104Pa≤△P≤105Pa。可以理解的是，△P的取值(单位：Pa)可以是104、2×104、4×104、6×104、8×104、105中的任一值或任意两值之间的范围。当△P足够小时，能够使得键合波传递过程中界面处的压强变化很小，不会发生水汽冷凝，但会导致键合腔室外空气中的杂质进入键合腔室，同样会影响键合质量；当△P的取值满足上述取值范围时，能够使得键合波传递过程中界面处的压强变化不足以使水汽冷凝成核，同时确保键合的质量。
在一些实施例中，将第一衬底的键合面与第二衬底的键合面对准，置于键合腔室进行键合的步骤，进一步包括：
对键合腔室抽真空，控制键合腔室内压强小于105Pa。可以理解的是，键合腔室内压强的取值(单位：Pa)可以是0、100、103、104、105中的任一值或任意两值之间的范围。当控制室内压强满足上述取值范围，同样可以降低键合波传递过程中界面处的压强变化，从而有效减少本征空洞。
在一些实施例中，键合的时间为10～60s。可以理解的是，键合的时间(单位：s)可以是10、20、30、40、50、60中的任一值或任意两值之间的范围。键合过程需要一定的时间来确保键合界面充分接触和结合，从而确保键合界面的完整性，而键合时间过长则会导致键合腔室内局部温差过大，一方面会有更多的水汽液化形成水滴，一方面可能产生不必要的结晶生长，因此当键合的时间满足上述取值范围时，能够控制晶圆在键合过程中充分接触，同时保障键合界面的质量。
在一些实施例中，将第一衬底的键合面与第二衬底的键合面对准，置于键合腔室进行键合的步骤，进一步包括：
对第一衬底的衬底面施加压力F，满足：0.5N≤F≤6N。
可以理解的是，F的取值(单位：N)可以是0.5、1、2、4、6中的任一值或任意两值之间的范围。对第一衬底的衬底面施加的压力越小，键合波传递速度越慢，到达边缘时界面处的空气压强变化量就越小，越不易冷凝成水滴而产生本征空洞缺陷；但对第一衬底的衬底面施加的压力过小会导致上下两片贴合不够完整，从而使局部区域包裹着空气无法逃逸，产生空气泡导致的空洞缺陷。因此，当F满足上述取值范围时，能够同时减少水汽和空气所导致的空洞缺陷。
在一些实施例中，将第一衬底的键合面与第二衬底的键合面对准，置于键合腔室进行键合的步骤，进一步包括：
向键合腔室内通入保护气体。
保护气体的焦耳系数相对较小，能够减缓焦耳汤姆逊效应，从而减少气体冷却成微小水滴的问题出现，有效改善本征空洞问题。
在一些实施例中，保护气体的通入量为键合腔室内气体总体积的1％～8％。可以理解的是，保护气体的通入量的取值可以是1％、3％、5％、7％、8％中的任一值或任意两值之间的范围。当保护气体的通入量满足上述取值范围时，能够较为明显地减缓焦耳汤姆逊效应。
在一些实施例中，保护气体包括氦气和氮气中的至少一种。
在一些实施例中，氦气与氮气的流量比为1:1～1:100。
在一些实施例中，退火的温度为1000～1200℃。可以理解的是，退火的温度的取值(单位：℃)可以是1000、1050、1100、1150、1200中的任一值或任意两值之间的范围；进一步地，退火的温度可以优选为1100～1200℃，可以理解的是，退火的温度的取值(单位：℃)可以是1100、1150、1200中的任一值或任意两值之间的范围。当退火温度满足上述取值范围，能够进一步确保晶圆完成键合后的完整性和稳定性。
另一方面，本申请实施例提供一种晶圆，晶圆由上述任一实施例中的制备方法制得，晶圆包括依次排列的第一衬底层和第二衬底层。
在一些实施例中，第一衬底层的厚度为300～1000μm。可以理解的是，第一衬底层的厚度的取值(单位：μm)可以是300、500、700、1000中的任一值或任意两值之间的范围；进一步地，第一衬底层的厚度可以优选为600～800μm，可以理解的是，第一衬底层的厚度的取值(单位：μm)可以是600、650、700、750、800中的任一值或任意两值之间的范围。
在一些实施例中，第二衬底层的厚度为300～1000μm。可以理解的是，第二衬底层的厚度的取值(单位：μm)可以是300、500、700、1000中的任一值或任意两值之间的范围；进一步地，第二衬底层的厚度可以优选为600～800μm，可以理解的是，第二衬底层的厚度的取值(单位：μm)可以是600、650、700、750、800中的任一值或任意两值之间的范围。
下面结合具体实施例对本申请提供的晶圆及键合的方法做出如下说明：
实施例1
本实施例提供一种晶圆的键合方法，包括如下步骤：
提供第一衬底和第二衬底，所述第一衬底和第二衬底分别具有相对设置的衬底面和键合面；
对所述第一衬底的键合面和所述第二衬底的键合面进行抛光处理；
将所述第一衬底的键合面与所述第二衬底的键合面对准，置于键合腔室进行键合，所述键合腔室内具有第一环境压强P1，所述键合腔室外具有第二环境压强P2；满足P1＜P2；
对所述第一衬底和第二衬底晶圆进行退火，完成键合。
对键合形成的晶圆进行超声显微镜SAM测试，结果如图1所示。根据图1可以看到，使用本申请提供的方案键合得到的晶圆键合界面平整，没有出现本征空洞缺陷。
实施例2～10
实施例2～10提供的晶圆的键合方法与实施例1一致，仅对工艺参数进行调整。
对比例1
对比例1提供的晶圆的键合方法与实施例1一致，区别在于键合腔室内与键合腔室外的压强相同。
对键合形成的晶圆进行超声显微镜SAM测试，结果如图2所示。根据图2可以看到，使用本申请提供的方案键合得到的晶圆键合界面的边缘出现了较多的本征空洞缺陷，质量不理想。
对比例2～5
对比例2～5提供的晶圆的键合方法与对比例1一致，仅对工艺参数进行调整。
实施例1～10和对比例1～5中的工艺参数如表1所示。
表1
对上述实施例和对比例制备得到的晶圆依次检测其本征空洞缺陷密度，结果如表2所示。
表2
空洞缺陷密度
实施例1 0
实施例2 0
实施例3 0
实施例4 0
实施例5 0
实施例6 0
实施例7 0
实施例8 0
实施例9 0
实施例10 0
对比例1 314
对比例2 275
对比例3 198
对比例4 226
对比例5 183
根据表2可以看到，使用本申请提供的方案制备得到的晶圆，在控制键合腔室内外的压强满足一定的压强差值的条件下，能够有效减少晶圆成平表面的空洞缺陷，提高晶圆质量。
以上对本申请实施例所提供的一种晶圆及键合方法进行了详细介绍，本申请中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (12)

1.一种晶圆的键合方法，其特征在于，包括如下步骤：
提供第一衬底和第二衬底，所述第一衬底和第二衬底分别具有相对设置的衬底面和键合面；
对所述第一衬底的键合面和所述第二衬底的键合面进行抛光处理；
将所述第一衬底的键合面与所述第二衬底的键合面对准，置于键合腔室进行键合，所述键合腔室内具有第一环境压强P1，所述键合腔室外具有第二环境压强P2；满足P1＜P2；
对所述第一衬底和第二衬底晶圆进行退火，完成键合。
2.根据权利要求1所述的一种晶圆的键合方法，其特征在于，所述第二环境压强P2与所述第一环境压强P1进一步满足：104Pa≤P2-P1≤105Pa。
3.根据权利要求1所述的一种晶圆的键合方法，其特征在于，将所述第一衬底的键合面与所述第二衬底的键合面对准，置于键合腔室进行键合的步骤，进一步包括：
对所述键合腔室抽真空，控制所述键合腔室内压强为0～105Pa。
4.根据权利要求1所述的一种晶圆的键合方法，其特征在于，所述键合的时间为10～60s。
5.根据权利要求1所述的一种晶圆的键合方法，其特征在于，将所述第一衬底的键合面与所述第二衬底的键合面对准，置于键合腔室进行键合的步骤，进一步包括：
对所述第一衬底的衬底面施加压力F，满足：0.5N≤F≤6N。
6.根据权利要求1所述的一种晶圆的键合方法，其特征在于，将所述第一衬底的键合面与所述第二衬底的键合面对准，置于键合腔室进行键合的步骤，进一步包括：
向所述键合腔室内通入保护气体。
7.根据权利要求6所述的一种晶圆的键合方法，其特征在于，所述保护气体的通入量为所述键合腔室内气体总体积的1％～8％。
8.根据权利要求6所述的一种晶圆的键合方法，其特征在于，所述保护气体包括氦气和氮气中的至少一种。
9.根据权利要求8所述的一种晶圆的键合方法，其特征在于，所述氦气与所述氮气的流量比为1:1～1:100。
10.根据权利要求1所述的一种晶圆的键合方法，其特征在于，所述退火的温度1000～1200℃。
11.一种晶圆，其特征在于，所述晶圆由权利要求1～10中任一项所述的制备方法制得，所述晶圆包括依次排列的第一衬底层和第二衬底层。
12.根据权利要求11所述的一种晶圆，其特征在于，所述第一衬底层的厚度为300～1000μm；和/或，
所述第二衬底层的厚度为300～1000μm。
CN202410634625.7A 2024-05-21 2024-05-21 一种晶圆及键合方法 Active CN118571834B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410634625.7A CN118571834B (zh) 2024-05-21 2024-05-21 一种晶圆及键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410634625.7A CN118571834B (zh) 2024-05-21 2024-05-21 一种晶圆及键合方法

Publications (2)

Publication Number Publication Date
CN118571834A true CN118571834A (zh) 2024-08-30
CN118571834B CN118571834B (zh) 2025-03-18

Family

ID=92473761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410634625.7A Active CN118571834B (zh) 2024-05-21 2024-05-21 一种晶圆及键合方法

Country Status (1)

Country Link
CN (1) CN118571834B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159692A (ja) * 2006-12-21 2008-07-10 Covalent Materials Corp 半導体基板の製造方法
CN102110594A (zh) * 2010-12-20 2011-06-29 中国科学院半导体研究所 一种对GaAs与Si进行低温金属键合的方法
CN104488066A (zh) * 2012-04-27 2015-04-01 原子能与替代能源委员会 在具有负焦耳-汤姆逊系数的气体的氛围中的接合方法
US20150235851A1 (en) * 2012-10-18 2015-08-20 Soitec Method for bonding by means of molecular adhesion
CN109786229A (zh) * 2018-12-05 2019-05-21 中北大学 一种晶圆键合方法以及相应的异质衬底制备的方法
CN116053118A (zh) * 2022-12-09 2023-05-02 湖南三安半导体有限责任公司 一种SiC衬底的键合方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159692A (ja) * 2006-12-21 2008-07-10 Covalent Materials Corp 半導体基板の製造方法
CN102110594A (zh) * 2010-12-20 2011-06-29 中国科学院半导体研究所 一种对GaAs与Si进行低温金属键合的方法
CN104488066A (zh) * 2012-04-27 2015-04-01 原子能与替代能源委员会 在具有负焦耳-汤姆逊系数的气体的氛围中的接合方法
US20150235851A1 (en) * 2012-10-18 2015-08-20 Soitec Method for bonding by means of molecular adhesion
CN109786229A (zh) * 2018-12-05 2019-05-21 中北大学 一种晶圆键合方法以及相应的异质衬底制备的方法
CN116053118A (zh) * 2022-12-09 2023-05-02 湖南三安半导体有限责任公司 一种SiC衬底的键合方法

Also Published As

Publication number Publication date
CN118571834B (zh) 2025-03-18

Similar Documents

Publication Publication Date Title
CN104078407B (zh) 薄膜和制造薄膜的方法
US7504310B2 (en) Semiconductors bonded on glass substrates
US7008854B2 (en) Silicon oxycarbide substrates for bonded silicon on insulator
US20080153272A1 (en) Method for manufacturing SOI substrate
US20190036505A1 (en) Composite substrate and method of manufacturing composite substrate
US20090162991A1 (en) Process for assembling substrates with low-temperature heat treatments
CN110828298A (zh) 单晶薄膜复合基板及其制造方法
JPH07263652A (ja) Ｓｏｉ基板とその製造方法
CN108539009B (zh) 纳米级单晶薄膜
CN101675499A (zh) Soi基板的制造方法及soi基板
CN108962815B (zh) 一种soi材料的制备方法
CN105097669A (zh) 一种显示面板及其制造方法
CN118571834A (zh) 一种晶圆及键合方法
CN113421849B (zh) 一种带绝缘埋层的硅衬底的制备工艺
CN102224568A (zh) 贴合晶片的制造方法
CN113053919B (zh) 一种多层绝缘体上硅晶圆及其制造方法
KR102055933B1 (ko) 열산화 이종 복합 기판 및 그 제조 방법
CN111834518B (zh) 一种多层膜结构衬底上的压电单晶薄膜及其制备方法
WO2019241960A1 (zh) 复合单晶薄膜
CN111519255A (zh) 一种钽酸锂晶片异质键合的方法
TWI786782B (zh) 製造絕緣體上矽晶片的方法
US11450799B2 (en) Micron-scale monocrystal film
CN109285869B (zh) 柔性显示器及其制造方法
JPH05129309A (ja) 張り合わせ基板
CN116959960A (zh) 一种晶圆及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant