CN118471905A - 半导体器件及其制造方法、电子设备 - Google Patents

Abstract

本发明涉及半导体器件技术领域，为解决如何减小栅极寄生电阻的技术问题，提出一种半导体器件及其制造方法、电子设备，所述方法包括以下步骤：完成前端工艺，形成半导体器件的栅极金属、源极金属、漏极金属，并形成保护层；沉积第一介质层；分别在栅极金属、源极金属和漏极金属所在的位置处，自第一介质层向下刻蚀至少一个孔洞，直至栅极金属、源极金属和漏极金属，以分别形成至少一个栅极金属接触孔、至少一个源极金属接触孔和至少一个漏极金属接触孔，得到第二半成品；在第二半成品的每个金属接触孔内填充布线金属；在填充完布线金属后的栅极金属、源极金属和漏极金属所在的位置处，分别再次沉积布线金属，完成半导体器件的一次布线。

Description

半导体器件及其制造方法、电子设备

技术领域

本发明涉及半导体器件技术领域，具体涉及一种半导体器件的制造方法、一种半导体器件和一种电子设备。

背景技术

作为新一代微波器件，砷化镓GaAs HEMT（High Electron MobilityTransistors，高电子迁移率晶体管）器件在频率、增益和效率方面均具有较大优势。GaAsHEMT的MMIC（Monolithic Microwave Integrated Circuit，单片微波集成电路）工艺随着应用的频率的不断提高，需要不断微缩栅极的关键尺寸（CD，Critical Dimension）。随着栅极关键尺寸为了满足频率要求，不断减少到远远小于100nm，例如50nm甚至更小，栅极自身的寄生电阻，栅极和沟道之间的寄生电容等后端工艺带来的寄生影响成为限制高频应用的重要的组成部分。

如何减小诸如GaAs HEMT等半导体器件的栅极寄生电阻成为目前亟需解决的技术问题。

发明内容

本发明为解决上述技术问题，提供了一种半导体器件及其制造方法、电子设备，能够明显减小半导体器件的栅极寄生电阻，并且能够提高半导体器件布线的稳定性，从而提高半导体器件的性能。

本发明采用的技术方案如下：

一种半导体器件的制造方法，包括以下步骤：完成前端工艺，形成所述半导体器件的栅极金属、源极金属、漏极金属，并形成覆盖在所述半导体器件的外延片、所述栅极金属、所述源极金属和所述漏极金属上的保护层，得到第一半成品；在所述第一半成品上沉积第一介质层；分别在所述栅极金属、所述源极金属和所述漏极金属所在的位置处，自所述第一介质层向下刻蚀至少一个孔洞，直至所述栅极金属、所述源极金属和所述漏极金属，以分别形成至少一个栅极金属接触孔、至少一个源极金属接触孔和至少一个漏极金属接触孔，得到第二半成品；在所述第二半成品的每个所述栅极金属接触孔、每个所述源极金属接触孔和每个所述漏极金属接触孔内填充布线金属；在填充完布线金属后的所述栅极金属、所述源极金属和所述漏极金属所在的位置处，分别再次沉积布线金属，完成所述半导体器件的一次布线。

在沉积第一介质层后，还对所述第一介质层的上表面进行磨平处理。

在所述第二半成品的每个所述栅极金属接触孔、每个所述源极金属接触孔和每个所述漏极金属接触孔内填充布线金属，具体包括：在所述第二半成品上沉积种子层，得到第三半成品；在所述第三半成品上沉积布线金属，直至布线金属最低处的高度高于所述第三半成品最高处的高度，得到第四半成品；对所述第四半成品进行磨平处理，得到第五半成品，其中，所述第五半成品上表面的高度低于所述第二半成品最高处的高度。

在填充完布线金属后的所述栅极金属、所述源极金属和所述漏极金属所在的位置处，分别再次沉积布线金属，具体包括：在所述第五半成品上分别沉积第一阻挡层和第二介质层；分别在所述栅极金属、所述源极金属和所述漏极金属所在的位置处，自所述第二介质层向下刻蚀，直至露出所有的所述栅极金属接触孔、所述源极金属接触孔和所述漏极金属接触孔内填充的布线金属，得到第六半成品；在所述第六半成品除了所有的所述栅极金属接触孔、所述源极金属接触孔和所述漏极金属接触孔的布线金属之外的区域再次沉积种子层，得到第七半成品；在所述第七半成品上再次沉积布线金属，直至布线金属最低处的高度高于所述第七半成品最高处的高度，得到第八半成品；对所述第八半成品进行磨平处理，得到完成一次布线的所述半导体器件，其中，完成一次布线的所述半导体器件上表面的高度低于所述第六半成品最高处的高度。

所述的半导体器件的制造方法还包括：在完成i次布线的所述半导体器件上分别沉积第j阻挡层和第k介质层，其中，i为正整数，j=i+1，k=i+2；分别在所述源极金属和所述漏极金属所在的位置处，自所述第k介质层向下刻蚀至少一个孔洞，直至相应位置的i次布线的布线金属，以分别形成至少一个源极布线接触孔和至少一个漏极布线接触孔，得到第九半成品；在所述第九半成品的每个所述源极布线接触孔和每个所述漏极布线接触孔内填充布线金属；在填充完布线金属后的所述源极金属和所述漏极金属所在的位置处，分别再次沉积布线金属，完成所述半导体器件的j次布线。

所述第一介质层采用氧化硅。

所述种子层采用氮化钽、钽或铜，所述布线金属为铜。

所述半导体器件为GaAs HEMT，所述栅极金属包括栅脚和位于栅脚之上的栅帽，在所述第一半成品之上沉积第一介质层后，在所述栅帽的下方、所述栅脚的两侧形成有空气隔离腔。

一种半导体器件，基于上述半导体器件的制造方法制造而成。

一种电子设备，包括上述半导体器件。

本发明的有益效果：

本发明通过在各电极处形成接触孔，并在接触孔的基础上沉积布线金属，使得布线更加牢固，并且，通过在栅极金属之上沉积布线金属，能够增大栅极部位金属的厚度，由此，能够明显减小半导体器件的栅极寄生电阻，并且能够提高半导体器件布线的稳定性，从而提高半导体器件的性能。

附图说明

图1为本发明实施例的半导体器件的制造方法的流程图；

图2为本发明一个实施例的第一半成品的结构示意图；

图3为本发明一个实施例的沉积第一介质层后的半成品的结构示意图；

图4为本发明一个实施例的磨平处理后的半成品的结构示意图；

图5为本发明一个实施例的第二半成品的结构示意图；

图6为本发明一个实施例的第四半成品的结构示意图；

图7为本发明一个实施例的第五半成品的结构示意图；

图8为本发明一个实施例的沉积第一阻挡层和第二介质层后的半成品的结构示意图；

图9为本发明一个实施例的第六半成品的结构示意图；

图10为本发明一个实施例的第八半成品的结构示意图；

图11为本发明一个实施例的完成一次布线的半导体器件的结构示意图；

图12为本发明一个实施例的完成二次布线的半导体器件的结构示意图。

附图标记：

外延片1、栅极金属2、源极金属3、漏极金属4、保护层5、第一介质层6、空气隔离腔7、栅极金属接触孔8、源极金属接触孔9、漏极金属接触孔10、布线金属11、种子层12、第一阻挡层13、第二介质层14、第二阻挡层15、第三介质层16、第三阻挡层17和第四介质层18。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，图中相同的填充表示相同的材料。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1至图12所示，本发明实施例的半导体器件的制造方法包括步骤S1至S5：

S1，完成前端工艺，形成半导体器件的栅极金属2、源极金属3、漏极金属4，并形成覆盖在半导体器件的外延片1、栅极金属2、源极金属3和漏极金属4上的保护层5，得到第一半成品。

在本发明的一个实施例中，第一半成品的结构如图2所示。

其中，半导体器件可为GaAs HEMT器件，或GaAs PHEMT（Pseudomorphic HighElectron Mobility Transistors，伪晶高电子迁移率晶体管）器件，外延片1可为GaAs外延片。具体地，可采用典型的7层结构的GaAs外延片，自顶层开始7层结构的材料可分别为GaAs、Ga0.8Al0.2As、Ga0.5In0.5P、Ga0.8Al0.2As、Ga0.8Al0.2As、Ga0.75In0.25As、GaAs。

栅极金属2可为伽马形或T形，其包括栅脚和位于栅脚之上的栅帽。优选地，栅极金属2为伽马形，其靠近漏极金属4一侧的栅帽部分要宽于靠近源极金属3一侧的栅帽部分。

在本发明的一个具体实施例中，栅极金属2、源极金属3和漏极金属4可为金、锗、镍或铜。保护层5可采用氮化硅。

S2，在第一半成品上沉积第一介质层6。

在本发明的一个实施例中，第一介质层6可采用氧化硅（SiO2），沉积氧化硅的工艺可采用PECVD（Plasma Enhanced Chemical Vapor Deposition，离子体增强化学气相沉积）。应当理解的是，由于沉积工艺本身的特点，在第一半成品之上沉积第一介质层6后，在栅帽的下方、栅脚的两侧可能形成有空气隔离腔7。通过采用介电常数相对较低的氧化硅，能够减小最终制成的半导体器件的栅极寄生电容。

沉积第一介质层6后的半成品结构如图3所示。在本发明的一个实施例中，为方便实施后续工艺，若沉积第一介质层6后，上表面不平（因第一半成品上表面各位置处的高度不一致），在沉积第一介质层后，还可对第一介质层6的上表面进行磨平处理。具体可通过CMP（Chemical Mechanical Polishing，化学机械抛光）工艺，磨除一部分氧化硅，使第一介质层6的上表面平坦化。磨平处理后的半成品结构如图4所示。

S3，分别在栅极金属2、源极金属3和漏极金属4所在的位置处，自第一介质层6向下刻蚀至少一个孔洞，直至栅极金属2、源极金属3和漏极金属4，以分别形成至少一个栅极金属接触孔8、至少一个源极金属接触孔9和至少一个漏极金属接触孔10，得到第二半成品。

在本发明的一个实施例中，可通过深紫外光刻实现各金属接触孔的图形化，并通过干刻法刻蚀第一介质层6、保护层5，停止在各电极金属上（可能会刻蚀掉少许厚度的电极金属）。

第二半成品的结构如图5所示。

S4，在第二半成品的每个栅极金属接触孔8、每个源极金属接触孔9和每个漏极金属接触孔10内填充布线金属11。

在本发明的一个实施例中，步骤S4具体包括S41至S43：

S41，在第二半成品上沉积种子层12，得到第三半成品。

本发明实施例中的种子层12可采用氮化钽、钽或铜。

在本发明的一个实施例中，可采用PVD（Physical Vapor Deposition，物理气相沉积）工艺沉积种子层12。

S42，在第三半成品上沉积布线金属11，直至布线金属11最低处的高度高于第三半成品最高处的高度，得到第四半成品。

本发明实施例中的布线金属11可为铜。

在本发明的一个实施例中，可采用电镀工艺沉积布线金属11。

第四半成品的结构如图6所示。

S43，对第四半成品进行磨平处理，得到第五半成品，其中，第五半成品上表面的高度低于第二半成品最高处的高度。

此处同样可通过CMP工艺，在第四半成品的基础上，磨除各金属接触孔之外的布线金属11、第一介质层6上表面的种子层12，直至磨除一部分厚度的第一介质层6，使第五半成品的上表面平坦化，形成各金属接触孔内均填充布线金属11的结构。

第五半成品的结构如图7所示。

S5，在填充完布线金属11后的栅极金属2、源极金属3和漏极金属4所在的位置处，分别再次沉积布线金属11，完成半导体器件的一次布线。

在本发明的一个实施例中，步骤S5具体包括S51至S55：

S51，在第五半成品上分别沉积第一阻挡层13和第二介质层14。

在本发明的一个实施例中，第一阻挡层13和第二介质层14可分别采用氮化硅和氧化硅。

可采用PECVD工艺，在第五半成品上依次沉积覆盖其的第一阻挡层13和第二介质层14。

沉积第一阻挡层13和第二介质层14后的半成品的结构如图8所示。

S52，分别在栅极金属2、源极金属3和漏极金属4所在的位置处，自第二介质层14向下刻蚀，直至露出所有的栅极金属接触孔8、源极金属接触孔9和漏极金属接触孔10内填充的布线金属11，得到第六半成品。

可通过光刻法，在各电极金属所在的位置处实现一次布线的图形化，刻蚀各电极金属正上方整个区域的第二介质层14、第一阻挡层13，停止在各金属接触孔内的布线金属11处。

第六半成品的结构如图9所示。

S53，在第六半成品除了所有的栅极金属接触孔8、源极金属接触孔9和漏极金属接触孔10的布线金属11之外的区域再次沉积种子层12，得到第七半成品。

S54，在第七半成品上再次沉积布线金属11，直至布线金属最低处的高度高于第七半成品最高处的高度，得到第八半成品。

其中，S53中种子层12的沉积和S54中布线金属11的沉积同样分别采用PVD工艺和电镀工艺。

第八半成品的结构如图10所示。

S55，对第八半成品进行磨平处理，得到完成一次布线的半导体器件，其中，完成一次布线的半导体器件上表面的高度低于第六半成品最高处的高度。

此处同样可通过CMP工艺，在第八半成品的基础上，磨除各电极一次布线处之外的布线金属11、第二介质层14上表面的种子层12，直至磨除一部分厚度的第二介质层14，使完成一次布线的半导体器件的上表面平坦化，形成各电极一次布线处均填充布线金属11的结构。

完成一次布线的半导体器件的结构如图11所示。

根据本发明实施例的半导体器件的制造方法，通过在各电极处形成接触孔，并在接触孔的基础上沉积布线金属，使得布线更加牢固，并且，通过在栅极金属之上沉积金属，能够增大栅极部位金属的厚度，由此，能够明显减小半导体器件的栅极寄生电阻，并且能够提高半导体器件布线的稳定性，从而提高半导体器件的性能。

应当理解的是，本发明实施例中栅极金属2之上的布线金属11，并不是为了实现布线目的，而是为了增大栅极部位金属的厚度，之所以称其为“布线”金属，是因为其是在实施源极和漏极处的布线的同时形成的，因此与源极金属3、漏极金属4之上沉积的金属统称为布线金属11。

在本发明的一个具体实施例中，通过实施本发明实施例的半导体器件的制造方法，在不影响GaAs HEMT伽马形栅极力学稳定性的前提下，在传统厚度的栅极金属2上增加金属，使得栅极部位金属的总厚度提升至3倍或更高，使得栅极寄生电阻减小至1/3或更小。

进一步地，若要实现二次布线，或者更多次布线，本发明实施例的半导体器件的制造方法还可包括：在完成i次布线的半导体器件上分别沉积第j阻挡层和第k介质层，其中，i为正整数，j=i+1，k=i+2；分别在源极金属3和漏极金属4所在的位置处，自第k介质层向下刻蚀至少一个孔洞，直至相应位置的i次布线的布线金属11，以分别形成至少一个源极布线接触孔和至少一个漏极布线接触孔，得到第九半成品；在第九半成品的每个源极布线接触孔和每个漏极布线接触孔内填充布线金属11；在填充完布线金属11后的源极金属3和漏极金属4所在的位置处，分别再次沉积布线金属11，完成半导体器件的j次布线。其中，最后一个步骤包含沉积第j+1阻挡层和第k+1介质层的过程。

也就是说，重复上述S3至S5的过程，采用与上述S3至S5相同或相似的工艺，即可完成半导体器件的二次、三次…布线。

完成二次布线的半导体器件的结构如图12所示（即图12中i取1，图12中包含第二阻挡层15、第三介质层16、第三阻挡层17和第四介质层18）。

在本发明的一个实施例中，在完成二次布线后，也即完成半导体器件的正面工艺后，还可实施传统的GaAs HEMT 工艺技术的背面工艺，包括源极背孔和电镀金等。

采用本发明实施例的半导体器件的制造方法，相对于传统工艺而言，布线及互联更加方便，降低了工艺难度和成本。

此外，每次布线均形成上表面平坦化的结构，可以更有利于集成高性能的无源器件和实施晶圆级先进封装技术，例如更有利于在顶层金属上加工铜柱或者植球。

基于上述实施例的半导体器件的制造方法，本发明还提出一种半导体器件。

本发明实施例的半导体器件由上述任一实施例的半导体器件的制造方法制造而成，其结构包含在各电极接触孔内沉积的金属及各在此基础上进一步沉积的金属。其进一步具体结构可参照上述半导体器件的制造方法的实施例及图11和图12，在此不再赘述。

根据本发明实施例的半导体器件，栅极寄生电阻较小，并且布线的稳定性较好，性能较高。

基于上述实施例的半导体器件，本发明还提出一种电子设备。

本发明实施例的电子设备包括本发明上述任一实施例的半导体器件。本发明实施例的电子设备可以为任意包含上述半导体器件的设备，例如射频设备等。

根据本发明实施例的电子设备，其半导体器件的栅极寄生电阻较小、布线稳定性较好，性能较高。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括以下步骤：

完成前端工艺，形成所述半导体器件的栅极金属、源极金属、漏极金属，并形成覆盖在所述半导体器件的外延片、所述栅极金属、所述源极金属和所述漏极金属上的保护层，得到第一半成品；

在所述第一半成品上沉积第一介质层；

分别在所述栅极金属、所述源极金属和所述漏极金属所在的位置处，自所述第一介质层向下刻蚀至少一个孔洞，直至所述栅极金属、所述源极金属和所述漏极金属，以分别形成至少一个栅极金属接触孔、至少一个源极金属接触孔和至少一个漏极金属接触孔，得到第二半成品；

在所述第二半成品的每个所述栅极金属接触孔、每个所述源极金属接触孔和每个所述漏极金属接触孔内填充布线金属；

在填充完布线金属后的所述栅极金属、所述源极金属和所述漏极金属所在的位置处，分别再次沉积布线金属，完成所述半导体器件的一次布线。

2.根据权利要求1所述的半导体器件的制造方法，其特征在于，在沉积第一介质层后，还对所述第一介质层的上表面进行磨平处理。

3.根据权利要求2所述的半导体器件的制造方法，其特征在于，在所述第二半成品的每个所述栅极金属接触孔、每个所述源极金属接触孔和每个所述漏极金属接触孔内填充布线金属，具体包括：

在所述第二半成品上沉积种子层，得到第三半成品；

在所述第三半成品上沉积布线金属，直至布线金属最低处的高度高于所述第三半成品最高处的高度，得到第四半成品；

对所述第四半成品进行磨平处理，得到第五半成品，其中，所述第五半成品上表面的高度低于所述第二半成品最高处的高度。

4.根据权利要求3所述的半导体器件的制造方法，其特征在于，在填充完布线金属后的所述栅极金属、所述源极金属和所述漏极金属所在的位置处，分别再次沉积布线金属，具体包括：

在所述第五半成品上分别沉积第一阻挡层和第二介质层；

分别在所述栅极金属、所述源极金属和所述漏极金属所在的位置处，自所述第二介质层向下刻蚀，直至露出所有的所述栅极金属接触孔、所述源极金属接触孔和所述漏极金属接触孔内填充的布线金属，得到第六半成品；

在所述第六半成品除了所有的所述栅极金属接触孔、所述源极金属接触孔和所述漏极金属接触孔的布线金属之外的区域再次沉积种子层，得到第七半成品；

在所述第七半成品上再次沉积布线金属，直至布线金属最低处的高度高于所述第七半成品最高处的高度，得到第八半成品；

对所述第八半成品进行磨平处理，得到完成一次布线的所述半导体器件，其中，完成一次布线的所述半导体器件上表面的高度低于所述第六半成品最高处的高度。

5.根据权利要求4所述的半导体器件的制造方法，其特征在于，还包括：

在完成i次布线的所述半导体器件上分别沉积第j阻挡层和第k介质层，其中，i为正整数，j=i+1，k=i+2；

分别在所述源极金属和所述漏极金属所在的位置处，自所述第k介质层向下刻蚀至少一个孔洞，直至相应位置的i次布线的布线金属，以分别形成至少一个源极布线接触孔和至少一个漏极布线接触孔，得到第九半成品；

在所述第九半成品的每个所述源极布线接触孔和每个所述漏极布线接触孔内填充布线金属；

在填充完布线金属后的所述源极金属和所述漏极金属所在的位置处，分别再次沉积布线金属，完成所述半导体器件的j次布线。

6.根据权利要求1-5中任一项所述的半导体器件的制造方法，其特征在于，所述第一介质层采用氧化硅。

7.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述种子层采用氮化钽、钽或铜，所述布线金属为铜。

8. 根据权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件为GaAs HEMT，所述栅极金属包括栅脚和位于栅脚之上的栅帽，在所述第一半成品之上沉积第一介质层后，在所述栅帽的下方、所述栅脚的两侧形成有空气隔离腔。

9.一种半导体器件，其特征在于，基于权利要求1-8中任一项所述的半导体器件的制造方法制造而成。

10.一种电子设备，其特征在于，包括根据权利要求9所述的半导体器件。