CN118248681A - 整合有磁性元件结构的封装载板及其制造方法 - Google Patents
整合有磁性元件结构的封装载板及其制造方法 Download PDFInfo
- Publication number
- CN118248681A CN118248681A CN202211665138.4A CN202211665138A CN118248681A CN 118248681 A CN118248681 A CN 118248681A CN 202211665138 A CN202211665138 A CN 202211665138A CN 118248681 A CN118248681 A CN 118248681A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- patterned
- layers
- magnetic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明提供一种整合有磁性元件结构的封装载板及其制造方法。封装载板包括一核心层、一磁性元件结构以及一导电连接元件。核心层具有相对的一第一表面及一第二表面。磁性元件结构包括多个图案化导磁金属层以及多个图案化导电线圈层。图案化导磁金属层相互堆叠设置且内埋于核心层,并分别具有至少一导磁金属,部分的这些导磁金属构成一阵列区块。图案化导电线圈层设置内埋于核心层,部分的图案化导电线圈层位于阵列区块的两侧。导电连接元件贯穿设置于核心层,并导通核心层的第一表面与第二表面。
Description
技术领域
本发明关于一种封装载板及其制造方法,特别关于一种整合有磁性元件结构的封装载板及其制造方法。
背景技术
近年来电子产品需要的功能愈来愈多元化,性能要求不断提升之下,半导体IC封装因应电子产品高功能的需求下,尤其是FCBGA封装整合了为数众多的被动元件。其中,在被动元件中又以电感器因为尺寸较大而需要占据较多空间,使得封装体无法做到薄型化及微型化。
请参阅图1,现有的一种解决方案是将一电感器120直接贯穿并嵌埋于FCBGA封装载板的核心层110。此种方案与直接将电感器安装于核心层之上的方案相较,虽然能够稍微减少封装体的厚度,然而受限于一般电感器的构造,若要达到较佳电感值及电气表现,其尺寸仍然无法缩小至能够完全内埋于核心层中,因此对于薄型化及微型化的效果有限。
另外,应用于网通伺服器、高速运算、AI人工智慧等IC的电子元件伴随着高功能的需求下需要整合更多的晶片,而使得FCBGA封装朝向高迭层数(16L或22L)、高密度、高I/O数、高脚数的大型封装尺寸发展。而大尺寸FCBGA封装所遭遇的问题则是产生严重的板翘进而影响到品质可靠度及系统组装的加工。现有技术为了克服板翘问题而采行的解决方法是增加FCBGA封装的核心层的厚度例如由0.8mm增厚至1.6mm,如此虽抑制了板翘,却又衍生了其他问题包括:
(1)整个封装体更难以达到半导体工业的微型化及薄型化的需求;
(2)因厚度更厚而难以达到导通孔细间距;
(3)因厚度更厚而使导电阻值变高,造成电性变差;
(4)因厚度更厚而使散热效果变差;
(5)因厚度更厚而使导通孔加工成本随着核心层加厚而变高。
因此,如何提供一种整合有磁性元件结构的封装载板及其制造方法以解决上述问题,实属当前重要课题之一。
发明内容
有鉴于上述,本发明的一目的在于提供一种封装载板,其能够将磁性元件整合于核心层,以确实使得封装载板达成薄型化及微型化,并通过特殊结构提升磁性元件的电气效能。
为达上述目的,本发明的一种整合有磁性元件结构之的封装载板包括一核心层、一磁性元件结构以及一导电连接元件。核心层具有相对的一第一表面及一第二表面,且该第一表面及该第二表面各设有一图案化导电线路层。磁性元件结构包括多个图案化导磁金属层以及多个图案化导电线圈层。图案化导磁金属层相互间隔堆叠设置且内埋于核心层,并分别具有至少一导磁金属,部分的这些导磁金属构成一阵列区块。图案化导电线圈层设置内埋于核心层,部分的图案化导电线圈层框围住阵列区块。导电连接元件贯穿设置于核心层,并导通核心层的第一表面与第二表面的该图案化导电线路层。
于一实施例中,整合有磁性元件结构的封装载板还包括内埋于核心层的多个刚性支撑层,其比邻于这些图案化导电线圈层而设置。另外,刚性支撑层的至少一支撑件与图案化导磁金属层的至少一导磁金属件呈块状、条状或鳍片状的多个支撑件或多个导磁金属件。
于一实施例中,图案化导磁金属层的材质为铁(Fe)、镍(Ni)、钴(Co)、锌(Zn)或含有其中之二(含以上)的合金,或合金中掺有锰(Mn)、钼(Mo)、硼(B)、铜(Cu)或钒(V)。
于一实施例中,核心层包括层叠的多个绝缘层,其材质包括有机感光型介电材料、有机非感光型介电材料及/或无机氧化物材料。
于一实施例中,多个图案化导电线圈层呈螺旋线圈状电感线路、螺线管线圈状电感线路或环形线圈状电感线路。
于一实施例中,图案化导电线圈层的材质为铜、铜合金、镍或银。
于一实施例中,刚性支撑层的材质为铜(Cu)、不锈钢、陶瓷、塑钢、铁(Fe)、镍(Ni)、钴(Co)、锌(Zn)或含有其中之二(含以上)的合金,或合金中掺有锰(Mn)、钼(Mo)、硼(B)、铜(Cu)或钒(V)。
于一实施例中,封装载板更包括一第一线路增层结构以及一第二线路增层结构。第一线路增层结构设置于核心层的第一表面上,并具有多个第一绝缘层及多个第一导电线路层,其中这些第一导电线路层为堆叠设置,而这些第一绝缘层包覆这些第一导电线路层。第二线路增层结构设置于核心层的第二表面上,并具有多个第二绝缘层及多个第二导电线路层,其中这些第二导电线路层为堆叠设置,而这些第二绝缘层包覆这些第二导电线路层。
于一实施例中,于第一线路增层结构及/或第二线路增层结构还内埋另一磁性元件结构。
另外,为达上述目的,本发明的一种整合有磁性元件结构的封装载板的制造方法包括下列步骤。首先于一绝缘层的一上表面分别电镀形成比邻设置的一图案化导磁金属层及一图案化导电线圈层。接着形成另一绝缘层以包覆图案化导磁金属层以及图案化导电线圈层,并重复执行上述步骤。在经过重复执行步骤后所形成的这些绝缘层构成一核心层,而这些图案化导磁金属层与这些图案化导电线圈层构成一磁性元件结构。接着于核心层形成多个导电连接元件,以导通核心层的一第一表面与一第二表面。接着分别于核心层的第一表面及第二表面各形成一图案化导电线路层,以电性连接导电连接元件。
于一实施例中,整合有磁性元件结构的封装载板的制造方法还包括于该核心层的该第一表面上形成一第一线路增层结构,以及于该核心层的该第二表面上形成一第二线路增层结构。
于一实施例中,第一线路增层结构及该第二线路增层结构的形成采用半加成法。
于一实施例中,形成该导电连接元件的步骤还包括于该核心层形成一通孔,以及于该通孔中电镀形成一导电柱。
于一实施例中,封装载板的制造方法还包括于该绝缘层的该上表面电镀形成一刚性支撑层。其中,刚性支撑层可与图案化导磁金属层一同电镀成形或分次制成。
本发明的有益效果是:
本发明提供的整合有磁性元件结构的封装载板及其制造方法是将磁性元件结构整合内埋于封装载板的核心层中,其中磁性元件结构通过图案化导磁金属层以及图案化导电线圈层所构成,并且通过图案化导磁金属层中呈块状、条状,或鳍片状的导磁金属件作为磁芯,而可达到较低的磁性损耗、较低的阻抗、较小寄生电容、较低的涡流效应以得到较高的电感值、较佳的品质因数(quality factor),进而降低磁性元件能耗并提升效能,以达到良好的电气特性,也能够进一步缩小封装结构的尺寸而适用于薄型化及微型化的设计。
附图说明
图1显示一种现有的FCBGA封装载板的一剖面示意图;
图2显示依据本发明第一实施例的一种封装载板的一剖面示意图;
图3显示第一实施例中图案化导磁金属层的导磁金属件为鳍片状的实施态样的一示意图;
图4显示依据本发明第二实施例的一种封装载板的一剖面示意图;
图5A至图5C显示图案化导电线圈层由俯视观察的变化态样的示意图;
图6显示依据本发明第三实施例的一种封装载板的一剖面示意图;
图7显示依据本发明第四实施例的一种封装载板的一剖面示意图;
图8显示利用本发明的封装载板所构成的封装结构的一剖面示意图;
图9A至图9D显示依据本发明较佳实施例的一种封装载板的制造方法对应结构的示意图。
附图标记说明:
110:核心层
120:电感器
20,30,40,50:封装载板
21:核心层
21a~21f绝缘层
21a1:上表面
211:第一表面
212:第二表面
22,28:磁性元件结构
221a~221e:图案化导磁金属层
222a~222e:图案化导电线圈层
A11:第一阵列区块
A12:第二阵列区块
O1:开口
23:导电连接元件
231:电镀通孔
232:塞孔树脂
241,242:图案化导电线路层
25a~25e:刚性支撑层
252a,252b:支撑件
261:第一线路增层结构
261a,262a:表面
2611:第一绝缘层
2612:第一导电线路层
P11,P12:电极垫
262:第二线路增层结构
2621:第二绝缘层
2622:第二导电线路层
271:第一绝缘保护层
272:第二绝缘保护层
400:封装结构
410:晶片
420:导电凸块
430:填充元件
440:电性连接元件。
具体实施方式
为了使所属技术领域技术人员能了解本发明的内容,并可据以实现本发明的内容,现配合较佳实施例及附图说明如下。
图2为本发明第一实施例的一种封装载板20的一剖面示意图。封装载板20包括一核心层21、一磁性元件结构22以及一导电连接元件23。本实施例的封装载板20以覆晶球闸阵列(FCBGA)封装载板为例,其为一种实现大型积体电路高速化以及多功能化的高密度半导体封装载板。磁性元件结构22以电感器为例,其可为螺旋电感器(Spiral Inductor)、螺线管电感器(Solenoid Inductor)、环形电感器(toroidal Inductor),或其组合。在其他实施例中,磁性元件结构22也可为变压器。本发明的实施例以螺旋电感器为例说明。
核心层21包括多个绝缘层21a~21f,其相互层叠而形成,并且具有相对的一第一表面211及一第二表面212。绝缘层21a~21f的材质可包括有机感光型介电材料或有机非感光型介电材料,其例如包括有玻璃纤维以及有机树脂的绝缘材料。其中,有机树脂例如包括但不限于BT、FR4或FR5等的基材或预浸材(prepreg)的环氧树脂、有机基材ABF(AjinomotoBuild-up Film)、环氧模压树脂(Epoxy Molding Compound,EMC)、膜状EMC或聚酰亚胺(Polyimide,PI)。部分的绝缘层21a~21f的材质也可包括微米或奈米级的无机氧化物材料,例如硅氧化物(SiOx)、镍氧化物(NiO)或铜氧化物。在某些特定的实施例中各绝缘层21a~21f可选择相同或不同的材料而组成。
磁性元件结构22内埋于核心层21中,并且包括多个图案化导磁金属层221a~221e以及多个图案化导电线圈层222a~222e。图案化导磁金属层221a~221e相互堆叠设置且内埋于核心层21中,另外,图案化导电线圈层222a~222e也为相互堆叠设置且内埋于核心层21中。各图案化导磁金属层221a~221e之间以及各图案化导电线圈层222a~222e之间由对应的绝缘层21a~21f区隔。
各图案化导磁金属层221a~221e分别具有至少一导磁金属件,部分的这些导磁金属件构成一阵列区块。在本实施例中,导磁金属件构成一第一阵列区块A11以及一第二阵列区块A12。第一阵列区块A11以及第二阵列区块A12分别所包括的导磁金属件的数量及范围并未限制。图案化导磁金属层221a~221e的导磁金属件可呈块状(如图2所示)、鳍片状(如图3所示),或呈条状(图中未示)等,于此并未加以限制。需注意者,如图3所示的鳍片状导磁金属件的开口O1朝上,在其他实施例中,鳍片状导磁金属件的开口也可朝下,或同时具有二者的组合。
各图案化导电线圈层222a~222e中的部分导电线圈位于第一阵列区块A11的两侧,而部分导电线圈位于第二阵列区块A12的两侧。导电线圈的绕线方式可以为单层或多层的环绕线圈,也可调整导电线圈的绕线配置于第一阵列区块A11或第二阵列区块A12的上下最外侧位置而形成环形电感器或螺线管电感器形式,于此并未加以限制。换言之,图案化导电线圈层222a~222e可构成螺旋线圈状电感线路、螺线管线圈状电感线路或环形线圈状电感线路。
图案化导磁金属层221a~221e的材质包括但不限于铁(Fe)、镍(Ni)、钴(Co)、锌(Zn)或至少含有其中之二(含以上)的合金,或合金中掺杂有锰(Mn)、钼(Mo)、硼(B)、铜(Cu),或钒(V)等材料。图案化导电线圈层222a~222e的材质包括但不限于铜、铜合金、镍,或银(Ag)。
导电连接元件23贯穿设置于核心层21,并导通核心层21的第一表面211与第二表面212。于此,所谓的导通第一表面211与第二表面212指导通设置于第一表面211与第二表面212上的线路或电路,也可广泛解释于导通不同层间的线路或电路。在本实施例中,导电连接元件23导通设置于第一表面211的图案化导电线路层241与设置于第二表面212的图案化导电线路层242。导电连接元件23可通过对核心层21机械钻孔或雷射钻孔而形成电镀通孔231后再充填塞孔树脂232,或于核心层21形成通孔后再电镀导电柱而形成,于此并未加以限制。
图4为本发明第二实施例的一种封装载板30的一剖面示意图。与第一实施例不同的是,封装载板30还包括多个刚性支撑层25a~25e。刚性支撑层25a~25e内埋于核心层21并且比邻于图案化导电线圈层222a~222e。各刚性支撑层25a~25e还包括至少一支撑件,其根据需求可呈块状、条状,或鳍片状。其中,条状支撑件例如为支撑件252a,而鳍片状支撑件例如为支撑件252b。申言之,刚性支撑层25a~25e的支撑件可设置于导电连接元件23与图案化导电线圈层222a~222e之间。
刚性支撑层25a~25e的材质包括但不限于铜、不锈钢、陶瓷、塑钢、铁、镍、钴、锌或至少含有其中之二(含以上)的合金,或合金中掺杂有锰、钼、硼、铜,或钒等材料。通过刚性支撑层25a~25e,能够提供封装载板30足够的刚性以避免发生板翘问题,尤其在封装载板30为大尺寸或大版面(panel level)的情况下更能展现其作用。
上述的图案化导磁金属层221a~221e的导磁金属件以及刚性支撑层25a~25e的支撑件可根据需求(例如支撑性、电气特性或尺寸需求)而设计为块状、条状、片状,或鳍片状及其组合,于此并未加以限制。
上述的图案化导电线圈层222a~222e所形成的图样也可具有多种的变化,例如由核心层21的第一表面211俯视观察的,图案化导电线圈层可呈如图5A所示的矩形、如图5B所示的圆形、如图5C所示的多边形,或呈椭圆形(图中未显示),于此并未加以限制。
图6为本发明第三实施例的一种封装载板40的一剖面示意图。与第二实施例不同的是,封装载板40还包括一第一线路增层结构261以及一第二线路增层结构262。第一线路增层结构261位于核心层21的第一表面211之上,第二线路增层结构262位于核心层21的第二表面212之上。
第一线路增层结构261包括多个第一绝缘层2611以及多个第一导电线路层2612。这些第一导电线路层2612为堆叠设置,而可与导电连接元件23及磁性元件结构22电性连接。这些第一绝缘层2611包覆这些第一导电线路层2612,并且在第一绝缘层2611最外侧的一表面261a暴露出部分的第一导电线路层2612以形成电极垫P11。于表面261a上还设置有一第一绝缘保护层271。
第二线路增层结构262包括多个第二绝缘层2621以及多个第二导电线路层2622。这些第二导电线路层2622为堆叠设置,而可与导电连接元件23及磁性元件结构22电性连接。这些第二绝缘层2621包覆这些第二导电线路层2622,并且在第二绝缘层2621最外侧的一表面262a暴露出部分的第二导电线路层2622以形成电极垫P12。于表面262a上还设置有一第二绝缘保护层272。
图7为本发明第四实施例的一种封装载板50的一剖面示意图。与第三实施例不同的是,封装载板50的第二线路增层结构262中还可内埋有另一磁性元件结构28。磁性元件结构28与前述的磁性元件结构22可具有类似的结构及变化态样,于此不再加以赘述。在其他实施例中,磁性元件结构28也可内埋于第一线路增层结构261中,或同时内埋于二者之中,于此并未加以限制。
图8为利用上述第三实施例的封装载板40所构成的封装结构400。一晶片410通过多个导电凸块420而电性连接于电极垫P11。在其他实施例中,导电凸块420也可为导电胶或其他具有连接与导电功能的元件。在晶片410下方,即晶片410与封装载板40之间还可设置填充元件430,其例如绝缘胶或环氧树脂(Epoxy),以增加连接点的机械强度。另外,封装结构400还包括多个电性连接元件440,其设置并电性连接于封装载板40的电极垫P12。电性连接元件440例如但不限于锡球、导电凸块或导电引脚(pin)。
接着配合相关附图,并以封装载板50为例以说明本发明的封装载板的制造方法,其包括步骤S11~S18。
如图9A所示,步骤S11于一绝缘层21a的一上表面21a1电镀形成一图案化导磁金属层221a以及一刚性支撑层25a。步骤S12于绝缘层21a的上表面21a1电镀形成一图案化导电线圈层222a。步骤S13形成一绝缘层21b以包覆图案化导磁金属层221a以及图案化导电线圈层222a。
上述的图案化导磁金属层221a、刚性支撑层25a以及图案化导电线圈层222a各自具有不同的材料组成,其可根据材料的不同而通过电镀条件的控制与调整,而电镀形成特定的材质。其材质已分别叙述于前述实施例,于此不再加以赘述。
绝缘层的有机材料层可以用真空压膜、热压涂布印刷等方式形成,无机氧化物可以用溅镀(sputtering)、化学气相沉积(chemical vapor deposition,CVD)、物理气相沉积(Physical vapor deposition,PVD)或电镀等方式形成。
上述的图案化导磁金属层221a以及刚性支撑层25a以相同的材料所构成为例,因此能够于同一步骤中同时形成,而当设计所需而为不同材料时,其也可在不同的步骤中分别形成。
接着重复上述步骤S11至S13以完成如图9B所示的图案化导磁金属层221b~221e、刚性支撑层25a~25e、图案化导电线圈层222b~222e以及绝缘层21c~21f,其中,绝缘层21a~21f构成核心层21,图案化导磁金属层221a~221e以及图案化导电线圈层222a~222e构成磁性元件结构22。
需注意者,上述步骤S11至S13以单面工艺为例说明,在其他实施例中也可为双面工艺,意即,图案化导磁金属层及图案化导电线圈层也能够形成于绝缘层的下表面。
如图9C所示,步骤S14于核心层21形成电镀通孔231。步骤S15于电镀通孔231中充填一塞孔树脂232,以形成导电连接元件23。上述的电镀通孔231可通过机械钻孔或雷射钻孔而于核心层21形成通孔后,再通过电镀金属于通孔壁而形成。值得一提的是,在其他实施例中,导电连接元件23还可以于核心层21形成通孔后,再于通孔中电镀形成导电柱而形成。
接着,步骤S16于核心层21的第一表面211形成图案化导电线路层241,并于核心层21的第二表面212形成图案化导电线路层242。其中,图案化导电线路层241以及图案化导电线路层242可分别形成或同时形成,于此并未加以限制。
接着,如图9D所示,步骤S17形成一第一线路增层结构261于核心层21的第一表面211上,步骤S18形成一第二线路增层结构262于核心层21的第二表面212上。于本实施例中,第一线路增层结构261与第二线路增层结构262可通过半加成法(Semi-additive Process,SAP)而制成。值得一提的是,第一线路增层结构261与第二线路增层结构262的工艺顺序可先完成第一线路增层结构261之后再完成第二线路增层结构262,也可通过双面工艺,而使二者同时进行程序,于此并未加以限制。
综上所述,本发明提供的整合有磁性元件结构的封装载板及其制造方法是将磁性元件结构整合内埋于封装载板的核心层中,其中磁性元件结构通过图案化导磁金属层以及图案化导电线圈层所构成,并且通过图案化导磁金属层中呈块状、条状,或鳍片状的导磁金属件作为磁芯,而可达到较低的磁性损耗、较低的阻抗、较小寄生电容、较低的涡流效应以得到较高的电感值、较佳的品质因数(quality factor),进而降低磁性元件能耗并提升效能,以达到良好的电气特性,也能够进一步缩小封装结构的尺寸而适用于薄型化及微型化的设计。
但是,以上所述仅为本发明的较佳实施例,自不能以此限制本发明的申请专利范围。举凡本领域技术人员,爰依本发明精神所作的等效修饰或变化,均应包括于前述的权利要求书内。
Claims (18)
1.一种整合有磁性元件结构的封装载板,其特征在于,包括:
一核心层,具有相对的一第一表面及一第二表面,且该第一表面及该第二表面各设有一图案化导电线路层;
一磁性元件结构,包括:
多个图案化导磁金属层,相互间隔堆叠设置且内埋于该核心层,并分别具有至少一导磁金属,部分的这些导磁金属构成一阵列区块;
多个图案化导电线圈层,设置内埋于该核心层,部分的图案化导电线圈层框围住该阵列区块;以及
一导电连接元件,贯穿设置于该核心层,并导通该核心层的该第一表面与该第二表面的该图案化导电线路层。
2.根据权利要求1所述的整合有磁性元件结构的封装载板,其特征在于,各图案化导磁金属层具有呈块状、条状或鳍片状的多个导磁金属件。
3.根据权利要求1所述的整合有磁性元件结构的封装载板,其特征在于,该图案化导磁金属层的材质为铁、镍、钴、锌或含有其中之二或含其中之二以上的合金,或合金中掺有锰、钼、硼、铜或钒。
4.根据权利要求1所述的整合有磁性元件结构的封装载板,其特征在于,该核心层包括层叠的多个绝缘层,其材质包括有机感光型介电材料、有机非感光型介电材料及/或无机氧化物材料。
5.根据权利要求1所述的整合有磁性元件结构的封装载板,其特征在于,这些图案化导电线圈层呈螺旋线圈状电感线路、螺线管线圈状电感线路或环形线圈状电感线路。
6.根据权利要求1所述的整合有磁性元件结构的封装载板,其特征在于,这些图案化导电线圈层的材质为铜、铜合金、镍或银。
7.根据权利要求1所述的整合有磁性元件结构的封装载板,其特征在于,还包括:
多个刚性支撑层,内埋于该核心层并且比邻于这些图案化导电线圈层。
8.根据权利要求7所述的整合有磁性元件结构的封装载板,其特征在于,各刚性支撑层具有呈块状、呈条状或呈鳍片状或其组合的多个支撑件。
9.根据权利要求7所述的整合有磁性元件结构的封装载板,其特征在于,各刚性支撑层的材质为铜、不锈钢、陶瓷、塑钢、铁、镍、钴、锌或含有其中之二或含其中之二以上的合金,或合金中掺有锰、钼、硼、铜或钒。
10.根据权利要求1或7所述的整合有磁性元件结构的封装载板,其特征在于,还包括:
一第一线路增层结构,设置于该核心层的该第一表面上,并具有多个第一绝缘层及多个第一导电线路层,其中这些第一导电线路层为堆叠设置,而这些第一绝缘层包覆这些第一导电线路层;以及
一第二线路增层结构,设置于该核心层的该第二表面上,并具有多个第二绝缘层及多个第二导电线路层,其中这些第二导电线路层为堆叠设置,而这些第二绝缘层包覆这些第二导电线路层。
11.根据权利要求10所述的整合有磁性元件结构的封装载板,其特征在于,于该第一线路增层结构及/或该第二线路增层结构还内埋另一磁性元件结构。
12.一种整合有磁性元件结构的封装载板的制造方法,其特征在于,包括:
于一绝缘层的一上表面分别电镀形成一图案化导磁金属层及一图案化导电线圈层,其中该图案化导电线圈层比邻设于该图案化导磁金属层;
形成另一绝缘层以包覆该图案化导磁金属层以及该图案化导电线圈层,并重复执行上述步骤,其中,这些绝缘层构成一核心层,这些图案化导磁金属层与这些图案化导电线圈层构成一磁性元件结构;
于该核心层形成多个导电连接元件,以导通该核心层的一第一表面与一第二表面;以及
分别于该核心层的该第一表面及该第二表面各形成一图案化导电线路层,以电性连接该导电连接元件。
13.根据权利要求12所述的整合有磁性元件结构的封装载板的制造方法,其特征在于,还包括:
于该核心层的该第一表面上形成一第一线路增层结构;以及
于该核心层的该第二表面上形成一第二线路增层结构。
14.根据权利要求13所述的整合有磁性元件结构的封装载板的制造方法,其特征在于,该第一线路增层结构及该第二线路增层结构的形成采用半加成法。
15.根据权利要求12所述的整合有磁性元件结构的封装载板的制造方法,其特征在于,形成该导电连接元件的步骤,包括:
于该核心层形成一电镀通孔;以及
于该电镀通孔中充填一塞孔树脂。
16.根据权利要求12所述的整合有磁性元件结构的封装载板的制造方法,其特征在于,形成该导电连接元件的步骤,包括:
于该核心层形成一通孔;以及
于该通孔中电镀形成一导电柱。
17.根据权利要求12所述的整合有磁性元件结构的封装载板的制造方法,其特征在于,还包括于该绝缘层的该上表面电镀形成一刚性支撑层。
18.根据权利要求17所述的整合有磁性元件结构的封装载板的制造方法,其特征在于,该刚性支撑层与该图案化导磁金属层同时或分次制成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211665138.4A CN118248681A (zh) | 2022-12-23 | 2022-12-23 | 整合有磁性元件结构的封装载板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211665138.4A CN118248681A (zh) | 2022-12-23 | 2022-12-23 | 整合有磁性元件结构的封装载板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118248681A true CN118248681A (zh) | 2024-06-25 |
Family
ID=91563017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211665138.4A Pending CN118248681A (zh) | 2022-12-23 | 2022-12-23 | 整合有磁性元件结构的封装载板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118248681A (zh) |
-
2022
- 2022-12-23 CN CN202211665138.4A patent/CN118248681A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9153547B2 (en) | Integrated inductor structure and method of fabrication | |
US7280024B2 (en) | Integrated transformer structure and method of fabrication | |
US8302287B2 (en) | Method of manufacturing a multilayer inductor | |
CN104575935B (zh) | 电感器及其制造方法 | |
US10219390B2 (en) | Fabrication method of packaging substrate having embedded passive component | |
US20160042857A1 (en) | Chip electronic component and board having the same | |
US9070616B2 (en) | Method of fabricating packaging substrate | |
KR101740816B1 (ko) | 칩 인덕터 | |
US12062685B2 (en) | Inductor structure having conductive sheets having fan plate shape arranged in ring structure and fabrication method thereof, electronic package and fabrication method thereof, and method for fabricating packaging carrier | |
JPH11176639A (ja) | 平面型インダクタおよび平面型トランス | |
JP2004111552A (ja) | 平面磁気素子およびその製造方法と小型電源モジュール | |
US12080466B2 (en) | Electronic package | |
TWI829484B (zh) | 整合有磁性元件結構之封裝載板及其製造方法 | |
CN118248681A (zh) | 整合有磁性元件结构的封装载板及其制造方法 | |
KR102154199B1 (ko) | 칩 전자부품 및 그 실장기판 | |
CN218038804U (zh) | 电感结构 | |
US20240194386A1 (en) | Inductor structure, magnetically permeable body and manufacturing method thereof | |
US12094922B2 (en) | Inductance traces protected through shielding layers | |
CN218782885U (zh) | 电感结构 | |
US11282771B2 (en) | Electronic component and method of manufacturing electronic component | |
TWI842203B (zh) | 電感器結構及其製法 | |
US20240221999A1 (en) | Inductor structure and manufacturing method thereof | |
KR101776298B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
JP2004335933A (ja) | 表面実装性に優れた平面磁気素子 | |
CN115692384A (zh) | 一种射频芯片模块的堆叠结构及其封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |