CN118215215A - 一种印制板叠层封装结构及其制备方法 - Google Patents
一种印制板叠层封装结构及其制备方法 Download PDFInfo
- Publication number
- CN118215215A CN118215215A CN202410324707.1A CN202410324707A CN118215215A CN 118215215 A CN118215215 A CN 118215215A CN 202410324707 A CN202410324707 A CN 202410324707A CN 118215215 A CN118215215 A CN 118215215A
- Authority
- CN
- China
- Prior art keywords
- layer
- printed circuit
- circuit board
- packaging
- packaging body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 108
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 63
- 238000003475 lamination Methods 0.000 claims abstract description 54
- 229910052802 copper Inorganic materials 0.000 claims abstract description 41
- 239000010949 copper Substances 0.000 claims abstract description 41
- 238000007747 plating Methods 0.000 claims abstract description 29
- 239000011889 copper foil Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 22
- 239000004744 fabric Substances 0.000 claims abstract description 21
- 239000003365 glass fiber Substances 0.000 claims abstract description 21
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 238000005553 drilling Methods 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 9
- 229920006335 epoxy glue Polymers 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 63
- 230000008569 process Effects 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000005022 packaging material Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种印制板叠层封装结构及其制备方法，包括：上下堆叠的至少两层封装体，每层封装体包括：印制电路板、多个封装芯片器件和多个压合片围框；多个压合片围框设置在印制电路板的上面，每个封装芯片器件设置在两个压合片围框之间；顶层封装体的上面设置有玻璃纤维布材料层；玻璃纤维布材料层的上面设置有屏蔽铜箔层；屏蔽铜箔层的上面设置有上下贯穿整个印制板叠层封装结构的第一镀铜通孔，第一镀铜通孔从上至下依次贯穿每层封装体的压合片围框；每层封装体的印制电路板的下面设置有从下至上贯穿该层封装体压合片围框的第二镀铜通孔，每层封装体中的第二镀铜通孔与其上一层封装体的印制电路板相连通。
Description
技术领域
本发明属于半导体封装制造技术领域，特别是涉及一种印制板叠层封装结构及其制备方法。
背景技术
传统叠层封装结构通常采用锡球或铜柱实现封装体间的堆叠互联，其工序制作流程相对较为复杂，组装时的锡球本体焊接质量和助焊剂清洗效果直接关系着产品应用过程中的可靠性。此外，对于使用环氧塑封料进行塑封的叠层结构，塑封材料与印制板之间的热膨胀失配也会导致分层缺陷，成为后期产品失效的隐患点。
针对现有叠层封装结构和工艺中存在的问题，本发明的目的在于提出一种新型的小型化高密度叠层封装结构及其制造工艺，利用PCB通孔技术实现多层电路体的垂直互联，制作半固化压合片围框实现封装体的填充，从而提供一种小型化、高密度、高可靠性、低成本、可批量生产的叠层封装方法。
发明内容
为了解决背景技术中存在的问题，本发明的一方面提供一种印制板叠层封装结构，包括：
上下堆叠的至少两层封装体，每层封装体包括：印制电路板、多个封装芯片器件和多个压合片围框；多个压合片围框设置在印制电路板的上面，每个封装芯片器件设置在两个压合片围框之间；每个封装芯片器件分别与印制电路板进行焊接；所述顶层封装体的上面设置有玻璃纤维布材料层；所述玻璃纤维布材料层的上面设置有屏蔽铜箔层；所述屏蔽铜箔层的上面设置有上下贯穿整个印制板叠层封装结构的第一镀铜通孔，所述第一镀铜通孔从上至下依次贯穿每层封装体的压合片围框；每层封装体的印制电路板的下面设置有从下至上贯穿该层封装体压合片围框的第二镀铜通孔，每层封装体中的第二镀铜通孔与其上一层封装体的印制电路板相连通；所述屏蔽铜箔层的上面设置有与顶层封装体的印制电路板相连通的接地屏蔽孔。
优选地，所述封装芯片器件包括：SMD器件、WLP器件和/或片式电容；所述SMD器件和/或片式电容通过焊料与印制电路板焊接；所述WLP器件通过焊球与印制电路板焊接。
优选地，所述WLP器件底部与印制电路板之间的间隙填充有环氧胶。
优选地，在每层封装体的压合片围框和封装芯片器件之间的间隙填充有半固化材料。
优选地，所述压合片围框包括：交替堆叠的半固化片和玻璃纤维布光板；所述印制电路板与压合片围框的材质相同，热膨胀系数一致。
本发明的另一方面提供一种印制板叠层封装结构的制备方法，包括：
S1：在印制电路板上焊接封装芯片器件；
S2：根据焊接的封装芯片器件的高度和封装芯片之间的间距制作压合片围框；其中，所述压合片围框的高度大于封装芯片器件的高度，所述压合片围框采用半固化片和玻璃纤维布光板层叠交错排列组成；
S3：将制作好的压合片围框放置在封装芯片器件的左右两侧，再进行加热加压得到封装体，其中，压合片围框和封装芯片器件之间的间隙通过半固化片软化流动进行填充；
S4：在每层封装体的印制电路板的下面通过激光钻孔设置从下至上贯穿该层封装体压合片围框的第二镀铜通孔；
S5：将多个制作好的封装体进行堆叠，并在顶层封装体的上面依次设置玻璃纤维布材料层和屏蔽铜箔层，通过激光钻孔在屏蔽铜箔层的上面制作接地屏蔽孔和第一镀铜通孔，再进行加热加压得到印制板叠层封装结构；其中，接地屏蔽孔与顶层封装体的印制电路板相连通；所述第一镀铜通孔贯穿整个印制板叠层封装结构与所有封装体的印制电路板相连通；所述第一镀铜通孔从上至下依次贯穿每层封装体的压合片围框；每层封装体中的第二镀铜通孔与其上一层封装体的印制电路板相连通。
优选地，所述述封装芯片器件包括：SMD器件、WLP器件和/或片式电容；所述SMD器件和/或片式电容通过焊料与印制电路板焊接；所述WLP器件通过焊球与印制电路板焊接。
优选地，所述WLP器件底部与印制电路板之间的间隙填充有环氧胶。
优选地，所述印制电路板与压合片围框的材质相同，热膨胀系数一致。
本发明至少具有以下有益效果
本发明可以直接压合成型，工艺流程简单，封装效率高；各层封装体之间通过PCB通孔垂直互连，缩短了互连间距，缩小了封装体积，有利于实现小型化；无需借助锡球或铜柱对封装体进行互联，减少了焊接质量和清洗效果造成的可靠性问题；同时本发明有效避免了环氧塑封料与印制板之间分层的问题，产品可靠性高，利于批量生产使用。
附图说明
图1为本发明的印制板叠层封装结构示意图；
图2为本发明的印制板叠层封装结构制备流程示意图；
其中：1、输入/输出焊盘，2、印制电路板，3、焊料，4、SMD器件，5、焊球，6、环氧胶，7、WLP器件，8、片式电容，9、屏蔽铜箔层，10、第一镀铜通孔，11、第二镀铜通孔，12、半固化片，13、玻璃纤维布光板，14、接地屏蔽孔，15、玻璃纤维布材料层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
请参阅图1，本发明的一方面提供一种印制板叠层封装结构的实施方式，包括：
上下堆叠的至少两层封装体，每层封装体包括：印制电路板2、多个封装芯片器件和多个压合片围框；多个压合片围框设置在印制电路板2的上面，每个封装芯片器件设置在两个压合片围框之间；每个封装芯片器件分别与印制电路板2进行焊接；所述顶层封装体的上面设置有玻璃纤维布材料层15；所述玻璃纤维布材料层15的上面设置有屏蔽铜箔层9；所述屏蔽铜箔层9的上面设置有上下贯穿整个印制板叠层封装结构的第一镀铜通孔10，所述第一镀铜通孔10从上至下依次贯穿每层封装体的压合片围框；每层封装体的印制电路板2的下面设置有从下至上贯穿该层封装体压合片围框的第二镀铜通孔11，每层封装体中的第二镀铜通孔11与其上一层封装体的印制电路板2相连通；所述屏蔽铜箔层9的上面设置有与顶层封装体的印制电路板2相连通的接地屏蔽孔14，顶层封装体的上表面铺设铜箔以实现信号屏蔽和散热功能；
优选地，所述封装芯片器件包括：SMD器件4、WLP器件7和/或片式电容8；所述SMD器件4和/或片式电容8通过焊料3与印制电路板2焊接；所述WLP器件7通过焊球5与印制电路板2焊接。
优选地，所述WLP器件7底部与印制电路板2之间的间隙填充有环氧胶6。
优选地，在每层封装体的压合片围框和封装芯片器件之间的间隙填充有半固化材料。
优选地，所述压合片围框包括：交替堆叠的半固化片12和玻璃纤维布光板13；所述印制电路板2与压合片围框的材质相同，热膨胀系数一致。
请参阅图2，本发明的另一方面提供一种印制板叠层封装结构的制备方法，包括：
S1：在印制电路板2上焊接封装芯片器件；
S2：根据焊接的封装芯片器件的高度和封装芯片之间的间距制作压合片围框；其中，所述压合片围框的高度大于封装芯片器件的高度，所述压合片围框采用半固化片12和玻璃纤维布光板13层叠交错排列组成；
S3：将制作好的压合片围框放置在封装芯片器件的左右两侧，再进行加热加压得到封装体，其中，压合片围框和封装芯片器件之间的间隙通过半固化片软化流动进行填充；
S4：在每层封装体的印制电路板2的下面通过激光钻孔设置从下至上贯穿该层封装体压合片围框的第二镀铜通孔11；
S5：将多个制作好的封装体进行堆叠，并在顶层封装体的上面依次设置玻璃纤维布材料层15和屏蔽铜箔层9，通过激光钻孔在屏蔽铜箔层9的上面制作接地屏蔽孔14和第一镀铜通孔10，再进行加热加压得到印制板叠层封装结构；其中，接地屏蔽孔14与顶层封装体的印制电路板2相连通；所述第一镀铜通孔10贯穿整个印制板叠层封装结构与所有封装体的印制电路板2相连通；所述第一镀铜通孔10从上至下依次贯穿每层封装体的压合片围框；每层封装体中的第二镀铜通孔11与其上一层封装体的印制电路板2相连通。
优选地，所述封装芯片器件包括：SMD器件4、WLP器件7和/或片式电容8；所述SMD器件4和/或片式电容8通过焊料3与印制电路板2焊接；所述WLP器件7通过焊球5与印制电路板2焊接。
优选地，所述WLP器件7底部与印制电路板2之间的间隙填充有环氧胶6。
优选地，所述印制电路板2与压合片围框的材质相同，热膨胀系数一致。
在本实施例中WLP器件7以点涂助焊剂+回流焊的方式焊接在印制电路板2上，WLP器件7与印制电路板2间隙用环氧胶6进行底部填充，以减少WLP器件7本体与印制电路板2间的热适配对焊球的破坏；
在本实施例中所述压合片围框由半固化片12和玻璃纤维布光板13交替堆叠而成，其成分与印制电路板材质相同，热膨胀系数一致，因此具有较好的兼容性，避免后期与印制电路板的分层。其厚度略高于元器件。一方面加热加压时半固化片软化流动，从而填充封装体，另一方面可较简单地利用印制电路板通孔制作工艺实现上下层印制电路板的电信号连通。
在本实施例中压合片围框应避开封装芯片器件进行掏空设计，封装芯片器件四周及底部依靠亚合适半固化片流淌性进行填充，在实现对元器件保护的同时，减少压合应力对元器件的损伤。
在本实施例中印制电路板应提前制作，并进行电信号测试，完成后方可进行封装芯片器件帖装工艺；
在本实施例中印制电路板的封装芯片器件回流焊接后，应进行封装芯片器件焊点检验和助焊剂清洗，保证板面洁净，以保证压合稳固性；
在本实施例中WLP器件7的选用保证了封装体结构的高密度和薄形化，底部填充环氧胶6则进一步提升了焊点连接的可靠性。底部填充环氧胶6的热膨胀系数应与焊料球相接近；
在本实施例中压合完成后，利用印制板钻孔工艺进行通孔和盲孔制作，并电镀填铜，保证上下层电路板电信号的连通性。
在本实施例中屏蔽铜箔通过第一镀铜通孔10以及接地屏蔽孔14与各层封装体的印制电路板连通，以实现封装体内部与外部环境的电磁屏蔽隔离，防止电信号串扰。其中：封装体与外界信号的传输通过底部的输入/输出焊盘1由第二镀铜通孔11依次传输到每层封装体中。综上所述本发明与现有叠层封装方式相比，本发明具有显著优点：本结构可以直接压合成型，工艺流程简单，封装效率高；各层封装体之间通过PCB第二镀铜通孔11垂直互连，缩短了互连间距，缩小了封装体积，有利于实现小型化；无需借助锡球或铜柱对封装体进行互联，减少了焊接质量和清洗效果造成的可靠性问题；同时有效避免了环氧塑封料与印制板之间分层的问题，产品可靠性高，利于批量生产使用。
本发明提供一种印制板叠层封装结构的制备方法的具体实施方式，包括：
步骤1：印制电路板和铜箔的制作。印制电路板开料后经过前处理→贴干膜→曝光→显影→蚀刻，得到想要线路和焊盘图形。
步骤2：在印制板上面焊接所需要的元器件。SMD器件和片式电容通过表面贴装、回流焊的方式完成焊接，并进行清洗。WLP器件采用点涂助焊剂、回流焊的方式完成焊接，清洗之后，使用导电底填胶对焊接好的WLP器件进行底填，以保护器件和防止填充不足；
步骤3：压合片围框的制作。将半固化片和玻璃纤维布光板层叠交错排列成一定厚度的压合片围框，根据元器件焊接的高度选择相应的围框厚度，围框的厚度应略高出器件的高度。
步骤4：封装体的压合。在封装体的上表面铺一层铜箔，然后对封装体加热加压，压合成为一个整体。
步骤5：通孔和接地屏蔽孔盲孔的制作。将封装体合完成后，在需要层间互连的位置进行激光钻孔，钻孔后进行镀铜和树脂塞孔，以实现各层电路的互连。
步骤6：电性能测试。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种印制板叠层封装结构，其特征在于，包括：上下堆叠的至少两层封装体，每层封装体包括：印制电路板(2)、多个封装芯片器件和多个压合片围框；多个压合片围框设置在印制电路板(2)的上面，每个封装芯片器件设置在两个压合片围框之间；每个封装芯片器件分别与印制电路板(2)进行焊接；所述顶层封装体的上面设置有玻璃纤维布材料层(15)；所述玻璃纤维布材料层(15)的上面设置有屏蔽铜箔层(9)；所述屏蔽铜箔层(9)的上面设置有上下贯穿整个印制板叠层封装结构的第一镀铜通孔(10)，所述第一镀铜通孔(10)从上至下依次贯穿每层封装体的压合片围框；每层封装体的印制电路板(2)的下面设置有从下至上贯穿该层封装体压合片围框的第二镀铜通孔(11)，每层封装体中的第二镀铜通孔(11)与其上一层封装体的印制电路板(2)相连通；所述屏蔽铜箔层(9)的上面设置有与顶层封装体的印制电路板(2)相连通的接地屏蔽孔(14)。
2.根据权利要求1所述的一种印制板叠层封装结构，其特征在于，所述封装芯片器件包括：SMD器件(4)、WLP器件(7)和/或片式电容(8)；所述SMD器件(4)和/或片式电容(8)通过焊料(3)与印制电路板(2)焊接；所述WLP器件(7)通过焊球(5)与印制电路板(2)焊接。
3.根据权利要求2所述的一种印制板叠层封装结构，其特征在于，所述WLP器件(7)底部与印制电路板(2)之间的间隙填充有环氧胶(6)。
4.根据权利要求1所述的一种印制板叠层封装结构，其特征在于，在每层封装体的压合片围框和封装芯片器件之间的间隙填充有半固化材料。
5.根据权利要求1所述的一种印制板叠层封装结构，其特征在于，所述压合片围框包括：交替堆叠的半固化片(12)和玻璃纤维布光板(13)。
6.根据权利要求1所述的一种印制板叠层封装结构，其特征在于，所述印制电路板(2)与压合片围框的材质相同，热膨胀系数一致。
7.一种印制板叠层封装结构的制备方法，其特征在于，包括：
S1：在印制电路板(2)上焊接封装芯片器件；
S2：根据焊接的封装芯片器件的高度和封装芯片之间的间距制作压合片围框；其中，所述压合片围框的高度大于封装芯片器件的高度，所述压合片围框采用半固化片(12)和玻璃纤维布光板(13)层叠交错排列组成；
S3：将制作好的压合片围框放置在封装芯片器件的左右两侧，再进行加热加压得到封装体，其中，压合片围框和封装芯片器件之间的间隙通过半固化片软化流动进行填充；
S4：在每层封装体的印制电路板(2)的下面通过激光钻孔设置从下至上贯穿该层封装体压合片围框的第二镀铜通孔(11)；
S5：将多个制作好的封装体进行堆叠，并在顶层封装体的上面依次设置玻璃纤维布材料层(15)和屏蔽铜箔层(9)，通过激光钻孔在屏蔽铜箔层(9)的上面制作接地屏蔽孔(14)和第一镀铜通孔(10)，再进行加热加压得到印制板叠层封装结构；其中，接地屏蔽孔(14)与顶层封装体的印制电路板(2)相连通；所述第一镀铜通孔(10)贯穿整个印制板叠层封装结构与所有封装体的印制电路板(2)相连通；所述第一镀铜通孔(10)从上至下依次贯穿每层封装体的压合片围框；每层封装体中的第二镀铜通孔(11)与其上一层封装体的印制电路板(2)相连通。
8.根据权利要求7所述的一种印制板叠层封装结构的制备方法，其特征在于，所述封装芯片器件包括：SMD器件(4)、WLP器件(7)和/或片式电容(8)；所述SMD器件(4)和/或片式电容(8)通过焊料(3)与印制电路板(2)焊接；所述WLP器件(7)通过焊球(5)与印制电路板(2)焊接。
9.根据权利要求7所述的一种印制板叠层封装结构的制备方法，其特征在于，所述WLP器件(7)底部与印制电路板(2)之间的间隙填充有环氧胶(6)。
10.根据权利要求7所述的一种印制板叠层封装结构的制备方法，其特征在于，所述印制电路板(2)与压合片围框的材质相同，热膨胀系数一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410324707.1A CN118215215A (zh) | 2024-03-21 | 2024-03-21 | 一种印制板叠层封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410324707.1A CN118215215A (zh) | 2024-03-21 | 2024-03-21 | 一种印制板叠层封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118215215A true CN118215215A (zh) | 2024-06-18 |
Family
ID=91456831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410324707.1A Pending CN118215215A (zh) | 2024-03-21 | 2024-03-21 | 一种印制板叠层封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118215215A (zh) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1543297A (zh) * | 2003-04-14 | 2004-11-03 | ������������ʽ���� | 布线板和电路模块 |
| CN1779971A (zh) * | 2004-10-22 | 2006-05-31 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN101653053A (zh) * | 2008-01-25 | 2010-02-17 | 揖斐电株式会社 | 多层线路板及其制造方法 |
| CN103871996A (zh) * | 2012-12-11 | 2014-06-18 | 宏启胜精密电子(秦皇岛)有限公司 | 封装结构及其制作方法 |
| JP2014192223A (ja) * | 2013-03-26 | 2014-10-06 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| CN107710406A (zh) * | 2015-06-04 | 2018-02-16 | 株式会社村田制作所 | 高频模块 |
| CN109600939A (zh) * | 2018-10-30 | 2019-04-09 | 庆鼎精密电子（淮安）有限公司 | 薄型天线电路板的制作方法 |
| CN109757025A (zh) * | 2017-11-08 | 2019-05-14 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件及其制造方法 |
| CN110572926A (zh) * | 2018-06-06 | 2019-12-13 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件中的rf功能和电磁辐射屏蔽 |
| CN111278210A (zh) * | 2018-12-04 | 2020-06-12 | 三星电机株式会社 | 印刷电路板 |
| CN111465192A (zh) * | 2020-04-16 | 2020-07-28 | 四川英创力电子科技股份有限公司 | 一种嵌入式埋元器件印制板的加工工艺 |
| CN112201652A (zh) * | 2019-07-07 | 2021-01-08 | 深南电路股份有限公司 | 线路板及其制作方法 |
| CN114503790A (zh) * | 2020-06-29 | 2022-05-13 | 庆鼎精密电子（淮安）有限公司 | 内埋式电路板及其制作方法 |
| TW202325118A (zh) * | 2021-11-30 | 2023-06-16 | 大陸商宏啟勝精密電子（秦皇島）有限公司 | 電路板與其製造方法 |
| CN116489878A (zh) * | 2023-03-20 | 2023-07-25 | 广州美维电子有限公司 | 可增层嵌埋内置元件的电路板结构及其制造方法 |
| CN117279207A (zh) * | 2022-06-15 | 2023-12-22 | 庆鼎精密电子（淮安）有限公司 | 电路板组件的制作方法以及电路板组件 |
-
2024
- 2024-03-21 CN CN202410324707.1A patent/CN118215215A/zh active Pending
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1543297A (zh) * | 2003-04-14 | 2004-11-03 | ������������ʽ���� | 布线板和电路模块 |
| CN1779971A (zh) * | 2004-10-22 | 2006-05-31 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN101653053A (zh) * | 2008-01-25 | 2010-02-17 | 揖斐电株式会社 | 多层线路板及其制造方法 |
| CN103871996A (zh) * | 2012-12-11 | 2014-06-18 | 宏启胜精密电子(秦皇岛)有限公司 | 封装结构及其制作方法 |
| JP2014192223A (ja) * | 2013-03-26 | 2014-10-06 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| CN107710406A (zh) * | 2015-06-04 | 2018-02-16 | 株式会社村田制作所 | 高频模块 |
| CN109757025A (zh) * | 2017-11-08 | 2019-05-14 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件及其制造方法 |
| CN110572926A (zh) * | 2018-06-06 | 2019-12-13 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件中的rf功能和电磁辐射屏蔽 |
| CN109600939A (zh) * | 2018-10-30 | 2019-04-09 | 庆鼎精密电子（淮安）有限公司 | 薄型天线电路板的制作方法 |
| CN111278210A (zh) * | 2018-12-04 | 2020-06-12 | 三星电机株式会社 | 印刷电路板 |
| CN112201652A (zh) * | 2019-07-07 | 2021-01-08 | 深南电路股份有限公司 | 线路板及其制作方法 |
| CN111465192A (zh) * | 2020-04-16 | 2020-07-28 | 四川英创力电子科技股份有限公司 | 一种嵌入式埋元器件印制板的加工工艺 |
| CN114503790A (zh) * | 2020-06-29 | 2022-05-13 | 庆鼎精密电子（淮安）有限公司 | 内埋式电路板及其制作方法 |
| TW202325118A (zh) * | 2021-11-30 | 2023-06-16 | 大陸商宏啟勝精密電子（秦皇島）有限公司 | 電路板與其製造方法 |
| CN117279207A (zh) * | 2022-06-15 | 2023-12-22 | 庆鼎精密电子（淮安）有限公司 | 电路板组件的制作方法以及电路板组件 |
| CN116489878A (zh) * | 2023-03-20 | 2023-07-25 | 广州美维电子有限公司 | 可增层嵌埋内置元件的电路板结构及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 姜培安等: "《印制电路板的设计与制造》", 30 September 2019, 北京：电子工业出版社, pages: 352 - 353 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100488412B1 (ko) | 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법 | |
| JP4504798B2 (ja) | 多段構成半導体モジュール | |
| US8381394B2 (en) | Circuit board with embedded component and method of manufacturing same | |
| US20170162550A1 (en) | Interconnect Structures For Assembly Of Semiconductor Structures Including At Least One Integrated Circuit Structure | |
| US20130215586A1 (en) | Wiring substrate | |
| CN101587847B (zh) | 利用pcb基板进行垂直互连的多芯片组件封装方法 | |
| US6335076B1 (en) | Multi-layer wiring board and method for manufacturing the same | |
| CN107301982A (zh) | 基于ltcc的cga一体化封装结构及其实现方法 | |
| JP2010171414A (ja) | 部品内蔵配線基板の製造方法 | |
| US20100059876A1 (en) | Electronic component package and method of manufacturing the same | |
| KR20160023585A (ko) | 임베디드 반도체 디바이스 패키지를 위한 전기 상호접속 구조물 및 그 제조 방법 | |
| TWI506758B (zh) | 層疊封裝結構及其製作方法 | |
| WO2011030542A2 (ja) | 電子部品モジュールおよびその製造方法 | |
| US20120247822A1 (en) | Coreless layer laminated chip carrier having system in package structure | |
| US6941537B2 (en) | Standoff devices and methods of using same | |
| CN111312703B (zh) | 三维立体混合集成电路封装结构及装配方法 | |
| KR102199413B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
| KR20190089733A (ko) | 반도체 칩 적층 패키지 및 그 제조 방법 | |
| JP5184497B2 (ja) | 電子部品内装型プリント基板及びその製造方法 | |
| JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| CN118215215A (zh) | 一种印制板叠层封装结构及其制备方法 | |
| CN113438831B (zh) | 一种任意层互联内埋芯片微波多功能组件及其制造方法 | |
| JP5306797B2 (ja) | 部品内蔵配線基板の製造方法 | |
| CN211404501U (zh) | 三维立体混合集成电路封装结构 | |
| CN114664668A (zh) | 一种SiP模块结构的加工工艺及SiP模块结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |