CN118117994B - 一种应用于Flash ADC的比较器及失调校正方法 - Google Patents

Abstract

本申请公开了一种应用于Flash ADC的比较器及失调校正方法，所述比较器包括恒流源Ib1、Ib2，NMOS管M0、M1、M2、M3、M8、M9、M11，PMOS管M4、M5、M6、M7、M10、M12，所述恒流源Ib1、Ib2为比较器提供偏置电流，所述NMOS管M2、M3为输入差分对管；所述NMOS管M0被配置为：漏极及栅极接恒流源Ib1、源极接地，并与NMOS管M1组成电流镜结构，为NMOS管M1提供偏置电流；比较器传统比较器技术相比，在同一级当中将预放大和锁存过程先后进行，将预放大和锁存放到同一级实现，消除了传统两级比较器技术中级间驱动的过程，实现了比较器速度的提升。

Description

一种应用于Flash ADC的比较器及失调校正方法

技术领域

本申请涉及数模混合集成电路设计领域，特别涉及一种应用于Flash ADC的比较器失调校正方法。

背景技术

近年来，随着集成电路制造技术的不断发展，CMOS器件的特征尺寸不断减小，集成电路的工作电压也不断降低，在深亚微米工艺下，模数转换器的工作速度得到了极大的提高，同时，功耗进一步降低。但是，作为模数转换器的核心组成部分，比较器的性能成了高速低功耗设计的瓶颈。传统的几种比较器结构，很难同时满足速度、功耗和低电源电压等要求。

Flash ADC作为主要的ADC结构之一，其特点是速度很快，但随着量化精度的增加，比较器的数量迅速增加，比较器的速度、静态功耗和比较器之间失调电压的校正，逐渐成为限制Flash ADC性能的瓶颈问题。传统的Flash ADC结构如图1所示，由于Flash ADC需要将输入信号Vin和多个基准电压进行比较，这些基准电压的大小组成一个等差数列，需要用到多个比较器，每一个基准电压对应一个比较器，这些基准电压将Flash ADC的输入信号区间划分为2^n-1个，n为比较器的个数，这表明，当输入信号落在某两个相邻的基准电压之间时，大于该输入信号的基准电压所对应的比较器全部输出低电平，小于该输入信号的基准电压所对应的比较器全部输出高电平。因此，理想情况下，Flash ADC的多个比较器将输出温度计码。通过编码电路进行编码后，将输入信号对应的那个基准电压区间编码为1，其余区间编码为0。但是，由于比较器存在失调电压，会导致多个比较器不会输出理想的温度计码，给后续的编码增加难度，增加了电路的面积和功耗。

有鉴于此，目前亟需一种应用于Flash ADC的比较器解决现有技术的不足。

发明内容

鉴于以上所述现有技术的缺点，本申请提出一种应用于Flash ADC的比较器，和传统比较器技术相比，在同一级当中将预放大和锁存过程先后进行，将预放大和锁存放到同一级实现，消除了传统两级比较器技术中级间驱动的过程，实现了比较器速度的提升，解决了现有技术的不足。

本申请为了实现上述目的具体采用以下技术方案：

一种应用于Flash ADC的比较器，所述比较器包括恒流源Ib1、Ib2，NMOS管M0、M1、M2、M3、M8、M9、M11，PMOS管M4、M5、M6、M7、M10、M12，所述恒流源Ib1、Ib2为比较器提供偏置电流，所述NMOS管M2、M3为比较器的输入差分对管，所述NMOS管M9、M11为比较器的输出差分对管；

所述NMOS管M0被配置为：漏极及栅极接恒流源Ib1一端、源极接地，并与NMOS管M1组成电流镜结构，为NMOS管M1提供偏置电流；

所述NMOS管M8被配置为：漏极及栅极接恒流源Ib2一端、源极接地，并与NMOS管M9、M11组成电流镜结构，为NMOS管M9、M11提供偏置电流；

所述NMOS管M2被配置为：源极接NMOS管M1的漏极，栅极接第一差分输入电压Vip，漏极同时接PMOS管M4的漏极和栅极、开关K5的一端、PMOS管M6的栅极、PMOS管M12的栅极及开关K1的一端，所述开关K5的另一端接PMOS管M7的漏极；

所述NMOS管M3被配置为：源极接NMOS管M1的漏极，栅极接第二差分输入电压Vin，漏极同时接PMOS管M5的漏极和栅极、开关K6的一端、PMOS管M7的栅极、PMOS管M10的栅极及开关K2的一端，所述开关K6的另一端接PMOS管M6的漏极；

所述PMOS管M12被配置为：漏极同时接NMOS管M11的漏极、开关K3的一端，所述PMOS管M10被配置为：漏极同时接NMOS管M9的漏极，开关K4的一端；

所述PMOS管M4、M5、M6、M7、M10、M12的源极、所述开关K1另一端、开关K2另一端开关K3另一端、开关K4另一端、恒流源Ib1另一端、恒流源Ib2另一端均连接低功耗开关模块的输出端，所述低功耗开关模块输入端接电源电压Vdd。

作为一种可选的技术方案，当比较器处于不使能状态时，所述低功耗开关模块包括PMOS管MP、电容C1和电容Ch，所述电容Ch的一端接PMOS管MP的栅极，另一端接电源电压Vdd；所述PMOS管MP的漏极接比较器，源极接电源电压Vdd，所述电容C1两端接地。

作为一种可选的技术方案，当比较器处于使能状态时，所述低功耗开关模块包括PMOS管MP、电容C1和电容Ch，所述电容C1的一端接PMOS管MP的栅极，另一端接地；所述PMOS管MP的漏极接比较器，源极接电源电压Vdd；所述电容Ch两端接电源电压Vdd。

一种失调校正方法，应用于所述的比较器，将任意三个相邻比较器的输出电压作为三个输入信号，用Vi、Vi+1和Vi+2表示，其中i为大于0的自然数；

第一个比较器的输出电压Vi作为反相器的输入端，反相器的输出端接或非门电路的第一输入端，第二个比较器的输出电压Vi+1作为或非门电路的第二输入端，第三个比较器的输出电压Vi+2作为或非门电路的第三输入端；

通过反相器和或非门电路的逻辑关系可得出，不管比较器之间是否出现失调不一致的情况，编码后输出的数字码只会出现一个1，其余为0。

本申请的有益效果包括：

本身的比较器结构和传统比较器技术相比，在同一级当中将预放大和锁存过程先后进行，将预放大和锁存放到同一级实现，消除了传统两级比较器技术中级间驱动的过程，实现了比较器速度的提升。

2、低功耗开关模块和传统技术相比，通过耦合电容来实现对MOS管栅极的供电，减小了MOS管栅极直接通过电源或地驱动所造成的漏电流。

3、Flash ADC中针对相邻比较器失调电压的校正算法，从数字域对Flash ADC的相邻比较器的失调电压进行了校正，和传统采用模拟域校正的技术，简化了电路结构，减小了芯片面积，提升了校正效果。

4、提升了Flash ADC中比较器的速度，降低了比较器的功耗，消除了Flash ADC中由于相邻比较器失调不同所造成的编码错误，提升了Flash ADC的性能。

本申请的其他有益效果或优势将在具体实施方式中结合具体结构进行详细描述。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。此外，应当理解，本说明书附图中的各个部件的比例关系不代表实际选材设计时的比例关系，其仅仅为结构或者位置的示意图，其中：

图1为Flash ADC基本原理示意图；

图2为传统比较器原理示意图；

图3为传统比较器预放大结构示意图；

图4为传统锁存器结构示意图；

图5为本发明所提出的高速低功耗比较器结构示意图；

图6为65nm CMOS工艺下3中结构比较器的速度仿真对比图；

图7为本发明所提出的低功耗开关模块中比较器不使能状态示意图；

图8为本发明所提出的低功耗开关模块中比较器使能状态示意图；

图9为65nm CMOS工艺下传统结构和本发明的漏电流对比图；

图10为校正方法原理图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，所使用的术语，例如“顶部”和“底部”，指的是本申请在使用状态下靠近上方的部分为顶部，靠近下方的部分为底部；所使用的术语，例如“第一”和“第二”，仅是为了区分表述，而不是指示或暗示其具有重要性或顺序性的区别；所使用的术语，如“内”、“外”，指的是具体轮廓的内和外。上述术语的使用仅是为了便于清楚且简单地表述本申请的技术方案，不能理解为对本申请的限制。

实施例

针对比较器的失调所带来的编码错误问题，传统技术采用电容对比较器的失调电压进行存储和消除，其基本原理图如图2所示，传统比较器预放大结构和锁存器结构示意图分别如图3和图4所示。图3中Von1和Vop1分别为预放大级的差分信号输出端，同时也作为图4中的输入端，图4中CLK为锁存器的触发时钟，当CLK为低电平时，锁存器处于复位状态，当CLK为高电平时，锁存器处于比较状态。传统结构中，采用预放大级和锁存器级联的方式，由预放大级先将比较器输入信号放大，再用锁存器对预放大级的输出进行锁存。这种比较器的结构，需要对比较器的失调电压进行存储和消除，在每一级之间采用了耦合电容的方式，这种耦合电容级联的方式可以消除比较器的失调，但会增加比较器每一级的负载，降低了比较器的速度，同时增加了电路的面积和功耗。同时，由于采用了多级结构，第一级预放大级的输出驱动第二级锁存器的输入级，会降低比较器的速度。特别是对于Flash ADC而言，随着量化精度的增加，比较器的数量迅速增加，传统失调消除技术会明显增加比较器的面积和功耗。同时，随着集成电路工艺的不断演进，在深亚微米工艺下，直接通过电源或地驱动MOS管，会使得MOS管栅极漏电流明显增加，传统的比较器技术会明显增加ADC的静态功耗；

本发明提出了一种应用于Flash ADC的比较器及失调校正方法，使得Flash ADC的各个比较器之间存在失调的情况下，最终仍然可以输出正确的数字码。

进一步地，如图5所示，所述比较器包括恒流源Ib1、Ib2，NMOS管M0、M1、M2、M3、M8、M9、M11，PMOS管M4、M5、M6、M7、M10、M12，所述恒流源Ib1、Ib2为比较器提供偏置电流，所述NMOS管M2、M3为比较器的输入差分对管，所述NMOS管M9、M11为比较器的输出差分对管；所述NMOS管M0被配置为：漏极及栅极接恒流源Ib1一端、源极接地，并与NMOS管M1组成电流镜结构，为NMOS管M1提供偏置电流；所述NMOS管M8被配置为：漏极及栅极接恒流源Ib2一端、源极接地，并与NMOS管M9、M11组成电流镜结构，为NMOS管M9、M11提供偏置电流；所述NMOS管M2被配置为：源极接NMOS管M1的漏极，栅极接第一差分输入电压Vip，漏极同时接PMOS管M4的漏极和栅极、开关K5的一端、PMOS管M6的栅极、PMOS管M12的栅极及开关K1的一端，所述开关K5的另一端接PMOS管M7的漏极；所述NMOS管M3被配置为：源极接NMOS管M1的漏极，栅极接第二差分输入电压Vin，漏极同时接PMOS管M5的漏极和栅极、开关K6的一端、PMOS管M7的栅极、PMOS管M10的栅极及开关K2的一端，所述开关K6的另一端接PMOS管M6的漏极；所述PMOS管M12被配置为：漏极同时接NMOS管M11的漏极、开关K3的一端，所述PMOS管M10被配置为：漏极同时接NMOS管M9的漏极，开关K4的一端；所述PMOS管M4、M5、M6、M7、M10、M12的源极、所述开关K1另一端、开关K2另一端开关K3另一端、开关K4另一端、恒流源Ib1另一端、恒流源Ib2另一端均连接低功耗开关模块的输出端，所述低功耗开关模块输入端接电源电压Vdd；

本发明中，NMOS管M1为比较器第一级的尾电流源，NMOS管M2、M3是比较器的输入差分对管，由NMOS管M2、M3和PMOS管M4、M5组成比较器的预放大级，同时，由NMOS管M2、M3和PMOS管M6、M7组成比较器的锁存结构。

当开关K1至开关K6导通时，比较器处于复位状态，比较器的第一差分输出电压Vop和第二差分输出电压Von均被拉高为Vdd，比较器的预放大级输出端Vp和Vn也被拉高为Vdd；

当开关K1至开关K6断开时，比较器处于比较状态，对比较器的第一差分输入电压Vip和第二差分输入电压Vin进行比较，NMOS管M2、M3和PMOS管M4、M5构成的预放大级先将第一差分输入电压Vip和第二差分输入电压Vin进行预放大，经过一段时间后，开关K5和开关K6导通，开关K1至开关K4保持断开，NMOS管M2、M3和PMOS管M6、M7构成的锁存器对预放大后的电压信号进行锁存，直至比较器的输出端输出高电平和低电平，完成比较过程。此后，开关K1至开关K6又全部导通，比较器再次进入复位状态。比较器完成后，第一差分输出电压Vop和第二差分输出电压Von可以保持一个输出高电平，一个输出低电平。

和传统结构相比，本发明将预放大和锁存结构放在同一级实现，明显减少了比较器的级联数量，明显提升了比较器的比较速度。NMOS管M9、M11和PMOS管M10、M12组成比较器的驱动级，将比较得到的结构通过驱动后，获得较好的驱动能力，从而对后面的电路进行驱动。

为了进一步验证上述技术的优势，在65nmCMOS工艺下，对传统结构和本发明进行了仔细的设计，时钟频率为1000MHz，电源电压为1.2V，共模电压取0.9V，当|Vop-Von|=0.9V时，认为比较器完成比较。上述结构比较器进行了仿真验证，本发明所示比较器和传统结构比较器的比较速度对比图如图6所示。由图6可知，本发明所述比较器，在相同输入信号下，比较器速度提升为传统结构的1/4-1/3；

低功耗开关模由PMOS管MP和电容Ch、C1组成。当比较器处于不使能状态时，如图7所示，电容C1两端接地，电容Ch一端和PMOS管的栅极相连，另一端和电源电压Vdd相连，由于电容两端的电压不能突变，PMOS管MP的栅极电压会保持为电源电压Vdd，PMOS管MP会处于断开状态，PMOS管MP的漏极电压会保持为0，因此，比较器的各个节点电压均为0，使得比较器的栅极漏电流非常小，从而降低比较器的静态功耗。当比较器处于使能状态时，如图8所示,电容Ch两端接电源电压Vdd，电容C1一端和PMOS管的栅极相连，另一端和地相连，由于电容两端的电压不能突变，PMOS管MP的栅极电压会保持为0，PMOS管MP会处于导通状态，为比较器提供正常的电源电压，比较器可以正常工作；

可以理解的是低功耗开关模块是具有两个电容，根据比较器的状态，选择不同的连接方式。

下面介绍PMOS管MP本身低漏电流的原理，MOS器件的栅极漏电流如式（1）所示：

（1）

其中，为载流子迁移率，Cox为栅极氧化层电容，W/L为MOS挂的宽长比，n、v _t 、e和Vth为常数。为了使得MOS管的漏电流减小，在其他参数不变的情况下，需要减小MOS管的栅极电容Cox，采用在MP管的栅极串联一个电容Ch或者C1的方法，减小了从电源或者地到MOS管衬底之间的寄生电容，从而进一步较小了MOS管本身的漏电流。

为了进一步验证上述技术的优势，在65nmCMOS工艺下，对传统结构和本发明进行了仔细的设计，电源电压为1.2V。上述结构比较器进行了仿真验证，本发明所示比较器和传统结构比较器的比较静态漏电流比图如图7所示。由图9可知，在-40℃-120℃情况下，本发明所述比较器，在相同电源电压下，静态电流小于传统技术的1/4。

由于Flash ADC需要将输入信号Vin和多个基准电压进行比较，这些基准电压的大小组成一个等差数列，需要用到多个比较器，每一个基准电压对应一个比较器，这些基准电压将Flash ADC的输入信号区间划分为2^n-1个，n为比较器的个数，这表明，当输入信号落在某两个相邻的基准电压之间时，大于该输入信号的基准电压所对应的比较器全部输出低电平，小于该输入信号的基准电压所对应的比较器全部输出高电平。

因此，理想情况下，以3bit Flash ADC为例，采用7个比较器，在没有失调电压的情况下，多个比较器将输出理想的温度计码，如表1中“比较器无失调情况下输出（无校正）”部分编码前所示。通过编码电路进行编码后，将输入信号对应的那个基准电压区间编码为1，其余区间编码为0，如表1中“比较器无失调情况下输出（无校正）”部分编码后所示。但是，由于比较器存在失调电压，会导致多个比较器不会输出理想的温度计码，如表1中“比较器有失调况下输出（无校正）”部分编码前所示。通过编码电路进行编码后，将输出2个1，如表1中“比较器有失调况下输出（无校正）”部分编码后所示，会给后续的编码增加难度，增加了电路的面积和功耗。

本发明针对flash ADC中比较器的失调，提供了一种校正方法，采用改校正技术后，可以校正相邻两个基准电压区间之间由于比较器的失调造成的非理想温度计码。并且该校正技术简单，仅由2个逻辑门电路组成，如图10所示，将任意三个相邻比较器的输出电压作为三个输入信号，用Vi、Vi+1和Vi+2表示，其中i为大于0的自然数；第一个比较器的输出电压Vi作为反相器INV的输入端，反相器INV的输出端接或非门电路的第一输入端，第二个比较器的输出电压Vi+1作为或非门电路NOR的第二输入端，第三个比较器的输出电压Vi+2作为或非门电路NOR的第三输入端；通过反相器INV和或非门电路NOR的逻辑关系可得出，不管比较器之间是否出现失调不一致的情况，编码后输出的数字码只会出现一个1，其余为0。

进一步举例说明：设Vi(i=1...7)分别为flash ADC中7个比较器的输出，在输入信号线性增加时，不采用校正算法的情况下，比较器的原始输出为冒泡码，就是11...00，在比较器输出冒泡码的情况下，说明7个比较器之间没有失调，或者失调相同，编码后的7个数字码只有一个为1，其余为0。当比较器之间出现不相同的失调时，若无校正算法，7个比较器输出Vi(i=1...7)会出现0和1交替的情况，编码后的7个数字码会出现多个1，造成编码错误。采用本发明所提供的校正算法后，如表1所示“比较器有失调情况下输出（有校正）”，比较器之间出现不相同的失调时，编码后的7个数字码也只有一个为1，和无失调情况相同。从而达到校正比较器失调不同时，所带来的编码错误的目的，表1为校正前后输入输出对比列表。

表1

综上所述可以得出：当相邻比较器之间存在失调电压，且失调电压不超过相邻两个比较器的比较器阈值之差时，不会影响编码电路最终的输出结果，其校正电路结构如图8所示。和传统结构相比，不需要电容对比较器的失调进行存储，将多个比较器之间的失调校正由传统技术下在模拟域进行转移到数字域进行，简化了电路的复杂度，减小了电路的面积，提升了比较器的速度，进一步降低了比较器的功耗和面积，对电路面积和功耗的开销影响都很小。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (4)

1.一种应用于Flash ADC的比较器，其特征在于，所述比较器包括恒流源Ib1、Ib2，NMOS管M0、M1、M2、M3、M8、M9、M11，PMOS管M4、M5、M6、M7、M10、M12，所述恒流源Ib1、Ib2为比较器提供偏置电流，所述NMOS管M2、M3为比较器的输入差分对管，所述NMOS管M9、M11为比较器的输出差分对管；

所述NMOS管M0被配置为：漏极及栅极接恒流源Ib1一端、源极接地，并与NMOS管M1组成电流镜结构，为NMOS管M1提供偏置电流；

所述NMOS管M8被配置为：漏极及栅极接恒流源Ib2一端、源极接地，并与NMOS管M9、M11组成电流镜结构，为NMOS管M9、M11提供偏置电流；

所述NMOS管M2被配置为：源极接NMOS管M1的漏极，栅极接第一差分输入电压Vip，漏极同时接PMOS管M4的漏极和栅极、开关K5的一端、PMOS管M6的栅极、PMOS管M12的栅极及开关K1的一端，所述开关K5的另一端接PMOS管M7的漏极；

所述NMOS管M3被配置为：源极接NMOS管M1的漏极，栅极接第二差分输入电压Vin，漏极同时接PMOS管M5的漏极和栅极、开关K6的一端、PMOS管M7的栅极、PMOS管M10的栅极及开关K2的一端，所述开关K6的另一端接PMOS管M6的漏极；

所述PMOS管M12被配置为：漏极同时接NMOS管M11的漏极、开关K3的一端，所述PMOS管M10被配置为：漏极同时接NMOS管M9的漏极，开关K4的一端；

所述PMOS管M4、M5、M6、M7、M10、M12的源极、所述开关K1另一端、开关K2另一端开关K3另一端、开关K4另一端、恒流源Ib1另一端、恒流源Ib2另一端均连接低功耗开关模块的输出端，所述低功耗开关模块输入端接电源电压Vdd。

2.如权利要求1所述的比较器，其特征在于，当比较器处于不使能状态时，所述低功耗开关模块包括PMOS管MP、电容C1和电容Ch，所述电容Ch的一端接PMOS管MP的栅极，另一端接电源电压Vdd；所述PMOS管MP的漏极接比较器，源极接电源电压Vdd;

所述电容C1两端接地。

3.如权利要求1所述的比较器，其特征在于，当比较器处于使能状态时，所述低功耗开关模块包括PMOS管MP、电容C1和电容Ch，所述电容C1的一端接PMOS管MP的栅极，另一端接地；所述PMOS管MP的漏极接比较器，源极接电源电压Vdd；

所述电容Ch两端接电源电压Vdd。

4.一种失调校正方法，应用于权利要求1所述的比较器，其特征在于，将任意三个相邻比较器的输出电压作为三个输入信号，用Vi、Vi+1和Vi+2表示，其中i为大于0的自然数；

第一个比较器的输出电压Vi作为反相器的输入端，反相器的输出端接或非门电路的第一输入端，第二个比较器的输出电压Vi+1作为或非门电路的第二输入端，第三个比较器的输出电压Vi+2作为或非门电路的第三输入端；

通过反相器和或非门电路的逻辑关系可得出，不管比较器之间是否出现失调不一致的情况，编码后输出的数字码只会出现一个1，其余为0。