CN118074709B - 一种时钟相位校准系统及包括其的车载芯片 - Google Patents

Abstract

本发明涉及一种时钟相位校准系统及包括其的车载芯片。所述时钟相位校准系统用于校准频率相同的四相时钟，所述时钟相位校准系统包括：第一相位插值模块，所述第一相位插值模块用于产生所述四相时钟中的第一、第二两相时钟；第二相位插值模块，所述第二相位插值模块用于产生所述四相时钟中的第三、第四两相时钟；相位校准算法模块，所述相位校准算法模块输出第一控制信号、第二控制信号和第三控制信号，所述第一控制信号用于控制所述四相时钟的整体相位移动，所述第二控制信号用于控制所述第一、第二两相时钟的相位，所述第三控制信号用于控制所述第三、第四两相时钟的相位。本发明能够减少相位误差校准电路所占用的面积和能耗。

Description

一种时钟相位校准系统及包括其的车载芯片

技术领域

本发明涉及芯片设计技术领域，具体涉及一种时钟相位校准系统及包括其的车载芯片。

背景技术

PLL（锁相环）输出的四相时钟是频率相同，相邻相位理想情况下相差90度的四相时钟。由于实际上受到电路设计或者版图非理想效应的影响，相邻相位会偏离90度，此时需要相应的方法实时校准相位差，一般采用QEC（四相误差校准）电路以及配套的算法来实现。传统的方案是在PI(相位插值器)的输出或者输入加入QEC电路进行校准，然而此方案所需的功耗和占用面积都比较大。

发明内容

有鉴于此，本发明提供了一种时钟相位校准系统及包括其的车载芯片，从而解决或者至少缓解了现有技术中存在的上述问题和其它方面的问题中的一个或多个。

为了实现前述目的，本发明的第一方面提供了一种时钟相位校准系统，其中，所述时钟相位校准系统用于校准频率相同的四相时钟，所述时钟相位校准系统包括：

第一相位插值模块，所述第一相位插值模块用于产生所述四相时钟中的第一、第二两相时钟；

第二相位插值模块，所述第二相位插值模块用于产生所述四相时钟中的第三、第四两相时钟；

相位校准算法模块，所述相位校准算法模块输出第一控制信号、第二控制信号和第三控制信号，所述第一控制信号用于控制所述四相时钟的整体相位移动，所述第二控制信号用于控制所述第一、第二两相时钟的相位，所述第三控制信号用于控制所述第三、第四两相时钟的相位。

在如前所述的时钟相位校准系统中，可选地，所述时钟相位校准系统包括时钟数据恢复算法模块，所述时钟数据恢复算法模块接收来自模拟电路的信号，并输出用于控制所述四相时钟的整体相位的第一控制信号。

在如前所述的时钟相位校准系统中，可选地，所述时钟相位校准系统具有采样器，所述采样器用于判断所述第一相位插值模块输出的两相时钟和所述第二相位插值模块输出的两相时钟之间的相位差与90°的大小，并反馈至所述相位校准算法模块：

若所述相位差大于90°，则所述相位校准算法模块输出的所述第二控制信号控制所述第一、第二两相时钟顺时针转动以及输出的所述第三控制信号控制所述第三、第四两相时钟逆时针转动，以实现所述相位差等于90°；

若所述相位差小于90°，则所述相位校准算法模块输出的所述第二控制信号控制所述第一、第二两相时钟逆时针转动以及输出的所述第三控制信号控制所述第三、第四两相时钟顺时针转动，以实现所述相位差等于90°。

在如前所述的时钟相位校准系统中，可选地，所述相位校准算法模块包括四相误差校准算法模块，所述四相误差校准算法模块接收来自所述采样器的信号，并输出用于控制所述第一、第二两相时钟的相位的第二控制信号以及用于控制所述第三、第四两相时钟的相位的第三控制信号。

在如前所述的时钟相位校准系统中，可选地，所述相位校准算法模块还具有运算模块，所述运算模块分别与所述时钟数据恢复算法模块和所述四相误差校准算法模块连接，并通过运算输出所述第一控制信号、所述第二控制信号和所述第三控制信号。

在如前所述的时钟相位校准系统中，可选地，所述四相误差校准算法模块具有求和模块、第一数字滤波模块以及增益模块，所述求和模块的输入端与所述采样器连接，所述求和模块的输出端与所述第一数字滤波模块连接，所述第一数字滤波模块与所述增益模块连接，所述增益模块与所述运算模块连接。

在如前所述的时钟相位校准系统中，可选地，所述时钟数据恢复算法模块具有鉴相器、投票模块和第二数字滤波模块，并且所述鉴相器与所述投票模块连接，所述投票模块与所述第二数字滤波模块连接，所述第二数字滤波模块与所述运算模块连接。

在如前所述的时钟相位校准系统中，可选地，所述第二数字滤波模块具有放大模块和积分模块，所述投票模块的输出信号同时经过放大模块和积分模块后相加，随后通过积分器进行积分输出，所述积分器与所述运算模块电连接。

在如前所述的时钟相位校准系统中，可选地，所述相位校准算法模块将所述四相时钟中的相邻时钟相差校准为90°。

为了实现前述目的，本发明的第二方面提供了一种车载芯片，其中，所述车载芯片具有如前第一方面中任一所述的相位校准系统。

本发明提供了一种时钟相位校准系统及包括其的车载芯片，通过相位校准算法模块作用于第一相位插值模块和第二相位插值模块，使得该第一相位插值模块和第二相位插值模块能够同时实现相位插值和相差校准的功能。

在可选的技术方案中，对时钟数据恢复算法和四相误差校准算法优化，并通过运算模块对该时钟数据恢复算法的输出和四相误差校准算法的输出进行运算，使得该运算模块输出的信号可以同时独立实现，互不干扰，进而使得该系统无需四相误差校准电路，仅通过第一相位插值模块和第二相位插值模块就能够实现原四相误差校准电路及其配套算法的功能，减少了该电路占用的面积和能耗。

附图说明

参照附图，本发明的公开内容将更加显然。应当了解，这些附图仅仅用于说明的目的，而并非意在对本发明的保护范围构成限制。图中：

图1为本发明的相位校准系统的一个实施例的部分组成示意图；

图2为图1实施例中的相位校准算法模块的一个实施例的组成示意图；

图3为本发明的相位校准系统的一个实施例的另一部分组成示意图；以及

图4为本发明的校准算法模块的一个实施例的相位校准原理图。

附图标记：1-第一相位插值模块；2-第二相位插值模块；3-相位校准算法模块；4-时钟数据恢复算法模块；5-采样器；6-四相误差校准算法模块；7-运算模块；8-求和模块；9-第一数字滤波模块；10-增益模块；11-鉴相器；12-投票模块；13-第二数字滤波模块；14-相位检测模块；15-低通滤波器。

具体实施方式

参照附图和具体实施例，下面将以示例方式来说明本发明的时钟相位校准系统及包括其的车载芯片的结构、组成、特点和优点等，然而所有描述不应用于对本发明形成任何限制。

此外，对于在本文提及的实施例中予以描述或隐含的任意单个技术特征，或者被显示或隐含在各附图中的任意单个技术特征，本发明仍然允许在这些技术特征（或其等同物）之间继续进行任意组合或者删减而不存在任何的技术障碍，从而应当认为这些根据本发明的更多实施例也是在本文的记载范围之内。

此外，术语“第一”、“第二”、“第三”、“第四”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”、“第四”的特征可以明示或者隐含地包括至少一个该特征。

图1为本发明的相位校准系统的一个实施例的部分组成示意图。

如图所示，该相位校准系统包括相位校准算法模块3、第一相位插值模块1和第二相位插值模块2。其中，该相位校准算法模块3的输出端与第一相位插值模块1、第二相位插值模块2电连接。相位校准算法模块3实时控制第一相位插值模块1和第二相位插值模块2输出的时钟相位，以实现第一相位插值模块1和第二相位插值模块输出的时钟相位彼此相差90°。

在本实施例中，第一相位插值模块1和第二相位插值模块2均用于补偿相位误差，即对输入时钟进行加权插值，输出任意相位时钟。具体而言，在图示示例中，pll_ip、pll_in、pll_qp和pll_qn为输入至第一相位插值模块1和第二相位插值模块2的频率相同的四相时钟。其中，第一相位插值模块1根据输入的四相时钟中两两相邻的时钟进行加权插值，并产生第一、第二两相时钟。同时，第二相位插值模块2也根据输入的四相时钟进行加权插值产生第三、第四两相时钟。

进一步地，第一相位插值模块1和第二相位插值模块2输出的时钟相位，由相位校准算法模块3控制。如图中所示，相位校准算法模块3输出第一控制信号、第二控制信号和第三控制信号。其中，第一控制信号可以为pi_code，同时作用于第一相位插值模块1和第二相位插值模块2，以实现相位校准算法模块3对输入至第一相位插值模块1和第二相位插值模块2的四相时钟的整体相位地控制。第二控制信号可以为qqec_code，作用于第一相位插值模块1，以实现对第一相位插值模块1输出时钟相位地控制，第三控制信号可以为iqec_code，作用于第二相位插值模块2，以实现对第二相位插值模块2输出时钟相位地控制。

当输入第一相位插值模块1和第二相位插值模块2的四相时钟相位出现误差时，相位校准算法模块3控制第一相位插值模块1和第二相位插值模块2进行相位校准，将输入的四相时钟中相邻时钟相差校准为90°，从而使第一相位插值模块1和第二相位插值模块2输出的时钟的相位彼此相差90°。

具体而言，相位校准算法模块3同时输出第一控制信号、第二控制信号和第三控制信号。进一步地，第一相位插值模块1根据输入的第一控制信号调整输入的四相时钟的整体相位，同时根据输入的第二控制信号调整其产生的第一、第二两相时钟的相位，并输出其调整后的两相时钟，即图中的rcxcl_qp、rcxcl_qn。同时，第二相位插值模块2根据输入的第一控制信号调整输入的四相时钟的整体相位，同时根据输入的第三控制信号调整其产生的第三、第四两相时钟的相位。并输出其调整后的两相时钟，即图中的rcxcl_ip、rcxcl_in。

通过调整第一、第二两相时钟的相位和第三、第四两相时钟的相位，使得第一相位插值模块1输出的两相时钟和第二相位插值模块2输出的两相时钟之间的相位差为90°，从而实现输出的四相时钟的相位彼此相差90°。

在此需要说明的是，输出的四相时钟中，第一时钟相位对应0°，第二时钟相位对应180°，第三时钟相位对应90°，第四时钟相位对应270°。并且，该四相时钟在时间上的关系为：0°时钟的上升沿早于90°的上升沿，90°的上升沿早于180°的上升沿，180°的上升沿早于270°的上升沿。

图2为图1中的相位校准算法模块3的一个实施例的组成示意图。

在本实施例中，该相位校准算法模块3包括时钟数据恢复算法模块4、四相误差校准算法模块6和运算模块7。进一步地，四相误差校准算法模块6的输出端和时钟数据恢复算法模块4的输出端均与运算模块7的输入端连接。

在该实施例中，时钟数据恢复算法模块4实现实时调整四相时钟的整体相位的功能。具体而言，时钟数据恢复算法模块4接收来自模拟电路的信号，并输出用于调整四相时钟整体相位的第一控制信号至运算模块7。该第一控制信号能够使输入至第一相位插值模块1和第二相位插值模块2的四相时钟信号同时朝相同的方向按照相同的步长移动。

在该实施例中，四相误差校准算法模块6实现调整两相时钟的相位转动的功能。具体而言，该四相误差校准算法模块6接收来自采样器5（见图3）的信号，并输出用于调整两相时钟相位的控制信号至运算模块7。进一步地，该控制信号包含用于控制第一、第二时钟的相位的第二控制信号以及用于控制所述第三、第四时钟的相位的第三控制信号。

运算模块7对时钟数据恢复算法模块4和四相误差校准算法模块6输出的代码进行运算，并输出第一控制信号pi_code、第二控制信号qqec_code和第三控制信号iqec_code。

在本实施例中，由于运算模块7的存在，使得时钟数据恢复算法模块4和四相误差校准算法模块6相互关联，即其中一个算法模块的输入状态的变化不仅影响自身算法的输出变化，还会影响另一个算法的输出变化。这种关联使得运算模块7输出的第一控制信号、第二控制信号和第三控制信号可以同时变化，独立实现各自的功能，不会相互干扰。

此外，在图示示例中，该时钟数据恢复算法模块4还可以包括鉴相器11、投票模块12和第二数字滤波模块13。进一步地，鉴相器11与投票模块12的输入端连接，并且投票模块12的输出端与第二数字滤波模块13的输入端连接，第二数字滤波模块13的输出端与所述运算模块7连接。

鉴相器11接收来自模拟电路的时钟信号和时钟沿，并鉴别输入时钟信号的相位差，并将相位差转换成数字编码输出。

投票模块12根据少数服从多数的原则输出信号至第二数字滤波模块13。具体而言，鉴相器11检测到的相位会存在抖动的情况，前一秒检测到的相位是超前的，后一秒检测到的相位有可能就变成是滞后的了，而投票模块12根据在规定时间内判断检测到相位超前的次数和相位滞后的次数选择相应的调整相差方案。具体地，若相位超前的次数多于相位滞后的次数，则投票模块12按照相位超前的情况输出调整相差的信号；若相位超前的次数少于相位滞后的次数，则投票模块12按照相位滞后的情况输出调整相差的信号。

在本实施例中，第二数字滤波器具有放大模块和积分模块，其中，放大模块中的kp为比例系数，该放大模块根据预设的kp对输入信号按该比例系数进行放大；在积分模块中，ki为积分系数，输入信号通过ki进行放大再经过积分器进行积分。最后将放大模块的输出与积分模块的输出相加再通过积分器进行积分，积分的结果输出至运算模块7。

在此需要说明的是，第二数字滤波模块13中有两个积分器，一个在积分模块中，另一个在积分模块和放大模块之外，这两个积分器为同一种积分器，在可选的其他实施例中，本领域技术人员可以根据实际情况对这两个积分器进行选择相同或不同。

如图所示，四相误差校准算法模块6还可以包括求和模块8、第一数字滤波模块9和增益模块10。进一步地，求和模块8与第一数字滤波模块9的输入端连接，并且第一数字滤波模块9的输出端与增益模块10连接，增益模块10的输出端与运算模块7的输入端连接。

具体地，求和模块8在一段时间内对采样器5输出的信号进行统计处理。第一数字滤波模块9用于对输入的信号进行平滑处理，减少噪音信号的干扰。增益模块10用于放大第一数字滤波模块9输出的信号，并输出至运算模块7。

图3为本发明的相位校准系统的一个实施例的另一部分组成示意图。该部分连接在第一相位插值模块1和第二相位插值模块2之后，即第一相位插值模块1和第二相位插值模块2的输出端与时钟缓冲器连接。

在本实施例中，该相位校准系统还可以包括时钟缓冲器、相位检测模块14、低通滤波器15和采样器5。通过相位检测模块14和采样器5能够对第一相位插值模块1和第二相位插值模块2输出的时钟相位进行实时检测，并根据所得的检测结果反馈至相位校准算法模块3，以及时地进行相位校准。

如图所示，各部分之间的连接关系为：时钟缓冲器与相位检测模块14的输入端电连接，相位检测模块14的输出端与低通滤波器15的输入端电连接，低通滤波器15的输出端与采样器5的输入端电连接，采样器5的输出端与相位校准算法模块3的输入端电连接。

具体地，该时钟缓冲器包括多个串联的反相器，用于增强第一相位插值模块1输出的rxclk_qp、rxclk_qn以及第二相位插值模块2输出的rxclk_ip、rxclk_in的驱动能力，使该rxclk_qp、rxclk_qn、rxclk_ip和rxclk_in具有良好的上升沿和下降沿。所谓驱动能力指第一相位插值模块1和第二相位插值模块2输出的时钟信号可以使得相位检测模块14有效响应。

相位检测模块14用于检测输入的四相时钟中第一相位插值模块1输出的两相时钟和第二相位插值模块2输出的两相时钟之间的相位差，即为图中两相时钟rxclk_qp_d，rxclk_qn_d和两相时钟rxclk_ip_d，rxclk_in_d之间的相位差，并经过低通滤波器15输出至采样器5。其中，低通滤波器15用于减少相位检测模块14输出信号受到干扰信号的影响。在可选的其它实施例中，本领域技术人员可根据实际需求选择或设计低通滤波器。

采样器5用于将低通滤波器15滤波输出的电平转化为数字信号din,即判断第一相位插值模块1输出的两相时钟和第二相位插值模块2输出的两相时钟这两者之间的相位差与90°的大小关系，并据此输出控制信号din。具体而言，如果第一相位插值模块1输出的两相时钟和第二相位插值模块2输出的两相时钟之间的相位差大于90°，则采样器5输出的din为1；如果第一相位插值模块1输出的两相时钟和第二相位插值模块2输出的两相时钟之间的相位差小于90°，则采样器5输出的din为0。

在可选的其它实施例中，本领域技术人员可调整采样器5输出的数字信号的0和1所对应的情况。例如，当两相时钟相位之差大于90°，则输出的数字信号为0，若两相时钟的相位差小于90°时，输出的数字信号应为1。

采样器5输出的数字信号din反馈至相位校准算法模块3，相位校准算法模块3根据数字信号din输出新的控制信号至第一相位插值模块1和第二相位插值模块2，以实现对输入的四相时钟的相位进行相应调整，具体相位调整见图4实施例。

图4为本发明的校准算法模块的一个实施例的相位校准原理图。

四相误差校准算法模块6根据采样器5输出的数字信号din控制其输出新的控制信号，并通过运算模块7输出至第一相位插值模块1和第二相位插值模块2，第一相位插值模块1和第二相位插值模块2据此调整时钟相位地转动，进而实现输出四相时钟相位彼此相差90°。

在本实施例中，针对采样器5的输出的信号din的两种情况描述相位校准算法模块3、第一相位插值模块1和第二相位插值模块2进行相位误差校准的原理。

当din为1时：具体地，如图4所示，当两相时钟rxclk_qp、rxclk_qn与两相时钟rxclk_ip、rxclk_in的相位差大于90°，即如图中的（a）所示的rxclk_qp和rxclk_ip之间所构成的夹角大于90°，rxclk_in和rxclk_qn之间所构成的夹角大于90°,则采样器5输出的数字信号din为1，则相位校准算法模块3输出的第二控制信号将受第一相位插值模块1控制的两相时钟顺时针转动，即由原先的rxclk_qp转动到rxclk_qp~，原先的rxclk_qn转动到rxclk_qn~，与此同时，相位校准算法模块3输出的第三控制信号将受第二相位插值模块2控制的两相时钟逆时针转动，即由原先的rxclk_ip转动到rxclk_ip~，原先的rxclk_in转动到rxclk_in~，即如图中的（b）所示。最终使得第二相位插值模块2输出的两相时钟与第一相位插值模块1输出的两相时钟之间的相位差等于90°，从而实现第一相位插值模块1和第二相位插值模块2输出的四相时钟的相位彼此相差90°。

同理，当din为0时：此时两相时钟rxclk_qp、rxclk_qn与两相时钟rxclk_ip、rxclk_in的相位差小于90°，即如图中的（c）所示的rxclk_qp和rxclk_ip之间所构成的夹角小于90°，rxclk_in和rxclk_qn之间所构成的夹角小于90°，则采样器5输出的din为0，则相位校准算法模块3输出的第二控制信号将受第一相位插值模块1控制的两相时钟逆时针转动，即由原先的rxclk_qp转动到rxclk_qp~，原先的rxclk_qn转动到rxclk_qn~，与此同时，相位校准算法模块3输出的第三控制信号将受第二相位插值模块2控制的两相时钟顺时针转动，即由原先的rxclk_ip转动到rxclk_ip~，原先的rxclk_in转动到rxclk_in~，即如图中的（d）所示。最终使得第一相位插值模块1输出的两相时钟与第二相位插值模块2输出的两相时钟之间的相差等于90°。

在一些其他实施例中，本领域技术人员可以对四相误差校准算法和时钟数据恢复算法进行优化，使两者的输出信号直接作用于第一相位插值模块1和第二相位插值模块2，不需额外的四相误差校准电路和运算模块7，仍使第一相位插值模块1和第二相位插值模块2能实现相位插值和相差校准的功能。

与传统的方案相比，本发明的相位插值模块能够同时实现相位插值和相差校准的功能，在电路上省去了四相误差校准电路，使得原本需要四相误差校准算法及其配套电路才能实现的相差校准的功能，现在只需四相误差校准算法即可实现，从而减少了四相误差校准电路所需的功耗。

进一步地，本发明还提供了一种具有如前所述的时钟相位校准系统的车载芯片。该车载芯片可应用于汽车中，能减少汽车的能耗。

综上所述，本发明通过相位校准算法模块作用于第一相位插值模块和第二相位插值模块上。与此同时，第一、第二相位插值模块能够同时受到四相误差校准算法和时钟数据恢复算法地控制，从而使得第一、第二相位插值模块同时具有相位插值和相差校准的功能。在可选的技术方案中，这对四相误差校准算法和时钟数据恢复算法的优化和关联，使得四相误差校准算法和时钟数据恢复算法的输出的第一控制信号、第二控制信号和第三控制信号能够同时独立工作、互不干扰，无需额外增加四相误差校准电路，确保了在满足已有功能的前提下，减少相位校准所需的电路的功耗和面积，满足了高速serdes（串并解串器）电路接收端对输入四相时钟相位移动和相差控制的要求。

本发明的技术范围不仅仅局限于上述说明书中的内容，本领域技术人员可以在不脱离本发明技术思想的前提下，对上述实施方式进行多种变形和修改，而这些变形和修改均应当属于本发明的范围内。

Claims (9)

1.一种时钟相位校准系统，其特征在于，所述时钟相位校准系统用于校准频率相同的四相时钟，所述时钟相位校准系统包括：

第一相位插值模块（1），所述第一相位插值模块（1）用于产生所述四相时钟中的第一、第二两相时钟；

第二相位插值模块（2），所述第二相位插值模块（2）用于产生所述四相时钟中的第三、第四两相时钟；

相位校准算法模块（3），所述相位校准算法模块（3）输出第一控制信号、第二控制信号和第三控制信号，所述第一控制信号用于控制所述四相时钟的整体相位移动，所述第二控制信号用于控制所述第一、第二两相时钟的相位，所述第三控制信号用于控制所述第三、第四两相时钟的相位；

并且，所述时钟相位校准系统具有采样器（5），所述采样器（5）用于判断所述第一相位插值模块（1）输出的两相时钟和所述第二相位插值模块（2）输出的两相时钟之间的相位差与90°的大小，并反馈至所述相位校准算法模块（3）：

若所述相位差大于90°，则所述相位校准算法模块（3）输出的所述第二控制信号控制所述第一、第二两相时钟顺时针转动以及输出的所述第三控制信号控制所述第三、第四两相时钟逆时针转动，以实现所述相位差等于90°；

若所述相位差小于90°，则所述相位校准算法模块（3）输出的所述第二控制信号控制所述第一、第二两相时钟逆时针转动以及输出的所述第三控制信号控制所述第三、第四两相时钟顺时针转动，以实现所述相位差等于90°。

2.如权利要求1所述的时钟相位校准系统，其特征在于，所述时钟相位校准系统包括时钟数据恢复算法模块（4），所述时钟数据恢复算法模块（4）接收来自模拟电路的信号，并输出用于控制所述四相时钟的整体相位的第一控制信号。

3.如权利要求2所述的时钟相位校准系统，其特征在于，所述相位校准算法模块（3）包括四相误差校准算法模块（6），所述四相误差校准算法模块（6）接收来自所述采样器（5）的信号，并输出用于控制所述第一、第二两相时钟的相位的第二控制信号以及用于控制所述第三、第四两相时钟的相位的第三控制信号。

4.如权利要求3中任一项所述的时钟相位校准系统，其特征在于，所述相位校准算法模块（3）还具有运算模块（7），所述运算模块（7）分别与所述时钟数据恢复算法模块（4）和所述四相误差校准算法模块（6）连接，并通过运算输出所述第一控制信号、所述第二控制信号和所述第三控制信号。

5.如权利要求4所述的时钟相位校准系统，其特征在于，所述四相误差校准算法模块（6）具有求和模块（8）、第一数字滤波模块（9）以及增益模块（10），所述求和模块（8）的输入端与所述采样器（5）连接，所述求和模块（8）的输出端与所述第一数字滤波模块（9）连接，所述第一数字滤波模块（9）与所述增益模块（10）连接，所述增益模块（10）与所述运算模块（7）连接。

6.如权利要求4所述的时钟相位校准系统，其特征在于，所述时钟数据恢复算法模块（4）具有鉴相器（11）、投票模块（12）和第二数字滤波模块（13），并且所述鉴相器（11）与所述投票模块（12）连接，所述投票模块（12）与所述第二数字滤波模块（13）连接，所述第二数字滤波模块（13）与所述运算模块（7）连接。

7.如权利要求6所述的时钟相位校准系统，其特征在于，所述第二数字滤波模块（13）具有放大模块和积分模块，所述投票模块（12）的输出信号同时经过放大模块和积分模块后相加，随后通过积分器进行积分输出，所述积分器与所述运算模块（7）电连接。

8.如权利要求1所述的时钟相位校准系统，其特征在于，所述相位校准算法模块（3）将所述四相时钟中的相邻时钟相差校准为90°。

9.一种车载芯片，其特征在于，所述车载芯片具有如权利要求1至8中任一项所述的相位校准系统。