[go: up one dir, main page]

CN117642694A - 显示基板以及显示装置 - Google Patents

显示基板以及显示装置 Download PDF

Info

Publication number
CN117642694A
CN117642694A CN202280001900.0A CN202280001900A CN117642694A CN 117642694 A CN117642694 A CN 117642694A CN 202280001900 A CN202280001900 A CN 202280001900A CN 117642694 A CN117642694 A CN 117642694A
Authority
CN
China
Prior art keywords
line
signal line
substrate
region
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001900.0A
Other languages
English (en)
Inventor
李挺
张正东
臧鹏程
张亚东
廖政
赵泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117642694A publication Critical patent/CN117642694A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板以及显示装置。显示基板包括衬底基板(100)、子像素(200)、信号线(300)以及信号线连接线(400)。衬底基板(100)包括第一区域(101)以及第二区域(102)；第一区域(101)内沿第一方向排列的子像素(200)的数量大于第二区域(102)内沿第一方向排列的子像素(200)的数量；每条信号线(300)与沿第一方向排列的子像素(200)电连接；信号线连接线(400)与位于第二区域(102)的信号线(300)电连接，且每条信号线连接线(400)的至少部分沿第一方向延伸。显示基板还包括交叠走线(500)，交叠走线(500)间隔设置且与信号线连接线(400)位于不同层，至少一条信号线连接线(400)在衬底基板上的正投影完全位于至少一条交叠走线(500)在衬底基板上的正投影内。显示基板在满足封框胶正对的显示基板透光率的前提下，提高信号线连接线(400)与交叠走线(500)的交叠面积以改善显示效果。

Description

显示基板以及显示装置 技术领域
本公开实施例涉及一种显示基板以及显示装置。
背景技术
目前，越来越多的手机产品中显示区域具有异形外形，如显示区域设置一开口或者显示区域形状为类似三角形等，摄像头、光敏器件等可以设置在上述开口内或类似三角形的显示区域以外位置，以在提高显示屏的屏占比的同时，还可以拥有流畅美观的外形。
发明内容
本公开提供一种显示基板以及显示装置。显示基板包括衬底基板、位于衬底基板上的多个子像素、多条信号线以及多条信号线连接线。衬底基板包括第一区域以及位于所述第一区域周边的第二区域；多个子像素位于所述第一区域和所述第二区域，所述第一区域内沿第一方向排列的子像素的数量大于所述第二区域内沿所述第一方向排列的子像素的数量；多条信号线位于所述第一区域和所述第二区域，且每条信号线的至少部分沿所述第一方向延伸，每条信号线与沿所述第一方向排列的一排子像素电连接；多条信号线连接线位于所述第二区域，所述多条信号线连接线被配置为与位于所述第二区域的所述信号线电连接，且每条信号线连接线的至少部分沿所述第一方向延伸。所述显示基板还包括位于所述第二区域的多条交叠走线，所述多条交叠走线间隔设置且与所述多条信号线连接线位于不同层，至少一条信号线连接线在所述衬底基板上的正投影完全位于至少一条交叠走线在所述衬底基板上的正投影内。
例如，根据本公开的实施例，所述多条信号线包括多条栅线和多条数据线的至少一种。
例如，根据本公开的实施例，所述交叠走线的延伸方向与所述信号线连接线的延伸方向相同，且所述交叠走线的线宽大于等于所述信号线连接线的线宽。
例如，根据本公开的实施例，所述多条交叠走线分别与所述多条信号线连接线一一对应设置，每条信号线连接线在所述衬底基板上的正投影完全位于对 应设置的所述交叠走线在所述衬底基板上的正投影内，且相邻交叠走线之间的间隔不小于1.5微米。
例如，根据本公开的实施例，所述信号线连接线和与其电连接的所述信号线同层设置。
例如，根据本公开的实施例，所述交叠走线位于所述信号线连接线远离所述衬底基板的一侧。
例如，根据本公开的实施例，所述多条信号线包括多条栅线，所述显示基板还包括：多条数据线，位于所述多条栅线远离所述衬底基板的一侧，且每条数据线的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交。沿垂直于所述衬底基板的方向，所述数据线与所述信号线连接线不交叠，所述交叠走线与所述数据线同层设置；或者，所述交叠走线位于所述数据线远离所述衬底基板的一侧。
例如，根据本公开的实施例，所述信号线连接线和与其电连接的所述信号线位于不同层。
例如，根据本公开的实施例，所述多条信号线包括多条栅线，所述显示基板还包括：多条数据线，位于所述多条栅线远离所述衬底基板的一侧，且每条数据线的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交。沿垂直于所述衬底基板的方向，所述数据线与所述信号线连接线不交叠，所述信号线连接线与所述数据线同层设置。
例如，根据本公开的实施例，所述交叠走线与所述栅线同层设置，或者，所述交叠走线位于所述信号线连接线远离所述衬底基板的一侧。
例如，根据本公开的实施例，所述交叠走线包括在垂直于所述衬底基板的方向上分别位于所述信号线连接线两侧的第一交叠走线和第二交叠走线；在垂直于所述衬底基板的方向，所述第一交叠走线和所述第二交叠走线交叠，且所述信号线连接线在所述衬底基板上的正投影位于所述第一交叠走线和所述第二交叠走线至少之一在所述衬底基板上的正投影内。
例如，根据本公开的实施例，所述多条信号线包括多条栅线，所述显示基板还包括：多条数据线，位于所述多条栅线远离所述衬底基板的一侧，且每条数据线的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交。所述子像素包括公共电极，位于所述数据线远离所述衬底基板的一侧，沿垂直于所述衬底基板的方向，所述数据线与所述信号线连接线不交叠，所述信号线连接 线与所述数据线同层设置，所述第一交叠走线与所述第二交叠走线之一与所述栅线同层设置，所述第一交叠走线与所述第二交叠走线的另一个与所述公共电极同层设置。
例如，根据本公开的实施例，所述显示基板包括显示区和非显示区，所述第二区域包括所述显示区的一部分以及所述非显示区的一部分，且所述信号线连接线的至少部分位于所述非显示区。
例如，根据本公开的实施例，所述信号线连接线与在所述第一方向上位于该信号线连接线至少一侧的所述信号线电连接，所述信号线连接线和与其电连接的所述信号线之间设置至少一个电容补偿结构，且所述电容补偿结构位于所述非显示区，所述电容补偿结构与分别位于其两侧的所述信号线和所述信号线连接线均电连接，所述第二方向与所述第一方向相交。
例如，根据本公开的实施例，所述多条信号线包括多条栅线，所述显示基板还包括：多条数据线，位于所述多条栅线远离所述衬底基板的一侧，且每条数据线的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交；所述子像素包括公共电极，位于所述数据线远离所述衬底基板的一侧；所述第一区域内，与一行子像素电连接的所述栅线和与其交叠的所述数据线和所述公共电极之间产生的电容的值为第一电容值；所述第二区域内，与一行子像素电连接的所述栅线和与其交叠的所述数据线和所述公共电极之间产生的电容、与该栅线电连接的一条信号线连接线和与其交叠的所述交叠走线之间产生的电容以及所述电容补偿结构上的电容的总电容的值为第二电容值，所述第二电容值与所述第一电容值的比值为0.85～1。
例如，根据本公开的实施例，所述至少一条信号线连接线沿着所述第二区域远离所述第一区域的部分边缘延伸。
例如，根据本公开的实施例，所述第二区域内的所述非显示区包括第一子区域和第二子区域，所述第二子区域位于所述第一子区域与所述显示区之间，所述信号线连接线位于所述第一子区域，所述电容补偿结构位于所述第二子区域。
例如，根据本公开的实施例，所述子像素包括公共电极，位于所述信号线远离所述衬底基板的一侧。所述显示基板还包括位于所述衬底基板上的公共电极线，所述公共电极线被配置为与所述公共电极电连接，且所述公共电极线与所述交叠走线电连接。
例如，根据本公开的实施例，所述公共电极线位于所述第二区域的部分与所述交叠走线同层设置，且所述公共电极线的该部分位于所述交叠走线与所述显示区之间，所述交叠走线与所述公共电极线的该部分一体化设置。
例如，根据本公开的实施例，所述公共电极线位于所述第二区域的部分与所述交叠走线位于不同层，且两者之间设置有绝缘层，所述交叠走线通过位于所述绝缘层中的过孔与所述公共电极线的该部分电连接。
例如，根据本公开的实施例，显示基板还包括连接线，所述连接线的延伸方向与所述交叠走线的延伸方向相交。所述连接线被配置为将所述交叠走线与所述公共电极线位于所述第二区域的部分电连接；所述连接线与所述交叠走线同层设置。
例如，根据本公开的实施例，所述第二区域内的所述显示区包括沿所述第一方向排列的两个子显示区，所述两个子显示区之间设置有间隔以使所述第二区域远离所述第一区域的边缘形成凹口，所述显示基板包括位于所述非显示区域的封框胶区域，所述封框胶区域被配置为设置封框胶；所述信号线连接线包括位于所述两个子显示区之间且位于所述封框胶区域的部分，且所述信号线连接线被配置为连接分别位于所述两个子显示区的所述信号线，所述第二方向与所述第一方向相交。
例如，根据本公开的实施例，所述至少一条信号线连接线沿着所述凹口的至少部分边缘延伸。
本公开实施例提供一种显示装置，包括上述任一显示基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种显示基板的平面示意图。
图2为图1所示A1区域的局部放大示意图。
图3为图2所示A2区域的局部放大示意图。
图4为图2所示A3区域的局部放大示意图。
图5为根据本公开实施例提供的显示基板的整体轮廓图。
图6为图5所示B1区域的局部放大图。
图7和图8为图6所示结构的示意性图。
图9为图6所示B2区域的局部放大图。
图10为图9所示区域的栅线所在层的示意图。
图11为图9所示B3区域的局部放大图。
图12为图10所示B5区域的局部放大图。
图13为图11所示区域的数据线所在层的示意图。
图14为图9所示B4区域的局部放大图。
图15为图10所示B6区域的局部放大图。
图16为图14所示区域的数据线所在层的示意图。
图17为图1所示显示基板与图5所示显示基板中不同区域栅线上的电容值的关系图。
图18为沿图14所示的DD’线所截的局部截面结构示意图。
图19为根据本公开实施例的另一示例中沿图14所示的DD’线所截的局部截面结构示意图。
图20为图11所示B7区域的局部放大图。
图21为图11所示B8区域的局部放大图。
图22为根据本公开实施例的另一示例提供的显示基板中的局部结构示意图。
图23为沿图22所示EE’线所截的局部截面结构示意图。
图24为根据本公开实施例的另一示例提供的显示基板的局部平面结构示意图。
图25至图27为沿图24所示FF’线所截的局部截面结构的不同示例的示意图。
图28为根据本公开另一实施例提供的显示基板的平面示意图。
图29为图28所示区域G1的部分结构示意图。
图30为沿图29所示HH’线所截的局部截面结构示意图。
图31为图28所示区域G2的部分结构示意图。
图32为沿图31所示II’线所截的局部截面结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开 实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
本公开实施例中使用的“平行”、“垂直”以及“相同”等特征均包括严格意义的“平行”、“垂直”、“相同”等特征，以及“大致平行”、“大致垂直”、“大致相同”等包含一定误差的情况，考虑到测量和与特定量的测量相关的误差(例如，测量系统的限制)，表示在本领域的普通技术人员所确定的对于特定值的可接受的偏差范围内。例如，“大致”能够表示在一个或多个标准偏差内，或者在所述值的10％或者5％内。在本公开实施例的下文中没有特别指出一个成分的数量时，意味着该成分可以是一个也可以是多个，或可理解为至少一个。“至少一个”指一个或多个，“多个”指至少两个。本公开中所称的“同层设置”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的结构，它们的材料可以相同或不同。本公开中的“一体化设置的结构”是指两种(或两种以上)结构通过同一道沉积工艺形成并通过同一道构图工艺得以图案化而形成的彼此连接的结构，它们的材料可以相同或不同。
图1为一种显示基板的平面示意图，图2为图1所示A1区域的局部放大示意图，图3为图2所示A2区域的局部放大示意图，图4为图2所示A3区域的局部放大示意图。如图1至图4所示，显示基板10包括异形显示区，该异形显示区的一侧设置有凹口17，异形显示区内设置有位于衬底基板上的多个子像素12。以X方向为行方向，Y方向为列方向为例，位于凹口17在X方向上的两侧的显示区可以分别为第一显示区和第二显示区，与分别位于第一显示区和第二显示区且分布在同一行的子像素12电连接的栅线14通过栅线连接线11电连接，如栅线连接线11与栅线14可以为同层设置的走线，如栅线连接线 11与栅线14可以为一体化设置的结构。
如图1至图4所示，由于凹口17在X方向上的两侧的第一显示区和第二显示区设置的一行子像素12的数量小于凹口17在Y方向上的一侧的显示区(如第三显示区)设置的一行子像素12的数量，与第一显示区和第二显示区中同一行子像素12电连接的栅线14以及栅线连接线11与其他导电层(如数据线所在导电层以及公共电极所在导电层)之间产生的电容的电容值为C01，与第三显示区中一行子像素12电连接的栅线与其他导电层(如数据线所在导电层以及公共电极所在导电层)之间产生的电容的电容值为C02，为了降低C01与C02之间的差异，可以在栅线连接线11与第一显示区或第二显示区的子像素12之间设置电容补偿结构16，和/或，在位于第三显示区靠近凹口17的部分栅线连接线11远离衬底基板的一侧设置多条沿Y方向延伸的覆盖条13。在采用上述方式对电容值C01进行补偿后得到电容值C03。
在研究中，本申请的发明人发现：电容值C03和与电容值C02之比小于70％，会导致第一显示区显示图案时出现低灰阶发白的现象。
本公开实施例提供一种显示基板以及显示装置。显示基板包括衬底基板、位于衬底基板上的多个子像素、多条信号线以及多条信号线连接线。衬底基板包括第一区域以及位于第一区域周边的第二区域；多个子像素位于第一区域和第二区域，第一区域内沿第一方向排列的子像素的数量大于第二区域内沿第一方向排列的子像素的数量；多条信号线位于第一区域和第二区域，且每条信号线的至少部分沿第一方向延伸，每条信号线与沿第一方向排列的一排子像素电连接；多条信号线连接线位于第二区域，多条信号线连接线被配置为与位于第二区域的信号线电连接，且每条信号线连接线的至少部分沿第一方向延伸。显示基板还包括位于第二区域的多条交叠走线，多条交叠走线间隔设置且与多条信号线连接线位于不同层，至少一条信号线连接线在衬底基板上的正投影完全位于至少一条交叠走线在衬底基板上的正投影内。
本公开提供的显示基板中，通过将信号线连接线在衬底基板上的正投影设置为完全位于交叠走线在衬底基板上的正投影内，可以在尽量满足封框胶(seal)正对的显示基板中金属层的透光率的前提下，提高信号线连接线与交叠走线的交叠面积，从而对异形显示基板的第二区域内的信号线上的电阻-电容负载(RC负载)进行最大化的补偿以尽量避免异形显示基板中低灰阶画面显示不均现象的产生。
下面结合附图对本公开实施例提供的显示基板以及显示装置进行描述。
图5为根据本公开实施例提供的显示基板的整体轮廓图，图6为图5所示B1区域的局部放大图，图7和图8为图6所示结构的示意性图。
如图5至图8所示，显示基板包括衬底基板100以及位于衬底基板100上的多个子像素200、多条信号线300以及多条信号线连接线400。衬底基板100包括第一区域101以及位于第一区域101周边的第二区域102。例如，第二区域102可以位于第一区域101在某一方向，如图1所示的Y方向上的一侧，也可以为围绕第一区域101的至少部分。
如图5至图8所示，多个子像素200位于第一区域101和第二区域102，第一区域101内沿第一方向排列的子像素200的数量大于第二区域102内沿第一方向排列的子像素200的数量。例如，第一区域101内沿第一方向排列的一行子像素200或一列子像素200的数量大于第二区域102内沿第一方向排列的一行子像素200或一列子像素200的数量。
例如，本公开实施例中的第一方向为图中所示的X方向，第一方向可以为行方向，也可以为列方向。第一方向为信号线的延伸方向。例如，第一区域101和第二区域102的排列方向与第一方向相交。例如，图中示意性的示出第一区域101和第二区域102沿Y方向排列，Y方向可以为第二方向。例如，第一方向和第二方向之一可以为行方向，另一个可以为列方向。当然，第一方向和第二方向可以互换，但位于显示区域的信号线的延伸方向平行于第一方向。
例如，第二区域102在第一方向上的尺寸小于第一区域101在第一方向上的尺寸，如第二区域102在第一方向上的最大尺寸不大于第一区域101在第一方向上的最小尺寸，由此，第二区域102中设置的沿第一方向排列的子像素200的数量小于第一区域101中设置的沿第一方向排列的子像素200的数量。
例如，第二区域102中设置的沿第一方向排列的子像素200的数量与第一区域101中设置的沿第一方向排列的子像素200的数量之比可以为0.01～0.9。例如，第二区域102中设置的沿第一方向排列的子像素200的数量与第一区域101中设置的沿第一方向排列的子像素200的数量之比可以为0.05～0.8。例如，第二区域102中设置的沿第一方向排列的子像素200的数量与第一区域101中设置的沿第一方向排列的子像素200的数量之比可以为0.07～0.7。例如，第二区域102中设置的沿第一方向排列的子像素200的数量与第一区域101中设置的沿第一方向排列的子像素200的数量之比可以为0.1～0.6。例如，第二区域 102中设置的沿第一方向排列的子像素200的数量与第一区域101中设置的沿第一方向排列的子像素200的数量之比可以为0.2～0.5。例如，第二区域102中设置的沿第一方向排列的子像素200的数量与第一区域101中设置的沿第一方向排列的子像素200的数量之比可以为0.25～0.4。例如，第二区域102中设置的沿第一方向排列的子像素200的数量与第一区域101中设置的沿第一方向排列的子像素200的数量之比可以为0.35～0.45。
例如，第二区域102远离第一区域101的部分包括边框，边框的尺寸设置的较窄。例如，第二区域102在第一方向上的尺寸与第一区域101在第一方向上的尺寸之比可以为0.01～0.9。例如，第二区域102在第一方向上的尺寸与第一区域101在第一方向上的尺寸之比可以为0.04～0.8。例如，第二区域102在第一方向上的尺寸与第一区域101在第一方向上的尺寸之比可以为0.06～0.7。例如，第二区域102在第一方向上的尺寸与第一区域101在第一方向上的尺寸之比可以为0.1～0.75。例如，第二区域102在第一方向上的尺寸与第一区域101在第一方向上的尺寸之比可以为0.15～0.6。例如，第二区域102在第一方向上的尺寸与第一区域101在第一方向上的尺寸之比可以为0.25～0.65。例如，第二区域102在第一方向上的尺寸与第一区域101在第一方向上的尺寸之比可以为0.2～0.55。例如，第二区域102在第一方向上的尺寸与第一区域101在第一方向上的尺寸之比可以为0.25～0.5。例如，第二区域102在第一方向上的尺寸与第一区域101在第一方向上的尺寸之比可以为0.3～0.45。例如，第二区域102在第一方向上的尺寸与第一区域101在第一方向上的尺寸之比可以为0.35～0.4。
例如，如图7和图8所示，位于第一区域101的子像素200沿第一方向和第二方向阵列排布。例如，位于第二区域102的子像素200沿第一方向和第二方向阵列排布。
例如，以图中第一方向为行方向，第二方向为列方向为例，位于第一区域101的子像素200包括沿第二方向排列的多个子像素行，每个子像素行中的子像素200沿第一方向排列，且第一区域101的至少部分区域中的各子像素行包括的子像素200的数量相同。例如，第一区域101中各子像素行包括的子像素200的数量相同。本公开实施例不限于此，第一方向可以为列方向，第二方向可以为行方向。
例如，位于第二区域102的子像素包括沿第二方向排列的多个子像素行， 每个子像素行中的子像素200沿第一方向排列，且不同子像素行中的子像素200的数量可以相同，也可以不同。例如，第二区域102中的任一子像素行中的子像素的数量均小于第一区域101中的任一子像素行中的子像素的数量。图5至图8示意性的示出显示基板的第二区域102包括凹口103，此时，第二区域102中的每个子像素行包括位于凹口103两侧的两部分。
如图5至图8所示，多条信号线300位于第一区域101和第二区域102，且每条信号线300的至少部分沿第一方向延伸，每条信号线300与沿第一方向排列的一行子像素200或一列子像素200电连接。
在一些示例中，信号线300包括栅线和数据线的至少一种。例如，信号线300可以仅为栅线，或者仅为数据线，或者包括栅线和数据线。图5至图8所示实施例示意性的示出信号线300为栅线。
在一些示例中，如图5至图8所示，显示基板包括显示区104和非显示区105，第二区域102包括显示区104的一部分以及非显示区105的一部分。例如，显示区104为用于显示图像的区域，非显示区105为不显示图像的区域。例如，非显示区105可以包括边框。例如，显示区104中分布有用于显示图像的子像素以及相邻子像素之间设置的信号线(包括栅线以及数据线)。例如，本公开实施例示意性的示出非显示区105可以位于显示区104的一侧，或者围绕显示区104，但不限于此，显示区也可以围绕非显示区。例如，位于第一区域101内显示区104中的各栅线300均沿第一方向延伸，且位于第一区域101中的栅线300沿第二方向排列。例如，位于第二区域102内显示区104中的各栅线300均沿第一方向延伸，且位于第二区域102中的栅线300沿第二方向排列。
如图5至图8所示，多条信号线连接线400位于第二区域102，多条信号线连接线400被配置为与位于第二区域102的信号线300电连接，且每条信号线连接线500的至少部分沿第一方向延伸。例如，信号线连接线400的至少部分位于非显示区105。
例如，图5至图8示意性的示出信号线为栅线，信号线连接线为与栅线电连接的栅线连接线。但不限于此，信号线为数据线时，信号线连接线为与数据线电连接的数据线连接线。
在一些示例中，如图5至图8所示，第二区域102内的显示区104包括沿第一方向排列的两个子显示区1041和1042，两个子显示区1041和1042之间 设置有间隔以使第二区域102远离第一区域104的边缘形成上述凹口103。例如，凹口103两侧的两个子显示区1041和1042对称分布。例如，凹口103两侧的两个子显示区1041和1042内的子像素200相对于显示区104的沿Y方向延伸的中心线对称分布。例如，凹口103两侧的两个子显示区1041和1043内的栅线300相对于上述中心线对称分布。例如，信号线连接线400的至少部分相对于上述中心线对称分布。
在一些示例中，如图5至图8所示，显示基板包括位于非显示区域105的封框胶区域SR，封框胶区域SR被配置为设置封框胶(后续描述)。例如，信号线连接线400包括位于两个子显示区1041和1042之间且位于封框胶区域SR的部分，且信号线连接线400被配置为连接分别位于两个子显示区1041和1042的栅线300。例如，沿垂直于衬底基板的方向，信号线连接线与封框胶区域设置的封框胶交叠。
例如，与位于凹口103两侧的且位于同一行的子像素200电连接的两部分栅线300通过一条信号线连接线400电连接。例如，与位于凹口103两侧的子像素行电连接的两部分栅线300的数量相同，且信号线连接线400的数量与位于凹口103一侧的栅线300的数量相同。
例如，图5至图8示意性的示出两个子显示区沿栅线的延伸方向排列，但不限于此，两个子显示区也可以沿数据线的延伸方向排列，则与位于凹口两侧的且位于同一列的子像素电连接的两部分数据线通过一条信号线连接线电连接。
如图5至图8所示，显示基板还包括位于第二区域102的多条交叠走线500，多条交叠走线500间隔设置且与多条信号线连接线400位于不同层，一条信号线连接线400在衬底基板100上的正投影完全位于一条交叠走线500在衬底基板100上的正投影内。
例如，信号线可以为栅线，与位于第二区域的至少一条栅线电连接的栅线连接线在衬底基板上的正投影位于至少一条交叠走线在衬底基板上的正投影内；信号线可以为数据线，与位于第二区域的至少一条数据线电连接的数据线连接线在衬底基板上的正投影位于至少一条交叠走线在衬底基板上的正投影内。
例如，至少一条信号线连接线400在衬底基板100上的正投影完全位于至少一条交叠走线500在衬底基板100上的正投影内。例如，至少部分信号线连 接线400在衬底基板100上的正投影完全位于相应的交叠走线500在衬底基板100上的正投影内。例如，每条交叠走线500和与其交叠的信号线连接线400的延伸方向相同。由于本公开提供的显示基板中，信号线连接线与交叠走线交叠设置，为了清晰地体现信号线连接线400的位置以及与栅线300的连接关系，图8省去了交叠走线500。此外，图7所示交叠走线500与栅线300之间示意的间隙表示交叠走线500与栅线300没有电连接。
本公开提供的显示基板中，通过将至少一条信号线连接线在衬底基板上的正投影设置为完全位于交叠走线在衬底基板上的正投影内，可以在尽量满足封框胶正对的显示基板中金属层的透光率的前提下，提高信号线连接线与交叠走线的交叠面积，从而对异形显示基板的第二区域内的信号线上的电阻-电容负载(RC负载)进行最大化的补偿以尽量避免异形显示基板中低灰阶画面显示不均现象的产生。
每根信号线的电阻和电容直接关系信号线电压变化时的延迟时间，从而影响子像素的充电时间以及对子像素的充电。本公开实施例通过补偿信号线的电阻和电容，以将每根信号线的RC负载补偿到跟其相邻信号线和其他所有信号线的RC负载趋于一致，进而这些信号线的延迟时间趋于一致，则不会对子像素的充电时间和充电有影响，从而，避免出现这种问题导致的不均匀(mura)。
与图4所示覆盖条13的延伸方向与信号线连接线11的延伸方向相交，且一条信号线连接线11在衬底基板上的正投影的部分与和该一条信号线连接线11交叠的覆盖条13在衬底基板上的正投影不交叠的情况相比，根据电容计算公式C＝ε0*εr*S/d，ε0*εr为介电常数，S为信号线连接线与交叠走线正对面积，d为信号线连接线与交叠走线之间的距离，本公开提供的显示基板中，将信号线连接线在衬底基板上的正投影设置为完全位于交叠走线在衬底基板上的正投影内，可以提高信号线连接线与交叠走线的交叠面积S，且其他参数不变，从而实现对异形显示基板的第二区域内信号线的RC负载进行最大化的补偿，以尽量避免异形显示基板中低灰阶画面显示不均现象的产生。
例如，如图7和图8所示，在第二区域102设置有凹口103时，信号线连接线400沿着凹口103的边缘延伸。例如，凹口103的边缘包括沿X方向延伸的直线边以及弧形边，信号线连接线400包括沿着凹口103的直线边延伸的直线部分以及沿着凹口103的弧形边延伸的弧形部分。例如，信号线连接线400的直线部分平行于第一方向。例如，信号线连接线400的弧形部分与位于第二 区域102的信号线300电连接。例如，信号线连接线400还可以包括弧形部分远离凹口103的且沿第一方向延伸的另一部分直线部分，该直线部分与栅线300连接。例如，信号线连接线400与信号线300之间可以设置一连接部以连接信号线连接线400和信号线300。
在一些示例中，如图5至图8所示，交叠走线500的延伸方向与信号线连接线400的延伸方向相同。例如，在信号线连接线400包括上述直线部分和弧形部分时，交叠走线500也包括与信号线连接线400的直线部分交叠的直线部分，以及与信号线连接线400的弧形部分交叠的弧形部分。
在一些示例中，如图5至图8所示，交叠走线500的线宽大于等于信号线连接线400的线宽。例如，交叠走线500的线宽大于信号线连接线400的线宽。例如，交叠走线500的线宽等于信号线连接线400的线宽。
例如，信号线连接线400的线宽不小于2微米。例如，信号线连接线400的线宽可以为3～6微米。例如，信号线连接线400的线宽可以为4～5.5微米。例如，信号线连接线400的线宽可以为4.5～5微米。例如，信号线连接线400之间的距离可以为1.5～6微米。例如，信号线连接线400之间的距离可以为1.5～6微米。例如，信号线连接线400之间的距离可以为2～4微米。例如，信号线连接线400之间的距离可以为3～5微米。
例如，交叠走线500的单边线宽(即线宽的一半)比信号线连接线400的单边线宽大0.5～2.5微米。例如，交叠走线500的线宽比信号线连接线400的线宽大1～5微米。例如，交叠走线500的线宽比信号线连接线400的线宽大1.5～4微米。例如，交叠走线500的线宽比信号线连接线400的线宽大2～2.5微米。例如，交叠走线500的线宽比信号线连接线400的线宽大2.2～3微米。本公开提供的显示基板中，通过将交叠走线的线宽设置为大于信号线连接线的线宽，可以降低对生产工艺中交叠走线和信号线连接线的制程要求，即使交叠走线相对于信号线连接线存在一定的相对位移，信号线连接线在衬底基板上的正投影依然完全位于交叠走线在衬底基板上的正投影内。
在一些示例中，如图5至图8所示，多条交叠走线500分别与多条信号线连接线400一一对应设置，每条信号线连接线400在衬底基板100上的正投影完全位于对应设置的交叠走线500在衬底基板100上的正投影内，且相邻交叠走线500之间的间隔不小于1.5微米。
例如，相邻交叠走线500之间的间隔不小于2微米。例如，相邻交叠走线 500之间的间隔不小于2.5微米。例如，相邻交叠走线500之间的间隔不小于3微米。例如，相邻交叠走线500之间的间隔不小于3.5微米。例如，相邻交叠走线500之间的间隔不小于4微米。例如，相邻交叠走线500之间的间隔不小于4.5微米。例如，相邻交叠走线500之间的间隔不小于5微米。例如，相邻交叠走线500之间的间隔不大于6微米。
例如，显示基板的显示侧设置有封框胶，沿垂直于衬底基板的方向，封框胶与相邻交叠走线之间的间隔交叠。例如，液晶显示装置的对盒制程中封框胶的固化过程中，需要采用光线(如紫外光)对封框胶的材料进行照射以实现固化，相邻交叠走线之间的间隔可以较好地透过光线以实现对封框胶的固化。
本公开实施例中，通过设置与多条信号线连接线一一交叠的多条交叠走线，且相邻交叠走线之间的间隔不小于1.5微米，可以在使得交叠走线与信号线连接线具有最大化交叠面积以对第二区域内的栅线进行电容补偿的同时，满足封框胶正对的显示基板位置处金属层的透光率。
例如，交叠走线500的数量与信号线连接线400的数量相同。当然，本公开实施例不限于此，在将信号线连接线在交叠走线所在层上的正投影设置为完全位于交叠走线中的情况下，交叠走线的数量可以与信号线连接线的数量不同，如交叠走线的数量可以大于信号线连接线的数量，或者交叠走线的数量也可以小于信号线连接线的数量。例如，沿垂直于衬底基板的方向，一条交叠走线可以与一条信号线连接线交叠，一条交叠走线也可以与多条信号线连接线交叠。
在一些示例中，如图5至图8所示，信号线包括栅线300，显示基板还包括多条数据线600，多条数据线600位于多条栅线300远离衬底基板100的一侧，且每条数据线600的至少部分沿第二方向延伸，第二方向与第一方向相交；沿垂直于衬底基板100的方向，数据线600与信号线连接线400不交叠，例如，数据线600仅位于第一区域101。例如，数据线600包括位于第一区域101和第二区域102的部分。
例如，如图5至图8所示，多条数据线600沿第一方向排列，且每条数据线600沿第二方向延伸。例如，多条数据线600和多条栅线300交叉设置以限定多个沿第一方向和第二方向阵列排布的子像素200所在的像素区。例如，至少部分像素区位于显示区。
图9为图6所示B2区域的局部放大图，图10为图9所示区域的栅线所在 层的示意图，图11为图9所示B3区域的局部放大图，图12为图10所示B5区域的局部放大图，图13为图11所示区域的数据线所在层的示意图，图14为图9所示B4区域的局部放大图，图15为图10所示B6区域的局部放大图，图16为图14所示区域的数据线所在层的示意图。
在一些示例中，如图11至图16所示，信号线连接线400与在第一方向上位于该信号线连接线400至少一侧的栅线300电连接，信号线连接线400和与其电连接的栅线300之间设置有块状的电容补偿结构700，且电容补偿结构700位于非显示区，电容补偿结构700与分别位于其两侧的栅线300和信号线连接线400均电连接。
例如，如图11至图16所示，一条信号线连接线400和与其电连接的栅线300之间设置的电容补偿结构700的数量至少为一个。例如，与不同栅线300电连接的电容补偿结构700的数量可以相同，也可以不同。
例如，如图5至图16所示，第二区域102的至少部分区域中，沿第一区域101和第二区域102的排列方向(图中所示Y方向的箭头所指的方向)排列的栅线300的长度逐渐减小。例如，与长度较短的栅线300电连接的电容补偿结构700的数量可以大于与长度较长的栅线300电连接的电容补偿结构700的数量，以平衡不同长度的栅线之间的RC负载差异。例如，与长度较短的栅线300电连接的信号线连接线400的长度可以大于与长度较长的栅线300电连接的信号线连接线400的长度，以平衡不同长度的栅线之间的RC负载差异。
例如，如图11至图16所示，至少一个电容补偿结构700包括层叠设置的两层结构，一层结构与栅线300位于同一层且与栅线300电连接，另一层可以与数据线600位于同一层，但不限于此，也可以为数据线远离衬底基板一侧的导电层(如与公共电极同层的导电层)。通过将电容补偿结构设置为双层结构，有利于降低与其电连接的栅线上的RC负载与第一区域的栅线上的RC负载的差异。当然，本公开实施例不限于此，至少一个电容补偿结构还可以包括层叠设置的三层结构，如分别为与栅线同层且电连接的一层，与数据线同层的一层以及数据线远离衬底基板一侧的导电层。
例如，如图11至图16所示，至少一个电容补偿结构700包括开口，以提高电容补偿结构所在位置的透光率，有利于封框胶的固化。
在一些示例中，如图9至图16所示，第二区域102内的非显示区包括第一子区域1021和第二子区域1022，第二子区域1022位于第一子区域1021与 显示区104之间，信号线连接线400位于第一子区域1021，电容补偿结构700位于第二子区域1022。图中9和图10示意性的示出了第一子区域1021与第二子区域1022之间的分界线1023，该分界线1023可以为第一子区域1021内信号线连接线400与第二子区域1022内电容补偿结构700之间的间隔，也可以为第一子区域1021内信号线连接线400与第二子区域1022内电容补偿结构700之间的公共电极线。
例如，如图11所示，第二子区域1022设置有连接部401，信号线连接线400通过连接部401与栅线300电连接。例如，信号线连接线400、连接部401以及栅线300可以为一体化设置的结构。
例如，如图9至图16所示，第二子区域1022位于凹口103在第一方向上的两侧。例如，第二子区域1022位于第一子区域1021远离凹口103的一侧。例如，电容补偿结构700仅分布在凹口103在第一方向上的两侧，凹口103与第一区域101之间没有设置电容补偿结构700，则第二子区域1022分分布在凹口103在第一方向的两侧，凹口103与第一区域101之间没有第二子区域1022。例如，信号线连接线400包括分布在凹口103在第一方向上的两侧的两部分以及分布在凹口103与第一区域101之间的部分，则第一子区域1021包括位于凹口103在第一方向上的两侧的两部分以及位于凹口103与第一区域101之间的部分。
例如，位于凹口103两侧的第二子区域1022相对于非显示区的沿Y方向延伸的中心线对称分布。例如，位于凹口103两侧的电容补偿结构700相对于非显示区的沿Y方向延伸的中心线对称分布。例如，第一区域1021相对于非显示区的沿Y方向延伸的中心线对称分布。
例如，如图5至图16所示，第一子区域1021包括位于凹口103与第二区域102的显示区之间的部分以及位于凹口103与第一区域101的显示区之间的部分。例如，第一子区域1021沿着凹口103的边缘延伸。例如，位于凹口103在X方向上的一侧的信号线连接线400沿Y方向延伸。
本公开实施例提供的显示基板，通过将信号线连接线在交叠走线上的正投影设置为完全位于交叠走线内的同时，在信号线连接线与栅线之间设置电容补偿结构，可以共同对第二区域内栅线上的RC负载进行补偿，以使第二区域内栅线上RC负载与第一区域内栅线上RC负载之间的差异降到最低。
例如，如图5至图16所示，第一区域内101与一行子像素200电连接的 栅线300上的RC负载为第一RC负载，第二区域102内与一行子像素200电连接的栅线300上的RC负载为第二RC负载，第二RC负载与第一RC负载的比值为0.85～1。
例如，第二RC负载与第一RC负载的比值不小于0.88。例如，第二RC负载与第一RC负载的比值不小于0.9。例如，第二RC负载与第一RC负载的比值不小于0.92。例如，第二RC负载与第一RC负载的比值不小于0.95。
在一些示例中，多条信号线包括多条栅线，子像素200包括公共电极(后续描述801)，位于数据线远离衬底基板的一侧；第一区域101内，与一行子像素200电连接的栅线300和与其交叠的数据线600和公共电极801之间产生的电容的值为第一电容值C1；第二区域102内，与一行子像素200电连接的栅线300和与其交叠的数据线600和公共电极801之间产生的电容、与该栅线300电连接的一条信号线连接线400和与其交叠的交叠走线500之间产生的电容以及电容补偿结构700上的电容的总电容的值为第二电容值C2，第二电容值C2与第一电容值C1的比值为0.85～1。
例如，本公开实施例提供的显示基板中，每个像素单元可以包括像素电极以及薄膜晶体管，栅线与薄膜晶体管的栅极相连以控制薄膜晶体管的打开或者关闭，像素电极与薄膜晶体管的源漏极之一相连，数据线与薄膜晶体管的源漏极中的另一个相连，数据线通过薄膜晶体管对像素电极输入显示画面所需的电压信号以实现该阵列基板的显示。
图17为图1所示显示基板与图5所示显示基板中不同区域栅线上的电容值的关系图。如图17所示，线S1至线S4的横坐标表示栅线的数量，图中以57条栅线为例，线S1的纵坐标表示图2所示信号线连接线11与相应覆盖条13之间产生的电容的值与第三显示区内的栅线和其他层导电层(数据线和公共电极)之间产生的电容的值C02的比值，如不到20％；线S2的纵坐标表示图7所示信号线连接线400与交叠走线500之间产生的电容的值与第一区域内栅线和其他层导电层(数据线和公共电极)之间产生的电容的值的比值，如大于20％；线S3的纵坐标表示采用图2所示信号线连接线11与相应覆盖条13之间产生的电容值以及采用电容补偿结构16产生的电容共同对图1所示位于凹口两侧的第一显示区和第二显示区中相应栅线和其他层导电层之间产生的电容进行电容补偿后的电容的值C03与第三显示区内的栅线和其他层导电层之间产生的电容的值C02的比值，如小于70％，或小于80％；线S4的纵坐标表 示采用图7所示信号线连接线400与交叠走线500之间产生的电容以及采用图11所示电容补偿结构700产生的电容共同对第二区域内栅线和其他层导电层之间产生的电容进行电容补偿后的电容的值与第一区域内栅线和其他层导电层之间产生的电容的值的比值，如大于90％。
本公开提供的显示基板中，通过对第二区域的栅线上的电容进行补偿以使第二区域的栅线上的电容与第一区域的栅线上的电容比值大于90％，有利于降低第一区域和第二区域的RC负载差异，以降低显示差异。
例如，图5至图16所示的显示基板中的第一区域101内每条栅线300和其他层导电层之间产生的电容的值为C1，不同栅线300上的电容的值可以均相同。
例如，图1至图4所示显示基板中第三显示区的范围可以与图5至图16所示显示基板中第一区域内显示区的范围相同，图1至图4所示显示基板中第三显示区内的每条栅线和其他层导电层之间产生的电容的值C02与图5至图16所示显示基板中第一区域内每条栅线和其他层导电层之间产生的电容的值C1相同，则图5至图16所示显示基板中一条信号线连接线400和一条交叠走线500之间产生的电容的值大于图1至图4所示显示基板中一条信号线连接线11和相应覆盖条13之间产生的电容的值。
例如，如图17所示，采用图5至图16所示一条信号线连接线400与一条交叠走线500之间产生的电容以及采用图11所示电容补偿结构700产生的电容共同对第二区域内相应一条栅线(与上述一条信号线连接线和电容补偿结构电连接的栅线)和其他层导电层之间产生的电容进行电容补偿后的电容值与第一区域内每条栅线和其他层导电层之间产生的电容值的比值不小于90％，如在需要补偿至最大显示行数的RC负载时，第二区域内栅线上RC负载与第一区域内栅线上RC负载的90％以上，从而实现较好的显示效果。
本公开实施例提供的显示基板，通过将信号线连接线在交叠走线上的正投影设置为完全位于交叠走线内，可以极大地降低第二区域内栅线上RC负载与第一区域内栅线上RC负载之间的差异。
图18为沿图14所示的DD’线所截的局部截面结构示意图。在一些示例中，如图18所示，信号线连接线400和与其电连接的栅线300同层设置。例如，信号线连接线400和与其电连接的栅线300可以为一体化设置的结构。在信号线连接线400与栅线300为一体化设置的结构时，信号线连接线400也可以称 为栅线300的一部分。例如，信号线连接线400、连接部401均可以称为栅线300的一部分。
例如，如图14和图18所示，电容补偿结构700可以包括两层，一层与数据线600同层且间隔设置，另一层与栅线300同层且电连接设置。例如，例如，电容补偿结构700两侧设置有两部分连接部401。例如，电容补偿结构700位于栅线300同层的部分、栅线300、信号线连接线400以及连接部401可以为一体化设置的结构。
在一些示例中，如图14和图18所示，交叠走线500位于信号线连接线400远离衬底基板100的一侧。
在一些示例中，如图14和图18所示，交叠走线500与数据线600同层设置。例如，电容补偿结构700的一层、交叠走线500以及数据线600可以同层设置。当然，本公开实施例不限于此，电容补偿结构700还可以设置有位于数据线远离衬底基板一侧的一层膜层以进一步补偿第二区域的栅线的RC负载。
例如，如图18所示，栅线300与数据线600之间设置有绝缘层001，如栅极绝缘层001。例如，数据线400远离栅线300的一侧设置有绝缘层002，如钝化层002。
例如，如图18所示，子像素200包括公共电极801，位于数据线600远离衬底基板100的一侧。例如，图18示意性的示出公共电极801的位置，如D’位置左侧部分公共电极801可以为整层结构，D’位置右侧部分公共电极可以为网格状结构。例如，公共电极801与交叠走线500没有交叠。
例如，如图14和图18所示，显示基板还包括位于衬底基板100上的公共电极线802，公共电极线802被配置为与公共电极801电连接。例如，公共电极线802包括与数据线600同层设置的部分。例如，公共电极线802还可以包括与公共电极801同层设置的部分。
例如，如图6和图9所示，公共电极线可以为第一子区域1021和第二子区域1022之间的分界线。例如，公共电极线可以围绕第二子区域1022。例如，如图11所示，第一子区域1021远离显示区的一侧还设置有地线(GND)803。例如，公共电极线也可以围绕第一子区域1021和第二子区域1022构成的区域，如公共电极线位于第一子区域1021远离显示区一侧的部分的设置情况可以参考地线803的设置。
图19为根据本公开实施例的另一示例中沿图14所示的DD’线所截的局部 截面结构示意图。图19所示显示基板与图18所示显示基板的不同之处在于交叠走线500位于数据线600远离衬底基板100的一侧。
例如，如图19所示，交叠走线500可以与公共电极801同层设置。例如，交叠走线500可以与公共电极801采用相同的材料制作。例如，交叠走线500与公共电极801之间设置有间隔。例如，相邻交叠走线500之间设置有间隔。例如，公共电极也可以与交叠走线为一体化设置的结构，如交叠走线为整面的公共电极的一部分。
当然，本公开实施例不限于与信号线连接线400交叠的交叠走线500仅包括一层膜层，如信号线连接线400远离衬底基板100一侧可以设置两层交叠走线500，这两层交叠走线位置可以分别与图18和图19所示两层交叠走线的位置相同，即两层交叠走线500分别与数据线和公共电极同层设置。
图20为图11所示B7区域的局部放大图，图21为图11所示B8区域的局部放大图。在一些示例中，如图11、图16和图20所示，公共电极线802与交叠走线500电连接。
在一些示例中，如图11、图16和图20所示，公共电极线802位于第二区域的部分与交叠走线500同层设置，且公共电极线802的该部分位于交叠走线500与显示区之间，交叠走线500与公共电极线802的该部分一体化设置。
例如，如图11、图16和图20所示，以X方向的箭头所指的方向为向右为例，信号线连接线400向右侧延伸至公共电极线802以与位于公共电极线802右侧的栅线300电连接，覆盖该信号线连接线400的交叠走线500在向右侧延伸至公共电极线802，如在栅线300、连接部401与信号线连接线400为一体化结构时，公共电极线802可以作为栅线300与连接部401之间的分界线，和/或，连接部401与信号线连接线400之间的分界线。例如，公共电极线802以及交叠走线500可以均为相对于第一区域的沿Y方向延伸的中心线对称分布的结构，则图11示出了位于中心线右侧的部分，位于中心线左侧的部分可以参考位于中心线右侧的部分。
本公开实施例通过将信号线连接线与公共电极线电连接，可以降低公共电极整体阻抗。
例如，如图11所示，公共电极线802还包括位于电容补偿结构700远离交叠走线500一侧的部分，如该部分公共电极线802可以呈台阶形状，电容补偿结构700靠近交叠走线500一侧的部分可以呈弧形，当然，本公开实施例不 限于此，公共电极线的形状可以根据空间以及产品的需求进行设置。例如，交叠走线500可以与公共电极线802的呈弧形的部分电连接。例如，位于电容补偿结构700两侧的两部分公共电极线802的靠近第一区域的部分可以间隔分布。
在一些示例中，如图11和图21所示，显示基板还包括连接线501，连接线510的延伸方向与交叠走线500的延伸方向相交；连接线501被配置为将交叠走线500与公共电极线802位于第二区域的部分电连接；连接线501与交叠走线500和公共电极线802的至少之一同层设置。
例如，如图21所示，连接线501、交叠走线500以及公共电极线802均为同层设置的结构，连接线501和交叠走线500构成网格状结构，如公共电极线802的部分、连接线501以及交叠走线500为一体化设置的结构。例如，连接线501与公共电极线802中位于电容补偿结构700远离交叠走线500的部分电连接。
上述图20中信号线连接线与公共电极线一体化实现电连接的方式与设置连接线实现信号线连接线与公共电极线电连接的方式可以同时采用，也可以只采用其中之一。
图22为根据本公开实施例的另一示例提供的显示基板中的局部结构示意图，图23为沿图22所示EE’线所截的局部截面结构示意图。图22所示显示基板与图5至图21所示显示基板的不同之处在于交叠走线500和与其电连接的公共电极线802位于不同层。在一些示例中，如图22和图23所示，公共电极线802位于第二区域的部分与交叠走线500位于不同层，且两者之间设置有绝缘层003，交叠走线500通过位于绝缘层003中的过孔0031与公共电极线802的该部分电连接。例如，公共电极线802位于交叠走线500远离衬底基板100的一侧。例如，图23所示公共电极线802与公共电极位于同层，如公共电极线802与公共电极均为透明导电层。
例如，在本示例中，交叠走线500与公共电极线802所在膜层可以互换，如交叠走线500与公共电极同层设置，公共电极线802与数据线同层设置，交叠走线500通过其与公共电极线802之间的绝缘层中的过孔与公共电极线802电连接。
例如，在本示例中，显示基板可以包括图21所示的连接线，该连接线与公共电极线位于不同层，如连接线、交叠走线与数据线位于同层，公共电极线 与公共电极位于同层，或者连接线、交叠走线与公共电极位于同层，公共电极线与数据线位于同层，连接线通过位于其与公共电极线之间的过孔与公共电极线电连接。
例如，本示例中，交叠走线可以通过图22所示方式与公共电极线电连接，交叠走线也可以采用图21所示的连接线的方式与公共电极线电连接，或者交叠走线同时采用图22所示方式以及图21所示连接线的方式与公共电极线电连接。
图24为根据本公开实施例的另一示例提供的显示基板的局部平面结构示意图，图25至图27为沿图24所示FF’线所截的局部截面结构的不同示例的示意图。图24所示显示基板与图5所示显示基板的不同之处在于信号线连接线400和与其电连接的栅线300位于不同层。图24所示示例中的栅线、子像素、数据线、电容补偿结构、公共电极等结构可以与上述示例中的栅线、子像素、数据线、电容补偿结构、公共电极等结构具有相同的技术特征，在此不再赘述。
需要说明的是，由于信号线连接线与交叠走线重叠，图24仅示意性的示出信号线连接线400，没有示出交叠走线500。
例如，信号线连接线400位于栅线300远离衬底基板100的一侧。
在一些示例中，如图24至图26所示，信号线连接线400与数据线600同层设置。例如，信号线连接线400通过位于信号线连接线400与栅线300之间的栅极绝缘层001之间的过孔电连接。例如，信号线连接线400的材料与数据线600的材料相同。图25示意性的示出信号线连接线400通过位于信号线连接线400与栅线300之间的栅极绝缘层001之间的过孔直接与栅线300电连接，信号线连接线400还可以通过其他导电层与栅线转接，此时，信号线连接线400在衬底基板上的正投影仍完全位于交叠走线在衬底基板上的正投影内。
例如，交叠走线500位于信号线连接线400与衬底基板100之间。
在一些示例中，如图24和图25所示，交叠走线500与栅线300同层设置。例如，交叠走线500的材料与栅线300的材料相同。例如，交叠走线500与栅线300间隔设置。
例如，在交叠走线500与栅线300同层设置时，交叠走线500可以和与其同层设置的公共电极线电连接，交叠走线300也可以与位于数据线或者公共电极所在膜层的公共电极线电连接。
在一些示例中，如图24和图26所示，交叠走线500位于信号线连接线400 远离衬底基板100的一侧。例如，交叠走线500可以与公共电极801同层设置。例如，交叠走线500的材料可以与公共电极801的材料相同。
例如，在交叠走线500与公共电极801同层设置时，交叠走线500可以和与其同层设置的公共电极线电连接，交叠走线300也可以与位于数据线所在膜层的公共电极线电连接。
在一些示例中，如图24和图27所示，交叠走线500包括在垂直于衬底基板100的方向上分别位于信号线连接线400两侧的第一交叠走线510和第二交叠走线520；在垂直于衬底基板100的方向，第一交叠走线510和第二交叠走线520交叠，且信号线连接线400在衬底基板100上的正投影位于第一交叠走线510和第二交叠走线520至少之一在衬底基板100上的正投影内。
本公开实施例通过在显示基板中设置有与信号线连接线均交叠，且分别位于信号线连接线两侧的第一交叠走线和第二交叠走线，可以形成双层电容并联结构，从而最大化的信号线连接线与其他导电层之间形成的电容。采用本公开实施例提供的双层交叠走线的设置方式，可以进一步降低位于第二区域的栅线上的RC负载与第一区域的栅线上的RC负载差异，如位于第二区域的栅线上的RC负载与第一区域的栅线上的RC负载之比大于0.9，或者大于0.92，或者0.95，或者9.98。
在一些示例中，如图24和图27所示，信号线连接线400与数据线600同层设置，第一交叠走线510与第二交叠走线520之一与栅线300同层设置，第一交叠走线510与第二交叠走线520的另一个与公共电极801同层设置。
图28为根据本公开另一实施例提供的显示基板的平面示意图，图29为图28所示区域G1的部分结构示意图，图30为沿图29所示HH’线所截的局部截面结构示意图，图31为图28所示区域G2的部分结构示意图，图32为沿图31所示II’线所截的局部截面结构示意图。
如图28至图32所示，显示基板包括衬底基板100以及位于衬底基板100上的多个子像素200、多条信号线300以及多条信号线连接线400。衬底基板100包括第一区域101以及位于第一区域101周边的第二区域102。
如图28至图32所示，多个子像素200位于第一区域101和第二区域102，第一区域101内沿第一方向排列的子像素200的数量大于第二区域102内沿第一方向排列的子像素200的数量。例如，第一区域101内沿第一方向排列的一行子像素200或一列子像素200的数量大于第二区域102内沿第一方向排列的 一行子像素200或一列子像素200的数量。
如图28至图32所示，多条信号线300位于第一区域101和第二区域102，且每条信号线300的至少部分沿第一方向延伸，每条信号线300与沿第一方向排列的一行子像素200或一列子像素200电连接。
如图28至图32所示，多条信号线连接线400位于第二区域102，多条信号线连接线400被配置为与位于第二区域102的信号线300电连接，且每条信号线连接线500的至少部分沿第一方向延伸。
如图28至图32所示，显示基板还包括位于第二区域102的多条交叠走线500，多条交叠走线500间隔设置且与多条信号线连接线400位于不同层，一条信号线连接线400在衬底基板100上的正投影完全位于一条交叠走线500在衬底基板100上的正投影内。
本公开提供的显示基板中，通过将至少一条信号线连接线在衬底基板上的正投影设置为完全位于交叠走线在衬底基板上的正投影内，可以在尽量满足封框胶正对的显示基板中金属层的透光率的前提下，提高信号线连接线与交叠走线的交叠面积，从而对异形显示基板的第二区域内的信号线上的电阻-电容负载(RC负载)进行最大化的补偿以尽量避免异形显示基板中低灰阶画面显示不均现象的产生。
图28所示显示基板与图5所示显示基板的不同之处在于显示区104的形状，图5所示显示区104包括凹口，图28所示显示区104的形状可以为类似三角形。
例如，以图28所示第一方向为X方向，则信号线300为栅线，与位于第二区域102的沿X方向排列的一行子像素200电连接的栅线300上的RC负载和与位于第一区域101的沿X方向排列的一行子像素200电连接的栅线300上的RC负载之比大致为0.85之处作为第一区域101和第二区域102的分界位置。同理，以图28所示第一方向为Y方向，则信号线300为数据线，与位于第二区域102的沿Y方向排列的一列子像素200电连接的数据线上的RC负载和与位于第一区域101的沿Y方向排列的一列子像素200电连接的数据线上的RC负载之比大致为0.85之处作为第一区域101和第二区域102的分界位置。
例如，如图28至图32所示，第一方向可以为栅线300的延伸方向，此时信号线为栅线300，信号线连接线400与栅线300电连接，且信号线连接线400在衬底基板100上的正投影完全位于交叠走线500在衬底基板100上的正投影 内；或者，第一方向可以为数据线600的延伸方向，此时信号线为数据线600，信号线连接线400与数据线600电连接，且信号线连接线400在衬底基板100上的正投影完全位于交叠走线500在衬底基板100上的正投影内；或者，信号线包括数据线600和栅线300，信号线连接线400包括与数据线600电连接的数据线连接线，以及与栅线300电连接的栅线连接线，交叠走线500包括与数据线连接线交叠的部分，以及与栅线连接线交叠的部分。
例如，如图28至图32所示，信号线连接线400与栅线300电连接，信号线连接线400与栅线300同层设置，交叠走线500位于信号线连接线400远离衬底基板100的一侧。例如，信号线连接线400可以为与栅线300一体化设置的栅线300的延长线。
本示例中信号线连接线、栅线以及交叠走线的位置关系可以参见图5至图27所示实施例，在此不再赘述。
例如，如图28至图32所示，信号线连接线400与数据线600电连接。例如，信号线连接线400可以与数据线600同层设置，且为一体化设置的结构，交叠走线500可以位于信号线连接线400与衬底基板100之间，如与栅线300同层设置，交叠走线500也可以位于信号线连接线400远离衬底基板100的一侧，如与公共电极同层设置，或者交叠走线500包括位于信号线连接线400在垂直于衬底基板100的方向上的两侧的两层结构，且交叠走线500与公共电极线电连接。例如，交叠走线500可以与公共电极线同层且一体化设置以实现电连接，或者交叠走线500可以与公共电极线位于不同层且通过两者之间的绝缘层中的过孔实现电连接。例如，信号线连接线400可以为与数据线600一体化设置的数据线600的延长线。
例如，信号线连接线400可以与数据线600位于不同层，如位于数据线600靠近衬底基板100的一侧，如与栅线300同层设置，此时，交叠走线500位于信号线连接线400远离衬底基板100的一侧，如可以位于数据线600所在膜层或者位于公共电极所在膜层，或者包括位于数据线600所在膜层以及公共电极所在膜层两部分结构。
例如，信号线连接线400可以与数据线600位于不同层，如位于数据线600远离衬底基板100的一侧，如与公共电极同层设置，此时，交叠走线500位于信号线连接线400靠近衬底基板100的一侧，如可以位于数据线600所在膜层或者位于栅线所在膜层，或者包括位于数据线600所在膜层以及栅线所在膜层 两部分结构。
例如，交叠走线500与公共电极线电连接。
例如，图28所示显示基板中也可以设置图11所示显示基板中的电容补偿结构700。
本公开实施例提供的显示基板包括异形显示区，异形显示区不限于图5所示边缘具有凹口或者图28所示类似三角形的形状，还可以为圆形显示区、弧形显示区等异形形状。
本公开实施例提供一种显示装置，包括上述任一示例所示的显示基板。
例如，显示装置可以为液晶显示装置。
例如，本公开提供的显示基板可以为阵列基板，显示装置还包括与阵列基板对置设置的对置基板。例如，对置基板可以为彩膜基板。例如，彩膜基板面向阵列基板的一侧可以设置与像素单元对应的彩膜层以及覆盖栅线和数据线等位于非显示区的结构的黑矩阵。例如，阵列基板与彩膜基板之间设置有液晶层，公共电极被配置为施加公共电压以与像素电极产生驱动液晶层中的液晶分子偏转的电场。液晶分子通过发生偏转以改变液晶层的透过率，从而实现期望灰度图像的显示。
例如，显示装置还包括设置在阵列基板远离对置基板的一侧的第一偏光片和设置在对置基板远离阵列基板的一侧的第二偏光片。第一偏光片包括沿第一方向延伸的透光轴并使入射到其中的背光沿着第一方向偏振。第二偏光片包括沿第二方向延伸的透光轴并使入射到第二偏光片的光沿着第二方向偏振。例如，第一偏光片的透光轴和第二偏光片的透光轴彼此垂直。
例如，显示装置还包括位于显示基板非显示侧的背光源以为显示基板提供背光。
例如，显示装置中，第二区域的凹口处可以设置功能部件，功能部件包括相机模组(例如，前置摄像模组)、3D结构光模组(例如，3D结构光传感器)、飞行时间法3D成像模组(例如，飞行时间法传感器)、红外感测模组(例如，红外感测传感器)等至少之一。
例如，前置摄像模组通常在用户自拍或视频通话时启用，显示装置的像素显示区显示自拍所得到的图像供用户观看。前置摄像模组例如包括镜头、图像传感器、图像处理芯片等。
例如，3D结构光传感器和飞行时间法(Time of Flight，ToF)传感器可以 用于人脸识别以对显示装置进行解锁等。
例如，功能部件可以仅包括相机模组以实现自拍或者视频通话的功能；例如，该功能部件可以进一步包括3D结构光模组或者飞行时间法3D成像模组以实现人脸识别解锁等，本实施例包括但不限于此。
例如，该显示装置可以为具有屏下摄像头的手机、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件，本实施例不限于此。
有以下几点需要说明：
(1)本公开的实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (24)

  1. 一种显示基板，包括：
    衬底基板，包括第一区域以及位于所述第一区域周边的第二区域；
    多个子像素，位于所述第一区域和所述第二区域，所述第一区域内沿第一方向排列的子像素的数量大于所述第二区域内沿所述第一方向排列的子像素的数量；
    多条信号线，位于所述第一区域和所述第二区域，且每条信号线的至少部分沿所述第一方向延伸，每条信号线与沿所述第一方向排列的一排子像素电连接；
    多条信号线连接线，位于所述第二区域，所述多条信号线连接线被配置为与位于所述第二区域的所述信号线电连接，且每条信号线连接线的至少部分沿所述第一方向延伸，
    其中，所述显示基板还包括位于所述第二区域的多条交叠走线，所述多条交叠走线间隔设置且与所述多条信号线连接线位于不同层，至少一条信号线连接线在所述衬底基板上的正投影完全位于至少一条交叠走线在所述衬底基板上的正投影内。
  2. 根据权利要求1所述的显示基板，其中，所述多条信号线包括多条栅线和多条数据线的至少一种。
  3. 根据权利要求1或2所述的显示基板，其中，所述交叠走线的延伸方向与所述信号线连接线的延伸方向相同，且所述交叠走线的线宽大于等于所述信号线连接线的线宽。
  4. 根据权利要求1-3任一项所述的显示基板，其中，所述多条交叠走线分别与所述多条信号线连接线一一对应设置，每条信号线连接线在所述衬底基板上的正投影完全位于对应设置的所述交叠走线在所述衬底基板上的正投影内，且相邻交叠走线之间的间隔不小于1.5微米。
  5. 根据权利要求1所述的显示基板，其中，所述信号线连接线和与其电连接的所述信号线同层设置。
  6. 根据权利要求5所述的显示基板，其中，所述交叠走线位于所述信号线连接线远离所述衬底基板的一侧。
  7. 根据权利要求5所述的显示基板，其中，所述多条信号线包括多条栅 线，所述显示基板还包括：
    多条数据线，位于所述多条栅线远离所述衬底基板的一侧，且每条数据线的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交，
    其中，沿垂直于所述衬底基板的方向，所述数据线与所述信号线连接线不交叠，
    所述交叠走线与所述数据线同层设置；或者，所述交叠走线位于所述数据线远离所述衬底基板的一侧。
  8. 根据权利要求1所述的显示基板，其中，所述信号线连接线和与其电连接的所述信号线位于不同层。
  9. 根据权利要求8所述的显示基板，其中，所述多条信号线包括多条栅线，所述显示基板还包括：
    多条数据线，位于所述多条栅线远离所述衬底基板的一侧，且每条数据线的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交，
    其中，沿垂直于所述衬底基板的方向，所述数据线与所述信号线连接线不交叠，所述信号线连接线与所述数据线同层设置。
  10. 根据权利要求9所述的显示基板，其中，所述交叠走线与所述栅线同层设置，或者，所述交叠走线位于所述信号线连接线远离所述衬底基板的一侧。
  11. 根据权利要求8所述的显示基板，其中，所述交叠走线包括在垂直于所述衬底基板的方向上分别位于所述信号线连接线两侧的第一交叠走线和第二交叠走线；在垂直于所述衬底基板的方向，所述第一交叠走线和所述第二交叠走线交叠，且所述信号线连接线在所述衬底基板上的正投影位于所述第一交叠走线和所述第二交叠走线至少之一在所述衬底基板上的正投影内。
  12. 根据权利要求10所述的显示基板，其中，所述多条信号线包括多条栅线，所述显示基板还包括：
    多条数据线，位于所述多条栅线远离所述衬底基板的一侧，且每条数据线的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交，
    其中，所述子像素包括公共电极，位于所述数据线远离所述衬底基板的一侧，沿垂直于所述衬底基板的方向，所述数据线与所述信号线连接线不交叠，所述信号线连接线与所述数据线同层设置，所述第一交叠走线与所述第二交叠走线之一与所述栅线同层设置，所述第一交叠走线与所述第二交叠走线的另一个与所述公共电极同层设置。
  13. 根据权利要求1-4任一项所述的显示基板，其中，所述显示基板包括显示区和非显示区，所述第二区域包括所述显示区的一部分以及所述非显示区的一部分，且所述信号线连接线的至少部分位于所述非显示区。
  14. 根据权利要求13所述的显示基板，其中，所述信号线连接线与在第一方向上位于该信号线连接线至少一侧的所述信号线电连接，所述信号线连接线和与其电连接的所述信号线之间设置至少一个电容补偿结构，且所述电容补偿结构位于所述非显示区，所述电容补偿结构与分别位于其两侧的所述信号线和所述信号线连接线均电连接。
  15. 根据权利要求14所述的显示基板，其中，所述多条信号线包括多条栅线，所述显示基板还包括：多条数据线，位于所述多条栅线远离所述衬底基板的一侧，且每条数据线的至少部分沿第二方向延伸，所述第二方向与所述第一方向相交；
    所述子像素包括公共电极，位于所述数据线远离所述衬底基板的一侧；
    所述第一区域内，与一行子像素电连接的所述栅线和与其交叠的所述数据线和所述公共电极之间产生的电容的值为第一电容值；所述第二区域内，与一行子像素电连接的所述栅线和与其交叠的所述数据线和所述公共电极之间产生的电容、与该栅线电连接的一条信号线连接线和与其交叠的所述交叠走线之间产生的电容以及所述电容补偿结构上的电容的总电容的值为第二电容值，所述第二电容值与所述第一电容值的比值为0.85～1。
  16. 根据权利要求13-15任一项所述的显示基板，其中，所述至少一条信号线连接线沿着所述第二区域远离所述第一区域的部分边缘延伸。
  17. 根据权利要求14或15所述的显示基板，其中，所述第二区域内的所述非显示区包括第一子区域和第二子区域，所述第二子区域位于所述第一子区域与所述显示区之间，所述信号线连接线位于所述第一子区域，所述电容补偿结构位于所述第二子区域。
  18. 根据权利要求13或14所述的显示基板，其中，所述子像素包括公共电极，位于所述信号线远离所述衬底基板的一侧，
    其中，所述显示基板还包括位于所述衬底基板上的公共电极线，所述公共电极线被配置为与所述公共电极电连接，且所述公共电极线与所述交叠走线电连接。
  19. 根据权利要求18所述的显示基板，其中，所述公共电极线位于所述 第二区域的部分与所述交叠走线同层设置，且所述公共电极线的该部分位于所述交叠走线与所述显示区之间，所述交叠走线与所述公共电极线的该部分一体化设置。
  20. 根据权利要求18所述的显示基板，其中，所述公共电极线位于所述第二区域的部分与所述交叠走线位于不同层，且两者之间设置有绝缘层，所述交叠走线通过位于所述绝缘层中的过孔与所述公共电极线的该部分电连接。
  21. 根据权利要求18或19所述的显示基板，还包括：
    连接线，所述连接线的延伸方向与所述交叠走线的延伸方向相交；
    其中，所述连接线被配置为将所述交叠走线与所述公共电极线位于所述第二区域的部分电连接；
    所述连接线与所述交叠走线同层设置。
  22. 根据权利要求13所述的显示基板，其中，所述第二区域内的所述显示区包括沿所述第一方向排列的两个子显示区，所述两个子显示区之间设置有间隔以使所述第二区域远离所述第一区域的边缘形成凹口，所述显示基板包括位于所述非显示区域的封框胶区域，所述封框胶区域被配置为设置封框胶；
    所述信号线连接线包括位于所述两个子显示区之间且位于所述封框胶区域的部分，且所述信号线连接线被配置为连接分别位于所述两个子显示区的所述信号线。
  23. 根据权利要求22所述的显示基板，其中，所述至少一条信号线连接线沿着述凹口的至少部分边缘延伸。
  24. 一种显示装置，包括权利要求1-23任一项所述的显示基板。
CN202280001900.0A 2022-06-24 2022-06-24 显示基板以及显示装置 Pending CN117642694A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/101070 WO2023245610A1 (zh) 2022-06-24 2022-06-24 显示基板以及显示装置

Publications (1)

Publication Number Publication Date
CN117642694A true CN117642694A (zh) 2024-03-01

Family

ID=89379017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280001900.0A Pending CN117642694A (zh) 2022-06-24 2022-06-24 显示基板以及显示装置

Country Status (3)

Country Link
US (1) US20240371888A1 (zh)
CN (1) CN117642694A (zh)
WO (1) WO2023245610A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107301831A (zh) * 2016-04-15 2017-10-27 三星显示有限公司 显示装置
CN107705756A (zh) * 2017-11-22 2018-02-16 武汉天马微电子有限公司 一种显示面板及显示装置
CN107966864A (zh) * 2017-12-15 2018-04-27 昆山龙腾光电有限公司 一种液晶显示装置
CN108598139A (zh) * 2018-06-26 2018-09-28 武汉天马微电子有限公司 显示面板及显示装置
CN109521594A (zh) * 2018-12-28 2019-03-26 厦门天马微电子有限公司 显示面板和显示装置
CN209560243U (zh) * 2019-03-12 2019-10-29 昆山龙腾光电有限公司 阵列基板、异形显示面板和显示装置
CN110459572A (zh) * 2019-08-19 2019-11-15 京东方科技集团股份有限公司 显示面板
CN114429959A (zh) * 2020-10-29 2022-05-03 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107301831A (zh) * 2016-04-15 2017-10-27 三星显示有限公司 显示装置
CN107705756A (zh) * 2017-11-22 2018-02-16 武汉天马微电子有限公司 一种显示面板及显示装置
CN107966864A (zh) * 2017-12-15 2018-04-27 昆山龙腾光电有限公司 一种液晶显示装置
CN108598139A (zh) * 2018-06-26 2018-09-28 武汉天马微电子有限公司 显示面板及显示装置
CN109521594A (zh) * 2018-12-28 2019-03-26 厦门天马微电子有限公司 显示面板和显示装置
CN209560243U (zh) * 2019-03-12 2019-10-29 昆山龙腾光电有限公司 阵列基板、异形显示面板和显示装置
CN110459572A (zh) * 2019-08-19 2019-11-15 京东方科技集团股份有限公司 显示面板
CN114429959A (zh) * 2020-10-29 2022-05-03 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
WO2023245610A1 (zh) 2023-12-28
US20240371888A1 (en) 2024-11-07

Similar Documents

Publication Publication Date Title
CN104571715B (zh) 阵列基板及其制作方法和驱动方法、显示装置
US9606390B2 (en) Capacitive in-cell touch panel and display device
US10034374B2 (en) Display device
WO2021016745A1 (zh) 显示基板、显示装置、显示基板的制作方法及驱动方法
CN107678590B (zh) 一种触控显示面板及其驱动方法
TWI798278B (zh) 觸控面板及具備該觸控面板的顯示裝置
KR20090076812A (ko) 액정 표시 장치 및 액정 표시 장치의 제조 방법
WO2022027932A1 (en) Display panel and display apparatus
CN111025815B (zh) 显示面板及显示装置
CN101750800A (zh) 液晶显示元件
WO2022236798A1 (zh) 显示基板、显示面板及显示装置
US11119351B2 (en) Display device
JP7585295B2 (ja) 薄膜トランジスタ、アレイ基板及び表示装置
CN115712359A (zh) 带传感器的显示装置
US10620489B2 (en) Liquid crystal display device
WO2022111143A1 (zh) 显示模组及显示装置
CN106681037B (zh) 显示装置
JP5213616B2 (ja) 液晶装置、液晶装置の製造方法、電子機器
CN117642694A (zh) 显示基板以及显示装置
US11876102B2 (en) Display substrate, display panel and display apparatus
JP7397556B2 (ja) ディスプレイパネル及び表示装置
CN112415806A (zh) 阵列基板、控光面板和显示装置
US11714319B2 (en) Display device and method for manufacturing the same
WO2022246702A1 (zh) 显示基板、显示面板及显示装置
JP3279929B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination