[go: up one dir, main page]

CN117457658A - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN117457658A
CN117457658A CN202211738739.3A CN202211738739A CN117457658A CN 117457658 A CN117457658 A CN 117457658A CN 202211738739 A CN202211738739 A CN 202211738739A CN 117457658 A CN117457658 A CN 117457658A
Authority
CN
China
Prior art keywords
layer
electrode
line
opening
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211738739.3A
Other languages
English (en)
Inventor
黄磊
唐淑敏
杨柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202211738739.3A priority Critical patent/CN117457658A/zh
Priority to US18/330,574 priority patent/US12057456B2/en
Publication of CN117457658A publication Critical patent/CN117457658A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板及显示面板，阵列基板包括衬底、TFT驱动层、色阻层和共用电极层，TFT驱动层包括至少两条金属线；色阻层的色阻开口内设有分离的至少两个开口；共用电极层的至少两条电极线分别通过对应的至少两个开口与至少两条金属线对应电连接；阵列基板还包括垫高层，垫高层位于衬底和色阻层之间，色阻开口的内边缘在衬底基板上的正投影落入垫高层在衬底上的正投影内，解决了沿色阻开口内边缘残留的电极刻蚀残留问题，避免了同一色阻开口内两个或多个过孔信号的短接。

Description

阵列基板及显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及显示面板。
背景技术
COA(Color Filter on Array)技术是将色阻层制备在阵列基板上的技术，以形成COA型阵列基板。色阻层上的共用电极层包括间隔绝缘设置的电极图案，通常需要保持安全距离以防止出现短接/短路(short)，该电极图案通常需要通过设置像素过孔来与TFT(薄膜场效应晶体管，Thin Film Transistor)驱动层上的金属线电连接以实现信号传输，这会带来像素过孔数目增加的问题。
受限于像素单元尺寸的大小及曝光制程的限制，通常采用将至少两个像素过孔设置于一个色阻开口中的设计，但此种设计中的色阻开口与像素过孔之间存在地形狭缝，在制备上述电极图案时，光刻胶容易在对应于色阻开口内边缘沉积形成厚膜，经过曝光显影也无法将其去除(即曝光不完全)，导致光刻胶下方的电极无法被蚀刻去除，电极沿着色阻开口内边缘残留，从而容易导致电极图案之间出现短接，影响显示效果。
发明内容
本发明实施例提供一种阵列基板及显示面板，以解决现有的阵列基板及显示面板，位于色阻层上的电极沿着色阻开口内边缘残留，从而容易导致电极图案之间出现短接的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种阵列基板，包括：
衬底；
TFT驱动层，设于所述衬底上，所述TFT驱动层包括至少两条金属线；
色阻层，设于所述TFT驱动层上，所述色阻层包括多个色阻开口，所述色阻开口内设有分离的至少两个开口；以及
共用电极层，设于所述色阻层上，所述共用电极层包括间隔绝缘设置的至少两条电极线，所述至少两条电极线分别通过对应的所述至少两个开口与所述至少两条金属线对应电连接；
其中，所述阵列基板还包括垫高层，所述垫高层位于所述衬底和所述色阻层之间，所述色阻开口的内边缘在所述衬底基板上的正投影落入所述垫高层在所述衬底上的正投影内。
根据本发明提供的阵列基板，所述垫高层与所述TFT驱动层中的所述至少两条金属线中的任意一条或多条同层设置。
根据本发明提供的阵列基板，所述垫高层由所述至少两条金属线中的金属线中与所述垫高层同层设置的任意一条或多条向所述色阻开口外部延伸形成。
根据本发明提供的阵列基板，所述至少两个开口包括第一开孔和第二开孔，所述至少两条金属线包括第一金属线和第二金属线，所述至少两条电极线包括第一电极线和第二电极线，所述第一电极线通过所述第一开孔与所述第一金属线电连接，所述第二电极线通过所述第二开孔与所述第二金属线电连接；
其中，所述垫高层包括第一垫高部和第二垫高部，所述第一垫高部由所述第一金属线沿所述色阻开口外部延伸形成，所述第二垫高部由所述第二金属线向所述色阻开口外部延伸形成。
根据本发明提供的阵列基板，所述第一金属线和所述第二金属线同层设置。
根据本发明提供的阵列基板，所述第一金属线和所述第二金属线异层设置。
根据本发明提供的阵列基板，所述TFT基板包括薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极；
所述第一金属线包括间隔绝缘设置的扫描线、所述栅极和公共电极线；所述第二金属线设于所述第一金属线上且与所述第一金属线绝缘设置，所述第二金属线包括数据线、所述源极和所述漏极；
所述第一电极线包括遮蔽电极线，所述第二电极线包括像素电极；
其中，所述遮蔽电极线通过所述第一开孔与所述公共电极线电连接，所述像素电极通过所述第二开孔所述漏极电连接，。
根据本发明提供的阵列基板，所述共用电极层还包括连接线，所述连接线连接位于所述像素电极两侧的两条所述遮蔽电极线，所述连接线至少部分位于所述色阻开口内；
其中，所述第一垫高部和所述第二垫高部位于所述连接线和所述像素电极之间。
根据本发明提供的阵列基板，所述第一垫高部和所述第二垫高部与所述扫描线平行。
根据本发明提供的阵列基板，所述第一垫高部向远离所述薄膜晶体管的一侧延伸，所述第二垫高部向靠近所述薄膜晶体管的一侧延伸。
根据本发明提供的阵列基板，所述阵列基板还包括设于所述色阻层和所述共用电极层之间的辅助电极层，所述辅助电极层包括辅助电极线；
其中，所述辅助电极线和所述遮蔽电极线在所述衬底上的正投影覆盖所述数据线在所述衬底上的正投影。
根据本发明提供的阵列基板，所述第一开孔包括连通的第一子开孔和第二子开孔，所述第二子开孔位于所述第一子开孔远离所述衬底的一端；其中，所述辅助电极线通过所述第二子开孔与所述遮蔽电极线电连接，所述遮蔽电极线通过所述第一子开孔与所述公共电极线电连接。
根据本发明提供的阵列基板，所述色阻开口包括位于所述色阻开口边缘和所述开口之间的狭缝部，所述狭缝部在所述衬底基板上的正投影落入所述垫高层在所述衬底上的正投影内。
本发明提供一种显示面板，包括上述阵列基板；
对置基板，与所述阵列基板相对设置；以及
液晶层，设于所述阵列基板和所述对置基板之间。
本发明的有益效果为：本发明提供的阵列基板及显示面板，通过在衬底和色阻层之间设置垫高层，且色阻开口的内边缘在衬底基板上的正投影落入垫高层在衬底上的正投影内，使得色阻开口的内边缘的地形段差降低，当制备色阻层上的共用电极层的电极图案时，降低了对应于色阻开口内边缘的光刻胶的沉积形成的膜厚，利用地形使得光刻胶下方的电极被蚀刻干净，从而将原本可能出现沿色阻开口内边缘残留的电极切断，解决了刻蚀残留的问题，避免了同一色阻开口内两个或多个过孔信号的短接，有利于提升显示效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的俯视结构示意图；
图2是沿图1中的A-A的第一种剖面结构示意图；
图3是沿图1中的A-A的第二种剖面结构示意图；
图4是沿图1中的A-A的第三种剖面结构示意图；
图5是本发明实施例提供的另一种阵列基板的俯视结构示意图；
图6是沿图5中的B-B的一种剖面结构示意图；
图7是沿图5中的B-B的另一种剖面结构示意图；
图8是本发明实施例提供的色阻开口内边缘的电极残留情况的实验验证图；
图9是本发明实施例提供的一种显示面板的截面结构示意图。
附图标记说明：
1、阵列基板；2、对置基板；3、液晶层；
1a、像素区；1b、数据线区；1c、扫描线区；
10、衬底；11、TFT驱动层；11a、薄膜晶体管；ML1、第一金属线；ML2、第二金属线；12、色阻层；121、色阻开口；1211、第一开孔；1211a、第一子开孔；1211b、第二子开孔；1212、第二开孔；122、狭缝部；13、共用电极层；CL1、第一电极线；CL2、第二电极线；131、遮蔽电极线；132、像素电极；133、连接线；14、垫高层；141、第一垫高部；142、第二垫高部；
110、第一金属层；1101、栅极；1102、扫描线；1103、公共电极线；111、栅极绝缘层；112、第二金属层；1121、数据线；1122、源极；1123、漏极；113、第一绝缘层；114、第二绝缘层；115、辅助电极层；1151、辅助电极线；
D1、第一方向；D2、第二方向。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
请参阅图1-图4，本发明实施例提供一种阵列基板1，所述阵列基板1包括衬底10、TFT驱动层11、色阻层12和共用电极层13。所述TFT驱动层11设于所述衬底10上，包括至少两条金属线ML；所述色阻层12设于所述TFT驱动层11上，所述色阻层12包括多个色阻开口121，所述色阻开口121内设有分离的至少两个开口；所述共用电极层13包括间隔绝缘设置的至少两条电极线，所述至少两条电极线分别通过对应的所述至少两个开口与所述至少两条金属线ML对应电连接。
所述阵列基板1还包括垫高层14，所述垫高层14位于所述衬底和所述色阻层12之间，所述色阻开口121的内边缘在所述衬底基板上的正投影落入所述垫高层14在所述衬底上的正投影内，使得色阻开口121的内边缘的地形段差降低，当制备色阻层12上的共用电极层13的电极图案时，降低了对应于色阻开口121内边缘的光刻胶的沉积形成的膜厚，利用地形使得光刻胶下方的电极被蚀刻干净，从而将原本可能出现沿色阻开口121内边缘残留的电极切断，避免了同一色阻开口121内两个或多个过孔信号的短接，解决了刻蚀残留问题，有利于提升显示效果。
在本实施例中，所述垫高层14设于所述TFT驱动层11中，可选地，所述垫高层14还可以设于所述衬底10和所述色阻层12之间除所述TFT驱动层11的其它膜层。
可选地，所述衬底可以是玻璃基板，也可以是刚性塑料基板或者柔性塑料基板，所述衬底是透明的，光线可以穿透过去。所述TFT驱动层11和所述衬底之间可以设有缓冲层，也可以不设有缓冲层。
所述TFT驱动层11上设有多个薄膜晶体管11a和多条信号线，所述薄膜晶体管11a包括栅极1101、源极1122和漏极1123，多条所述信号线包括扫描线1102、数据线1121和公共电极线1103等，所述扫描线1102、所述栅极1101和所述公共电极线1103同层设置，三者所在的膜层可称为第一金属层110。所述源极1122、所述漏极1123和所述数据线1121同层设置，三者所在的膜层可称为第二金属层112。所述第二金属层112位于所述第一金属层110远离所述衬底的一侧且相互绝缘设置。
所述阵列基板1具有像素区1a、数据线1121区和扫描线1102区，所述像素电极132设于所述像素区1a，所述数据线1121设于所述数据线1121区，所述扫描线1102和所述薄膜晶体管11a位于所述扫描线1102区。所述色阻开口121也位于所述扫描线1102区。在俯视视角下，所述数据线1121区和所述像素区1a在第一方向D1上相邻设置，所述扫描线1102区和所述像素区1a在第二方向D2上相邻设置，所述扫描线1102区和所述像素区1a位于所述数据线1121区的一侧。需要说明的是，所述第一方向D1和所述第二方向D2垂直设置，所述第一方向D1为所述扫描线1102的延伸方向，所述第二方向D2为所述数据线1121的延伸方向，所述扫描线1102和所述数据线1121交叉限定出所述像素区1a。
需要说明的是，在本实施例中，所述至少两条金属线中的任意一条可以位于所述第一金属层110，也可以位于所述第二金属层112，或者，所述至少两条金属线中的任意一条可以既不位于所述第一金属层110和所述第二金属层112，即，所述至少两条所述金属性线中的任意一条位于除所述第一金属层110和所述第二金属层112以外的其他膜层。本发明对此不做限定。
可选地，所述色阻层12包括多个红色色阻、多个绿色色阻和多个蓝色色阻等。所述色阻开口121是一个大的开口，在俯视视角上，所述色阻开口121的形状呈方形，可选地，所述色阻开口121的形状为长方形。
在本实施例中，所述垫高层14与所述TFT驱动层11中的所述至少两条金属线中的任意一条或多条同层设置，所述垫高层14可以与所述至少两条金属线通过同一道制程形成，有利于节省制程。可选地，所述垫高层14也可以与所述至少两条金属线的任意一条均不同层设置，所述垫高层14为所述TFT驱动层11中除所述第一金属层110和所述第二金属层112以外的膜层。
进一步地，所述垫高层14由所述至少两条金属线中的金属线中与所述垫高层14同层设置的任意一条或多条向所述色阻开口121外部延伸形成，即，所述垫高层14与所述TFT驱动层11中的金属线同层设置，所述垫高层14可以与金属线通过同一道制程形成，而无需为所述垫高层14的形成新增一道制程，有利于节省制程，降低生产成本。此外，有利于降低所述阵列基板1厚度，符合轻薄化趋势。
在本实施例中，所述垫高部的材料为金属材料，一方面能够利用所述垫高部起到垫高作用，使所述色阻单元内边缘位置处的光刻胶完全去除，所述色阻单元内边缘位置处的电极被蚀刻完全；另外，由于金属材料具有反射特性，则所述定好部能够提升曝光效果，使涂布于所述色阻单元内边缘位置的光刻胶被充分曝光，并通过显影去除。
为了清楚地描述本发明提供的技术方案，本实施例以所述至少两个开口包括两个开口，所述至少两条金属线包括两条金属线，所述两条金属线位于所述第一金属层110或所述第二金属线ML2中的任意一层或两层，所述至少两条电极线包括两条电极线为例进行阐述说明。
具体地，所述至少两个开口包括第一开孔1211和第二开孔1212，所述至少两条金属线包括第一金属线ML1和第二金属线ML2，所述至少两条电极线包括第一电极线CL1和第二电极线CL2，所述第一电极线CL1通过所述第一开孔1211与所述第一金属线ML1电连接，所述第二电极线CL2通过所述第二开孔1212与所述第二金属线ML2电连接；其中，所述垫高层14包括第一垫高部141和第二垫高部142，所述第一垫高部141由所述第一金属线ML1沿所述色阻开口121外部延伸形成，所述第二垫高部142由所述第二金属线ML2向所述色阻开口121外部延伸形成。
在一种实施方式中，如图3和图4所示，所述第一金属线ML1和所述第二金属线ML2同层设置，具体地，如图3所示，所述第一金属线ML1和所述第二金属线ML2可以均位于所述第一金属层110；如图4所示，所述第一金属线ML1和所述第二金属线ML2也可以均位于所述第二金属层112。
在另一种实施方式中，如图2所示，所述第一金属线ML1和所述第二金属线ML2异层设置。具体地，所述第一金属线ML1位于所述第一金属层110，所述第二金属线ML2位于所述第二金属层112；或者，所述第一金属线ML1位于所述第二金属层112，所述第二金属线ML2位于所述第一金属层110。
为了清楚地描述本发明提供的技术方案，下面以所述第一金属线ML1和所述第二金属线ML2异层设置为例进行阐述说明，但需要说明的是，本发明实施例仅做示例，同层设置也在本发明的保护范围之内。
请结合图5和图6，所述第一金属线ML1包括间隔绝缘设置的扫描线1102、所述栅极1101和公共电极线1103；所述第二金属线ML2设于所述第一金属线ML1上且与所述第一金属线ML1绝缘设置，所述第二金属线ML2包括数据线1121、所述源极1122和所述漏极1123。所述第一电极线CL1包括遮蔽电极线，所述第二电极线CL2包括像素电极132；其中，所述遮蔽电极线通过所述第一开孔与所述公共电极线1103电连接，所述像素电极132通过所述第二开孔与所述漏极1123电连接。
需要说明的是，本实施例中的所述遮蔽电极线用于遮蔽所述数据线1121而替代彩色滤光片中的黑色矩阵，其通过控制液晶电位而实现遮光的原理如下：
所述遮蔽电极线与位于所述阵列基板1对侧的CF(Color Film，彩膜)基板的CF公共电极施加相同的公共电位，两者之间保持无电压差状态，故无论所述像素电极132施加何种电压信号，夹设于所述遮蔽电极线和所述CF公共电极之间的液晶则不会产生转动。液晶不转动，则意味着偏振光的相位不改变，在常黑模式的液晶显示器中，穿过第一层偏光片的偏振光则无法穿过第二层偏光片，故而所述遮蔽电极线能够起到相当于黑色矩阵的作用，以起到替代黑色矩阵进行遮光的目的。而且这样设计的优势还在于，所述遮蔽电极线位于所述阵列基板1上，当显示面板在做成曲面显示器发生弯曲之后，即使上下基板发生了错位，所述遮蔽电极线相对于所述数据线1121的位置也是不会变化的，因此不存在漏光的问题，有利于避免出现Mura(显示不良)。
在本实施例中，所述共用电极层13还包括连接线133，所述连接线133连接位于所述像素电极132两侧的两条所述遮蔽电极线，所述连接线133至少部分位于所述色阻开口121内。所述连接线133用于跨线连接两条所述遮蔽电极线，所述连接线133与所述像素电极132和所述遮蔽电极线同层设置，通过同一道制程形成。本发明对所述连接线133的具体排布方式不做限制，只要实现所述遮蔽电极线有效导通且不对其他走线产生干涉即可。
在本实施例中，所述第一垫高部141和所述第二垫高部142位于所述连接线133和所述像素电极132之间。在俯视视角下，所述像素电极132位于所述色阻开口121的下方，所述连接线133的一端与一条所述遮蔽电极线连接，另一端依次跨过所述色阻开口121的左右两条侧边。可选地，所述第一垫高部141和所述第二垫高部142分别位于所述色阻开口121的左右两条侧边处，具体的，所述第一垫高部141位于所述色阻开口121的右侧边，所述第二垫高部142位于所述色阻开口的左侧边。可选地，所述色阻开口121的左右两条侧边可以与所述数据线1121平行。
可以理解的是，所述第一垫高部141的设置，使得所述色阻开口121的右侧边设置有所述第一垫高部141位置处的地势垫高，地势段差降低，从而降低了光刻胶在此位置沉积形成的膜厚，则该处的电极被蚀刻干净，从而使得形成于所述色阻开口121内边缘的电极在此处被切断，位于所述第一垫高部141上下方的所述连接线133和所述像素电极132则无法接触，避免了短路。
同理地，所述第二垫高部142的设置，使得所述色阻开口121的左侧边设置有所述第二垫高部142位置处的地势垫高，地势段差降低，从而降低了光刻胶在此位置沉积形成的膜厚，则该处的电极被蚀刻干净，从而使得形成于所述色阻开口121内边缘的电极在此处被切断，位于所述第二垫高部142上下方的所述连接线133和所述像素电极132则无法接触，避免了短路。
可选地，可以设置一个所述第一垫高部141和一个所述第二垫高部142，也可设置多个所述第一垫高部141和多个所述第二垫高部142，本实施例对此不做限制。
在本实施例中，所述第一垫高部141和所述第二垫高部142可以与所述扫描线1102平行。所述第一垫高部141向远离所述薄膜晶体管11a的一侧延伸，所述第二垫高部142向靠近所述薄膜晶体管11a的一侧延伸。
具体地，所述TFT驱动层11还包括覆盖所述第一金属层110的栅极绝缘层111和设于所述栅极绝缘层111和所述第二金属层112之间的有源层。所述阵列基板1还包括覆盖所述色阻层12的第一绝缘层113以及位于所述色阻层12和所述共用电极层13之间的第二绝缘层114，所述垫高层14的设置相当于垫高了所述第二绝缘层114的地势。
在本实施例中，所述阵列基板1还包括设于所述色阻层12和所述共用电极层13之间的辅助电极层115，所述辅助电极层115包括辅助电极线1151；其中，所述辅助电极线1151和所述遮蔽电极线在所述衬底上的正投影覆盖所述数据线1121在所述衬底上的正投影。
可以理解的是，通过将采用异层设置的遮蔽电极线和辅助电极线1151构成，辅助电极线1151至少位于所述像素区1a的一侧，所述辅助电极线1151是透明的，且与所述像素电极132异层设置，故所述辅助电极线1151与所述像素电极132之间不存在间隙限制，从而能够增大所述像素区1a的发光区域面积，有利于提升穿透率。在兼顾穿透率的同时，由于所述扫描线1102区的未设置有像素电极132，故在所述扫描线1102区的一侧采用与所述像素电极132同层设置的主体电极线，有利于减小所述数据线1121与所述辅助电极线1151之间的寄生电容，有利于提升充电效率，降低数据线1121的功率，改善覆晶薄膜发热严重问题。
请参阅图7，所述第一开孔包括连通的第一子开孔1211a和第二子开孔1211b，所述第二子开孔1211b位于所述第一子开孔1211a远离所述衬底的一端；其中，所述辅助电极线1151通过所述第二子开孔1211b与所述遮蔽电极线电连接，所述遮蔽电极线通过所述第一子开孔1211a与所述公共电极线1103电连接，以使所述辅助电极线1151具有与所述遮蔽电极线相同的电位，所述遮蔽电极线与所述公共电极线1103相同的电位，从而使得所述辅助电极线1151具有与所述公共电极线1103相同的电位，其能够具有遮蔽所述数据线1121的功能。相较于所述辅助电极线1151接入外部信号的方式，由于所述辅助电极线1151的面电阻相比于金属(铜、铝)较大，有利于提升所述辅助电极线1151的信号在面内分布均匀度，提升了阵列基板1集成度。
可选地，在其他实施例中，所述色阻开孔还可以包括分离设置的第一子开孔1211a和第二子开孔1211b，所述辅助透明电电极线通过所述第一子开孔1211a与所述公共电极线1103电连接，所述遮蔽电极线通过所述第二子开孔1211b与所述公共电极线1103电连接。
在本实施例中，所述色阻开口121包括位于所述色阻开口121边缘和所述开口之间的狭缝部122，所述狭缝部122在所述衬底基板上的正投影落入所述垫高层14在所述衬底上的正投影内，以使得在所述色阻开口121边缘和所述开口之间的部分处的电极蚀刻完全，有利于进一步降低了同层电极之间出现短路的风险。
请参阅图8，发明人对本发明提供的技术方案进行了实验验证，所述色阻开口121上边缘未设置所述垫高层，所述色阻开口121下边缘设置有所述垫高层，由图中可以看出，所述色阻开口121上边缘出现电极残留，所述色阻开口121中的第一开孔1211和第二开孔1212上的电极在上部接触而出现短接，而在下部未接触而未发生短接。由此可验证本发明提供的技术方案具有避免电极刻蚀残留的技术效果。
请参阅图9，本发明实施例还提供一种显示面板，所述显示面板为液晶显示面板，所述显示面板包括上述实施例中的所述阵列基板1、与所述阵列基板1相对设置的对置基板2，以及设置于所述阵列基板1和所述对置基板2之间的液晶层3。
具体地，所述对置基板2为彩膜基板，所述对置基板2上设置有CF公共电极，所述CF公共电极和所述阵列基板1上的所述像素电极132之间存在电压差，该电压差能够驱动所述液晶层3中的液晶分子产生转动，从而实现画面显示。所述对置基板2上还设置有黑色矩阵，当然地，也可将所述黑色矩阵设置于所述阵列基板1上。
有益效果为：本发明实施例提供的阵列基板及显示面板，通过在衬底和色阻层之间设置垫高层，且色阻开口的内边缘在衬底基板上的正投影落入垫高层在衬底上的正投影内，使得色阻开口的内边缘的地势段差降低，当制备色阻层上的共用电极层的电极图案时，降低了对应于色阻开口内边缘的光刻胶的沉积形成的膜厚，利用地形使得光刻胶下方的电极被蚀刻干净，从而将原本可能出现沿色阻开口内边缘残留的电极切断，避免了同一色阻开口内两个或多个过孔信号的短接，有利于提升显示效果。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (14)

1.一种阵列基板，其特征在于，包括：
衬底；
TFT驱动层，设于所述衬底上，所述TFT驱动层包括至少两条金属线；
色阻层，设于所述TFT驱动层上，所述色阻层包括多个色阻开口，所述色阻开口内设有分离的至少两个开口；以及
共用电极层，设于所述色阻层上，所述共用电极层包括间隔绝缘设置的至少两条电极线，所述至少两条电极线分别通过对应的所述至少两个开口与所述至少两条金属线对应电连接；
其中，所述阵列基板还包括垫高层，所述垫高层位于所述衬底和所述色阻层之间，所述色阻开口的内边缘在所述衬底基板上的正投影落入所述垫高层在所述衬底上的正投影内。
2.根据权利要求1所述的阵列基板，其特征在于，所述垫高层与所述TFT驱动层中的所述至少两条金属线中的任意一条或多条同层设置。
3.根据权利要求2所述的阵列基板，其特征在于，所述垫高层由所述至少两条金属线中的金属线中与所述垫高层同层设置的任意一条或多条向所述色阻开口外部延伸形成。
4.根据权利要求3所述的阵列基板，其特征在于，所述至少两个开口包括第一开孔和第二开孔，所述至少两条金属线包括第一金属线和第二金属线，所述至少两条电极线包括第一电极线和第二电极线，所述第一电极线通过所述第一开孔与所述第一金属线电连接，所述第二电极线通过所述第二开孔与所述第二金属线电连接；
其中，所述垫高层包括第一垫高部和第二垫高部，所述第一垫高部由所述第一金属线沿所述色阻开口外部延伸形成，所述第二垫高部由所述第二金属线向所述色阻开口外部延伸形成。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一金属线和所述第二金属线同层设置。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一金属线和所述第二金属线异层设置。
7.根据权利要求6所述的阵列基板，其特征在于，所述TFT基板包括薄膜晶体管，所述薄膜晶体管包括栅极、源极和漏极；
所述第一金属线包括间隔绝缘设置的扫描线、所述栅极和公共电极线；所述第二金属线设于所述第一金属线上且与所述第一金属线绝缘设置，所述第二金属线包括数据线、所述源极和所述漏极；
所述第一电极线包括遮蔽电极线，所述第二电极线包括像素电极；
其中，所述遮蔽电极线通过所述第一开孔与所述公共电极线电连接，所述像素电极通过所述第二开孔所述漏极电连接，。
8.根据权利要求7所述的阵列基板，其特征在于，所述共用电极层还包括连接线，所述连接线连接位于所述像素电极两侧的两条所述遮蔽电极线，所述连接线至少部分位于所述色阻开口内；
其中，所述第一垫高部和所述第二垫高部位于所述连接线和所述像素电极之间。
9.根据权利要求7或8所述的阵列基板，其特征在于，所述第一垫高部和所述第二垫高部与所述扫描线平行。
10.根据权利要求9所述的阵列基板，其特征在于，所述第一垫高部向远离所述薄膜晶体管的一侧延伸，所述第二垫高部向靠近所述薄膜晶体管的一侧延伸。
11.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括设于所述色阻层和所述共用电极层之间的辅助电极层，所述辅助电极层包括辅助电极线；
其中，所述辅助电极线和所述遮蔽电极线在所述衬底上的正投影覆盖所述数据线在所述衬底上的正投影。
12.根据权利要求11所述的阵列基板，其特征在于，所述第一开孔包括连通的第一子开孔和第二子开孔，所述第二子开孔位于所述第一子开孔远离所述衬底的一端；其中，所述辅助电极线通过所述第二子开孔与所述遮蔽电极线电连接，所述遮蔽电极线通过所述第一子开孔与所述公共电极线电连接。
13.根据权利要求1所述的阵列基板，其特征在于，所述色阻开口包括位于所述色阻开口边缘和所述开口之间的狭缝部，所述狭缝部在所述衬底基板上的正投影落入所述垫高层在所述衬底上的正投影内。
14.一种显示面板，其特征在于，包括权利要求1-13任意一项所述的阵列基板；
对置基板，与所述阵列基板相对设置；以及
液晶层，设于所述阵列基板和所述对置基板之间。
CN202211738739.3A 2022-12-31 2022-12-31 阵列基板及显示面板 Pending CN117457658A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211738739.3A CN117457658A (zh) 2022-12-31 2022-12-31 阵列基板及显示面板
US18/330,574 US12057456B2 (en) 2022-12-31 2023-06-07 Array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211738739.3A CN117457658A (zh) 2022-12-31 2022-12-31 阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN117457658A true CN117457658A (zh) 2024-01-26

Family

ID=89593505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211738739.3A Pending CN117457658A (zh) 2022-12-31 2022-12-31 阵列基板及显示面板

Country Status (2)

Country Link
US (1) US12057456B2 (zh)
CN (1) CN117457658A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831716B2 (ja) * 2001-03-15 2011-12-07 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型液晶表示装置
JP4047586B2 (ja) * 2002-01-10 2008-02-13 Ｎｅｃ液晶テクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置
KR100710166B1 (ko) * 2003-06-28 2007-04-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR101074947B1 (ko) * 2003-12-27 2011-10-18 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
US7589703B2 (en) * 2006-04-17 2009-09-15 Au Optronics Corporation Liquid crystal display with sub-pixel structure
JP2009288665A (ja) * 2008-05-30 2009-12-10 Toshiba Mobile Display Co Ltd 液晶表示装置及びその製造方法
KR102465445B1 (ko) * 2015-12-04 2022-11-09 엘지디스플레이 주식회사 입체 영상 표시 장치

Also Published As

Publication number Publication date
US20240222392A1 (en) 2024-07-04
US12057456B2 (en) 2024-08-06

Similar Documents

Publication Publication Date Title
JP4733844B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその修理方法
CN102096255B (zh) 液晶显示设备的阵列基板及其制造方法
US20050174503A1 (en) Thin film transistor array panel and liquid crystal display including the panel
CN108983518B (zh) 阵列基板及其制备方法
CN104252075B (zh) 液晶显示器的阵列基板及其制造方法
WO2015027609A1 (zh) 阵列基板及其制备方法和显示装置
CN101320740A (zh) 显示基板,显示基板制造方法和具有显示基板的显示设备
KR101006435B1 (ko) 노광 마스크, 이를 포함하는 노광 장치 및 이를 이용한표시 장치용 표시판의 제조 방법
TW200424645A (en) Substrate with flattening layer and manufacturing method thereof, substrate for electro-optical device, electro-optical device, and electronic equipment
CN116207159A (zh) 薄膜晶体管、基板、显示面板
CN112433414A (zh) 显示面板和显示装置
JP4217308B2 (ja) 液晶表示装置およびその製造方法
CN114497080A (zh) 阵列基板及其制造方法、电子纸显示装置
WO2020140294A1 (zh) 阵列基板及其制作方法和电子装置
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN108181768A (zh) Coa型阵列基板
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP4090594B2 (ja) 反射型液晶表示装置およびその製造方法
CN112034655A (zh) 液晶显示面板
JP4112672B2 (ja) 表示装置用アレイ基板及びその製造方法
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
CN117457658A (zh) 阵列基板及显示面板
KR100686235B1 (ko) 액정 표시 장치용 기판
JP2001021916A (ja) マトリクスアレイ基板
CN108363252B (zh) 液晶显示装置及tft阵列基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination