CN116939951A - 电路板、集成电路模组以及电子设备 - Google Patents

Abstract

本申请实施例提供一种电路板、集成电路模组以及电子设备。电路板开设的第一通孔内设有至少三段相互绝缘的第一导电壁，每段第一导电壁均用于将其对应的多层功能电路导通，位于第一通孔两端的两段第一导电壁分别与其靠近的基板的表面的功能电路电连接，其余的每段第一导电壁均与基板至少一侧表面的功能电路电连接。通过使基板上的第一通孔内形成的第一导电壁均与基板表面的功能电路电连接，在对第一通孔进行电镀形成对应的第一导电壁时，所有待形成第一导电壁的位置均能有电流流入，可通过一次压合、一次开孔、一次电镀在一个第一通孔内高效、低成本的形成三段及以上的第一导电壁。

Description

电路板、集成电路模组以及电子设备

技术领域

本申请实施例涉及电路板技术领域，特别涉及一种电路板、集成电路模组以及电子设备。

背景技术

电路板是各种电子元器件电气连接的载体，在电子设备中可用于支撑电子元器件并实现电子元器件的电器互连。一些电路板中，包括多层导电层，每层导电层上均具有功能电路，此时，可采用开孔并在孔内设置导电壁的方式来使电路板中不同导电层上的功能电路跨层导通。

在一些相关技术中，电路板上可开设包括孔径依次变大的三段结构的通孔，通孔的两端的两段结构内形成有由中间一段结构隔断的两段导电壁。此类电路板，在制造时需要经过钻通孔、电镀、背钻、再电镀、再进行控深钻等工序，生产成本较高，且只能在电路板表面的同一孔位对应的部分形成两段相互绝缘的导电壁，无法满足一些需要在电路板的同一孔位对应的部分设置三段及以上的导电壁的场景的需求。在另一些相关技术中，电路板两侧可分别开设具有导电壁的盲孔，此外，还可在电路板内层形成一个或者多个具有导电壁的埋孔(如多阶HDI板)。此类电路板，虽然能够在电路板的同一孔位对应的部分设置三段及以上的导电壁，但制造时需要进行多次压合，加工周期较长，制造成本较高。

因此，如何高效、低成本的在电路板表面的同一孔位对应的部分形成三段及以上的导电壁成为一个亟待解决的问题。

发明内容

本申请实施例提供一种电路板、集成电路模组以及电子设备。通过使基板上的通孔内形成的导电壁均与基板表面的功能电路电连接，在对通孔进行电镀形成对应的导电壁时，通孔内所有待形成导电壁的位置均能有电流流入，可通过一次压合、一次开孔、一次电镀在一个通孔内高效、低成本的形成三段及以上的导电壁。

本申请第一方面提供一种电路板，包括由多层相互绝缘的导电层层叠形成的基板，基板具有相对的第一表面和第二表面，基板上开设有至少一个第一通孔，每个第一通孔均贯通第一表面和第二表面，每层导电层均具有功能电路，每个第一通孔内均设有沿其轴向分布且相互绝缘的至少三段第一导电壁，每段第一导电壁均用于将其对应的多层导电层的功能电路导通，位于每个第一通孔两端的两段第一导电壁均分别用于与其靠近的第一表面和第二表面的功能电路电连接，其余的每段第一导电壁均用于与第一表面和第二表面中的至少一个的功能电路电连接。

本申请实施例的电路板，通过在由多层相互绝缘的导电层层叠形成的基板上开设至少一个贯通基板相对的第一表面和第二表面的第一通孔，第一通孔内设有沿其轴向分布且相互绝缘的至少三段第一导电壁，每段第一导电壁均用于将其对应的多层导电层的功能电路导通，位于每个第一通孔两端的两段第一导电壁均分别用于与其靠近的第一表面和第二表面的功能电路电连接，其余的每段第一导电壁均用于与第一表面和第二表面中的至少一个的功能电路电连接。这样，需要在电路板表面的同一孔位对应的部分形成三段及以上的相互绝缘的导电壁时，可在基板上开设第一通孔，再对第一通孔内的部分孔壁进行抗电镀或者抗导体沉积处理并形成至少三段相互隔断的导体，第一通孔两端的两段导体与其靠近的第一表面和第二表面的功能电路电连接，其余的每段导体与第一表面和第二表面中的至少一个的功能电路电连接，在进行电镀时，第一通孔内的相互隔断的每个导体内均可流入电流，可在第一通孔内形成至少三段相互绝缘的第一导电壁。如此，可在一次压合成型的基板上通过一次打孔，结合抗电镀工艺或者抗导体沉积工艺进行一次电镀，即能在一个通孔内形成三段及以上的导电壁，制造效率高，可缩短加工周期、降低制造成本。另外，第一通孔内的第一导电壁的段数增加之后，利于使更多的导电层上的功能电路延伸至第一通孔的孔壁上，减少了部分功能电路因避让第一通孔造成的布线空间浪费，增大了对第一通孔周围区域的利用率，可提高电路板的布线密度。此外，也利于电路板在使用时，将第一表面或者第二表面的信号、电流等导入基板内层的功能电路中，或者使基板内层的功能电路与第一表面或者第二表面的接地电路电连接。

在一种可能的实施方式中，基板上还开设有至少一个第二通孔，每个第二通孔均贯通第一表面和第二表面，每个第二通孔内均设有第二导电壁，每个第二通孔内的第二导电壁的两端均分别延伸至第一表面和第二表面，除位于每个第一通孔两端的第一导电壁以外的每段第一导电壁均与至少一个第二导电壁对应，并通过对应的第二导电壁与第一表面和第二表面中的至少一个的功能电路电连接。

在一种可能的实施方式中，基板内的部分第一导电层的表面具有抗电镀层，每个第一通孔内位于相邻两段导电结构之间的孔壁均延伸至抗电镀层处。

在一种可能的实施方式中，沿第一通孔的轴向相邻的三段第一导电壁中，当位于两侧的两段第一导电壁中的其中一段电连接的功能电路为信号电路，另一段电连接的功能电路为信号电路或者供电电路时，位于中间的第一导电壁电连接的功能电路为接地电路。

在一种可能的实施方式中，沿第一通孔的轴向相邻的三段第一导电壁中，当位于两侧的两段第一导电壁中的至少一段电连接的功能电路为传输串扰敏感信号的信号电路时，位于中间的第一导电壁电连接的功能电路为接地电路。

在一种可能的实施方式中，沿第一通孔的轴向相邻的三段第一导电壁中，当位于两侧的两段第一导电壁电连接的功能电路均为传输串扰非敏感信号的信号电路时，位于中间的第一导电壁电连接的功能电路为供电电路或者传输串扰非敏感信号的信号电路。

在一种可能的实施方式中，沿第一通孔的轴向相邻的两段第一导电壁之间具有间隔，且沿第一通孔的轴向相邻的两段第一导电壁之间的间隔均大于或者等于0.075mm。

在一种可能的实施方式中，第一表面的功能电路具有与第一通孔对应的第一连接部，每个第一通孔内靠近第一表面的第一导电壁均与对应的第一连接部电连接，第二表面的功能电路具有与第一通孔对应的第二连接部，每个第一通孔内靠近第二表面的第一导电壁均与对应的第二连接部电连接，每个第一连接部和第二连接部均用于连接电子元器件。

在一种可能的实施方式中，至少一个第一通孔对应的第一连接部和第二连接部分别沿着对应的第一通孔两端的孔口的周向设置，以使对应的第一通孔的两端为敞口。

在一种可能的实施方式中，至少一个第一通孔对应的第一连接部和第二连接部分别覆盖在对应的第一通孔两端的孔口上，以使对应的第一通孔的两端封闭。

在一种可能的实施方式中，至少一个第一通孔对应的第一连接部和第二连接部中的其中一个沿着对应的第一通孔一端的孔口周向设置，另一个覆盖在对应的第一通孔另一端的孔口上。

在一种可能的实施方式中，第一表面的功能电路具有与第二通孔对应的第三连接部，每个第二通孔内的第二导电壁的一端均与对应的第三连接部电连接，第二表面的功能电路具有与第二通孔对应的第四连接部，每个第二通孔内的第二导电壁的另一端均与对应的第四连接部电连接，每个第三连接部和第四连接部均用于连接电子元器件。

在一种可能的实施方式中，至少一个第二通孔对应的第三连接部和第四连接部分别沿着对应的第二通孔两端的孔口周向设置，以使对应的第二通孔的两端为敞口。

在一种可能的实施方式中，至少一个第二通孔对应的第三连接部和第四连接部分别覆盖在对应的第二通孔两端的孔口上，以使对应的第二通孔的两端封闭。

在一种可能的实施方式中，至少一个第二通孔对应的第三连接部和第四连接部中的其中一个沿着对应的第二通孔一端的孔口周向设置，另一个覆盖在对应的第二通孔另一端的孔口上。

在一种可能的实施方式中，位于基板内的每层与第一导电壁电连接的功能电路均具有第五连接部，并均通过对应的第五连接部与对应的第一导电壁电连接，至少一段第一导电壁通过位于其端面位置的第五连接部与对应的功能电路电连接。

在一种可能的实施方式中，至少一个第一通孔为等径通孔。

在一种可能的实施方式中，至少一个第一通孔包括第一段和第二段，第一段的孔径小于第二段的孔径，第一段和第二段内均设有至少一段第一导电壁。

在一种可能的实施方式中，至少一个第一通孔的第一段和第二段的轴线重合。

在一种可能的实施方式中，至少一个第一通孔的第一段的轴线与第二段的轴线错位分布。

在一种可能的实施方式中，至少一个第一通孔包括第一段、第二段和第三段，第一段和第二段的孔径相同，第一段和第二段的孔径均大于第三段的孔径，第三段位于第一段和第二段之间，第一段、第二段和第三段内均设有至少一段第一导电壁。

本申请实施例第二方面，提供一种集成电路模组，包括上述任一实施方式中的电路板以及设在电路板上的电子元器件。

本申请实施例第三方面提供一种电子设备，包括上述任一实施方式中的电路板以及设在电路板上的电子元器件。

附图说明

图1为本申请实施例提供的一种电路板的示意图；

图2为本申请实施例提供的另一种电路板的示意图；

图3为本申请实施例提供的又一种电路板的示意图；

图4为本申请实施例提供的又一种电路板的第一通孔处的示意图；

图5为本申请实施例提供的又一种电路板的第一通孔处的示意图；

图6为本申请实施例提供的又一种电路板的第一通孔处的示意图；

图7为本申请实施例提供的又一种电路板的第一通孔处的示意图；

图8为本申请实施例提供的又一种电路板的第一通孔处的示意图；

图9为本申请实施例提供的又一种电路板的示意图；

图10为本申请实施例提供的一种集成电路模组的示意图；

图11为本申请实施例提供的另一种集成电路模组的示意图。

附图标记说明：

100、基板；

110、导电层；111、功能电路；112、第一连接部；113、第二连接部；114、第五连接部；115、第三连接部；116、第四连接部；117、抗电镀层；

120、第一表面；

130、第二表面；

140、第一通孔；141、第一段；142、第二段；143、第三段；

150、第一导电壁；

160、第二通孔；

170、第二导电壁；

200、电子元器件。

具体实施方式

本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请，下面将结合附图对本申请实施例的实施方式进行详细描述。

电子设备中的电子元器件可安装在电路板上，通过电路板使各电子元器件电气连接。电路板可包括由多层导电层层叠形成的基板，每层导电层均具有由导体图案形成的功能电路，相邻两个导电层之间设有绝缘层，并通过绝缘层隔开。为实现基板上不同的导电层的功能电路跨层导通，基板上可开设导电过孔，导电过孔可为通孔、盲孔或者埋孔，导电过孔内形成有用于导通对应的导电层的功能电路的导电壁。电路板上各导电层的功能电路需要避让不与其电连接的导电壁所在的导电过孔，即功能电路与其不电连接的导电壁所在的导电过孔之间需要留出间隔空间。例如，在导电过孔为通孔时，除与导电过孔内电连接的功能电路以外，其他导电层上的功能电路均与该通孔的孔壁之间留有间隔空间。导电过孔内的导电壁可通过在导电过孔内沉积导体并对沉积的导体进行电镀形成，导体可为导电的金属。

一些相关技术中的电路板，电路板上开设有包括孔径依次变大的三段结构的通孔，通孔的两端的两段结构内形成有由中间一段结构隔断的两段导电壁。此类电路板在制造时，需要先在由多层导电层和绝缘层压合形成的基板上开设通孔，并在通孔内电镀形成由通孔的一端延伸至另一端的导电壁，然后再在通孔的一端进行背钻，形成孔径大于通孔的背钻孔，在进行背钻的过程中，导电壁在背钻孔对应的部分被钻除，形成背钻孔后，再在背钻孔内电镀，以在背钻孔内形成导电壁，然后再对背钻孔与通孔交接位置进行控深钻，形成孔径大于通孔的孔径且小于背钻孔的孔径的隔离孔，在进行控深钻的过程中，导电壁在隔离孔对应的部分被钻除，最终可形成依次连接背钻孔段结构、隔离孔段结构以及原通孔剩余段结构，且背钻孔段结构的孔径＞隔离孔段结构的孔径＞原通孔剩余段结构的孔径，背钻孔结构和原通孔剩余段结构内分别形成有由隔离孔段结构隔断的两段导电壁。此类电路板，制造时须要多次钻孔和多次电镀，且对钻孔位置的精度要求高，加工难度大，加工周期长，成本高，此外，形成的背钻孔处的孔径较大，不利于在背钻孔对应的位置布置传输高速信号的功能电路，另外，无法在电路板表面的同一孔位对应的部分形成三段及以上的相互绝缘的导电壁，不能满足一些应用场景的需求。

由于在电镀时，仅电路板两侧表面的功能电路以及通过沉积的导体与电路板两侧表面的功能电路导通的功能电路能够通电，即便可通过对导电过孔的部分孔壁进行抗电镀或者抗导体沉积处理形成多段相互隔断的导体，但位于电路板内层沉积形成的导体及其连接的功能电路内均无电流流入，位于电路板内层沉积形成的导体会因无电流流入而无法形成导电壁。

为在电路板表面的同一孔位对应的部分形成三段及以上的相互绝缘的导电壁，还有一些相关技术中的电路板，电路板两侧可分别开设具有导电壁的盲孔，此外，还可在电路板内层形成一个或者多个具有导电壁的埋孔(如多阶HDI板)。此类电路板在制造时，需要在将所有的导电层和绝缘层压合形成基板之前，先将预设的部分导电层和绝缘层分别压合形成多块功能子板，然后分别对形成的多块功能子板开设通孔，并在开设的通孔内电镀形成导电壁，再将所有的功能子板以及夹于相邻两块功能子板之间的绝缘层压合形成基板。此类电路板，虽然能够在电路板的同一孔位对应的部分设置三段及以上的导电壁，但制造时需要的压合次数多，加工周期长，制造成本较高。

为解决上述问题，本申请实施例提供一种电路板，在由多层相互绝缘的导电层层叠形成的基板上开设至少一个贯通基板相对的第一表面和第二表面的第一通孔，第一通孔内设有沿其轴向分布且相互绝缘的至少三段第一导电壁，每段第一导电壁均用于将其对应的多层导电层的功能电路导通，位于每个第一通孔两端的两段第一导电壁均分别用于与其靠近的第一表面和第二表面的功能电路电连接，其余的每段第一导电壁均用于与第一表面和第二表面中的至少一个的功能电路电连接。这样，需要在电路板表面的同一孔位对应的部分形成三段及以上的相互绝缘的导电壁时，可在基板上开设第一通孔，再对第一通孔内的部分孔壁进行抗电镀或者抗导体沉积处理并形成至少三段相互隔断的导体，第一通孔两端的两段导体与其靠近的第一表面和第二表面的功能电路电连接，其余的每段导体与第一表面和第二表面中的至少一个的功能电路电连接，在进行电镀时，第一通孔内的相互隔断的每个导体内均可流入电流，可在第一通孔内形成至少三段相互绝缘的第一导电壁。如此，可在一次压合成型的基板上通过一次打孔，结合抗电镀工艺或者抗导体沉积工艺进行一次电镀，即能在一个通孔内形成三段及以上的导电壁，制造效率高，可缩短加工周期、降低制造成本。另外，第一通孔内的第一导电壁的段数增加之后，利于使更多的导电层上的功能电路延伸至第一通孔的孔壁上，减少了部分功能电路因避让第一通孔造成的布线空间浪费，增大了对第一通孔周围区域的利用率，可提高电路板的布线密度。此外，也利于电路板在使用时，将第一表面或者第二表面的信号、电流等导入基板内层的功能电路中，或者使基板内层的功能电路与第一表面或者第二表面的接地电路电连接。

下面通过具体实施例对本申请实施例提供的电路板、集成电路模组及电子设备的实现方式进行阐述。

图1是本申请实施例提供的一种电路板的示意图。

参见图1所示，本申请实施例的电路板可以是硬性电路板、柔性电路板或者软硬结合电路板；可以是背板、中板或者底板；可以是终端电路板、封装载板等。封装载板可以是系统级封装载板、多芯片模块封装载板或者球状引脚栅格封装载板等。

本申请实施例的电路板，可以包括由多层相互绝缘的导电层110层叠形成的基板100，基板100具有相对的第一表面120和第二表面130。可以理解的是，基板100上每相邻的两层导电层110之间均可夹有一层绝缘层，相邻的两层导电层110可通过二者之间的绝缘层绝缘并固定。

基板100的第一表面120和第二表面130均可以用于设置电子元器件200(参见下述图10)。电子元器件200可以是中央处理器(central processing unit，CPU)、图形处理器(graphics processing unit，GPU)、内存等芯片，或者也可以为电源模块、电阻、电容、电感等器件中的任意一种，第一表面120和第二表面130上均可以设置一个或者多个电子元器件200。

第一表面120可以为基板100的顶面或者底面。第一表面120为基板100的顶面时，第二表面130为基板100的底面；第一表面120为基板100的底面时，第二表面130为基板100的顶面。

基板100上开设有至少一个第一通孔140，每个第一通孔140均贯通第一表面120和第二表面130，每层导电层110均具有功能电路111，每个第一通孔140内均设有沿其轴向分布且相互绝缘的至少三段第一导电壁150，每段第一导电壁150均用于将其对应的多层导电层110的功能电路111导通。

可以理解的是，每层导电层110的功能电路111可由导体图案形成，每段第一导电壁150可与其对应的导电层110上的全部功能电路111电连接，也可与其对应的导电层110上的部分功能电路111电连接。

每层导电层110的功能电路111均可包括接地电路、供电电路和信号电路中的至少一个，每个第一导电壁150与接地电路、供电电路或者信号电路中的一个电连接，电连接接地电路的第一导电壁150为接地段，电连接供电电路的第一导电壁150为供电段，电连接信号电路的第一导电壁150为信号段。

同一个第一导电壁150电连接的每个功能电路111均为接地电路，或者均为供电电路或者均为传输的信号相同的信号电路。

第一通孔140内的第一导电壁150可以为3个、4个、5个或者更多个。

位于每个第一通孔140两端的两段第一导电壁150均分别用于与其靠近的第一表面120和第二表面130的功能电路111电连接，其余的每段第一导电壁150均用于与第一表面120和第二表面130中的至少一个的功能电路111电连接。

可以理解的是，除位于每个第一通孔140两端的第一导电壁150以外的每段第一导电壁150可以仅与第一表面120的功能电路111电连接，也可以仅与第二表面130的功能电路111电连接，还可以与第一表面120和第二表面130的功能电路111均电连接。

在上述实施例中，需要在电路板表面的同一孔位对应的部分形成三段及以上的相互绝缘的导电壁时，可在基板100上开设第一通孔140，再对第一通孔140内的部分孔壁进行抗电镀或者抗导体沉积处理并形成至少三段相互隔断的导体，第一通孔140两端的两段导体与其靠近的第一表面120和第二表面130的功能电路111电连接，其余的每段导体与第一表面120和第二表面130中的至少一个的功能电路111电连接，在进行电镀时，第一通孔140内的相互隔断的每个导体内均可流入电流，可在第一通孔140内形成至少三段相互绝缘的第一导电壁150。如此，可在一次压合成型的基板100上通过一次打孔，结合抗电镀工艺或者抗导体沉积工艺进行一次电镀，即能在一个通孔内形成三段及以上的导电壁，制造效率高，可缩短加工周期、降低制造成本。另外，第一通孔140内的第一导电壁150的段数增加之后，利于使更多的导电层110上的功能电路111延伸至第一通孔140的孔壁上，减少了部分功能电路111因避让第一通孔140造成的布线空间浪费，增大了对第一通孔140周围区域的利用率，可提高电路板的布线密度。此外，也利于电路板在使用时，将第一表面120或者第二表面130的信号、电流等导入基板100内层的功能电路111中，或者使基板100内层的功能电路111与第一表面120或者第二表面130的接地电路电连接。

可以理解的是，需要将基板100内层的不同层的功能电路111导通时，只需将待导通的功能电路111延伸至第一通孔140内，以便在第一通孔140内电镀时形成对应的第一导电壁150即可。无须在不同层的功能电路111的交叠位置另外开孔，可降低在电路板上布孔的限制，进而可减小各导电层110内布线的限制。第一导电壁150导通的各功能电路111的任意一个位置均可引出连接对应的电子元器件200，可降低电路板上对电子元器件200布置的限制。例如，可在距离第一通孔140较远的位置将基板100内层的第一导电壁150连接的其中一个功能电路111引出，以连接对应的电子元器件200。

同一个第一导电壁150连接的多个功能电路111中，仅需使其中的一个功能电路111与第一表面120或者第二表面130的功能电路111电连接，即可将基板100表面的电流导入到第一通孔140的导体上，以形成对应的第一导电壁150。

为在一个第一通孔140内形成三段及以上的第一导电壁150，可对第一通孔140的孔壁进行抗导体沉积处理时，在第一通孔140的孔壁的对应的位置涂覆用于阻止导体沉积的抗沉积层，使在第一通孔140的孔壁沉积导体时，涂覆有抗沉积层的部分无法沉积导体，而待形成第一导电壁150的位置沉积与基板100表面的功能电路116电连接的导体，再通过对沉积的导体进行电镀即可形成对应的第一导电壁150。

基板100的第一表面120和第二表面130均可贴设电子元器件200，电子元器件200的布局密度较高。

本申请实施例的电路板中，基板100上还开设有至少一个第二通孔160，每个第二通孔160均贯通第一表面120和第二表面130，每个第二通孔160内均设有第二导电壁170，每个第二通孔160内的第二导电壁170的两端均分别延伸至第一表面120和第二表面130，除位于每个第一通孔140两端的第一导电壁150以外的每段第一导电壁150均与至少一个第二导电壁170对应，并通过对应的第二导电壁170与第一表面120和第二表面130中的至少一个的功能电路111电连接。

如此设置，利于使位于基板100内部的导电层110上的功能电路111与基板100表面的功能电路111电连接，基板100表面的功能电路111中的电流可通过第二通孔160内的第二导电壁170以及第二导电壁170连接的功能电路111流入待形成对应的第一导电壁150的导体上，以便于在基板100内层的对应位置形成一段或者多段第一导电壁150。

可以理解的是，同一个第一导电壁150连接的多个功能电路111中，仅需使其中的一个功能电路111与对应的第二导电壁170电连接，即可使对应的第一导电壁150通过对应的第二导电壁170与基板100表面的功能电路111电连接。

第二通孔160可以为地线过孔、信号过孔或者电源过孔。电连接地线过孔的第二导电壁170的第一导电壁150为接地段，接地段连接的功能电路111为接地电路；电连接信号过孔的第二导电壁170的第一导电壁150为信号段，信号段连接的功能电路111为信号电路；电连接电源过孔的第二导电壁170的第一导电壁150为供电段，供电段连接的功能电路111为供电电路。

多段接地段可通过同一个地线过孔的第二导电壁170与第一表面120和第二表面130中的至少一个的接地电路电连接。

多段供电段可通过同一个电源过孔的第二导电壁170与第一表面120和第二表面130中的至少一个的供电电路电连接。

多段传输的信号相同的信号段可通过同一个信号过孔的第二导电壁170与第一表面120和第二表面130中的至少一个的信号电路电连接。

传输不同信号的信号段需要通过不同的信号过孔的第二导电壁170与第一表面120或者第二表面130上不同的信号电路电连接。

图2是本申请实施例提供的另一种电路板的示意图。

如图2所示，在一些示例中，基板100上开设有2个第一通孔140和2个第二通孔160，每个第一通孔140内均设有至少三段第一导电壁150，除位于每个第一通孔140两端的第一导电壁150以外的每段第一导电壁150分别通过一个第二通孔160内的第二导电壁170与第一表面120和第二表面130的功能电路111电连接。如此，可使位于基板100内层的导电层110的功能电路111分别连接基板100表面功能电路111的不同部分，可使基板100内层的功能电路111的布置以及电流或者信号的传输更加灵活。

图3是本申请实施例提供的又一种电路板的示意图。如图3所示，在同一个第一通孔140内的除位于第一通孔140两端的第一导电壁150以外的至少2段第一导电壁150分别对应一个第二导电壁170，并通过对应的第二导电壁170与第一表面120和第二表面130中的至少一个的功能电路111电连接。如此设置，利于在一个第一通孔140内布置连接不同的功能电路111的第一导电壁150。

图4是本申请实施例提供的又一种电路板的第一通孔处的示意图。如图4所示，本申请实施例的电路板中，基板100内的部分导电层110的表面具有抗电镀层117，每个第一通孔140内位于相邻两段第一导电壁150之间的孔壁延伸至抗电镀层117处。如此设置，位于基板100内层的第一导电壁150在电镀成型时，抗电镀层117可使电流断开，可使电镀完成后形成多段断开且相互绝缘的第一导电壁150。

可以理解的是，抗电镀层117可为抗电镀油墨层，也可为其他抗电镀的惰性层。多层导电层110在压合成型之前，在预设的第一导电壁150位于基板100内侧的端部位置的导电层110对应的位置涂覆抗电镀层117，在由多层导电层110压合成型的基板100上开设第一通孔140式，第一通过贯通抗电镀层117，并使抗电镀层117暴露在第一通孔140的孔壁上，第一通孔140形成后，在第一通孔140的孔壁上沉积导体并进行电镀，抗电镀层117处无法通过电流，第一通孔140的孔壁上有电流流入的部分最终形成第一导电壁150，而第一通孔140的孔壁上无电流流入的部分最终形成将相邻的两段第一导电壁150绝缘的间隔。

本申请实施例的电路板的一种可实现方式中，沿第一通孔140的轴向相邻的三段第一导电壁150中，当位于两侧的两段第一导电壁150中的其中一段电连接的功能电路111为信号电路，另一段电连接的功能电路111为信号电路或者供电电路时，位于中间的第一导电壁150电连接的功能电路111为接地电路。

需要说明的是，该三段相邻的第一导电壁150中，可以有一段或者两段第一导电壁150位于其所在的第一通孔140的端部，也可均不位于其所在的第一通孔140的端部。

位于两侧的两段第一导电壁150可分别与第一表面120和第二表面130的信号电路电连接，也可使其中一段第一导电壁150与第一表面120的信号电路电连接，另一段与第一表面120或者第二表面130的供电电路电连接。

如此设置，可减小电连接接地电路的第一导电壁150两侧的第一导电壁150及其电连接的功能电路111通过第一通孔140及第一通孔140的周边区域发生的电磁泄露，接地电路及其连接的第一导电壁150配合，可有效的对二者两侧进行电磁屏蔽。

位于电连接接地电路的第一导电壁150两侧的两段第一导电壁150分别与第一表面120和第二表面130的信号电路电连接时，可通过电连接接地电路的第一导电壁150来降低与其相邻的两段第一导电壁150中传输的信号的串扰。

位于电连接接地电路的第一导电壁150两侧的两段第一导电壁150的其中一段第一导电壁150与第一表面120的信号电路电连接，另一段与供电电路电连接时，可通过电连接接地电路的第一导电壁150来降低与其相邻的电连接信号电路的第一导电壁150传输的信号受到另一段第一导电壁150中的电流的干扰。

在一些示例中，沿第一通孔140的轴向相邻的三段第一导电壁150中，当位于两侧的两段第一导电壁150中的至少一段电连接的功能电路111为传输串扰敏感信号的信号电路时，位于中间的第一导电壁150电连接的功能电路111为接地电路。如此设置，位于中间的第一导电壁150为接地段，接地段可将其两侧的第一导电壁150进行有效的隔离，可降低其两侧的第一导电壁150之间的串扰，可减小对用于传输串扰敏感信号的信号电路及其连接的第一导电壁150布置的限制，利于更加紧密的布置传输串扰敏感信号的信号电路和第一导电壁150，可提高基板100上传输串扰敏感信号的信号电路的布线密度高。

需要说明的是，串扰敏感信号是指速率大于等于10Gbps的高速信号、时间抖动(jitter)小于1ps的时钟信号，电源的sense信号，锁相环(pll)电源信号等易发生串扰的信号。

对应的，串扰非敏感信号可为速率小于10Gbps的低速信号、时间抖动(jitter)大于或者等于1ps的时钟信号等不易发生串扰的信号。例如：1.8VLVCMOS信号、2.5VLVCMOS信号、3.3V LVCMOS信号、1.8VLVTTL信号、2.5VLVTTL信号、3.3VLVTTL信号、OD信号等。

可以理解的是，该三段相邻的第一导电壁150中，可以有一段或者两段第一导电壁150位于其所在的第一通孔140的端部，也可均不位于其所在的第一通孔140的端部。

在一些示例中，沿第一通孔140的轴向相邻的三段第一导电壁150中，位于两侧的两段第一导电壁150均与传输串扰敏感信号的信号电路电连接，位于中间的第一导电壁150与接地电路电连接。示例性的，至少一个第一通孔140内设有三段相互绝缘第一导电壁150，位于两端的第一导电壁150均与传输串扰敏感信号的信号电路电连接，位于中间的一个第一导电壁150与接地电路电连接。

举例来说，两段连接信号电路的第一导电壁150之间的间距为23mil，且二者之间无电连接接地电路的第一导电壁150时，向两段电连接信号电路的第一导电壁150均输入56GPAM4的信号，两段电连接信号电路的第一导电壁150的近端的集成串扰噪声值(Integrated Crosstalk Noise，ICN)为0.3mv。两段连接信号电路的第一导电壁150之间的间距保持23mil，但在二者之间布置电连接接地电路的第一导电壁150后，向两段电连接信号电路的第一导电壁150均输入56G PAM4的信号，两段电连接信号电路的第一导电壁150的近端的集成串扰噪声值为0。

两段连接信号电路的第一导电壁150之间的间距为23mil，且二者之间无电连接接地电路的第一导电壁150时，向两段电连接信号电路的第一导电壁150均输入28G NRZ的信号，两段电连接信号电路的第一导电壁150的近端的集成串扰噪声值为0.23mv。两段连接信号电路的第一导电壁150之间的间距保持23mil，但在二者之间布置电连接接地电路的第一导电壁150后，向两段电连接信号电路的第一导电壁150均输入28G NRZ的信号，两段电连接信号电路的第一导电壁150的近端的集成串扰噪声值为0。

本申请实施例的电路板的另一种可实现方式中，沿第一通孔140的轴向相邻的三段第一导电壁150中，当位于两侧的两段第一导电壁150电连接的功能电路111均为传输串扰非敏感信号的信号电路时，位于中间的第一导电壁150电连接的功能电路111为供电电路或者传输串扰非敏感信号的信号电路。如此设置，可实现基板100内层的供电电路或者传输串扰非敏感信号的信号电路的跨层导通以及增大对应的供电电路或者传输串扰非敏感信号的信号电路的布线密度和通流面积，利于减小电路板的尺寸。

可以理解的是，沿第一通孔140的轴向相邻的三段第一导电壁150可均与传输串扰非敏感信号的信号电路电连接。或者，沿第一通孔140的轴向相邻的三段第一导电壁150中，位于中间的第一导电壁150与供电电路电连接，另外两段第一导电壁150与传输串扰非敏感信号的信号电路电连接。

继续参看图3，在一些示例中，至少一个第一通孔140内设有四段相互绝缘的第一导电壁150，从靠近第一表面120一端到靠近第二表面130一端，四段第一导电壁150分别电连接第一表面120的信号电路、第一表面120和第二表面130的接地电路、第二表面130的信号电路以及第二表面130的供电电路。

在一些示例中，至少一个第一通孔140内设有四段相互绝缘的第一导电壁150，靠近第一表面120的一段第一导电壁150电连接第一表面120的信号电路，靠近第二表面130的一段第一导电壁150电连接第二表面130的信号电路，其余的两段第一导电壁150中，一段第一导电壁150电连接第一表面120和第二表面130的接地电路，另一段第一导电壁150电连接第一表面120和第二表面130的供电电路。

本申请实施例的电路板中，沿第一通孔140的轴向相邻的两段第一导电壁150之间具有间隔，且沿第一通孔140的轴向相邻的两段第一导电壁150之间的间隔均大于或者等于0.075mm。可以理解的是，沿第一通孔140的轴向相邻的两段第一导电壁150之间的间隔可为0.075mm、0.1mm、0.125mm、0.15mm、0.25mm等。

如此设置，可以降低相邻两段第一导电壁150之间发生短路的风险。

本申请实施例的电路板中，第一表面120的功能电路111具有与第一通孔140对应的第一连接部112，每个第一通孔140内靠近第一表面120的第一导电壁150均与对应的第一连接部112电连接，第二表面130的功能电路111具有与第一通孔140对应的第二连接部113，每个第一通孔140内靠近第二表面130的第一导电壁150均与对应的第二连接部113电连接，每个第一连接部112和第二连接部113均用于连接电子元器件200。如此设置，便于使电子元器件200与靠近电路板的第一表面120和第二表面130的第一导电壁150电连接并固定。

图5是本申请实施例提供的又一种电路板的第一通孔处的示意图。

如图3、图5所示，在一些示例中，至少一个第一通孔140对应的第一连接部112和第二连接部113分别沿着对应的第一通孔140两端的孔口的周向设置，以使对应的第一通孔140的两端为敞口。可以理解的是，此时，至少一个第一通孔140的两端均形成压接端，电路板两侧的电子元器件200均可通过插针插入第一通孔140内与对应的第一连接部112或第二连接部113电连接，并分别固定在第一连接部112和第二连接部113处。

如图1、图4所示，在一些示例中，至少一个第一通孔140对应的第一连接部112和第二连接部113分别覆盖在对应的第一通孔140两端的孔口上，以使对应的第一通孔140的两端封闭。可以理解的是，此时，第一连接部112和第二连接部113可为焊盘，至少一个第一通孔140的两端均形成焊接端，电路板两侧的电子元器件200均可通过导电焊料焊接的方式与对应的第一连接部112或者第二连接部113电连接，并分别固定在第一连接部112和第二连接部113处。

图6是本申请实施例提供的又一种电路板的第一通孔处的示意图。

如图6所示，在一些示例中，至少一个第一通孔140对应的第一连接部112和第二连接部113中的其中一个沿着对应的第一通孔140一端的孔口周向设置，另一个覆盖在对应的第一通孔140另一端的孔口上。可以理解的是，此时覆盖第一通孔140端部的第一连接部112或者第二连接部113可为焊盘，至少一个第一通孔140的一端形成焊接端，另一端形成压接端，电路板两侧的电子元器件200分别通过压接和焊接的方式与对应的第一连接部112或第二连接部113电连接，并分别固定在第一连接部112和第二连接部113处。

如图1、图3所示，本申请实施例的电路板中，第一表面120的功能电路111具有与第二通孔160对应的第三连接部115，每个第二通孔160内的第二导电壁170的一端均与对应的第三连接部115电连接，第二表面130的功能电路111具有与第二通孔160对应的第四连接部116，每个第二通孔160内的第二导电壁170的另一端均与对应的第四连接部116电连接，每个第三连接部115和第四连接部116均用于连接电子元器件200。如此设置，便于使电子元器件200与第二通孔160内的第二导电壁170电连接并固定。

如图3所示，在一些示例中，至少一个第二通孔160对应的第三连接部115和第四连接部116分别沿着对应的第二通孔160两端的孔口周向设置，以使对应的第二通孔160的两端为敞口。可以理解的是，此时，至少一个第二通孔160的两端均形成压接端，电路板两侧的电子元器件200均可通过插针插入第二通孔160内与对应的第三连接部115或第四连接部116电连接，并分别固定在第三连接部115和第四连接部116处

如图1所示，在一些示例中，至少一个第二通孔160对应的第三连接部115和第四连接部116分别覆盖在对应的第二通孔160两端的孔口上，以使对应的第二通孔160的两端封闭。可以理解的是，此时，第三连接部115和第四连接部116可为焊盘，至少一个第二通孔160的两端均形成焊接端，电路板两侧的电子元器件200均可通过导电焊料焊接的方式与对应的第三连接部115或者第四连接部116电连接，并分别固定在第三连接部115和第四连接部116处。

如图3所示，在一些示例中，至少一个第二通孔160对应的第三连接部115和第四连接部116中的其中一个沿着对应的第二通孔160一端的孔口周向设置，另一个覆盖在对应的第二通孔160另一端的孔口上。可以理解的是，此时覆盖第二通孔160端部的第三连接部115或者第四连接部116可为焊盘，至少一个第二通孔160的一端形成焊接端，另一端形成压接端，电路板两侧的电子元器件200分别通过压接和焊接的方式与对应的第三连接部115或第四连接部116电连接，并分别固定在第三连接部115和第四连接部116处。

如图2所示，本申请实施例的电路板中，位于基板100内的每层与第一导电壁150电连接的功能电路111均具有第五连接部114，并均通过对应的第五连接部114与对应的第一导电壁150电连接。可以理解的是，第五连接部114可为对应的导电层110中的焊盘。

如图1、图3所示，在一些示例中，至少一段第一导电壁150通过位于其端面位置的第五连接部114与对应的功能电路111电连接。如此设置，可减小通过端面位置的第五连接部114电连接的第一导电壁150与功能电路111之间的阻抗，利于减小二者之间的信号损耗。

可以理解的是，每段第一导电壁150均可一端通过其端面位置的第五连接部114与对应的功能电路111电连接，也可两端均通过其端面位置的第五连接部114与对应的功能电路111电连接。

第一导电壁150通过其端面位置的第五连接部114与对应的功能电路111电连接时，第一导电壁150对应的端部沿第一通孔140的轴向不凸出于第五连接部114，可降低第一导电壁150中传输的信号产生的回波。

第一导电壁150通过其端面位置的第五连接部114与对应的功能电路111电连接时，第一导电壁150的端面可与第五连接部114对应的端面齐平。

如图1所示，在一些示例中，至少一个第一通孔140为等径通孔。如此设置，等径的第一通孔140通过一次打孔即可形成，电路板制造效率较高，且成本较低。

图7是本申请实施例提供的又一种电路板的第一通孔处的示意图。

如图7所示，在一些示例中，至少一个第一通孔140包括第一段141和第二段142，第一段141的孔径小于第二段142的孔径，第一段141和第二段142内均设有至少一段第一导电壁150。如此设置，可满足基板100在不同的位置对第一通孔140的不同孔径的需求。例如，第二段142的孔径较大，可满足需要较大孔径来连接电子元器件200的需求，第一段141孔径较小，可满足提高第一段141对应的导电层110内布线密度的需求，可提高用于安装需要较大孔径连接的电子元器件200的基板100的布线密度。

在一些示例中，至少一个第一通孔140的第一段141和第二段142的轴线重合。这样，第一段141和第二段142轴向重合的第一通孔140开设更加容易。

图8是本申请实施例提供的又一种电路板的第一通孔处的示意图。

如图8所示，在一些示例中，少一个第一通孔140的第一段141的轴线与第二段142的轴线错位分布。如此设置，可提高电子元器件200在基板100上的布置以及各导电层110内的功能电路111走线的灵活性。

图9是本申请实施例提供的又一种电路板的示意图。

如图9所示，在一些示例中，至少一个第一通孔140包括第一段141、第二段142和第三段143，第一段141和第二段142的孔径相同，第一段141和第二段142的孔径均大于第三段143的孔径，第三段143位于第一段141和第二段142之间，第一段141、第二段142和第三段143内均设有至少一段第一导电壁150。如此设置，孔径较大的第一段141和第二段142利于连接电子器件，孔径较小的第三段143可提高对应的导电层110的功能电路111的布线密度，可提高两侧均安装需要较大孔径连接的电子元器件200的基板100的布线密度。特别是在第一段141和第二段142的端部均为压接端，即第一连接部112沿第一段141的孔口的周向设置，第二连接部113沿第二段142的孔口的周向设置时，由于压接部分所须的孔径较大，可降低电子元器件200压接对基板100内层的导电层110的功能电路111布线密度的影响。

可以理解的是，同一个第一通孔140的第一段141、第二段142和第三段143可以同轴设置，也可不同轴设置，同一个第一通孔140的第一段141和第二段142的孔径可以相同，也可以不同。在一些示例中，至少一个第一通孔140的第一段141、第二段142和第三段143同轴设置，且第一段141和第二段142的孔径相同。如此，可减少使用的钻具的种类，利于生产制造。

图10为本申请实施例提供的一种集成电路模组的示意图。

本申请实施例还提供一种集成电路模组，其中，本申请实施例提供的集成电路模组可以是底板模组、中板模组、背板模组、交换网板模组、主控板模组、业务板模组等。

如图10所示，本申请实施例的集成电路模组，可以包括上述任一实施方式中的电路板以及设在电路板上的电子元器件200。

电子元器件200可在电路板第一表面120和第二表面130按照芯片与芯片、芯片与电源、连接器与芯片等方式对贴。

本申请实施例提供的集成电路模组，电路板的结构和工作原理可以参考上述任一实施方式中的电路板，在此不再赘述。

本申请提供的集成电路模组，需要在电路板表面的同一孔位对应的部分形成三段及以上的相互绝缘的导电壁时，可在基板100上开设第一通孔140，再对第一通孔140内的部分孔壁进行抗电镀或者抗导体沉积处理并形成至少三段相互隔断的导体，第一通孔140两端的两段导体与其靠近的第一表面120和第二表面130的功能电路111电连接，其余的每段导体与第一表面120和第二表面130中的至少一个的功能电路111电连接，在进行电镀时，第一通孔140内的相互隔断的每个导体内均可流入电流，可在第一通孔140内形成至少三段相互绝缘的第一导电壁150。如此，可在一次压合成型的基板100上通过一次打孔，结合抗电镀工艺或者抗导体沉积工艺进行一次电镀，即能在一个通孔内形成三段及以上的导电壁，制造效率高，可缩短加工周期、降低制造成本。另外，第一通孔140内的第一导电壁150的段数增加之后，利于使更多的导电层110上的功能电路111延伸至第一通孔140的孔壁上，减少了部分功能电路111因避让第一通孔140造成的布线空间浪费，增大了对第一通孔140周围区域的利用率，可提高电路板的布线密度。此外，也利于电路板在使用时，将第一表面120或者第二表面130的信号、电流等导入基板100内层的功能电路111中，或者使基板100内层的功能电路111与第一表面120或者第二表面130的接地电路电连接。

可以理解的是，基板100的两侧表面均可贴设电子元器件200。

图11为本申请实施例提供的另一种集成电路模组的示意图。

如图11所示，可以理解的是，本申请提供的集成电路模组，基板100上除开设第一通孔140外，还可开设其他类型的导电过孔。例如，其内设有一段延伸至导电过孔两端的导电壁的导电过孔。又如，其内仅设有两段中部断开的导电壁的导电过孔，两段导电壁所在位置的孔径可以相同，也可以不同。

本申请实施例还提供一种电子设备，其中，本申请实施例提供的电子设备可以是手机、笔记本电脑、平板、智能手表、智能手环、智能门锁、服务器、交换机、音箱、台灯、机器人等。

本申请实施例的电子设备可以包括上述任一实施方式中的电路板以及设在电路板上的电子元器件。

本申请实施例提供的电子设备(未示出)，电路板的结构和工作原理可以参考上述任一实施方式中的电路板，在此不再赘述。

本申请提供的电子设备，需要在电路板表面的同一孔位对应的部分形成三段及以上的相互绝缘的导电壁时，可在基板上开设第一通孔，再对第一通孔内的部分孔壁进行抗电镀或者抗导体沉积处理并形成至少三段相互隔断的导体，第一通孔两端的两段导体与其靠近的第一表面和第二表面的功能电路电连接，其余的每段导体与第一表面和第二表面中的至少一个的功能电路电连接，在进行电镀时，第一通孔内的相互隔断的每个导体内均可流入电流，可在第一通孔内形成至少三段相互绝缘的第一导电壁。如此，可在一次压合成型的基板上通过一次打孔，结合抗电镀工艺或者抗导体沉积工艺进行一次电镀，即能在一个通孔内形成三段及以上的导电壁，制造效率高，可缩短加工周期、降低制造成本。另外，第一通孔内的第一导电壁的段数增加之后，利于使更多的导电层上的功能电路延伸至第一通孔的孔壁上，减少了部分功能电路因避让第一通孔造成的布线空间浪费，增大了对第一通孔周围区域的利用率，可提高电路板的布线密度。此外，也利于电路板在使用时，将第一表面或者第二表面的信号、电流等导入基板内层的功能电路中，或者使基板内层的功能电路与第一表面或者第二表面的接地电路电连接。

在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例中的具体含义。

本申请实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

最后应说明的是：以上各实施例仅用以说明本申请实施例的技术方案，而非对其限制；尽管参照前述各实施例对本申请实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请实施例各实施例技术方案的范围。

Claims (19)

1.一种电路板，其特征在于，包括由多层相互绝缘的导电层层叠形成的基板，所述基板具有相对的第一表面和第二表面，所述基板上开设有至少一个第一通孔，每个所述第一通孔均贯通所述第一表面和所述第二表面，每层所述导电层均具有功能电路；

每个所述第一通孔内均设有沿其轴向分布且相互绝缘的至少三段第一导电壁，每段所述第一导电壁均用于将其对应的多层所述导电层的所述功能电路导通；

位于每个所述第一通孔两端的两段所述第一导电壁均分别用于与其靠近的所述第一表面和所述第二表面的所述功能电路电连接，其余的每段所述第一导电壁均用于与所述第一表面和所述第二表面中的至少一个的所述功能电路电连接。

2.根据权利要求1所述的电路板，其特征在于，所述基板上还开设有至少一个第二通孔，每个所述第二通孔均贯通所述第一表面和所述第二表面；

每个所述第二通孔内均设有第二导电壁，每个所述第二通孔内的所述第二导电壁的两端均分别延伸至所述第一表面和所述第二表面，除位于每个所述第一通孔两端的所述第一导电壁以外的每段所述第一导电壁均与至少一个所述第二导电壁对应，并通过对应的所述第二导电壁与所述第一表面和所述第二表面中的至少一个的所述功能电路电连接。

3.根据权利要求1或2所述的电路板，其特征在于，所述基板内的部分所述第一导电层的表面具有抗电镀层，每个所述第一通孔内位于相邻两段所述导电结构之间的孔壁均延伸至所述抗电镀层处。

4.根据权利要求1-3任一项所述的电路板，其特征在于，沿所述第一通孔的轴向相邻的三段所述第一导电壁中，当位于两侧的两段所述第一导电壁中的其中一段电连接的所述功能电路为信号电路，另一段电连接的所述功能电路为信号电路或者供电电路时，位于中间的所述第一导电壁电连接的所述功能电路为接地电路。

5.根据权利要求1-3任一项所述的电路板，其特征在于，沿所述第一通孔的轴向相邻的三段所述第一导电壁中，当位于两侧的两段所述第一导电壁中的至少一段电连接的所述功能电路为传输串扰敏感信号的信号电路时，位于中间的所述第一导电壁电连接的所述功能电路为接地电路。

6.根据权利要求1-3任一项所述的电路板，其特征在于，沿所述第一通孔的轴向相邻的三段所述第一导电壁中，当位于两侧的两段所述第一导电壁电连接的所述功能电路均为传输串扰非敏感信号的信号电路时，位于中间的所述第一导电壁电连接的所述功能电路为供电电路或者传输串扰非敏感信号的信号电路。

7.根据权利要求1-6任一项所述的电路板，其特征在于，沿所述第一通孔的轴向相邻的两段所述第一导电壁之间具有间隔，且沿所述第一通孔的轴向相邻的两段所述第一导电壁之间的间隔均大于或者等于0.075mm。

8.根据权利要求1-7任一项所述的电路板，其特征在于，所述第一表面的所述功能电路具有与所述第一通孔对应的第一连接部，每个所述第一通孔内靠近所述第一表面的所述第一导电壁均与对应的所述第一连接部电连接；

所述第二表面的所述功能电路具有与所述第一通孔对应的第二连接部，每个所述第一通孔内靠近所述第二表面的所述第一导电壁均与对应的所述第二连接部电连接；

每个所述第一连接部和所述第二连接部均用于连接电子元器件。

9.根据权利要求8所述的电路板，其特征在于，至少一个所述第一通孔对应的所述第一连接部和所述第二连接部分别沿着对应的所述第一通孔两端的孔口的周向设置，以使对应的所述第一通孔的两端为敞口；

或者，至少一个所述第一通孔对应的所述第一连接部和所述第二连接部分别覆盖在对应的所述第一通孔两端的孔口上，以使对应的所述第一通孔的两端封闭；

或者，至少一个所述第一通孔对应的所述第一连接部和所述第二连接部中的其中一个沿着对应的所述第一通孔一端的孔口周向设置，另一个覆盖在对应的所述第一通孔另一端的孔口上。

10.根据权利要求2所述的电路板，其特征在于，所述第一表面的所述功能电路具有与所述第二通孔对应的第三连接部，每个所述第二通孔内的所述第二导电壁的一端均与对应的所述第三连接部电连接；

所述第二表面的所述功能电路具有与所述第二通孔对应的第四连接部，每个所述第二通孔内的所述第二导电壁的另一端均与对应的所述第四连接部电连接；

每个所述第三连接部和所述第四连接部均用于连接电子元器件。

11.根据权利要求10所述的电路板，其特征在于，至少一个所述第二通孔对应的所述第三连接部和所述第四连接部分别沿着对应的所述第二通孔两端的孔口周向设置，以使对应的所述第二通孔的两端为敞口；

或者，至少一个所述第二通孔对应的所述第三连接部和所述第四连接部分别覆盖在对应的所述第二通孔两端的孔口上，以使对应的所述第二通孔的两端封闭；

或者，至少一个所述第二通孔对应的所述第三连接部和所述第四连接部中的其中一个沿着对应的所述第二通孔一端的孔口周向设置，另一个覆盖在对应的所述第二通孔另一端的孔口上。

12.根据权利要求1-11任一项所述的电路板，其特征在于，位于所述基板内的每层与所述第一导电壁电连接的所述功能电路均具有第五连接部，并均通过对应的所述第五连接部与对应的所述第一导电壁电连接；

至少一段所述第一导电壁通过位于其端面位置的所述第五连接部与对应的所述功能电路电连接。

13.根据权利要求1-12任一项所述的电路板，其特征在于，至少一个所述第一通孔为等径通孔。

14.根据权利要求1-12任一项所述的电路板，其特征在于，至少一个所述第一通孔包括第一段和第二段，所述第一段的孔径小于所述第二段的孔径，所述第一段和所述第二段内均设有至少一段所述第一导电壁。

15.根据权利要求14所述的电路板，其特征在于，至少一个所述第一通孔的所述第一段和所述第二段的轴线重合。

16.根据权利要求14所述的电路板，其特征在于，至少一个所述第一通孔的所述第一段的轴线与所述第二段的轴线错位分布。

17.根据权利要求1-12任一项所述的电路板，其特征在于，至少一个所述第一通孔包括第一段、第二段和第三段，所述第一段和所述第二段的孔径相同，所述第一段和第二段的孔径均大于所述第三段的孔径，所述第三段位于所述第一段和所述第二段之间，所述第一段、所述第二段和所述第三段内均设有至少一段所述第一导电壁。

18.一种集成电路模组，其特征在于，包括如权利要求1-17任一项所述的电路板以及设在所述电路板上的电子元器件。

19.一种电子设备，其特征在于，包括如权利要求1-17任一项所述的电路板以及设在所述电路板上的电子元器件。