CN116667805B

CN116667805B - 谐振结构、射频系统和电子设备

Info

Publication number: CN116667805B
Application number: CN202310898020.4A
Authority: CN
Inventors: 张子炎
Original assignee: Honor Device Co Ltd
Current assignee: Honor Device Co Ltd
Priority date: 2023-07-21
Filing date: 2023-07-21
Publication date: 2024-07-26
Anticipated expiration: 2043-07-21
Also published as: WO2025020544A1; CN116667805A

Abstract

本申请提供了一种谐振结构、射频系统和电子设备，涉及通信技术领域，该谐振结构至少包括第一谐振结构，第一谐振结构包括至少三级谐振网络，至少三级谐振网络中的各级谐振网络通过串联和/或并联进行电连接；各级谐振网络之间相互影响，使第一谐振结构的频点和频点深度，与各级谐振网络中的至少一级谐振网络的频点和频点深度不同。该谐振结构通过多级谐振网络相互嵌套，创造了一种非串行结构的谐振叠加方式，从而通过多级谐振网络之间相互影响，实现了谐振结构通带内的插损可以不随谐振频点的增加而增加，且谐振结构能够在特定频点形成多频点谐振。

Description

谐振结构、射频系统和电子设备

技术领域

本申请涉及通信技术领域，尤其涉及一种谐振结构、射频系统和电子设备。

背景技术

随着科技的不断发展，多种移动通信技术得到了广泛的应用，例如，第五代移动通信技术（5th generation mobile communication technology，5G）。目前，为满足不同移动通信技术之间的使用，电子设备产生了多频段多输入多输出（multiple input multipleoutput，Mimo）规格、双连接链路（evolved nodeb dual connectivity，ENDC）诉求等，使得越来越多的电子设备产生多频多模等需求。其中，多频是指多种频段，多模是指多种网络模式。

谐振网络能够实现电子设备的多频多模。在实际应用中，通常可以利用谐振网络的通带、阻带等特性，以实现射频信号的滤波、合路、选频等功能，从而构建滤波器（filter）、合路器（combiner）等器件。其中，通常将谐振网络允许通过的频段称作通带，将谐振网络阻止通过的频段称作阻带。

然而，当滤波器、合路器等器件需要通过多个谐振点实现频率拓宽、多频点抑制等时，目前一般通过多个谐振网络串联和/或并联的方式实现，这可能导致整体谐振网络出现插损增加、一致性恶化等问题。因此，如何避免整体谐振网络的插损增加、以及一致性恶化等，成为亟待解决的问题。

发明内容

本申请提供一种谐振结构、射频系统和电子设备，该谐振结构通过多级谐振网络相互嵌套，创造了一种非串行结构的谐振叠加方式，从而通过多级谐振网络之间相互影响，实现了谐振结构通带内的插损可以不随谐振频点的增加而增加，且谐振结构能够在特定频点形成多频点谐振。

为达到上述目的，本申请采用如下技术方案：

第一方面，提供一种谐振结构，至少包括第一谐振结构，所述第一谐振结构包括至少三级谐振网络，所述至少三级谐振网络中的各级谐振网络通过串联和/或并联进行电连接；各级所述谐振网络之间相互影响，使所述第一谐振结构的频点和频点深度，与各级谐振网络中的至少一级谐振网络的频点和频点深度不同。

在该实现方式中，谐振结构中的第一谐振结构通过多级谐振网络相互嵌套，创造一种非串行结构的谐振叠加方式，使得多个谐振网络叠加后的插损并非简单的串行相加，而是通过多级谐振网络相互影响，使得谐振结构通带内的插损可以不随谐振频点的增加而增加；并且，由于第一谐振结构中的多级谐振网络相互影响，使得在需要的特定频点能够形成多频点谐振，拓宽了谐振结构的抑制频带。

在第一方面一种可能的实现方式中，所述第一谐振结构包括第一级谐振网络、第二级谐振网络和第三级谐振网络，所述第一级谐振网络至少包括并联的第一电感和第一电容，所述第二级谐振网络与所述第一电感或所述第一电容串联；

所述第三级谐振网络并联在所述第二级谐振网络、所述第一电感或所述第一电容的两端、或并联在串联之后的所述第二级谐振网络与所述第一电容的两端、或并联在串联之后的所述第二级谐振网络与所述第一电感的两端。

在该实现方式中，通过三级谐振网络相互嵌套，使得三级谐振网络相互影响，谐振结构通带内的插损可以不随谐振频点的增加而增加；且能够在需要的特定频点形成多频点谐振，拓宽了谐振结构的抑制频带。

在第一方面一种可能的实现方式中，所述第一谐振结构包括四级谐振网络，各级所述谐振网络通过串联和并联进行电连接；各级所述谐振网络包括至少一个电容和/或电感。

在该实现方式中，通过四级谐振网络相互嵌套，使得四级谐振网络相互影响，谐振结构通带内的插损可以不随谐振频点的增加而增加；且能够在需要的特定频点形成多频点谐振，拓宽了谐振结构的抑制频带。

在第一方面一种可能的实现方式中，所述第一谐振结构包括第一级谐振网络和第一次级谐振网络；

所述第一级谐振网络至少包括并联的第一电感和第一电容；

所述第一次级谐振网络包括第二级谐振网络、第三级谐振网络和第四级谐振网络，所述第一次级谐振网络与所述第一电感或所述第一电容串联。

在该实现方式中，通过各级谐振网络相互嵌套，使得各级谐振网络相互影响，谐振结构通带内的插损可以不随谐振频点的增加而增加；且能够在需要的特定频点形成多频点谐振，拓宽了谐振结构的抑制频带。

在第一方面一种可能的实现方式中，所述第一次级谐振网络中的所述第二级谐振网络、所述第三级谐振网络和所述第四级谐振网络并联；

所述第一次级谐振网络与所述第一电容串联后，与所述第一电感并联。

在第一方面一种可能的实现方式中，所述第二级谐振网络包括串联的第二电感和第二电容，所述第三级谐振网络包括串联的第三电感和第三电容，所述第四级谐振网络包括串联的第四电感和第四电容；

所述第一谐振结构还包括第一端口和第二端口；

所述第一电容的第一端分别与所述第一电感的第一端和所述第一端口电连接，所述第一电容的第二端分别与所述第二电感的第一端、所述第三电感的第一端和所述第四电感的第一端电连接；所述第二电感的第二端与所述第二电容的第一端电连接；所述第三电感的第二端与所述第三电容的第一端电连接；所述第四电感的第二端与所述第四电容的第一端电连接；所述第一电感的第二端分别与所述第二电容的第二端、所述第三电容的第二端、所述第四电容的第二端和所述第二端口电连接。

所述第一谐振结构还包括第一端口和第二端口；

所述第一电感的第一端分别与所述第一电容的第一端和所述第一端口电连接，所述第一电感的第二端分别与所述第二电容的第一端、所述第三电感的第一端和所述第四电感的第一端电连接；所述第二电容的第二端与所述第二电感的第一端电连接；所述第三电感的第二端与所述第三电容的第一端电连接；所述第四电感的第二端与所述第四电容的第一端电连接；所述第一电容的第二端分别与所述第二电感的第二端、所述第三电容的第二端、所述第四电容的第二端和所述第二端口电连接。

在第一方面一种可能的实现方式中，所述第一谐振结构包括第五级谐振网络和第二次级谐振网络；

所述第五级谐振网络至少包括第五电感；

所述第二次级谐振网络包括第六级谐振网络、第七级谐振网络和第八级谐振网络，所述第二次级谐振网络与所述第五电感并联。

在第一方面一种可能的实现方式中，所述第五级谐振网络包括第五电感，所述第六级谐振网络包括串联的第六电感和第六电容，所述第七级谐振网络包括串联的第七电容和第七电感，所述第八级谐振网络包括串联的第八电容和第八电感；

所述第一谐振结构还包括第三端口和第四端口；

所述第五电感的第一端分别与所述第六电容的第一端、所述第七电容的第一端和所述第三端口电连接，所述第五电感的第二端分别与所述第六电感的第二端、所述第八电感的第二端和所述第四端口电连接；所述第六电容的第二端分别与所述第六电感的第一端、所述第七电感的第二端和所述第八电容的第一端电连接；所述第七电容的第二端与所述第七电感的第一端电连接；所述第八电容的第二端与所述第八电感的第一端电连接。

在第一方面一种可能的实现方式中，所述第一谐振结构包括第十二级谐振网络和第三次级谐振网络；

所述第十二级谐振网络至少包括并联的第十三电感和第十四电感、或并联的第十五电容和第十六电容；

所述第三次级谐振网络包括第十三级谐振网络、第十四级谐振网络和第十五级谐振网络，所述第三次级谐振网络与所述第十三电感或所述第十四电感串联、或所述第三次级谐振网络与所述第十五电容或所述第十六电容串联。

在该实现方式中，通过多级谐振网络相互影响，使得谐振结构通带内的插损可以不随谐振频点的增加而增加，还能够在需要的特定频点形成多频点谐振。

在第一方面一种可能的实现方式中，所述第十二级谐振网络包括并联的第十三电感和第十四电感，所述第十三级谐振网络包括第十五电感，所述第十四级谐振网络包括串联的第十六电感和第十七电感，所述第十五级谐振网络包括串联的第十三电容和第十四电容；

所述第一谐振结构还包括第五端口和第六端口；

所述第十四电感的第一端分别与所述第十三电感的第一端和所述第五端口电连接，所述第十四电感的第二端分别与所述第十五电感的第一端、所述第十六电感的第一端电连接；所述第十六电感的第二端分别与所述第十七电感的第一端和所述第十三电容的第一端电连接；所述第十三电容的第二端与所述第十四电容的第一端电连接，所述第十四电容的第二端接地；所述第十七电感的第二端分别与所述第十五电感的第二端、所述第十三电感的第二端和所述第六端口电连接。

在第一方面一种可能的实现方式中，所述第十二级谐振网络包括并联的第十五电容和第十六电容，所述第十三级谐振网络包括第十八电感，所述第十四级谐振网络包括串联的第十九电感和第二十电感，所述第十五级谐振网络包括第十七电容；

所述第一谐振结构还包括第五端口和第六端口；

所述第十六电容的第一端分别与所述第十五电容的第一端和所述第五端口电连接，所述第十六电容的第二端分别与所述第十八电感的第一端和所述第十九电感的第一端电连接；所述第十九电感的第二端分别与所述第二十电感的第一端和所述第十七电容的第一端电连接；所述第十七电容的第二端接地；所述第二十电感的第二端分别与所述第十八电感的第二端、所述第十五电容的第二端和所述第六端口电连接。

在第一方面一种可能的实现方式中，所述谐振结构还包括第二谐振结构，所述第二谐振结构与所述第一谐振结构通过串联和/或并联进行电连接，所述第二谐振结构与所述第一谐振结构之间未相互影响。

在该实现方式中，通过第一谐振结构，使得谐振结构通带内的插损可以不随谐振频点的增加而增加，还能够在需要的特定频点形成多频点谐振；并且，第二谐振结构具有进一步的频点和频点深度抑制效果。

在第一方面一种可能的实现方式中，所述第二谐振结构包括第九级谐振网络，所述第九级谐振网络与所述第一谐振结构并联；

所述第九级谐振网络包括串联的第九电容和第九电感；

所述第一谐振结构包括第五级谐振网络、第六级谐振网络、第七级谐振网络和第八级谐振网络，所述第五级谐振网络包括第五电感，所述第六级谐振网络包括串联的第六电感和第六电容，所述第七级谐振网络包括串联的第七电容和第七电感，所述第八级谐振网络包括串联的第八电容和第八电感；所述第一谐振结构还包括第三端口和第四端口；

所述第五电感的第一端分别与所述第六电容的第一端、所述第七电容的第一端、所述第九电容的第一端和所述第三端口电连接，所述第五电感的第二端分别与所述第六电感的第二端、所述第八电感的第二端和所述第四端口电连接；所述第六电容的第二端分别与所述第六电感的第一端、所述第七电感的第二端和所述第八电容的第一端电连接；所述第七电容的第二端与所述第七电感的第一端电连接；所述第八电容的第二端与所述第八电感的第一端电连接；所述第九电容的第二端与所述第九电感的第一端电连接，所述第九电感的第二端接地。

在该实现方式中，通过第一谐振结构，使得谐振结构通带内的插损可以不随谐振频点的增加而增加，还能够在需要的特定频点形成多频点谐振；并且，第九级谐振网络具有进一步的频点和频点深度抑制效果。

在第一方面一种可能的实现方式中，所述第二谐振结构包括第十级谐振网络，所述第十级谐振网络与所述第一谐振结构并联；

所述第十级谐振网络包括第十电容、第十一电容和第十电感，所述第十一电容与所述第十电感并联、且与所述第十电容串联；

所述第五电感的第一端分别与所述第六电容的第一端、所述第七电容的第一端、所述第十电容的第一端和所述第三端口电连接，所述第五电感的第二端分别与所述第六电感的第二端、所述第八电感的第二端和所述第四端口电连接；所述第六电容的第二端分别与所述第六电感的第一端、所述第七电感的第二端和所述第八电容的第一端电连接；所述第七电容的第二端与所述第七电感的第一端电连接；所述第八电容的第二端与所述第八电感的第一端电连接；所述第十电容的第二端分别与所述第十一电容的第一端和所述第十电感的第一端电连接，所述第十一电容的第二端与所述第十电感的第二端电连接、且接地。

在该实现方式中，通过第一谐振结构，使得谐振结构通带内的插损可以不随谐振频点的增加而增加，还能够在需要的特定频点形成多频点谐振；并且，第十级谐振网络具有进一步的频点和频点深度抑制效果。

在第一方面一种可能的实现方式中，所述第二谐振结构包括第十一级谐振网络，所述第十一级谐振网络与所述第一谐振结构并联；

所述第十一级谐振网络包括第十二电容、第十一电感和第十二电感，所述第十一电感与所述第十二电感并联、且与所述第十二电容串联；

所述第五电感的第一端分别与所述第六电容的第一端、所述第七电感的第一端、所述第十二电容的第一端和所述第三端口电连接，所述第五电感的第二端分别与所述第六电感的第二端、所述第八电感的第二端和所述第四端口电连接；所述第六电容的第二端分别与所述第六电感的第一端、所述第七电容的第二端和所述第八电容的第一端电连接；所述第七电感的第二端与所述第七电容的第一端电连接；所述第八电容的第二端与所述第八电感的第一端电连接；所述第十二电容的第二端分别与所述第十一电感的第一端和所述第十二电感的第一端电连接，所述第十一电感的第二端与所述第十二电感的第二端电连接、且接地。

在该实现方式中，通过第一谐振结构，使得谐振结构通带内的插损可以不随谐振频点的增加而增加，还能够在需要的特定频点形成多频点谐振；并且，第十一级谐振网络具有进一步的频点和频点深度抑制效果。

第二方面，提供了一种射频系统，包括滤波器、合路器、陷波器、双工器、多工器中的至少一个，所述滤波器、所述合路器、所述陷波器、所述双工器或所述多工器包括如第一方面或第一方面的任意可能的实现方式中的谐振结构。

在第一方面一种可能的实现方式中，所述射频系统包括合路器，所述合路器包括至少两个所述谐振结构，所述至少两个谐振结构用于将至少两路信号合路。

在该实现方式中，合路器具有较好的频点抑制、频带拓宽等效果。

在第一方面一种可能的实现方式中，所述合路器包括并联的第二十级谐振网络和第一谐振结构；

所述第二十级谐振网络包括第二十一电感、第十八电容、第二十二电感和第十二端口，所述第十八电容与所述第二十二电感串联、且与所述第二十一电感并联；

所述第一谐振结构包括第一级谐振网络、第二级谐振网络、第三级谐振网络和第四级谐振网络，所述第一级谐振网络包括并联的第一电感和第一电容，所述第二级谐振网络包括串联的第二电感和第二电容，所述第三级谐振网络包括串联的第三电感和第三电容，所述第四级谐振网络包括串联的第四电感和第四电容；所述第一谐振结构还包括第一端口和第二端口；

所述第一电容的第一端分别与所述第一电感的第一端、所述第二十一电感的第一端、所述第十八电容的第一端和所述第一端口电连接，所述第一电容的第二端分别与所述第二电感的第一端、所述第三电感的第一端和所述第四电感的第一端电连接；所述第二电感的第二端与所述第二电容的第一端电连接；所述第三电感的第二端与所述第三电容的第一端电连接；所述第四电感的第二端与所述第四电容的第一端电连接；所述第一电感的第二端分别与所述第二电容的第二端、所述第三电容的第二端、所述第四电容的第二端和所述第二端口电连接；所述第十八电容的第二端与所述第二十二电感的第一端电连接，所述第二十一电感的第二端分别与所述第二十二电感的第二端和所述第十二端口电连接。

在第一方面一种可能的实现方式中，所述合路器包括第三十三端口、第五十一电感、第三十六电容、第五十二电感、第五十三电感、第三十七电容、第三十四端口、第三十八电容、第五十四电感、第三十九电容、第五十五电感、第五十六电感、第四十电容、第四十一电容和第三十五端口；

所述第五十一电感的第一端分别与所述第三十六电容的第一端、所述第三十八电容的第一端、所述第五十四电感的第一端和所述第三十五端口电连接，所述第三十六电容的第二端分别与所述第五十二电感的第一端和所述第五十三电感的第一端电连接，所述第五十一电感的第二端分别与所述第五十二电感的第二端和所述第三十三端口电连接，所述第五十三电感的第二端与所述第三十七电容的第一端电连接，所述第三十七电容的第二端接地；所述第五十四电感的第二端分别与所述第三十九电容的第一端和所述第五十五电感的第一端电连接，所述第三十八电容的第二端分别与所述第三十九电容的第二端、所述第四十电容的第一端电连接；所述第五十五电感的第二端与所述第五十六电感的第一端电连接，所述第五十六电感的第二端接地；所述第四十电容的第二端分别与所述第四十一电容的第一端和所述第三十四端口电连接；所述第四十一电容的第二端接地。

在第一方面一种可能的实现方式中，所述合路器包括第三十八端口、第五十七电感、第四十二电容、第五十八电感、第五十九电感、第四十三电容、第三十六端口、第四十四电容、第六十电感、第六十一电感、第四十五电容、第六十二电感和第三十七端口；

所述第四十四电容的第一端分别与所述第六十电感的第一端、所述第五十七电感的第一端、所述第四十二电容的第一端和所述第三十八端口电连接，所述第四十二电容的第二端分别与所述第五十八电感的第一端和所述第五十九电感的第一端电连接，所述第五十七电感的第二端分别与所述第五十八电感的第二端和所述第三十六端口电连接；所述第五十九电感的第二端与所述第四十三电容的第一端电连接，所述第四十三电容的第二端接地；所述第六十电感的第二端分别与所述第四十五电容的第一端和所述第六十一电感的第一端电连接，所述第四十四电容的第二端分别与所述第六十一电感的第二端和所述第三十七端口电连接，所述第四十五电容的第二端与所述第六十二电感的第一端电连接，所述第六十二电感的第二端接地。

在第一方面一种可能的实现方式中，所述合路器包括第四十一端口、第六十三电感、第四十六电容、第六十四电感、第六十五电感、第六十六电感、第三十九端口、第四十七电容、第四十八电容、第四十九电容、第六十七电感、第六十八电感和第四十端口；

所述第六十三电感的第一端分别与所述第四十七电容的第一端、所述第四十九电容的第一端、所述第四十六电容的第一端和所述第四十一端口电连接，所述第四十六电容的第二端分别与所述第六十四电感的第一端、所述第六十五电感的第一端电连接，所述第六十三电感的第二端分别与所述第六十四电感的第二端、所述第六十五电感的第二端、所述第六十六电感的第一端和所述第三十九端口电连接；所述第六十六电感的第二端接地；所述第四十九电容的第二端分别与所述第六十七电感的第一端和所述第六十八电感的第一端电连接，所述第四十七电容的第二端分别与所述第六十七电感的第二端和所述第四十八电容的第一端电连接，所述第四十八电容的第二端与所述第四十端口电连接；所述第六十八电感的第二端接地。

在第一方面一种可能的实现方式中，所述合路器包括第四十四端口、第六十九电感、第五十电容、第五十一电容、第四十二端口、第五十二电容、第七十电感、第五十三电容、第七十一电感、第七十二电感、第七十三电感和第四十三端口；

所述第五十二电容的第一端分别与所述第六十九电感的第一端、所述第五十一电容的第一端、所述第七十电感的第一端和所述第四十四端口电连接，所述第五十二电容的第二端分别与所述第七十二电感的第一端和所述第五十三电容的第一端电连接；所述第七十二电感的第二端与所述第七十三电感的第一端电连接；所述第五十三电容的第二端与所述第七十一电感的第一端电连接；所述第七十一电感的第二端分别与所述第七十三电感的第二端、所述第七十电感的第二端和所述第四十三端口电连接；所述第六十九电感的第二端与所述第五十电容的第一端电连接，所述第五十电容的第二端分别与所述第五十一电容的第二端和所述第四十二端口电连接；两个端口用于输入信号，端口用于输出信号。

第三方面，提供了一种电子设备，包括如第二方面或第二方面的任意可能的实现方式中的射频系统。

附图说明

图1为本申请实施例提供的第一种电子设备的结构示意图；

图2为本申请实施例提供的第二种电子设备的结构示意图；

图3为本申请实施例提供的一种电子设备的无线通信的原理示意图；

图4为本申请实施例提供的一种相关技术中的谐振网络02和谐振网络03电连接的示意图；

图5为本申请实施例提供的相关技术中的第一种单个谐振网络的示意图；

图6为图5的单个谐振网络的插损与频率的关系示意图；

图7为本申请实施例提供的相关技术中的第二种单个谐振网络的示意图；

图8为图7的单个谐振网络的插损与频率的关系示意图；

图9为本申请实施例提供的相关技术中的第三种单个谐振网络的示意图；

图10为图9的单个谐振网络的插损与频率的关系示意图；

图11为图5的单个谐振网络、图7的单个谐振网络、图9的单个谐振网络串联后，形成的相关技术中的谐振网络的示意图；

图12为图11的谐振网络的插损与频率的关系示意图；

图13为本申请实施例提供的相关技术中的第四种单个谐振网络的示意图；

图14为图13的单个谐振网络的插损与频率的关系示意图；

图15为图5的单个谐振网络、图13的单个谐振网络、图9的单个谐振网络串联和并联后，形成的相关技术中的谐振网络的示意图；

图16为图15的谐振网络的插损与频率的关系示意图；

图17为本申请实施例提供的第一种第一谐振结构的示意图；

图18为图17的第一谐振结构的插损与频率的关系示意图；

图19为图17中第一级谐振网络与第二级谐振网络结合形成的谐振网络的示意图；

图20为图19的谐振网络的插损与频率的关系示意图；

图21为图17中第一级谐振网络与第三级谐振网络结合形成的谐振网络的示意图；

图22为图21的谐振网络的插损与频率的关系示意图；

图23为图17中第一级谐振网络与第四级谐振网络结合形成的谐振网络的示意图；

图24为图23的谐振网络的插损与频率的关系示意图；

图25为图17中第一级谐振网络、第二级谐振网络与第三级谐振网络结合形成的谐振网络的示意图；

图26为图25的谐振网络的插损与频率的关系示意图；

图27为本申请实施例提供的第二种第一谐振结构的示意图；

图28为图27的第一谐振结构的插损与频率的关系示意图；

图29为图27的第一谐振结构与第九级谐振网络结合形成的谐振结构的示意图；

图30为图29的谐振结构的插损与频率的关系示意图；

图31为图27的第一谐振结构与第十级谐振网络结合形成的谐振结构的示意图；

图32为图31中第十级谐振网络的插损与频率的关系示意图；

图33为图31中图27的第一谐振结构的插损与频率的关系示意图；

图34为图31的谐振结构的插损与频率的关系示意图；

图35为本申请实施例提供的简易史密斯圆图的示意图；

图36为第一谐振结构与第十一级谐振网络结合形成的谐振结构的示意图；

图37为图36中第一谐振结构的插损与频率的关系示意图；

图38为图36中第十一级谐振网络的插损与频率的关系示意图；

图39为图36的谐振结构的插损与频率的关系示意图；

图40为本申请实施例提供的第三种第一谐振结构的示意图；

图41为图40的谐振结构的插损与频率的关系示意图；

图42为本申请实施例提供的第四种第一谐振结构的示意图；

图43为图42的谐振结构的插损与频率的关系示意图；

图44为本申请实施例提供的滤波器的应用场景图；

图45为本申请实施例提供的一种合路器的应用场景图；

图46为本申请实施例提供的滤波器、合路器的应用场景图；

图47为本申请实施例提供的第五种第一谐振结构的示意图；

图48为图47的谐振结构的插损与频率的关系示意图；

图49为第一谐振结构与第二十级谐振网络结合形成的谐振结构的示意图；

图50为图49的谐振结构的插损与频率的关系示意图；

图51为图11的相关技术中的谐振网络与第二十级谐振网络构成的合路器的结构示意图；

图52为图51的合路器的插损与频率的关系示意图；

图53为图15的相关技术中的谐振网络与第二十级谐振网络构成的合路器的结构示意图；

图54为图53的合路器的插损与频率的关系示意图；

图55为本申请实施例提供的第六种第一谐振结构的示意图；

图56为本申请实施例提供的第七种第一谐振结构的示意图；

图57为图55和图56构成的合路器的插损与频率的关系示意图；

图58为本申请实施例提供的另一种合路器的应用场景图；

图59为本申请实施例提供的第八种第一谐振结构的示意图；

图60为本申请实施例提供的第九种第一谐振结构的示意图；

图61为本申请实施例提供的第十种第一谐振结构的示意图；

图62为图59、图60和图61构成的合路器的插损与频率的关系示意图；

图63为本申请实施例提供的第十一种第一谐振结构的示意图；

图64为本申请实施例提供的第十二种第一谐振结构的示意图；

图65为本申请实施例提供的第十三种第一谐振结构的示意图；

图66为图63、图64和图65构成的合路器的插损与频率的关系示意图；

图67为本申请实施例提供的一种合路器的示意图；

图68为图67的合路器的插损与频率的关系示意图；

图69为本申请实施例提供的另一种合路器的示意图；

图70为图69的合路器的插损与频率的关系示意图；

图71为本申请实施例提供的又一种合路器的示意图；

图72为图71的合路器的插损与频率的关系示意图；

图73为本申请实施例提供的一种电子设备的示意图；

图74为图73中合路器的示意图；

图75为图74的合路器的插损与频率的关系示意图；

图76为本申请实施例提供的相关技术中的一种合路器的插损与频率的关系示意图；

图77为本申请实施例提供的相关技术中的另一种合路器的插损与频率的关系示意图。

具体实施方式

下面将结合附图对本申请实施例中的技术方案进行清楚、详尽的描述。

其中，在本申请实施例的描述中，除非另有说明，“/”表示“或”的意思，例如，A/B可以表示A或B；文本中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示为：单独存在A、同时存在A和B、单独存在B这三种情况。

以下，术语“第一”、……、“第七十三”仅用于描述目的，而不能理解为暗示或者暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、……、“第七十三”的特征可以明示或者隐含地包括一个或者更多个该特征。

在本申请实施例的描述中，除非另有说明，“多个”的含义是指两个或者两个以上；“至少一个”的含义是指一个或者一个以上。

下面首先，对本申请实施例中的部分用语进行解释说明，以便于本领域技术人员更好地理解。

1、滤波器

滤波器是指一种滤波电路，能够对特定频率的频点或者该频点以外的频率进行有效滤除，得到某个特定频率的信号或者消除某个特定频率后的其它信号的滤波电路。

2、合路器

合路器是指能够将输入的多频段信号组合在一起进行输出的一种电路。

3、陷波器

陷波器是指能够滤除不需要的频率信号的一种电路。

4、双工器

双工器通常由两组不同频率的滤波器合并组成，其中一个滤波器作为发射滤波器，另一个滤波器作为接收滤波器，两个滤波器共用一个公共节点（天线），其作用是将发射信号与接收信号隔离，并允许发射和接收都能同时正常工作。

5、多工器

多工器是指一种组合电路，是双工器、三工器、四工器等这一类器件的统称。多工器有单一输入端口和多个输出端口，是一组非叠加的滤波器，这些滤波器在组合方式上确保不相互加载，并且输出之间高度隔离。

6、插损

插损也即插入损耗，是指电路器件或者分支电路加入某一电路时，能量或者增益的损耗。其中，低损耗能够使得信号效率最大化，以降低信号功率。

7、阻带

阻带是指无法通过滤波器、合路器等器件的射频信号所覆盖的频段。

8、通带

通带是指能够通过滤波器、合路器等器件的射频信号所覆盖的频段。

9、通道

通道是指滤波器、合路器等器件能够独立接收信号数据的通道个数。其中，通道数越高，则表示并行采集数据的能力越强，且性能越好。

10、pF

pF的中文名称是皮法，是电容的一种单位。

11、nH

nH的中文名称是纳亨，是电感的一种单位。

12、dB

dB的中文名称是分贝，是插损的一种单位。

以上是对本申请实施例所涉及名词的简单介绍，以下不再赘述。

为了便于理解本申请实施例，下面先对本申请的应用背景予以介绍。

本申请实施例提供一种电子设备，这里对于电子设备的具体类型不做任何限制。在一些实施例中，本申请的电子设备可以包括手机、可穿戴设备（例如智能手环、智能手表、耳机等）、平板电脑、膝上型计算机（laptop）、手持计算机、笔记本电脑、超级移动个人计算机（ultra-mobile personal computer，UMPC）、蜂窝电话、个人数字助理（personaldigital assistant，PDA）、增强现实（augmented reality，AR）/虚拟现实（virtualreality，VR）设备等物联网（internet of things，IOT）设备、车载电子设备等，还可以是电视、大屏、打印机、投影仪等设备。

为了方便说明，图1示意出了一种电子设备（例如，手机）的整体示意图。图2示意出了图1中的电子设备（例如，手机）的拆分示意图。

下面对本申请实施例中电子设备的结构做进一步阐述。

图1结合图2所示，以电子设备为手机01为例，该手机01可以包括显示屏100和中框101，显示屏100位于中框101的一侧。

如图2所示，手机01还可以包括电池盖102、电路板组件103和电池104等结构，其中，电池盖102设置在中框101远离显示屏100的一侧，同时，电池盖102与中框101之间构成了用于收容电路板组件103和电池104的收容空间（在该图中未示出）、且电路板组件103和电池104位于该收容空间内。电路板组件103上通常承载有处理器系统、控制器系统、存储系统、通信系统、射频系统、电源管理系统等电子器件，这里的电路板组件103可以理解为电子设备的主电路板，该电路板组件103可以包括例如，印刷电路板（printed circuit boards，PCB）、柔性电路板（flexible printed circuit，FPC）等。

需要说明的是，上述显示屏100可以是液晶显示屏（liquid crystal display，LCD）、有机发光二极管（organic light emitting diode，OLED）显示屏、次毫米发光二极管（mini light emitting diode，Mini LED）显示屏、微发光二极管（micro light emittingdiode，Micro LED）显示屏等中的任一种。

而且，上述手机01还可以包括麦克风、扬声器、摄像头等其它结构。

由此，图2所示意的结构并不构成对电子设备的结构的限定。

为了方便说明，图3示意出了图1中的手机的无线通信原理示意图。

请参考图3，本申请实施例提供的电子设备可以包括基带芯片200、以及与该基带芯片200电连接的射频系统。其中，射频系统可以包括射频收发单元301、射频前端单元302和天线单元303。

如图3所示，射频收发单元301与基带芯片200、射频前端单元302背离天线单元303的一侧分别电连接，射频前端单元302还通过外接接口与天线单元303电连接。射频前端单元302具有射频通道，射频通道可以包括发射链路3021和接收链路3022，发射链路3021和接收链路3022的数量可以为一个或多个。其中，发射链路3021具有第一射频通道配置单元3023、且可以用于多种不同频段的射频信号的发射；接收链路3022具有第二射频通道配置单元3024、且可以用于多种不同频段的射频信号的接收。

应用中，上述基带芯片200、射频收发单元301和射频前端单元302均可以设置在手机的主电路板上。其中，基带芯片200可以用于执行数字基频信号处理，例如，基带芯片200可以用于进行数字基频信号的编码和解码。射频收发单元301可以用于执行数字基频信号和模拟射频信号之间的转换，例如，射频收发单元301可以将基带芯片200发出的数字基频信号处理成模拟射频信号、并发射给射频前端单元302的发射链路3021；或者，射频收发单元301可以获取射频前端单元302的接收链路3022传输的模拟射频信号、并转换为数字基频信号发送给基带芯片200。

上述天线单元可以包括多支天线、从而可以用于传输不同频段的射频信号。如图3所示，天线单元303中的多支天线可以分为主集天线3031和分集天线3032，射频前端单元302可以用于向主集天线3031发送模拟射频信号；或者，射频前端单元302可以从主集天线3031和分集天线3032上接收模拟射频信号，实现对模拟射频信号的放大、滤波等处理。

应理解，上述基带芯片200、射频收发单元301、射频前端单元302和天线单元303可以构成无线通信系统传导端。当上述射频收发单元301接收到基带芯片200输出的射频信号（即发射信号）时，对发射信号进行混频、放大、滤波等处理，并通过发射信号所处的频段输出至射频前端单元302中对应的发射链路3021，然后通过射频前端单元302将该发射信号切换至相应的主集天线3031进行辐射；相应的，当上述天线单元303接收到射频信号并进入射频前端单元302时，射频前端单元302可以将接收的射频信号（即接收信号）切换到对应的接收链路3022，通过接收链路3022中的射频器件对接收信号进行放大、滤波、混频等处理之后，输入基带芯片200进行解调。

需要说明的是，上述射频收发单元301还可以用于控制射频前端单元302中不同的发射链路3021和接收链路3022之间的切换。

由此，电子设备可以通过无线通信系统传导端、并经由无线网络与网络设备或者其它电子设备等进行无线通信，以完成与网络设备或者其它电子设备之间的信息收发。可以理解的是，这里的网络设备可以包括服务器、基站等。

示例性的，上述发射链路3021可以包括但不限于为由功率放大器、滤波器和开关等通过电连接构成的链路；上述接收链路3022可以包括但不限于为由低噪声放大器、滤波器和开关等通过电连接构成的链路。当然，发射链路3021和接收链路3022还可以采用其它不同的结构构成，这里不做具体限定。

应理解，上述射频系统中的射频器件可以包括但不限于滤波器，还可以包括例如，合路器、陷波器（notch filter）、双工器（duplexer）、多工器（multiplexer）等，具体以实际应用为准。其中，这里的滤波器、合路器、陷波器、双工器、多工器等通常由谐振结构组成。

下面对相关技术提供的射频系统中射频器件的谐振结构进行详细的说明。

示例性的，通带B41的频率为2.496-2.690GHz，若需要抑制1.710-2.170GHz的频率，由于需要抑制的频率范围为0.460GHz，需要抑制频率的频段较宽，导致很难通过单级谐振网络使整段需要抑制的频率达到合适的抑制深度。因此目前常通过多个单级谐振网络进行串联和/或并联的堆叠组合，以实现合适的抑制频段、合适的抑制深度等。

下面提供相关技术中的三种不同的具有串联和/或并联的谐振结构。

示例一

图4示意出了相关技术中的一种串联、并联的堆叠组合的谐振网络。

如图4所示，该谐振结构包括端口D001、谐振网络02、谐振网络03、端口D002和地GND001。其中，谐振网络02的第一端分别与谐振网络03的第一端和端口D001电连接，谐振网络02的第二端接地GND001；谐振网络03的第二端与端口D002电连接。

具体的，如图4所示，谐振网络02包括电容C001和电感L001、且电容C001与电感L001串联；谐振网络03包括电容C002和电感L002、且电容C001与电感L001并联。其中，电容C001的第一端分别与电容C002的第一端、电感L002的第一端和端口D001电连接，电容C001的第二端与电感L001的第一端电连接，电感L001的第二端接地GND001，电容C002的第二端分别与电感L002的第二端和端口D002电连接。

在实际应用中，图4中的电容C001的电容值可以是0.5pF，电感L001的电感值可以是9.1nH，电容C002的电容值可以是1.2pF，电感L002的电感值可以是4.7nH。当然，各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

由此，图4提供了一种通过谐振网络02和谐振网络03经过串联、并联的堆叠组合构成的谐振网络，该谐振网络的整体插损会随着谐振频点的增多而逐级增加，还可能由于谐振网络02和谐振网络03对同一频点有频率响应，导致谐振网络的整体一致性恶化。

示例二

图5示意出了相关技术中的一种单个谐振网络。图6相应的示意出了图5中单个谐振网络的插损与频率的关系示意图。

如图5所示，该单个谐振网络包括端口D003、电容C003、电感L003、电感L004和端口D004。其中，电容C003的第一端分别与电感L003的第一端和端口D003电连接，电容C003的第二端分别与电感L004的第二端和端口D004电连接，电感L003的第二端与电感L004的第一端电连接。

图5中单个谐振网络的插损与频率的关系示意图可以参考图6。如图6所示，图5的单个谐振网络在m001点，即2.490GHz处的插损为-0.282dB，由此，2.490GHz处的插损的绝对值为0.282dB。

又如图6所示，图5的单个谐振网络在m002点，即1.720GHz处的插损为-11.572dB，由此，1.720GHz处的插损的绝对值为11.572dB。

上述结果表明，图5的单个谐振网络能够对1.720GHz左右频率的频点起到抑制作用，但无法抑制1.710-2.170GHz的带宽频率。

图7示意出了相关技术中的一种单个谐振网络。图8相应的示意出了图7中单个谐振网络的插损与频率的关系示意图。

如图7所示，该谐振结构包括端口D005、电容C004、电感L005、电容C005和端口D006。其中，电容C004的第一端分别与电感L005的第一端和端口D005电连接，电容C004的第二端分别与电容C005的第二端和端口D006电连接，电感L005的第二端与电容C005的第一端电连接。

图7中单个谐振网络的插损与频率的关系示意图可以参考图8。如图8所示，图7的单个谐振网络在m003点，即2.490GHz处的插损为-0.284dB，由此，2.490GHz处的插损的绝对值为0.284dB。

又如图8所示，图7的单个谐振网络在m004点，即1.820GHz处的插损为-9.494dB，由此，1.820GHz处的插损的绝对值为9.494dB。

上述结果表明，图7的单个谐振网络能够对1.820GHz左右频率的频点起到抑制作用，但无法抑制1.710-2.170GHz的带宽频率。

图9示意出了相关技术中的一种单个谐振网络。图10相应的示意出了图9中单个谐振网络的插损与频率的关系示意图。

如图9所示，该谐振结构包括端口D007、电感L006、电感L007、电容C006和端口D008。其中，电感L006的第一端分别与电感L007的第一端和端口D007电连接，电感L006的第二端分别与电容C006的第二端和端口D008电连接，电感L007的第二端与电容C006的第一端电连接。

图9中单个谐振网络的插损与频率的关系示意图可以参考图10。如图10所示，图9的单个谐振网络在m005点，即2.490GHz处的插损为-0.177dB，由此，2.490GHz处的插损的绝对值为0.177dB。

又如图10所示，图9的单个谐振网络在m006点，即2.040GHz处的插损为-6.254dB。

上述结果表明，图9的单个谐振网络可以对2.040GHz左右频率的频点起到抑制作用，但无法抑制1.710-2.170GHz的带宽频率。

经过计算得到，上述图5的谐振网络在2.490GHz处的插损的绝对值0.282dB、图7的谐振网络在2.490GHz处的插损的绝对值0.284dB、与图9的谐振网络在2.490GHz处的插损的绝对值0.177dB的和值为0.743dB（0.282dB+0.284dB+0.177dB=0.743dB）。

将上述图5的谐振网络、图7的谐振网络和图9的谐振网络进行串联，得到图11所示的谐振结构。图12相应的示意出了图11中谐振结构的插损与频率的关系示意图。

如图11所示，该谐振结构包括端口D009、电容C003、电感L003、电感L004、电容C004、电感L005、电容C005、电感L006、电感L007、电容C006和端口D010。其中，电容C003的第一端分别与电感L003的第一端和端口D009电连接，电容C003的第二端分别与电感L004的第二端、电容C004的第一端和电感L005的第一端电连接，电感L003的第二端与电感L004的第一端电连接，电容C004的第二端分别与电感L006的第一端、电容C005的第二端和电感L007的第一端电连接，电感L005的第二端与电容C005的第一端电连接，电感L006的第二端分别与电容C006的第二端和端口D010电连接，电感L007的第二端与C006的第一端电连接。

图11的谐振结构的插损与频率的关系示意图可以参考图12。如图12所示，该谐振结构在m007点，即2.490GHz处的插损为-0.930dB，由此，2.490GHz处的插损的绝对值为0.930dB。

又如图12所示，图11的谐振结构在m008点，即1.720GHz处的插损为-11.515dB，由此，1.720GHz处的插损的绝对值为11.515dB；在m009点，即1.820GHz处的插损为-10.732dB，由此，1.820GHz处的插损的绝对值为10.732dB；在m010点，即2.050GHz处的插损为-7.110dB，由此，2.050GHz处的插损的绝对值为7.110dB。

上述结果表明，图11的谐振结构可以抑制1.710-2.170GHz的带宽频率。

但是，图11的谐振结构在2.490GHz处的插损的绝对值为0.930dB，而图5的谐振网络、图7的谐振网络和图9的谐振网络在2.490GHz处的插损的绝对值的和值为0.743dB，0.930dB大于0.743dB。也就是说，将图5的单个谐振网络、图7的单个谐振网络和图9的单个谐振网络进行串联后得到的图11的谐振结构的插损的绝对值，大于每个单个谐振网络的插损的绝对值的和值。

而且，图11的谐振结构在1.720GHz处的插损的绝对值11.515dB，与图5的单个谐振网络在1.720GHz处的插损的绝对值11.572dB接近；图11的谐振结构在1.820GHz处的插损的绝对值10.732dB，与图7的单个谐振网络在1.820GHz处的插损的绝对值9.494dB接近；图11的谐振结构在2.050GHz处的插损的绝对值7.110dB，与图9的单个谐振网络在2.040GHz处的插损的绝对值6.254dB接近。由此可见，图11的谐振结构的抑制频点与图5的单个谐振网络的抑制频点、图7的单个谐振网络的抑制频点和图9的单个谐振网络的抑制频点几乎相同。

由此，将多个单个谐振网络进行简单的串联后形成的谐振结构并不能大幅改变或增加抑制频点，仅能够拓宽抑制的带宽频率，且还会使得谐振结构的插损的绝对值大于每个单个谐振网络的插损的绝对值的和值。

示例三

图13示意出了相关技术中的一种单个谐振网络。图14相应的示意出了图13中单个谐振网络的插损与频率的关系示意图。

如图13所示，该谐振结构包括端口D011、电容C007、电感L008、电容C008、端口D012和地GND002。其中，电容C007的第一端分别与电感L008的第一端、端口D011和端口D012电连接，电容C007的第二端分别与电容C008的第二端电连接、且接地GND002，电感L008的第二端与电容C008的第一端电连接。

图13中单个谐振网络的插损与频率的关系示意图可以参考图14。如图14所示，图13的单个谐振网络在m011点，即2.490GHz处的插损为-0.278dB，由此，2.490GHz处的插损的绝对值为0.278dB。

又如图14所示，图13的单个谐振网络在m012点，即1.800GHz处的插损为-17.399dB，由此，1.800GHz处的插损的绝对值为17.399dB。

上述结果表明，图13的单个谐振网络能够对1.800GHz左右频率的抑制频点起到抑制作用，但无法抑制1.710-2.170GHz的带宽频率。

经过计算得到，上述图5的谐振网络在2.490GHz处的插损的绝对值0.282dB、图9的谐振网络在2.490GHz处的插损的绝对值0.177dB、与图13的谐振网络在2.490GHz处的插损的绝对值0.278dB的和值为0.737dB（0.282dB+0.177dB+0.278dB=0.737dB）。

将上述图5的谐振网络、图9的谐振网络和图13的谐振网络进行并联、串联的堆叠组合，得到图15所示的谐振结构。图16相应的示意出了图15中谐振结构的插损与频率的关系示意图。

如图15所示，该谐振结构包括端口D013、电容C003、电感L003、电感L004、电容C007、电感L008、电容C008、电感L006、电感L007、电容C006、端口D014和地GND002。其中，电容C003的第一端分别与电感L003的第一端和端口D013电连接，电容C003的第二端分别与电感L004的第一端、电感L006的第一端、电感L007的第一端、电感L008的第一端和电容C007的第一端电连接，电感L003的第二端与电感L004的第一端电连接，电感L008的第二端与电容C008的第一端电连接，电容C007的第二端与电容C008的第二端电连接、且接地GND002，电感L006的第二端分别与电容C006的第二端和端口D014电连接，电感L007的第二端与电容C006的第一端电连接。

图15的谐振结构的插损与频率的关系示意图可以参考图16。如图16所示，该谐振结构在m013点，即2.490GHz处的插损为-0.758dB，由此，2.490GHz处的插损的绝对值为0.758dB。

又如图16所示，图15的谐振结构在m014点，即1.720GHz处的插损为-27.463dB，由此，1.720GHz处的插损的绝对值为27.463dB；在m015点，即1.820GHz处的插损为-25.428dB，由此，1.820GHz处的插损的绝对值为25.428dB；在m016点，即2.050GHz处的插损为-10.296dB，由此，2.050GHz处的插损的绝对值为10.296dB。

上述结果表明，图15的谐振结构可以抑制1.710-2.170GHz的带宽频率。

但是，图15的谐振结构在2.490GHz处的插损的绝对值为0.758dB，而图5的谐振网络在2.490GHz处的插损的绝对值0.282dB、图9的谐振网络在2.490GHz处的插损的绝对值0.177dB、与图13的谐振网络在2.490GHz处的插损的绝对值0.278dB的和值为0.737dB，0.758dB大于0.737dB。即将图5的谐振网络、图9的谐振网络和图13的谐振网络进行简单的并联、串并联后得到的图15的谐振结构的插损的绝对值，大于多个单个谐振网络的插损的绝对值的和值。

而且，图15的谐振结构在1.720GHz处的插损的绝对值27.463dB，与图5的单个谐振网络在1.720GHz处的插损的绝对值11.572dB接近；图15的谐振结构在1.820GHz处的插损的绝对值25.428dB，与图13的单个谐振网络在1.800GHz处的插损的绝对值17.399dB接近；图15的谐振结构在2.050GHz处的插损的绝对值10.296dB，与图9的单个谐振网络在2.040GHz处的插损的绝对值6.254dB接近。因此，图15的谐振结构的抑制频点与图5的单个谐振网络的抑制频点、图13的单个谐振网络的抑制频点和图9的单个谐振网络的抑制频点几乎相同。

由此，将多个单个谐振网络进行简单的串联、并联后形成的谐振结构并不能大幅改变或增加抑制点，仅能够拓宽需要抑制的带宽频率，而且还会使得谐振结构的插损的绝对值大于各个单个谐振网络的插损的绝对值的和值，影响谐振结构的效果。

那么，基于上述三种示例可见，相关技术很难通过单个谐振网络实现整个谐振结构的抑制频率拓宽、抑制频点深度合适等，常需要使用一定Q值（品质因数）的元件通过多个谐振网络串联和/或并联在通道中，经由多个谐振网络堆叠组合得到多个谐振点，并通过多个谐振点实现整个谐振结构的频率拓宽、频点抑制等。但是，相关技术中仅通过将多个谐振网络进行简单的串联和/或并联以实现整个谐振结构的方案中，整个谐振结构的插损远大于所有单个谐振网络的插损之和，也就是说，谐振结构的整体通道插损会随着谐振网络数量的增加（谐振频点增多）而大幅增加；并且，还可能由于多个谐振网络都对同一频点有频率响应，导致整个谐振结构的一致性恶化。

有鉴于此，本申请提供了一种谐振结构，该谐振结构至少包括第一谐振结构，该第一谐振结构通过多级谐振网络相互嵌套，创造一种非串行结构的谐振叠加方式，使得多个谐振网络叠加后的插损并非简单的串行相加，而是通过多级谐振网络相互影响，使得谐振结构通带内的插损可以不随谐振频点的增加而增加；并且，由于第一谐振结构中的多级谐振网络相互影响，使得在需要的特定频点能够形成多频点谐振，拓宽了第一谐振结构的抑制频带。

进一步地，当射频系统中的滤波器、合路器、陷波器、双工器、多工器等中的任一种具有该谐振结构时，合路器、陷波器、双工器、多工器等器件具有较宽的抑制频带，且插损可以不随谐振频点的增加而增加。

更进一步地，具有上述射频系统的电子设备的性能较好。

这里仅介绍与发明点相关的内容，其它请参考下文内容。

下面对本申请实施例提供的谐振结构进行具体介绍。

本申请实施例提供一种谐振结构，至少包括第一谐振结构，第一谐振结构包括至少三级谐振网络，至少三级谐振网络中的各级谐振网络通过串联和/或并联进行电连接；各级谐振网络之间相互影响，使第一谐振结构的频点和频点深度，与各级谐振网络中的至少一级谐振网络的频点和频点深度不同。

上述谐振结构至少包括第一谐振结构是指：谐振结构可以仅包括第一谐振结构；或者，谐振结构除了包括第一谐振结构外，还可以包括其它谐振结构，这里不做具体限定。

上述第一谐振结构包括至少三级谐振网络是指：第一谐振结构可以仅包括三级谐振网络；或者，第一谐振结构除了包括三级谐振网络外，还可以包括其它谐振网络，这里不做具体限定。

本申请实施例提供的谐振结构中，至少使得第一谐振结构通过多级谐振网络相互嵌套，创造一种非串行结构的谐振叠加方式，使得多个谐振网络叠加后的插损并非简单的串行相加，而是通过多级谐振网络相互影响，使得谐振结构通带内的插损可以不随谐振频点的增加而增加；并且，由于第一谐振结构中的多级谐振网络相互影响，使得在需要的特定频点能够形成多频点谐振，拓宽了第一谐振结构的抑制频带。

实施例1

可选地，作为一种可实现的方式，请参考图17，具体说明本申请实施例提供的一种第一谐振结构的情况。

如图17所示，该谐振结构包括：第一端口D1、第一级谐振网络11、第二级谐振网络12、第三级谐振网络13、第四级谐振网络14和第二端口D2。

其中，第一级谐振网络11包括第一电感L1和第一电容C1、且第一电感L1与第一电容C1并联；第二级谐振网络12包括第二电感L2和第二电容C2、且第二电感L2与第二电容C2串联；第三级谐振网络13包括第三电感L3和第三电容C3、且第三电感L3与第三电容C3串联；第四级谐振网络14包括第四电感L4和第四电容C4、且第四电感L4与第四电容C4串联。并且，第四级谐振网络14与第三级谐振网络13、第二级谐振网络12三者并联后，与第一级谐振网络11中的第一电容C1串联，再与第一级谐振网络11中的第一电感L1并联。

具体的，如图17所示，第一电容C1的第一端分别与第一电感L1的第一端和第一端口D1电连接，第一电容C1的第二端分别与第二电感L2的第一端、第三电感L3的第一端和第四电感L4的第一端电连接；第二电感L2的第二端与第二电容C2的第一端电连接；第三电感L3的第二端与第三电容C3的第一端电连接；第四电感L4的第二端与第四电容C4的第一端电连接；第一电感L1的第二端分别与第二电容C2的第二端、第三电容C3的第二端、第四电容C4的第二端和第二端口D2电连接。

应用中，上述电容的电容值可以根据射频系统中射频信号的频率确定，电容值只要能够满足射频信号正常通过即可。由于电容可以实现射频信号正常通过，从而能够起到阻碍直流电压通过的作用。

上述电感的电感值应尽量设置的较大，电感值的大小也可以根据射频系统中射频信号的频率确定，以能够对射频信号形成良好的阻碍为宜。由此，电感能够起到实现直流电压正常通过、且阻碍射频信号通过的作用。

应理解，对于上述电感的结构等不做具体限定，示例性的，电感可以包括片状线圈、空心线圈等。

在实际应用中，图17中的第一电容C1的电容值可以是3.0pF，第一电感L1的电感值可以是3.0nH，第二电容C2的电容值可以是3.0pF，第二电感L2的电感值可以是2.0nH，第三电容C3的电容值可以是2.7pF，第三电感L3的电感值可以是2.4nH，第四电容C4的电容值可以是3.0pF，第四电感L4的电感值可以是3.0nH。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

应当理解，图17中还示意出了该谐振结构的电信号走向A。

如图17所示，第二端口D2发出的电信号可以经过多条路径向第一端口D1传输。具体的，该电信号可以沿第一电感L1的路径向第一端口D1传输；该电信号还可以沿第二电容C2、第二电感L2、第一电容C1的路径向第一端口D1传输；该电信号又可以沿第三电容C3、第三电感L3、第一电容C1的路径向第一端口D1传输；该电信号还可以沿第四电容C4、第四电感L4、第一电容C1的路径向第一端口D1传输。当然并不限于此，这里不做具体限定。

由此，图17中的第二级谐振网络12、第三级谐振网络13和第四级谐振网络14中的任一级谐振网络可以分别与第一级谐振网络11构建成谐振网络，且第一级谐振网络11、第二级谐振网络12、第三级谐振网络13和第四级谐振网络14之间还会相互影响。

需要说明的是，上述第一级谐振网络11可以作为主谐振网络，主要影响第一谐振结构整体通带的陷波深度。

下面对图17所示的第一谐振结构中的多种谐振网络的插损与频率的关系进行具体说明。

图17中谐振结构的插损与频率的关系示意图可以参考图18。如图18所示，图17的谐振结构在m1点，即2.490GHz处的插损为-0.413dB，由此，2.490GHz处的插损的绝对值为0.413dB。

又如图18所示，图17的谐振结构在m2点，即1.720GHz处的插损为-13.989dB，由此，1.720GHz处的插损的绝对值为13.989dB；在m3点，即1.820GHz处的插损为-11.266dB，由此，1.820GHz处的插损的绝对值为11.266dB；在m4点，即2.050GHz处的插损为-5.942dB，由此，2.050GHz处的插损的绝对值为5.942dB。

上述结果表明，图17的谐振结构能够抑制1.710-2.170GHz的带宽频率。

一、下面将图17的谐振结构与图19的谐振网络、图21的谐振网络和图23的谐振网络进行对比，以说明本申请实施例提供的图17的谐振结构的插损情况。其中，图19示意出了第一级谐振网络11与第二级谐振网络12结合的示意图；图21示意出了第一级谐振网络11与第三级谐振网络13结合的示意图；图22示意出了第一级谐振网络11与第四级谐振网络14结合的示意图，下面一一介绍。

1）结合图19，图20相应的示意出了图19中谐振网络的插损与频率的关系示意图。其中，第三级谐振网络13和第四级谐振网络14未接入图19中的谐振网络。

如图19所示，该谐振网络包括第一端口D1、第一电容C1、第一电感L1、第二电感L2、第二电容C2和第二端口D2。

其中，第一电容C1的第一端分别与第一电感L1的第一端和第一端口D1电连接，第一电容C1的第二端与第二电感L2的第一端电连接，第二电感L2的第二端与第二电容C2的第一端电连接，第二电容C2的第二端分别与第一电感L1的第二端和第二端口D2电连接。

如图20所示，图19的谐振网络在m5点，即2.490GHz处的插损为-0.349dB，由此，2.490GHz处的插损的绝对值为0.349dB。

又如图20所示，图19的谐振网络在m6点，即1.720GHz处的插损为-3.132dB，由此，1.720GHz处的插损的绝对值为3.132dB；在m7点，即1.820GHz处的插损为-6.785dB，由此，1.820GHz处的插损的绝对值为6.785dB；在m8点，即1.920GHz处的插损为-16.691dB，由此，1.920GHz处的插损的绝对值为16.691dB；在m9点，即2.020GHz处的插损为-6.294dB，由此，2.020GHz处的插损的绝对值为6.294dB；在m10点，即2.050GHz处的插损为-4.887dB，由此，2.050GHz处的插损的绝对值为4.887dB。

上述结果表明，图19的谐振网络能够抑制1.920GHz左右的频率，但对1.710-2.170GHz中其它频率的抑制效果不佳。

2）结合图21，图22相应的示意出了图21中谐振网络的插损与频率的关系示意图。其中，第二级谐振网络12和第四级谐振网络14未接入图21中的谐振网络。

如图21所示，该谐振网络包括第一端口D1、第一电容C1、第一电感L1、第三电感L3、第三电容C3和第二端口D2。

其中，第一电容C1的第一端分别与第一电感L1的第一端和第一端口D1电连接，第一电容C1的第二端与第三电感L3的第一端电连接，第三电感L3的第二端与第三电容C3的第一端电连接，第三电容C3的第二端分别与第一电感L1的第二端和第二端口D2电连接。

如图22所示，图21的谐振网络在m11点，即2.490GHz处的插损为-0.208dB，由此，2.490GHz处的插损的绝对值为0.208dB。

又如图22所示，图21的谐振网络在m12点，即1.720GHz处的插损为-6.254dB，由此，1.720GHz处的插损的绝对值为6.254dB；在m13点，即1.800GHz处的插损为-13.472dB，由此，1.800GHz处的插损的绝对值为13.472dB；在m14点，即1.820GHz处的插损为-12.361dB，由此，1.820GHz处的插损的绝对值为12.361dB；在m15点，即2.020GHz处的插损为-1.464dB，由此，2.020GHz处的插损的绝对值为1.464dB；在m16点，即2.050GHz处的插损为-1.230dB，由此，2.050GHz处的插损的绝对值为1.230dB。

上述结果表明，图21的谐振网络能够抑制1.800GHz左右的频率，但对1.710-2.170GHz中其它频率的抑制效果不佳。

3）结合图23，图24相应的示意出了图23中谐振网络的插损与频率的关系示意图。其中，第二级谐振网络12和第三级谐振网络13未接入图23中的谐振网络。

如图23所示，该谐振网络包括第一端口D1、第一电容C1、第一电感L1、第四电感L4、第四电容C4和第二端口D2。

其中，第一电容C1的第一端分别与第一电感L1的第一端和第一端口D1电连接，第一电容C1的第二端与第四电感L4的第一端电连接，第四电感L4的第二端与第四电容C4的第一端电连接，第四电容C4的第二端分别与第一电感L1的第二端电连接和第二端口D2电连接。

如图24所示，图23的谐振网络在m17点，即2.490GHz处的插损为-0.106dB，由此，2.490GHz处的插损的绝对值为0.106dB。

又如图24所示，图23的谐振网络在m18点，即1.720GHz处的插损为-14.995dB，由此，1.720GHz处的插损的绝对值为14.995dB；在m19点，即1.730GHz处的插损为-15.031dB，由此，1.730GHz处的插损的绝对值为15.031dB；在m20点，即1.820GHz处的插损为-3.943dB，由此，1.820GHz处的插损的绝对值为3.943dB；在m21点，即2.020GHz处的插损为-0.420dB，由此，2.020GHz处的插损的绝对值为0.420dB；在m22点，即2.050GHz处的插损为-0.382dB，由此，2.050GHz处的插损的绝对值为0.382dB。

上述结果表明，图23的谐振网络能够抑制1.730GHz左右的频率，但对1.710-2.170GHz中其它频率的抑制效果不佳。

经过计算得到，上述图19的谐振网络在2.490GHz处的插损的绝对值0.349dB、图21的谐振网络在2.490GHz处的插损的绝对值0.208dB、与图23的谐振网络在2.490GHz处的插损的绝对值0.106dB的和值为0.743dB（0.106dB+0.208dB+0.349dB=0.663dB）。

由此可知，本申请实施例提供的图17的谐振结构在2.490GHz处的插损的绝对值0.413dB，小于图19的谐振网络在2.490GHz处的插损的绝对值0.349dB、图21的谐振网络在2.490GHz处的插损的绝对值0.208dB、图23的谐振网络在2.490GHz处的插损的绝对值0.106dB的和值0.663dB。也就是说，本申请实施例提供的第一谐振结构的插损的绝对值，小于各级谐振网络的插损的绝对值的和值。

二、再依次参考图19的谐振网络、图25的谐振网络和图17的谐振结构，将图17的谐振结构与图19的谐振网络和图25的谐振网络进行对比，以说明本申请实施例提供的图17的第一谐振结构的插损情况。

1）图25示意出了第一级谐振网络11、第二级谐振网络12和第三级谐振网络13结合的示意图。图26相应的示意出了图25中谐振网络的插损与频率的关系示意图。其中，第四级谐振网络14未接入图25中的谐振网络。

如图25所示，该谐振网络包括第一端口D1、第一电容C1、第一电感L1、第二电感L2、第二电容C2、第三电感L3、第三电容C3和第二端口D2。

其中，第一电容C1的第一端分别与第一电感L1的第一端和第一端口D1电连接，第一电容C1的第二端分别与第二电感L2的第一端和第三电感L3的第一端电连接，第二电感L2的第二端与第二电容C2的第一端电连接，第三电感L3的第二端与第三电容C3的第一端电连接，第三电容C3的第二端分别与第二电容C2的第二端、第一电感L1的第二端和第二端口D2电连接。

如图26所示，图25的谐振网络在m23点，即2.490GHz处的插损为-0.395dB，由此，2.490GHz处的插损的绝对值为0.395dB。

又如图26所示，图25的谐振网络在m24点，即1.720GHz处的插损为-7.667dB，由此，1.720GHz处的插损的绝对值为7.667dB；在m25点，即1.800GHz处的插损为-14.997dB，由此，1.800GHz处的插损的绝对值为14.997dB；在m26点，即1.820GHz处的插损为-13.091dB，由此，1.820GHz处的插损的绝对值为13.091dB；在m27点，即2.020GHz处的插损为-7.340dB，由此，2.020GHz处的插损的绝对值为7.340dB；在m28点，即2.050GHz处的插损为-5.964dB，由此，2.050GHz处的插损的绝对值为5.964dB。

上述结果表明，图25的谐振网络能够抑制1.800GHz、2.020GHz左右的频率，但对1.710-2.170GHz中其它频率的抑制效果不佳。

由此可知，从图19的谐振网络、图25的谐振网络到图17的第一谐振结构，通过将每级谐振网络分别逐级加入，会使得响应的频点互相之间有拉扯。可见图17的第一谐振结构中的多级谐振网络是互相嵌套的，而非多级谐振网络简单进行串联和/或并联产生的影响。

2）还可以是第一级谐振网络11、第二级谐振网络12和第四级谐振网络14结合，此处不再赘述。

3）还可以是第一级谐振网络11、第三级谐振网络13和第四级谐振网络14结合，此处不再赘述。

图35是一种简易史密斯圆图的示意图。下面对图35中的史密斯圆图进行简单介绍。

如图35所示，该史密斯圆图包括电阻线、阻抗圆和电抗弧，其中，多个相切的圆为阻抗圆；电阻线为横轴；最大的阻抗圆与电阻线的左交点为短路点、与电阻线的右交点为开路点、圆心为匹配点；由开路点向圆周辐射的弧线为电抗弧。

史密斯圆图中的每一个点代表一个复数形式的阻抗值，其中，阻抗是指电路对点的阻碍能力，由实部电阻和虚部电抗组成。阻抗圆为等实部线，也可称作等电阻线，其上所有点的电阻都相等。电阻线和电抗弧为等虚部线，也可称作等电抗线，其上所有点的电抗不正、不负；电阻线上方的部分称作电感区，其上所有点的电抗都为正；电阻线下方的部分称作电容区，其上所有点的电抗都为负。

示例性的，图35中的短路点的电阻可以是0ohm、电抗可以是0ohm；开路点的电阻可以是无穷大、电抗可以是0ohm；匹配点的电阻可以是50ohm、电抗可以是0ohm。

并且，史密斯圆图中还包括多个导纳圆（该图中未示出）和电纳弧（该图中未示出）。每个导纳圆上所有点的电导相等；每个电纳弧上所有点的电纳相等。史密斯圆图通常用于谐振结构之间的阻抗匹配，其中，阻抗匹配是指输入阻抗和输出阻抗大致相等、且方向相反。如此，谐振结构才能以较高的效率正常工作。谐振结构之间的阻抗如果不匹配，会导致谐振结构的工作效率较低，严重时甚至可能导致谐振结构的工作异常或直接烧毁。在史密斯圆图做阻抗匹配的过程，就是根据匹配点和谐振结构在某一频率的阻抗点，确定将该谐振结构从该频率的阻抗点拉至匹配点所要连接的匹配电路以及连接方式。

需要说明的是，在本申请实施例中，谐振结构工作在史密斯圆图的开路点、短路点以及匹配点并不是严格限定，而是指该谐振结构工作在开路点附近、短路点附近以及匹配点附近。

如图35所示，在该史密斯圆图中，m0点的频率为3.580GHz。

本申请实施例提供的第一谐振结构，通过设置多级谐振网络相互嵌套，以形成整体单级多谐振结构，该单级多谐振结构中的各级谐振网络相互影响，创造了一种非串行结构的谐振叠加方式，使得多个谐振网络叠加后的插损并非简单的串行相加，而是通过多级谐振网络相互影响，实现了谐振结构通带内的插损可以不随谐振频点的增加而增加，即多个谐振腔叠加后插损几乎不增加，还可以更小；并且，由于单级多谐振结构中的多级谐振网络相互影响，使得该第一谐振结构能够在需要的特定频点形成多频点谐振，拓宽了第一谐振结构的应用。

由此，本申请实施例提供了一种高性能的第一谐振结构，该第一谐振结构的通带阻抗可以接近50ohm。

在上述实施例1中，还可以进行如下的结构变形：

可选地，可以将第一级谐振网络11中的第一电感L1与第一电容C1串联，再与第二级谐振网络12、第三级谐振网络13和第四级谐振网络14构成不同的第一谐振结构。

可选地，可以将第二级谐振网络12中的第二电感L2与第二电容C2并联，再与第一级谐振网络11、第三级谐振网络13和第四级谐振网络14构成不同的第一谐振结构。

可选地，可以将第三级谐振网络13中的第三电感L3与第三电容C3并联，再与第一级谐振网络11、第二级谐振网络12和第四级谐振网络14构成不同的第一谐振结构。

可选地，可以将第四级谐振网络14中的第四电感L4与第四电容C4并联，再与第一级谐振网络11、第二级谐振网络12和第三级谐振网络13构成不同的第一谐振结构。

可选地，可以将第一级谐振网络11中的第一电感L1与第一电容C1的位置互换，再与第二级谐振网络12、第三级谐振网络13和第四级谐振网络14构成不同的第一谐振结构。

可选地，可以将第二级谐振网络12中的第二电感L2与第二电容C2的位置互换，再与第一级谐振网络11、第三级谐振网络13和第四级谐振网络14构成不同的第一谐振结构。

可选地，可以将第三级谐振网络13中的第三电感L3与第三电容C3的位置互换，再与第一级谐振网络11、第二级谐振网络12和第四级谐振网络14构成不同的第一谐振结构。

可选地，可以将第四级谐振网络14中的第四电感L4与第四电容C4的位置互换，再与第一级谐振网络11、第二级谐振网络12和第三级谐振网络13构成不同的第一谐振结构。

当然不限于此，这里不再一一具体说明。

实施例2

可选地，作为一种可实现的方式，请参考图27，具体说明本申请实施例提供的一种第一谐振结构的情况。

如图27所示，该谐振结构包括：第三端口D3、第五级谐振网络15、第六级谐振网络16、第七级谐振网络17、第八级谐振网络18和第四端口D4。

其中，第五级谐振网络15包括第五电感L5；第六级谐振网络16包括第六电容C6和第六电感L6、且第六电容C6与第六电感L6串联；第七级谐振网络17包括第七电容C7和第七电感L7、且第七电容C7与第七电感L7串联；第八级谐振网络18包括第八电容C8和第八电感L8、且第八电容C8与第八电感L8串联。并且，第五级谐振网络15与第六级谐振网络16并联，第七级谐振网络17并联在第六级谐振网络16中的第六电容C6的两端，第八级谐振网络18并联在第六级谐振网络16中的第六电感L6的两端。

具体的，如图27所示，第五电感L5的第一端分别与第六电容C6的第一端、第七电容C7的第一端和第三端口D3电连接，第五电感L5的第二端分别与第六电感L6的第二端、第八电感L8的第二端和第四端口D4电连接；第六电容C6的第二端分别与第六电感L6的第一端、第七电感L7的第二端和第八电容C8的第一端电连接；第七电容C7的第二端与第七电感L7的第一端电连接；第八电容C8的第二端与第八电感L8的第一端电连接。

在实际应用中，图27中的第五电感L5的电感值可以是3.0nH，第六电容C6的电容值可以是1.2pF，第六电感L6的电感值可以是2.0nH，第七电容C7的电容值可以是0.5pF，第七电感L7的电感值可以是5.1nH，第八电容C8的电容值可以是1.8pF，第八电感L8的电感值可以是1.5nH。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

需要说明的是，图27中的第三端口D3和第四端口D4可以与图17中的第一端口D1和第二端口D2相同或者不同，具体以实际应用为准。

图27中谐振结构的插损与频率的关系示意图可以参考图28。如图28所示，图27的谐振结构在m29点，即5.640GHz处的插损为-0.005dB，由此，5.640GHz处的插损的绝对值为0.005dB。

又如图28所示，图27的谐振结构在m30点，即1.570GHz处的插损为-12.050dB，由此，1.570GHz处的插损的绝对值为12.050dB；在m31点，即1.880GHz处的插损为-0.266dB，由此，1.880GHz处的插损的绝对值为0.266dB；在m32点，即1.920GHz处的插损为-0.312dB，由此，1.920GHz处的插损的绝对值为0.312dB；在m33点，即2.030GHz处的插损为-0.478dB，由此，2.030GHz处的插损的绝对值为0.478dB；在m34点，即2.620GHz处的插损为-7.806dB，由此，2.620GHz处的插损的绝对值为7.806dB；在m35点，即3.690GHz处的插损为-9.992dB，由此，3.690GHz处的插损的绝对值为9.992dB。

上述结果表明，图27的谐振结构能够抑制1.710-2.170GHz的带宽频率，且还能够抑制3.690GHz左右的频率等。

本申请实施例提供的第一谐振结构，通过设置多级谐振网络相互嵌套，以形成整体单级多谐振结构，该单级多谐振结构中的各级谐振网络相互影响，创造了一种非串行结构的谐振叠加方式，使得多个谐振网络叠加后的插损并非简单的串行相加，而是通过多级谐振网络相互影响，实现了谐振结构通带内的插损可以不随谐振点的增加而增加，即多个谐振腔叠加后插损几乎不增加；并且，由于单级多谐振结构中的多级谐振网络相互影响，使得第一谐振结构在需要的特定频点能够形成多频点谐振。

由此，本申请实施例提供了一种高性能的谐振结构，该谐振结构可以形成抑制全球定位系统（global positionsystem，GPS）、无线网络（wireless fidelity，WIFI）2.4G及本身二次谐波的B34、B39、全球移动通信系统（global system for mobilecommunications，GSM）通带的滤波器，且通带插损可以小于0.5dB，性能非常优越。

在上述实施例2中，还可以进行如下的结构变形：

可选地，可以将第六级谐振网络16中的第六电容C6和第六电感L6并联，再与第五级谐振网络15、第七级谐振网络17和第八级谐振网络18构成不同的第一谐振结构。

可选地，可以将第七级谐振网络17中的第七电容C7和第七电感L7并联，再与第五级谐振网络15、第六级谐振网络16和第八级谐振网络18构成不同的第一谐振结构。

可选地，可以将第八级谐振网络18中的第八电容C8和第八电感L8并联，再与第五级谐振网络15、第六级谐振网络16和第七级谐振网络17构成不同的第一谐振结构。

可选地，可以将第五级谐振网络15中的第五电感L5替换成第五电容C5，再与第六级谐振网络16、第七级谐振网络17和第八级谐振网络18构成不同的第一谐振结构。

可选地，可以将第六级谐振网络16中的第六电容C6和第六电感L6的位置互换，再与第五级谐振网络15、第七级谐振网络17和第八级谐振网络18构成不同的第一谐振结构。

可选地，可以将第七级谐振网络17中的第七电容C7和第七电感L7的位置互换，再与第五级谐振网络15、第六级谐振网络16和第八级谐振网络18构成不同的第一谐振结构。

可选地，可以将第八级谐振网络18中的第八电容C8和第八电感L8的位置互换，再与第五级谐振网络15、第六级谐振网络16和第七级谐振网络17构成不同的第一谐振结构。

当然不限于此，这里不再一一具体说明。

实施例3

可选地，作为一种可实现的方式，请参考图29，具体说明本申请实施例提供的一种谐振结构的情况。

如图29所示，该谐振结构包括：图27的第一谐振结构和第九级谐振网络19，具体包括第三端口D3、第五级谐振网络15、第六级谐振网络16、第七级谐振网络17、第八级谐振网络18、第九级谐振网络19、地GND1和第四端口D4。

其中，第五级谐振网络15包括第五电感L5；第六级谐振网络16包括第六电容C6和第六电感L6、且第六电容C6与第六电感L6串联；第七级谐振网络17包括第七电容C7和第七电感L7、且第七电容C7与第七电感L7串联；第八级谐振网络18包括第八电容C8和第八电感L8、且第八电容C8与第八电感L8串联；第九级谐振网络19包括第九电容C9和第九电感L9、且第九电容C9与第九电感L9串联。并且，第五级谐振网络15与第六级谐振网络16并联，第七级谐振网络17并联在第六级谐振网络16中的第六电容C6的两端，第八级谐振网络18并联在第六级谐振网络16中的第六电感L6的两端，最后与第九级谐振网络19并联。

具体的，如图29所示，第五电感L5的第一端分别与第六电容C6的第一端、第七电容C7的第一端、第九电容C9的第一端和第三端口D3电连接，第五电感L5的第二端分别与第六电感L6的第二端、第八电感L8的第二端和第四端口D4电连接；第六电容C6的第二端分别与第六电感L6的第一端、第七电感L7的第二端和第八电容C8的第一端电连接；第七电容C7的第二端与第七电感L7的第一端电连接；第八电容C8的第二端与第八电感L8的第一端电连接；第九电容C9的第二端与第九电感L9的第一端电连接，第九电感L9的第二端接地GND1。

在实际应用中，图27中的第五电感L5的电感值可以是3.0nH，第六电容C6的电容值可以是1.2pF，第六电感L6的电感值可以是2.0nH，第七电容C7的电容值可以是0.5pF，第七电感L7的电感值可以是5.1nH，第八电容C8的电容值可以是1.8pF，第八电感L8的电感值可以是1.5nH，第九电容C9的电容值可以是0.2pF，第九电感L9的电感值可以是27nH。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

需要说明的是，图29中的第三端口D3和第四端口D4可以与图17中的第一端口D1和第二端口D2相同或者不同，具体以实际应用为准。

图29中谐振结构的插损与频率的关系示意图可以参考图30。如图30所示，图29的谐振结构在m36点，即5.640GHz处的插损为-0.126dB，由此，5.640GHz处的插损的绝对值为0.126dB。

又如图30所示，图29的谐振结构在m37点，即1.570GHz处的插损为-19.111dB，由此，1.570GHz处的插损的绝对值为19.111dB；在m38点，即1.880GHz处的插损为-0.594dB，由此，1.880GHz处的插损的绝对值为0.594dB；在m39点，即1.920GHz处的插损为-0.622dB，由此，1.920GHz处的插损的绝对值为0.622dB；在m40点，即2.030GHz处的插损为-0.733dB，由此，2.030GHz处的插损的绝对值为0.733dB；在m41点，即2.620GHz处的插损为-7.813dB，由此，2.620GHz处的插损的绝对值为7.813dB；在m42点，即3.690GHz处的插损为-9.987dB，由此，3.690GHz处的插损的绝对值为9.987dB。

上述结果表明，图29的谐振结构能够抑制1.710-2.170GHz的带宽频率，且还能够抑制1.570GHz、2.620GHz、3.690GHz左右的频率等。

本申请实施例提供的谐振结构，将第一谐振结构与其它谐振网络通过并联方式结合，由于图27的第一谐振结构中的多级谐振网络相互嵌套，形成了单级多谐振结构，使得通带内的插损可以不随谐振点的增加而增加，且由于单级多谐振结构中的多级谐振网络相互影响，使得在需要的特定频点能够形成多频点谐振；而且结合第九级谐振网络，能够对GPS形成更深的抑制。

由此，本申请实施例提供了一种高性能的谐振结构，与图27的谐振结构（在1.570GHz处的插损的绝对值为12.050dB）相比，虽然该谐振结构的通带插损稍有增加，但在1.570GHz处的插损的绝对值为19.111dB，即对GPS的抑制深度可以达到19.111dB，由此，射频信号经过该谐振结构时，该谐振结构能够进一步滤除GPS频点的杂波，进一步减少GPS收到的干扰。

在上述实施例3中，还可以进行如下的结构变形：

可选地，可以使用图17的第一谐振结构或者图17的第一谐振结构的各种变形、图40的第一谐振结构或者图40的第一谐振结构的各种变形、图42的第一谐振结构或者图42的第一谐振结构的各种变形，替代图29中的第一谐振结构，以构成多种不同的谐振结构。

当然不限于此，这里不再一一具体说明。

实施例4

可选地，作为一种可实现的方式，请参考图31，具体说明本申请实施例提供的一种谐振结构的情况。

如图31所示，该谐振结构包括：图27的第一谐振结构和第十级谐振网络20，具体包括第三端口D3、第五级谐振网络15、第六级谐振网络16、第七级谐振网络17、第八级谐振网络18、第十级谐振网络20、地GND2和第四端口D4。

其中，第五级谐振网络15包括第五电感L5；第六级谐振网络16包括第六电容C6和第六电感L6、且第六电容C6与第六电感L6串联；第七级谐振网络17包括第七电容C7和第七电感L7、且第七电容C7与第七电感L7串联；第八级谐振网络18包括第八电容C8和第八电感L8、且第八电容C8与第八电感L8串联；第十级谐振网络20包括第十电容C10、第十一电容C11和第十电感L10，第十一电容C11与第十电感L10并联且与第十电容C10串联。并且，第五级谐振网络15与第六级谐振网络16并联，第七级谐振网络17并联在第六级谐振网络16中的第六电容C6的两端，第八级谐振网络18并联在第六级谐振网络16中的第六电感L6的两端，最后与第十级谐振网络20并联。

具体的，如图31所示，第五电感L5的第一端分别与第六电容C6的第一端、第七电容C7的第一端、第十电容C10的第一端和第三端口D3电连接，第五电感L5的第二端分别与第六电感L6的第二端、第八电感L8的第二端和第四端口D4电连接；第六电容C6的第二端分别与第六电感L6的第一端、第七电感L7的第二端和第八电容C8的第一端电连接；第七电容C7的第二端与第七电感L7的第一端电连接；第八电容C8的第二端与第八电感L8的第一端电连接；第十电容C10的第二端分别与第十一电容C11的第一端和第十电感L10的第一端电连接，第十一电容C11的第二端与第十电感L10的第二端电连接、且接地GND2。

在实际应用中，图31中的第五电感L5的电感值可以是3.0nH，第六电容C6的电容值可以是1.2pF，第六电感L6的电感值可以是2.0nH，第七电容C7的电容值可以是0.5pF，第七电感L7的电感值可以是5.1nH，第八电容C8的电容值可以是1.8pF，第八电感L8的电感值可以是1.5nH，第十电容C10的电容值可以是2.4pF，第十一电容C11的电容值可以是5.6pF，第十电感L10的电感值可以是1.5nH。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

需要说明的是，图31中的第三端口D3和第四端口D4可以与图17中的第一端口D1和第二端口D2相同或者不同，具体以实际应用为准。

图31中谐振结构的第十级谐振网络20的插损与频率的关系示意图可以参考图32。如图32所示，第十级谐振网络20在m43点，即1.570GHz处的插损为-19.311dB，由此，1.570GHz处的插损的绝对值为19.311dB；在m44点，即1.880GHz处的插损为-0.378dB，由此，1.880GHz处的插损的绝对值为0.378dB；在m45点，即1.920GHz处的插损为-0.416dB，由此，1.920GHz处的插损的绝对值为0.416dB；在m46点，即2.030GHz处的插损为-0.615dB，由此，2.030GHz处的插损的绝对值为0.615dB；在m47点，即2.620GHz处的插损为-2.115dB，由此，2.620GHz处的插损的绝对值为2.115dB；在m48点，即3.690GHz处的插损为-5.484dB，由此，3.690GHz处的插损的绝对值为5.484dB；在m49点，即5.640GHz处的插损为-23.487dB，由此，5.640GHz处的插损的绝对值为23.487dB。

图31的谐振结构中，第五级谐振网络15、第六级谐振网络16、第七级谐振网络17和第八级谐振网络18构成的谐振结构的插损与频率的关系示意图可以参考图33。如图33所示，在m50点，即1.570GHz处的插损为-12.057dB，由此，1.570GHz处的插损的绝对值为12.057dB；在m51点，即1.880GHz处的插损为-0.266dB，由此，1.880GHz处的插损的绝对值为0. 266dB；在m52点，即1.920GHz处的插损为-0.312dB，由此，1.920GHz处的插损的绝对值为0. 312dB；在m53点，即2.030GHz处的插损为-0.478dB，由此，2.030GHz处的插损的绝对值为0. 478dB；在m54点，即2.620GHz处的插损为-7.806dB，由此，2.620GHz处的插损的绝对值为7.806dB；在m55点，即3.690GHz处的插损为-9.992dB，由此，3.690GHz处的插损的绝对值为9.992dB；在m56点，即5.640GHz处的插损为-0.125dB，由此，5.640GHz处的插损的绝对值为0.125dB。

图31中谐振结构的插损与频率的关系示意图可以参考图34。如图34所示，图31的谐振结构在m57点，即1.570GHz处的插损为-35.904dB，由此，1.570GHz处的插损的绝对值为35.904dB；在m58点，即1.880GHz处的插损为-16.111dB，由此，1.880GHz处的插损的绝对值为16.111dB；在m59点，即1.920GHz处的插损为-0.548dB，由此，1.920GHz GHz处的插损的绝对值为0.548dB；在m60点，即2.030GHz处的插损为-0.616dB，由此，2.030GHz处的插损的绝对值为0.616dB；在m61点，即2.620GHz处的插损为-12.784dB，由此，2.620GHz处的插损的绝对值为12.784dB；在m62点，即3.690GHz处的插损为-18.961dB，由此，3.690GHz处的插损的绝对值为18.961dB；在m63点，即5.640GHz处的插损为-23.732dB，由此，5.640GHz处的插损的绝对值为23.732dB。

上述结果表明，图31的谐振结构能够抑制1.570-5.640GHz的带宽频率。

本申请实施例提供的谐振结构，将第一谐振结构与其它谐振网络通过并联方式结合，由于图27的第一谐振结构中的多级谐振网络相互嵌套，形成了整体单级多谐振结构，使得通带内的插损可以不随谐振点的增加而增加，且由于单级多谐振结构中的多级谐振网络相互影响，使得在需要的特定频点能够形成多频点谐振，而且结合第十级谐振网络，还能够实现对GPS、2.5代移动通信技术（2.5 generation，2.5G）和个人对数字视频高清（highdefinition2，hd2）、5G wifi等的抑制。

由此，本申请实施例提供了一种高性能的谐振结构，与图27的谐振结构（在1.570GHz处的插损的绝对值为12.050dB）相比，该谐振结构在1.570GHz处的插损的绝对值为35.904dB，即能够对GPS的抑制深度可以达到35.904dB，相当于对GPS的抑制深度提高了一倍，使得射频信号经过该谐振结构时，该谐振结构能够进一步滤除GPS频点的杂波，进一步减少GPS收到的干扰，且通带插损也大幅减小。

在上述实施例4中，还可以进行如下的结构变形：

可选地，可以使用图17的第一谐振结构或者图17的第一谐振结构的各种变形、图40的第一谐振结构或者图40的第一谐振结构的各种变形、图42的第一谐振结构或者图42的第一谐振结构的各种变形，替代图31中的第一谐振结构，以构成多种不同的谐振结构。

当然不限于此，这里不再一一具体说明。

实施例5

可选地，作为一种可实现的方式，请参考图36，具体说明本申请实施例提供的一种谐振结构的情况。

如图36所示，该谐振结构包括：第三端口D3、第五级谐振网络15、第六级谐振网络16、第七级谐振网络17、第八级谐振网络18、第十一级谐振网络21、地GND3和第四端口D4。

其中，第五级谐振网络15包括第五电感L5；第六级谐振网络16包括第六电容C6和第六电感L6、且第六电容C6与第六电感L6串联；第七级谐振网络17包括第七电感L7和第七电容C7、且第七电感L7与第七电容C7串联；第八级谐振网络18包括第八电容C8和第八电感L8、且第八电容C8与第八电感L8串联；第十一级谐振网络21包括第十二电容C12、第十一电感L11和第十二电感L12，第十一电感L11与第十二电感L12并联后，与第十二电容C12串联。并且，第五级谐振网络15与第六级谐振网络16并联，第七级谐振网络17并联在第六级谐振网络16中的第六电容C6的两端，第八级谐振网络18并联在第六级谐振网络16中的第六电感L6的两端，最后与第十级谐振网络20并联，最后与第十一级谐振网络21并联。

具体的，如图36所示，第五电感L5的第一端分别与第六电容C6的第一端、第七电感L7的第一端、第十二电容C12的第一端和第三端口D3电连接，第五电感L5的第二端分别与第六电感L6的第二端、第八电感L8的第二端和第四端口D4电连接；第六电容C6的第二端分别与第六电感L6的第一端、第七电容C7的第二端和第八电容C8的第一端电连接；第七电感L7的第二端与第七电容C7的第一端电连接；第八电容C8的第二端与第八电感L8的第一端电连接；第十二电容C12的第二端分别与第十一电感L11的第一端和第十二电感L12的第一端电连接，第十一电感L11的第二端与第十二电感L12的第二端电连接、且接地GND3。

在实际应用中，图36中的第五电感L5的电感值可以是3.0nH，第六电容C6的电容值可以是1.2pF，第六电感L6的电感值可以是2.2nH，第七电容C7的电容值可以是0.4pF，第七电感L7的电感值可以是6.2nH，第八电容C8的电容值可以是1.8pF，第八电感L8的电感值可以是1.5nH，第十二电容C12的电容值可以是2.4pF，第十一电感L11的电感值可以是5.6nH，第十二电感L12的电感值可以是1.5nH。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

需要说明的是，图36中的第三端口D3和第四端口D4可以与图17中的第一端口D1和第二端口D2相同或者不同，具体以实际应用为准。

图36的谐振结构中，第五级谐振网络15、第六级谐振网络16、第七级谐振网络17和第八级谐振网络18构成的谐振结构的插损与频率的关系示意图可以参考图37。如图37所示，在m64点，即1.570GHz处的插损为-12.654dB，由此，1.570GHz处的插损的绝对值为12.654dB；在m65点，即1.920GHz处的插损为-0.366dB，由此，1.920GHz处的插损的绝对值为0. 366dB；在m66点，即2.030GHz处的插损为-0.571dB，由此，2.030GHz处的插损的绝对值为0. 571dB；在m67点，即2.490GHz处的插损为-7.869dB，由此，2.490GHz处的插损的绝对值为7.869dB；在m68点，即2.690GHz处的插损为-5.592dB，由此，2.690GHz处的插损的绝对值为5.592dB；在m69点，即3.420GHz处的插损为-4.893dB，由此，3.420GHz处的插损的绝对值为4.893dB；在m70点，即3.760GHz处的插损为-3.842dB，由此，3.760GHz处的插损的绝对值为3.842dB；在m71点，即4.050GHz处的插损为-0.995dB，由此，4.050GHz处的插损的绝对值为0.995dB。

由上述结果可以看到，第五级谐振网络15、第六级谐振网络16、第七级谐振网络17和第八级谐振网络18构成的谐振结构的通带插损可以达到0.5dB以内，对GPS的频段抑制在10dB左右，B41频段抑制接近10dB，3.42-3.85G抑制接近10dB。

图36中谐振结构的第十一级谐振网络21的插损与频率的关系示意图可以参考图38。如图38所示，第十一级谐振网络21在m72点，即1.570GHz处的插损为-19.241dB，由此，1.570GHz处的插损的绝对值为19.241dB；在m73点，即1.920GHz处的插损为-0.416dB，由此，1.920GHz处的插损的绝对值为0.416dB；在m74点，即2.030GHz处的插损为-0.615dB，由此，2.030GHz处的插损的绝对值为0.615dB；在m75点，即2.490GHz处的插损为-1.769dB，由此，2.490GHz处的插损的绝对值为1.769dB；在m76点，即2.690GHz处的插损为-2.306dB，由此，2.690GHz处的插损的绝对值为2.306dB；在m77点，即3.420GHz处的插损为-4.465dB，由此，3.420GHz处的插损的绝对值为4.465dB；在m78点，即3.760GHz处的插损为-5.770dB，由此，3.760GHz处的插损的绝对值为5.770dB；在m79点，即4.050GHz处的插损为-7.038dB，由此，4.050GHz处的插损的绝对值为7.038dB。

由上述结果可以看到，第十一级谐振网络21的通带插损在0.5dB左右，GPS频段抑制在15dB左右，3.42G以上存在5dB以上抑制。

图36中谐振结构的插损与频率的关系示意图可以参考图39。如图39所示，图36的谐振结构在m80点，即1.570GHz处的插损为-36.449dB，由此，1.570GHz处的插损的绝对值为36.449dB；在m81点，即1.920GHz处的插损为-0.545dB，由此，1.920GHz处的插损的绝对值为0.545dB；在m82点，即2.030GHz处的插损为-0.656dB，由此，2.030GHz处的插损的绝对值为0.656dB；在m83点，即2.490GHz处的插损为-11.010dB，由此，2.490GHz处的插损的绝对值为11.010dB；在m84点，即2.690GHz处的插损为-10.663dB，由此，2.690GHz处的插损的绝对值为10.663dB；在m85点，即3.420GHz处的插损为-11.340dB，由此，3.420GHz处的插损的绝对值为11.340dB；在m86点，即3.760GHz处的插损为-13.132dB，由此，3.760GHz处的插损的绝对值为13.132dB；在m87点，即4.050GHz处的插损为-10.039dB，由此，4.050GHz处的插损的绝对值为10.039dB。

上述结果表明，在图36的谐振结构中，第五级谐振网络15和第六级谐振网络16可以构成主谐振，该主谐振可以影响所有零点深度、频点和通带插损。具体的，该主谐振可以提供低频谐振，提供1.XG频点零点，并影响2.5G谐波的零点频率；第七级谐振网络17可以作为次级谐振，用于提供3G以上谐波频点零点，并影响1.5G、2.5G的零点频率；第八级谐振网络18也可以作为次级谐振，用于提供2.5G频点零点，并影响1.5G谐波的零点频率。

本申请实施例提供的谐振结构，将第一谐振结构与其它谐振网络通过并联方式结合，第一谐振结构中的多级谐振网络相互嵌套，形成了单级多谐振结构，使得通带内的插损可以不随谐振点的增加而增加，且由于单级多谐振结构中的多级谐振网络相互影响，使得在需要的特定频点能够形成多频点谐振，而且结合第十一谐振网络，还能够对GPS、1.5G、2.5G等形成抑制。

在上述实施例5中，还可以进行如下的结构变形：

可选地，可以使用图17的第一谐振结构或者图17的第一谐振结构的各种变形、图40的第一谐振结构或者图40的第一谐振结构的各种变形、图42的第一谐振结构或者图42的第一谐振结构的各种变形，替代图36中的第一谐振结构，以构成多种不同的谐振结构。

当然不限于此，这里不再一一具体说明。

实施例6

可选地，作为一种可实现的方式，请参考图40，具体说明本申请实施例提供的一种第一谐振结构的情况。

如图40所示，该谐振结构包括：第五端口D5、第十二级谐振网络22、第十三级谐振网络23、第十四级谐振网络24、第十五级谐振网络25、地GND4和第六端口D6。

其中，第十二级谐振网络22包括第十三电感L13和第十四电感L14、且第十三电感L13与第十四电感L14并联；第十三级谐振网络23包括第十五电感L15；第十四级谐振网络24包括第十六电感L16和第十七电感L17、且第十六电感L16与第十七电感L17串联；第十五级谐振网络25包括第十三电容C13和第十四电容C14、且第十三电容C13与第十四电容C14串联。并且，第十五级谐振网络25与第十四级谐振网络24并联后，与第十三级谐振网络23中的第十五电感L15并联、且与第十三级谐振网络23中的第十四电感L14串联，最后与第十二级谐振网络22并联。

具体的，如图40所示，第十四电感L14的第一端分别与第十三电感L13的第一端和第五端口D5电连接，第十四电感L14的第二端分别与第十五电感L15的第一端、第十六电感L16的第一端电连接；第十六电感L16的第二端分别与第十七电感L17的第一端和第十三电容C13的第一端电连接；第十三电容C13的第二端与第十四电容C14的第一端电连接，第十四电容C14的第二端接地；第十七电感L17的第二端分别与第十五电感L15的第二端、第十三电感L13的第二端和第六端口D6电连接。

在实际应用中，图40中的第十三电感L13的电感值可以是4.3nH，第十四电感L14的电感值可以是1.0nH，第十五电感L15的电感值可以是39nH，第十六电感L16的电感值可以是5.6nH，第十七电感L17的电感值可以是5.6nH，第十三电容C13的电容值可以是2.2pF，第十四电容C14的电容值可以是1.0pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

图40中谐振结构的插损与频率的关系示意图可以参考图41。如图41所示，图40的谐振结构在m88点，即1.710GHz处的插损为-0.105dB，由此，1.710GHz处的插损的绝对值为0.105dB；在m89点，即2.400GHz处的插损为-0.379dB，由此，2.400GHz处的插损的绝对值为0.379dB；在m90点，即3.400GHz处的插损为-26.473dB，由此，3.400GHz处的插损的绝对值为26.473dB；在m91点，即4.800GHz处的插损为-13.714dB，由此，4.800GHz处的插损的绝对值为13.714dB；在m92点，即5.730GHz处的插损为-21.357dB，由此，5.730GHz处的插损的绝对值为21.357dB。

上述结果表明，图40的谐振结构能够实现GSM_MB_TX的抑制。其中，MB代表中频。

本申请实施例提供的第一谐振结构，通过设置多级谐振网络相互嵌套，以形成整体单级多谐振结构，该单级多谐振结构中的各级谐振网络相互影响，创造了一种非串行结构的谐振叠加方式，使得多个谐振网络叠加后的插损并非简单的串行相加，而是通过多级谐振网络相互影响，实现了谐振结构通带内的插损可以不随谐振点的增加而增加，即多个谐振腔叠加后插损几乎不增加；并且，由于单级多谐振结构中的多级谐振网络相互影响，使得第一谐振结构在需要的特定频点能够形成多频点谐振。由此，本申请实施例提供了一种高性能的谐振结构。

实施例7

可选地，作为一种可实现的方式，请参考图42，具体说明本申请实施例提供的一种第一谐振结构的情况。

如图42所示，该谐振结构包括：第五端口D5、第十二级谐振网络22、第十三级谐振网络23、第十四级谐振网络24、第十五级谐振网络25、地GND5和第六端口D6。

其中，第十二级谐振网络22包括第十五电容C15和第十六电容C16、且第十五电容C15与第十六电容C16并联；第十三级谐振网络23包括第十八电感L18；第十四级谐振网络24包括第十九电感L19和第二十电感L20、且第十九电感L19与第二十电感L20串联；第十五级谐振网络25包括第十七电容C17。并且，第十五级谐振网络25与第十四级谐振网络24并联后，与第十三级谐振网络23并联、且与第十二级谐振网络22中的第十六电容C16串联，最后与第十二级谐振网络22中的第十五电容C15并联。

具体的，如图42所示，第十六电容C16的第一端分别与第十五电容C15的第一端和第七端口D7电连接，第十六电容C16的第二端分别与第十八电感L18的第一端和第十九电感L19的第一端电连接；第十九电感L19的第二端分别与第二十电感L20的第一端和第十七电容C17的第一端电连接；第十七电容C17的第二端接地GND5；第二十电感L20的第二端分别与第十八电感L18的第二端、第十五电容C15的第二端和第八端口D8电连接。

在实际应用中，图42中的第十八电感L18的电感值可以是39nH，第十九电感L19的电感值可以是5.6nH，第二十电感L20的电感值可以是4.7nH，第十五电容C15的电容值可以是1.5pF，第十六电容C16的电容值可以是6.8pF，第十七电容C17的电容值可以是1.0pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

图42中谐振结构的插损与频率的关系示意图可以参考图43。如图43所示，图42的谐振结构在m93点，即1.710GHz处的插损为-0.105dB，由此，1.710GHz处的插损的绝对值为0.105dB；在m94点，即2.400GHz处的插损为-0.379dB，由此，2.400GHz处的插损的绝对值为0.379dB；在m95点，即3.400GHz处的插损为-26.473dB，由此，3.400GHz处的插损的绝对值为26.473dB；在m96点，即4.800GHz处的插损为-13.714dB，由此，4.800GHz处的插损的绝对值为13.714dB；在m97点，即5.730GHz处的插损为-21.357dB，由此，5.730GHz处的插损的绝对值为21.357dB。

上述结果表明，图42的谐振结构能够实现GSM_LB_TX的抑制。其中，LB代表低频。

需要说明的是，本申请还可以根据射频系统中谐振频点的需求，设计多级谐振网络的不同变换组合，以得到多种不同的第一谐振结构，从而实现不同的谐振功能。

而且，本申请还可以根据谐振频点的要求，将上述实施例提供的多种谐振结构与其它相关技术中的谐振网络进行串联和/或并联组合，以得到多种不同的谐振结构，从而实现不同的技术效果，此处不再一一具体说明。

本申请实施例还提供一种射频系统，该射频系统可以包括滤波器、合路器、陷波器、双工器、多工器、天线等等。其中，滤波器、合路器、陷波器、双工器、多工器等器件中可以包括本申请上述实施例提供的各种不同的谐振结构。

本申请上述各种不同的谐振结构，例如，图17 的第一谐振结构、图27 的第一谐振结构、图40的第一谐振结构、图42的第一谐振结构，以及各个第一谐振结构与其它谐振网络构成的谐振结构（例如，图29的谐振网络、图31的谐振网络、图36的谐振网络），都可以用于滤波器、合路器、陷波器、双工器、多工器等器件中，以实现滤波、合路、选频等功能。

图44示意出了一种实际应用中的滤波器的应用场景。

如图44所示，射频系统包括射频功率放大器（power amplifier，PA）PA 1、第一滤波器F1和第一开关K1，其中，第一滤波器F1的一端与射频功率放大器PA 1电连接、且另一端与第一开关K1电连接。由此，第一滤波器F1可以接收射频功率放大器PA 1传输的放大信号，并对该放大信号进行特定频率的频点或该频点以外的频率的有效滤除以得到特定频率的信号，或者消除特定频率后得到的信号，再将处理后的信号在第一开关K1闭合时进行传输。

图45示意出了一种实际应用中的合路器的应用场景。

如图45所示，射频系统包括第二开关K2、第一合路器X1和天线T1，其中，第一合路器X1的一端与第二开关K2电连接、且另一端与天线T1电连接。由此，第一合路器X1可以在第二开关K2闭合时接收多频段的信号，并将该多频段的信号合路后向天线T1传输。

图46示意出了一种实际应用中的滤波器、合路器等的应用场景。

如图46所示，射频系统包括第九端口D9、第十端口D10、第二合路器X2、第三合路器X3、第三开关K3、第二滤波器F2和第十一端口D11，其中，第二合路器X2的第一端与第九端口D9电连接，第二合路器X2的第二端与第三开关K3电连接；第三合路器X3的第一端与第十端口D10电连接，第三合路器X3的第二端与第三开关K3电连接；第二滤波器F2的第一端与第三开关K3电连接，第二滤波器F2的第二端与第十一端口D11电连接。

在实际应用中，图40的第一谐振结构可以应用于第二滤波器F2，当然并不限于此，这里不做具体限定。

在介绍本申请实施例的合路器之前，先通过图46中合路器的简要示意图，对合路器进行简单介绍。

在图46中，例如，可以设计第二合路器X2允许高频信号通过、且阻止低频信号通过，即第二合路器X2中高频是通带、低频是阻带；可以设计第三合路器X3允许低频信号通过、且阻止高频信号通过，即第三合路器X3中高频是阻带、低频是通带。由此，第九端口D9发出的信号经过第二合路器X2，与第十端口D10发出的信号经过第三合路器X3后，合路流向第十一端口D11。

由此，本申请上述实施例提供的第一谐振结构、以及各个第一谐振结构与其它谐振网络构成的谐振结构，都可以用于图46中的第二合路器X2和/或第三合路器X3，以构成多种不同结构的合路器。

需要说明的是，图46以射频系统包括两个合路器为例进行绘示，当然不限于此，射频系统还可以包括三个及以上的合路器，每个射频系统中的至少一个合路器都可以包括本申请上述实施例提供的第一谐振结构、以及第一谐振结构与其它谐振网络构成的谐振结构，这里不做具体限定。

本申请实施例提供的射频系统中，滤波器、合路器、陷波器、双工器、多工器等器件中的至少部分具有上述实施例提供的谐振结构，该谐振结构通过设置多级谐振网络相互嵌套，以形成整体单级多谐振结构，实现多个谐振网络叠加后的插损并非简单的串行相加，而是通过多级谐振网络相互影响，使得谐振结构通带内的插损可以不随谐振点的增加而增加，而且能够使得在需要的特定频点能够形成多频点谐振。由此，得到了一种高性能的滤波器、合路器、陷波器、双工器、多工器等器件。

下面对本申请实施例提供的多种合路器进行具体介绍。

实施例8

可选地，作为一种可实现的方式，请参考图47和图17，具体说明本申请实施例提供的一种合路器的情况。

图47和图17分别示意出了本申请实施例提供的两种略微不同的第一谐振结构，这两种第一谐振结构可以分别用于图46中的任一合路器。

如图47所示，该谐振结构包括：第一端口D1、第一级谐振网络11、第二级谐振网络12、第三级谐振网络13、第四级谐振网络14和第二端口D2。

其中，第一级谐振网络11包括第一电感L1和第一电容C1、且第一电感L1与第一电容C1并联；第二级谐振网络12包括第二电感L2和第二电容C2、且第二电感L2与第二电容C2串联；第三级谐振网络13包括第三电感L3和第三电容C3、且第三电感L3与第三电容C3串联；第四级谐振网络14包括第四电感L4和第四电容C4、且第四电感L4与第四电容C4串联。并且，第四级谐振网络14与第三级谐振网络13并联后、与第二级谐振网络12并联，且与第一级谐振网络11中的第一电容C1串联，再与第一级谐振网络11中的第一电感L1并联。

具体的，如图47所示，第一电感L1的第一端分别与第一电容C1的第一端和第一端口D1电连接，第一电感L1的第二端分别与第二电容C2的第一端、第三电感L3的第一端和第四电感L4的第一端电连接；第三电感L3的第二端与第三电容C3的第一端电连接；第四电感L4的第二端与第四电容C4的第一端电连接；第一电容C1的第二端分别与第二电感L2的第二端、第三电容C3的第二端、第四电容C4的第二端和第二端口D2电连接。

在实际应用中，图47中的第一电容C1的电容值可以是1.2pF，第一电感L1的电感值可以是2.0nH，第二电容C2的电容值可以是0.4pF，第二电感L2的电感值可以是4.3nH，第三电容C3的电容值可以是2.0pF，第三电感L3的电感值可以是2.4nH，第四电容C4的电容值可以是1.3pF，第四电感L4的电感值可以是1.8nH。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

在实际应用中，图17中的第一电容C1的电容值可以是3.0pF，第一电感L1的电感值可以是2.4nH，第二电容C2的电容值可以是1.5pF，第二电感L2的电感值可以是5.6nH，第三电容C3的电容值可以是2.2pF，第三电感L3的电感值可以是3.0nH，第四电容C4的电容值可以是1.8pF，第四电感L4的电感值可以是3.0nH。当然并不限于此，这里不做具体限定。

下面对图47和图17形成的合路器的插损与频率的关系进行具体说明。

图47和图17形成的合路器的插损与频率的关系示意图可以参考图48。如图48所示，在m98点，即1.710GHz处的插损为-1.712dB，由此，1.710GHz处的插损的绝对值为1.712dB；在m99点，即1.900GHz处的插损为-1.171dB，由此，1.900GHz处的插损的绝对值为1.171dB；在m100点，即2.170GHz处的插损为-1.598dB，由此，2.170GHz处的插损的绝对值为1.598dB；在m101点，即2.490GHz处的插损为-1.652dB，由此，2.490GHz处的插损的绝对值为1.652dB；在m102点，即2.690GHz处的插损为-0.830dB，由此，2.690GHz处的插损的绝对值为0.830dB；在m103点，即3.300GHz处的插损为-0.977dB，由此，3.300GHz处的插损的绝对值为0.977dB；在m104点，即3.800GHz处的插损为-1.018dB，由此，3.800GHz处的插损的绝对值为1.018dB。

上述结果表明，在该合路器中，中频1.710-2.170GHz是一个通带，高频2.490-3.800GHz是一个通带，从而能够实现合路目的。

实施例9

可选地，作为一种可实现的方式，请参考图49，具体说明本申请实施例提供的一种合路器的情况。

图49是将图17的第一谐振结构与第二十级谐振网络30结合形成的一种合路器。

如图49所示，第二十级谐振网络30包括第二十一电感L21、第十八电容C18、第二十二电感L22和第十二端口D12。其中，第十八电容C18与第二十二电感L22串联、且与第二十一电感L21并联。

具体的，如图49所示，第一电容C1的第一端分别与第一电感L1的第一端、第二十一电感L21的第一端、第十八电容C18的第一端和第一端口D1电连接，第一电容C1的第二端分别与第二电感L2的第一端、第三电感L3的第一端和第四电感L4的第一端电连接；第二电感L2的第二端与第二电容C2的第一端电连接；第三电感L3的第二端与第三电容C3的第一端电连接；第四电感L4的第二端与第四电容C4的第一端电连接；第一电感L1的第二端分别与第二电容C2的第二端、第三电容C3的第二端、第四电容C4的第二端和第二端口D2电连接；第十八电容C18的第二端与第二十二电感L22的第一端电连接，第二十一电感L21的第二端分别与第二十二电感L22的第二端和第十二端口D12电连接。

在实际应用中，图49中的第二十一电感L21的电感值可以是1.5nH，第十八电容C18的电容值可以是1.5pF，第二十二电感L22的电感值可以是1.2nH。当然并不限于此，这里不做具体限定。

图49中合路器的插损与频率的关系示意图可以参考图50。如图50所示，图49的合路器在m105点，即1.700GHz处的插损为-19.217dB，由此，1.700GHz处的插损的绝对值为19.217dB；在m106点，即1.820GHz处的插损为-16.204dB，由此，1.820GHz处的插损的绝对值为16.204dB；在m107点，即2.050GHz处的插损为-10.028dB，由此，2.050GHz处的插损的绝对值为10.028dB；在m108点，即2.490GHz处的插损为-2.241dB，由此，2.490GHz处的插损的绝对值为2.241dB；在m109点，即2.700GHz处的插损为-0.963dB，由此，2.700GHz处的插损的绝对值为0.963dB；在m110点，即1.710GHz处的插损为-1.262dB，由此，1.710GHz处的插损的绝对值为1.262dB；在m111点，即1.720GHz处的插损为-1.774dB，由此，1.720GHz处的插损的绝对值为1.774dB；在m112点，即1.990GHz处的插损为-2.345dB，由此，1.990GHz处的插损的绝对值为2.345dB；在m113点，即2.060GHz处的插损为-2.241dB，由此，2.060GHz处的插损的绝对值为2.241dB；在m114点，即2.170GHz处的插损为-1.529dB，由此，2.170GHz处的插损的绝对值为1.529dB。

上述结果表明，在该合路器中，中频1.710-2.170GHz是一个通带，高频2.490-2.700GHz是一个通带，从而能够实现合路目的。

一、下面将图11的谐振网络与第二十级谐振网络30结合形成图51中的合路器，以与图49中本申请实施例提供的合路器进行对比。

如图51所示，电容C003的第一端分别与电感L003的第一端、第二十一电感L21的第一端、第十八电容C18的第一端和端口009电连接，电容C003的第二端分别与电感L004的第二端、电容C004的第一端和电感L005的第一端电连接，电感L003的第二端与电感L004的第一端电连接，电容C004的第二端分别与电感L006的第一端、电容C005的第二端和电感L007的第一端电连接，电感L005的第二端与电容C005的第一端电连接，电感L006的第二端分别与电容C006的第二端和端口D010电连接，电感L007的第二端与C006的第一端电连接；第十八电容C18的第二端与第二十二电感L22的第一端电连接；第二十一电感L21的第二端分别与第二十二电感L22的第二端和第十二端口D12电连接。

图51中合路器的插损与频率的关系示意图可以参考图52。如图52所示，图51的合路器在m017点，即1.770GHz处的插损为-1.233dB，由此，1.770GHz处的插损的绝对值为1.233dB；在m018点，即1.850GHz处的插损为-0.842dB，由此，1.850GHz处的插损的绝对值为0.842dB；在m019点，即1.980GHz处的插损为-1.995dB，由此，1.980GHz处的插损的绝对值为1.995dB；在m020点，即2.080GHz处的插损为-1.335dB，由此，2.080GHz处的插损的绝对值为1.335dB；在m021点，即2.170GHz处的插损为-1.745dB，由此，2.170GHz处的插损的绝对值为1.745dB；在m022点，即1.820GHz处的插损为-15.100dB，由此，1.820GHz处的插损的绝对值为15.100dB；在m023点，即2.010GHz处的插损为-11.050dB，由此，2.010GHz处的插损的绝对值为11.050dB；在m024点，即2.490GHz处的插损为-2.323dB，由此，2.490GHz处的插损的绝对值为2.323dB；在m025点，即2.700GHz处的插损为-1.357dB，由此，2.700GHz处的插损的绝对值为1.357dB。

上述结果表明，在该合路器中，中频1.770-2.170GHz是一个通带，高频2.490-2.700GHz是一个通带，从而能够实现合路目的。

二、下面将图15的谐振网络与第二十级谐振网络30结合形成图53中的合路器，以与图49中本申请实施例提供的合路器进行对比。

如图53所示，电容C003的第一端分别与电感L003的第一端、第二十一电感L21的第一端、第十八电容C18的第一端和端口D013电连接，电容C003的第二端分别与电感L004的第一端、电感L006的第一端、电感L007的第一端、电感L008的第一端和电容C007的第一端电连接，电感L003的第二端与电感L004的第一端电连接，电感L008的第二端与电容C008的第一端电连接，电容C007的第二端与电容C008的第二端电连接、且接地GND002，电感L006的第二端分别与电容C006的第二端和端口D014电连接，电感L007的第二端与电容C006的第一端电连接；第十八电容C18的第二端与第二十二电感L22的第一端电连接；第二十一电感L21的第二端分别与第二十二电感L22的第二端和第十二端口D12电连接。

图53中合路器的插损与频率的关系示意图可以参考图54。如图54所示，图53的合路器在m026点，即1.770GHz处的插损为-33.010dB，由此，1.770GHz处的插损的绝对值为33.010dB；在m027点，即1.820GHz处的插损为-28.204dB，由此，1.820GHz处的插损的绝对值为28.204dB；在m028点，即2.050GHz处的插损为-12.050dB，由此，2.050GHz处的插损的绝对值为12.050dB；在m029点，即2.490GHz处的插损为-2.106dB，由此，2.490GHz处的插损的绝对值为2.106dB；在m030点，即2.700GHz处的插损为-1.407dB，由此，2.700GHz处的插损的绝对值为1.407dB；在m031点，即1.710GHz处的插损为-0.696dB，由此，1.710GHz处的插损的绝对值为0.696dB；在m032点，即2.010GHz处的插损为-5.511dB，由此，2.010GHz处的插损的绝对值为5.511dB；在m033点，即2.170GHz处的插损为-4.441dB，由此，2.170GHz处的插损的绝对值为4.441dB。

在上述实施例9中，还可以进行如下的结构变形：

可选地，可以使用图27的第一谐振结构或者图27的第一谐振结构的各种变形、图40的第一谐振结构或者图40的第一谐振结构的各种变形、图42的第一谐振结构或者图42的第一谐振结构的各种变形、图47的第一谐振结构或者图47的第一谐振结构的各种变形替换图49中的第一谐振结构，以构成不同的谐振结构。

当然不限于此，这里不再一一具体说明。

实施例10

可选地，作为一种可实现的方式，请参考图55和图56，具体说明本申请实施例提供的一种合路器的情况。图55的第一谐振结构、图56的第一谐振结构可以分别用于图46中的任一合路器。

如图55所示，该谐振结构包括：第十三端口D13、第二十三电感L23、第二十四电感L24、第二十五电感L25、第十九电容C19、地GND6和第十四端口D14。

具体的，如图55所示，第二十三电感L23的第一端分别与第二十四电感L24的第一端和第十三端口D13电连接，第二十四电感L24的第二端分别与第十九电容C19的第一端和第二十五电感L25的第一端电连接；第二十三电感L23的第二端分别与第二十五电感L25的第二端和第十四端口D14电连接；第十九电容C19的第二端接地GND6。

在实际应用中，图55中的第二十三电感L23的电感值可以是5.6nH，第二十四电感L24的电感值可以是22nH，第二十五电感L25的电感值可以是1.8nH，第十九电容C19的电容值可以是1.2pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

如图56所示，该谐振结构包括：第十五端口D15、第二十电容C20、第二十六电感L26、第二十七电感L27、第二十一电容C21、第二十八电感L28、地GND7和第十六端口D16。

具体的，如图56所示，第二十六电感L26的第一端分别与第二十电容C20的第一端和第十五端口D15电连接，第二十六电感L26的第二端分别与第二十七电感L27的第一端和第二十一电容C21的第一端电连接；第二十电容C20的第二端分别与第二十七电感L27的第二端和第十六端口D16电连接；第二十一电容C21的第二端与第二十八电感L28的第一端电连接；第二十八电感L28的第二端接地GND7。

在实际应用中，图56中的第二十六电感L26的电感值可以是68nH，第二十七电感L27的电感值可以是1.8nH，第二十八电感L28的电感值可以是5.6nH，第二十电容C20的电容值可以是1.2pF；第二十一电容C21的电容值可以是3.3pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

下面对图55和图56形成的合路器的插损与频率的关系进行具体说明。

图55和图56形成的合路器的插损与频率的关系示意图可以参考图57。如图57所示，在m115点，即0.710GHz处的插损为-0.122dB，由此，0.710GHz处的插损的绝对值为0.122dB；在m116点，即0.960GHz处的插损为-0.126dB，由此，0.960GHz处的插损的绝对值为0.126dB；在m117点，即3.300GHz处的插损为-0.113dB，由此，3.300GHz处的插损的绝对值为0.113dB；在m118点，即3.800GHz处的插损为-0.073dB，由此，3.800GHz处的插损的绝对值为0.073dB。

上述结果表明，在该合路器中，低频0.710-0.960GHz是一个通带，高频3.300-3.800GHz是一个通带，从而能够实现合路目的。

实施例11

可选地，作为一种可实现的方式，请参考图59至图61，具体说明本申请实施例提供的一种合路器的情况。

图58示意出了一种实际应用中的合路器的应用场景。

如图58所示，射频系统包括第十七端口D17、第四合路器X4、第十八端口D18、第五合路器X5、第十九端口D19、第六合路器X6和第二十端口D20，其中，第四合路器X4的第一端与第十七端口D17电连接、且第二端与第二十端口D20电连接，第五合路器X5的第一端与第十八端口D18电连接、且第二端与第二十端口D20电连接，第六合路器X6的第一端与第十九端口D19电连接、且第二端与第二十端口D20电连接。由此，第十七端口D17 、第十八端口D18、第十九端口D19可以分别向第四合路器X4、第五合路器X5、第六合路器X6输入不同频段的信号，从而进行合路。

示例性的，第四合路器X4的通带为低频、第五合路器X5的通带为中频、第六合路器X6的通带为高频。当然并不限于此，这里不做具体限定。

图59的第一谐振结构、图60的第一谐振结构、图61的第一谐振结构可以分别用于图58中的任一合路器，取决于各个第一谐振结构的通带。

如图59所示，该谐振结构包括：第二十一端口D21、第二十二电容C22、第二十九电感L29、第二十三电容C23、第二十四电容C24、第三十电感L30和第二十二端口D22。

具体的，如图59所示，第二十二电容C22的第一端分别与第二十九电感L29的第一端和第二十一端口D21电连接，第二十九电感L29的第二端分别与第二十三电容C23的第一端和第二十四电容C24的第一端电连接；第二十四电容C24的第二端与第三十电感L30的第一端电连接；第二十二电容C22的第二端分别与第二十三电容C23的第二端、第三十电感L30的第二端和第二十二端口D22电连接。

在实际应用中，图59中的第二十九电感L29的电感值可以是5.6nH，第三十电感L30的电感值可以是4.3nH，第二十二电容C22的电容值可以是0.3pF，第二十三电容C23的电容值可以是1.8pF，第二十四电容C24的电容值可以是3.0pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

如图60所示，该谐振结构包括：第二十三端口D23、第二十五电容C25、第三十一电感L31、第二十六电容C26、第三十二电感L32、第二十七电容C27、第三十三电感L33、第三十四电感L34和第二十四端口D24。

具体的，如图60所示，第三十一电感L31的第一端分别与第二十五电容C25的第一端、第二十七电容C27的第一端和第二十三端口D23电连接，第二十七电容C27的第二端与第三十三电感L33的第一端电连接，第三十一电感L31的第二端分别与第二十六电容C26的第一端、第三十三电感L33的第二端和第三十四电感L34的第一端电连接，第二十六电容C26的第二端与第三十二电感L32的第一端电连接，第二十五电容C25的第二端分别与第三十二电感L32的第二端、第三十四电感L34的第二端和第二十四端口D24。

在实际应用中，图60中的第三十一电感L31的电感值可以是22nH，第三十二电感L32的电感值可以是22nH，第三十三电感L33的电感值可以是5.6nH，第三十四电感L34的电感值可以是0.6nH，第二十五电容C25的电容值可以是0.3pF；第二十六电容C26的电容值可以是0.2pF，第二十七电容C27的电容值可以是1.0pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

如图61所示，该谐振结构包括：第二十五端口D25、第二十八电容C28、第三十五电感L35、第二十九电容C29、第三十六电感L36、第三十七电感L37、第三十八电感L38和第二十六端口D26。

具体的，如图61所示，第三十五电感L35的第一端分别与第二十八电容C28的第一端和第二十五端口D25电连接，第三十五电感L35的第二端分别与第二十九电容C29的第一端和第三十七电感L37的第一端电连接；第二十九电容C29的第二端与第三十六电感L36的第一端电连接；第三十七电感L37的第二端与第三十八电感L38的第一端电连接；第二十八电容C28的第二端分别与第三十六电感L36的第二端、第三十八电感L38的第二端和第二十六端口D26电连接。

在实际应用中，图61中的第三十五电感L35的电感值可以是4.7nH，第三十六电感L36的电感值可以是3.0nH，第三十七电感L37的电感值可以是1.2nH，第三十八电感L38的电感值可以是8.2nH，第二十八电容C28的电容值可以是1.8pF，第二十九电容C29的电容值可以是1.5pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

下面对图59至图61形成的合路器的插损与频率的关系进行具体说明。

图59至图61形成的合路器的插损与频率的关系示意图可以参考图62。如图62所示，在m119点，即0.750GHz处的插损为-0.541dB，由此，0.750GHz处的插损的绝对值为0.541dB；在m120点，即0.960GHz处的插损为-0.582dB，由此，0.960GHz处的插损的绝对值为0.582dB；在m121点，即1.200GHz处的插损为-10.000dB，由此，1.200GHz处的插损的绝对值为10.000dB；在m122点，即1.720GHz处的插损为-5.900dB，由此，1.720GHz处的插损的绝对值为5.900dB；在m123点，即2.150GHz处的插损为-0.999dB，由此，2.150GHz处的插损的绝对值为0.999dB；在m124点，即3.300GHz处的插损为-0.567dB，由此，3.300GHz处的插损的绝对值为0.567dB；在m125点，即3.800GHz处的插损为-0.324dB，由此，3.800GHz处的插损的绝对值为0.324dB；在m126点，即4.200GHz处的插损为-0.651dB，由此，4.200GHz处的插损的绝对值为0.651dB。

上述结果表明，在该合路器中，低频0.750-0.960GHz是一个通带，中频1.200-2.150GHz是一个通带，高频3.300-4.200GHz是一个通带，从而能够实现合路目的。

实施例12

可选地，作为一种可实现的方式，请参考图63至图65，具体说明本申请实施例提供的一种合路器的情况。

图63的第一谐振结构、图64的第一谐振结构、图65的第一谐振结构可以分别用于图58中的任一合路器，取决于各个第一谐振结构的通带。

如图63所示，该谐振结构包括：第二十七端口D27、第三十九电感L39、第四十电感L40、第四十一电感L41、第四十二电感L42、第四十三电感L43、第三十电容C30、第三十一电容C31、第三十二电容C32、地GND8、地GND9和第二十八端口D28。

具体的，如图63所示，第三十九电感L39的第一端分别与第四十一电感L41的第一端和第二十七端口D27电连接，第四十一电感L41的第一端分别与第四十二电感L42的第一端和第三十一电容C31的第一端电连接，第三十九电感L39的第二端分别与第四十电感L40的第一端、第四十二电感L42的第二端和第三十电容C30的第一端电连接，第三十电容C30的第二端分别与第三十二电容C32的第一端和第四十三电感L43的第一端电连接，第三十一电容C31的第二端接地GND8，第三十二电容C32的第二端接地GND9，第四十电感L40的第二端分别与第四十三电感L43的第二端和第二十八端口D28电连接。

在实际应用中，图63中的第三十九电感L39的电感值可以是5.5nH，第四十电感L40的电感值可以是3.0nH，第四十一电感L41的电感值可以是27nH，第四十二电感L42的电感值可以是1.8nH，第四十三电感L43的电感值可以是2.2nH，第三十电容C30的电容值可以是3.0pF，第三十一电容C31的电容值可以是1.0pF，第三十二电容C32的电容值可以是1.5pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

如图64所示，该谐振结构包括：第二十九端口D29、第三十三电容C33、第四十四电感L44、第四十五电感L45、第四十六电感L46、第四十七电感L47和第三十端口D30。

具体的，如图64所示，第四十四电感L44的第一端分别与第三十三电容C33的第一端和第二十九端口D29电连接，第三十三电容C33的第二端与第四十六电感L46的第一端电连接，第四十四电感L44的第二端分别与第四十五电感L45的第一端和第四十六电感L46的第二端电连接，第四十五电感L45的第二端分别与第四十七电感L47的第一端和第三十端口D30电连接，第四十七电感L47的第二端接地GND10。

在实际应用中，图64中的第四十四电感L44的电感值可以是22nH，第四十五电感L45的电感值可以是8.2nH，第四十六电感L46的电感值可以是5.6nH，第四十七电感L47的电感值可以是18nH，第第三十三电容C33的电容值可以是1.5pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

如图65所示，该谐振结构包括：第三十一端口D31、第三十四电容C34、第四十八电感L48、第四十九电感L49、第三十五电容C35、第五十电感L50、地GND11和第三十二端口D32。

具体的，如图65所示，第四十八电感L48的第一端分别与第三十四电容C34的第一端和第三十一端口D31电连接，第四十八电感L48的第二端分别与第四十九电感L49的第一端和第三十五电容C35的第一端电连接；第四十九电感L49的第二端分别与第三十四电容C34的第二端和第三十二端口D32电连接，第三十五电容C35的第二端与第五十电感L50的第一端电连接，第五十电感L50的第二端接地GND11。

在实际应用中，图65中的第四十八电感L48的电感值可以是68nH，第四十九电感L49的电感值可以是1.8nH，第五十电感L50的电感值可以是5.6nH，第三十四电容C34的电容值可以是1.2pF，第三十五电容C35的电容值可以是3.3pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

下面对图63至图65形成的合路器的插损与频率的关系进行具体说明。

图63至图65形成的合路器的插损与频率的关系示意图可以参考图66。如图66所示，在m127点，即0.750GHz处的插损为-0.342dB，由此，0.750GHz处的插损的绝对值为0.342dB；在m128点，即0.960GHz处的插损为-0.462dB，由此，0.960GHz处的插损的绝对值为0.462dB；在m129点，即1.180GHz处的插损为-1.944dB，由此，1.180GHz处的插损的绝对值为1.944dB；在m130点，即1.720GHz处的插损为-69.500dB，由此，1.720GHz处的插损的绝对值为69.500dB；在m131点，即2.150GHz处的插损为-63.200dB，由此，2.150GHz处的插损的绝对值为63.200dB；在m132点，即3.300GHz处的插损为-0.159dB，由此，3.300GHz处的插损的绝对值为0.159dB；在m133点，即3.800GHz处的插损为-0.121dB，由此，3.800GHz处的插损的绝对值为0.121dB；在m134点，即4.200GHz处的插损为-0.169dB，由此，4.200GHz处的插损的绝对值为0.169dB。

上述结果表明，在该合路器中，低频0.750-0.960GHz是一个通带，中频1.180-2.150GHz是一个通带，高频3.300-4.200GHz是一个通带，从而能够实现合路目的。

实施例13

可选地，作为一种可实现的方式，请参考图67，具体说明本申请实施例提供的一种合路器的情况。

如图67所示，该谐振结构包括：第三十三端口D33、第五十一电感L51、第三十六电容C36、第五十二电感L52、第五十三电感L53、第三十七电容C37、地GND14、第三十四端口D34、第三十八电容C38、第五十四电感L54、第三十九电容C39、第五十五电感L55、第五十六电感L56、第四十电容C40、第四十一电容C41和第三十五端口D35。

具体的，如图67所示，第五十一电感L51的第一端分别与第三十六电容C36的第一端、第三十八电容C38的第一端、第五十四电感L54的第一端和第三十五端口D35电连接，第三十六电容C36的第二端分别与第五十二电感L52的第一端和第五十三电感L53的第一端电连接，第五十一电感L51的第二端分别与第五十二电感L52的第二端和第三十三端口D33电连接，第五十三电感L53的第二端与第三十七电容C37的第一端电连接，第三十七电容C37的第二端接地GND14；第五十四电感L54的第二端分别与第三十九电容C39的第一端和第五十五电感L55的第一端电连接，第三十八电容C38的第二端分别与第三十九电容C39的第二端、第四十电容C40的第一端电连接；第五十五电感L55的第二端与第五十六电感L56的第一端电连接，第五十六电感L56的第二端接地GND12；第四十电容C40的第二端分别与第四十一电容C41的第一端和第三十四端口D34电连接；第四十一电容C41的第二端接地GND13。

在实际应用中，图67中的第五十一电感L51的电感值可以是3.6nH，第五十二电感L52的电感值可以是3.3nH，第五十三电感L53的电感值可以是22nH，第五十四电感L54的电感值可以是3.0nH，第五十五电感L55的电感值可以是47nH，第五十六电感L56的电感值可以是22nH，第三十六电容C36的电容值可以是1.0pF，第三十七电容C37的电容值可以是0.2pF，第三十八电容C38的电容值可以是1.8pF，第三十九电容C39的电容值可以是3.3pF，第四十电容C40的电容值可以是27pF，第四十一电容C41的电容值可以是0.5pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

下面对图67的合路器的插损与频率的关系进行具体说明。

图67的合路器的插损与频率的关系示意图可以参考图68。如图68所示，在m135点，即1.709GHz处的插损为-0.582dB，由此，1.709GHz处的插损的绝对值为0.582dB；在m136点，即1.836GHz处的插损为-0.964dB，由此，1.836GHz处的插损的绝对值为0.964dB；在m137点，即2.170GHz处的插损为-0.991dB，由此，2.170GHz处的插损的绝对值为0.991dB；在m138点，即2.495GHz处的插损为-0.892dB，由此，2.495GHz处的插损的绝对值为0.892dB；在m139点，即2.690GHz处的插损为-0.696dB，由此，2.690GHz处的插损的绝对值为0.696dB。

上述结果表明，在该合路器中，中频1.709-2.170GHz是一个通带，高频2.495-2.690GHz是一个通带，从而能够实现合路目的。并且，该图中的第五十一电感L51、第三十六电容C36、第五十二电感L52、第五十三电感L53、第三十七电容C37能够实现B41抑制；第三十四端口D34、第三十八电容C38、第五十四电感L54、第三十九电容C39、第五十五电感L55、第五十六电感L56、第四十电容C40、第四十一电容C41能够实现MB抑制。

实施例14

可选地，作为一种可实现的方式，请参考图69，具体说明本申请实施例提供的一种合路器的情况。

如图69所示，该谐振结构包括：第三十八端口D38、第五十七电感L57、第四十二电容C42、第五十八电感L58、第五十九电感L59、第四十三电容C43、地GND16、第三十六端口D36、第四十四电容C44、第六十电感L60、第六十一电感L61、第四十五电容C45、第六十二电感L62、地GND15和第三十七端口D37。

具体的，如图69所示，第四十四电容C44的第一端分别与第六十电感L60的第一端、第五十七电感L57的第一端、第四十二电容C42的第一端和第三十八端口D38电连接，第四十二电容C42的第二端分别与第五十八电感L58的第一端和第五十九电感L59的第一端电连接，第五十七电感L57的第二端分别与第五十八电感L58的第二端和第三十六端口D36电连接；第五十九电感L59的第二端与第四十三电容C43的第一端电连接，第四十三电容C43的第二端接地GND16；第六十电感L60的第二端分别与第四十五电容C45的第一端和第六十一电感L61的第一端电连接，第四十四电容C44的第二端分别与第六十一电感L61的第二端和第三十七端口D37电连接，第四十五电容C45的第二端与第六十二电感L62的第一端电连接，第六十二电感L62的第二端接地GND15。

在实际应用中，图69中的第五十七电感L57的电感值可以是5.6nH，第五十八电感L58的电感值可以是1.3nH，第五十九电感L59的电感值可以是5.6nH，第六十电感L60的电感值可以是22nH，第六十一电感L61的电感值可以是3.0nH，第六十二电感L62的电感值可以是10nH，第四十二电容C42的电容值可以是0.5pF，第四十三电容C43的电容值可以是1.2pF，第四十四电容C44的电容值可以是2.2pF，第四十五电容C45的电容值可以是1.8pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

下面对图69的合路器的插损与频率的关系进行具体说明。

图69的合路器的插损与频率的关系示意图可以参考图70。如图70所示，在m140点，即0.710GHz处的插损为-0.198dB，由此，0.710GHz处的插损的绝对值为0.198dB；在m141点，即0.960GHz处的插损为-0.235dB，由此，0.960GHz处的插损的绝对值为0.235dB；在m142点，即1.709GHz处的插损为-0.297dB，由此，1.709GHz处的插损的绝对值为0.297dB；在m143点，即1.836GHz处的插损为-0.295dB，由此，1.836GHz处的插损的绝对值为0.295dB；在m144点，即2.170GHz处的插损为-0.316dB，由此，2.170GHz处的插损的绝对值为0.316dB。

上述结果表明，在该合路器中，低频0.710-0.960GHz是一个通带，中频1.709-2.170GHz是一个通带，从而能够实现合路目的。并且，该图中的第四十四电容C44、第六十电感L60、第六十一电感L61、第四十五电容C45、第六十二电感L62能够实现MLB抑制；第五十七电感L57、第四十二电容C42、第五十八电感L58、第五十九电感L59、第四十三电容C43能够实现LB抑制。

实施例15

可选地，作为一种可实现的方式，请参考图71，具体说明本申请实施例提供的一种合路器的情况。

如图71所示，该谐振结构包括：第四十一端口D41、第六十三电感L63、第四十六电容C46、第六十四电感L64、第六十五电感L65、第六十六电感L66、地GND18、第三十九端口D39、第四十七电容C47、第四十八电容C48、第四十九电容C49、第六十七电感L67、第六十八电感L68、地GND17和第四十端口D40。

具体的，如图71所示，第六十三电感L63的第一端分别与第四十七电容C47的第一端、第四十九电容C49的第一端、第四十六电容C46的第一端和第四十一端口D41电连接，第四十六电容C46的第二端分别与第六十四电感L64的第一端、第六十五电感L65的第一端电连接，第六十三电感L63的第二端分别与第六十四电感L64的第二端、第六十五电感L65的第二端、第六十六电感L66的第一端和第三十九端口D39电连接；第六十六电感L66的第二端接地GND18；第四十九电容C49的第二端分别与第六十七电感L67的第一端和第六十八电感L68的第一端电连接，第四十七电容C47的第二端分别与第六十七电感L67的第二端和第四十八电容C48的第一端电连接，第四十八电容C48的第二端与第四十端口D40电连接；第六十八电感L68的第二端接地GND17。

在实际应用中，图71中的第六十三电感L63的电感值可以是3.0nH，第六十四电感L64的电感值可以是3.0nH，第六十五电感L65的电感值可以是1.0nH，第六十六电感L66的电感值可以是8.2nH，第六十七电感L67的电感值可以是3.0nH，第六十八电感L68的电感值可以是22nH，第四十六电容C46的电容值可以是3.0pF，第四十七电容C47的电容值可以是1.8pF，第四十八电容C48的电容值可以是3.9pF，第四十九电容C49的电容值可以是8.2pF。当然，上述各个电容的电容值和各个电感的电感值并不限于此，这里不做具体限定。

下面对图71的合路器的插损与频率的关系进行具体说明。

图71的合路器的插损与频率的关系示意图可以参考图72。如图72所示，在m145点，即1.570GHz处的插损为-1.137dB，由此，1.570GHz处的插损的绝对值为1.137dB；在m146点，即1.600GHz处的插损为-1.433dB，由此，1.600GHz处的插损的绝对值为1.433dB；在m147点，即2.496GHz处的插损为-0.228dB，由此，2.496GHz处的插损的绝对值为0.228dB；在m148点，即2.690GHz处的插损为-0.228dB，由此，2.690GHz处的插损的绝对值为0.228dB。

上述结果表明，在该合路器中，中频1.570-1.600GHz是一个通带，高频2.496-2.690GHz是一个通带，从而能够实现合路目的。并且，该图中的第四十七电容C47、第四十八电容C48、第四十九电容C49、第六十七电感L67、第六十八电感L68能够实现GPS抑制；第六十三电感L63、第四十六电容C46、第六十四电感L64、第六十五电感L65、第六十六电感L66能够实现B41抑制。

本申请实施例还提供一种电子设备，该电子设备包括上述的射频系统。

可选地，作为一种可实现的方式，请参考图73和图74，具体说明本申请实施例提供的一种电子设备的情况。

如图73所示，该电子设备可以包括：电路板1以及设置在电路板1上的第三滤波器2、第七合路器3和芯片4，并且，第七合路器3的第一端通过第一走线5与第三滤波器2电连接、且第二端通过第二走线6与芯片4电连接。

在实际应用中，上述第一走线5可以是B1走线，该B1走线的宽度可以为270mil，且均为表层走线，由此在电路板上无打孔。

在实际应用中，上述第二走线6可以是n78走线，该n78走线的宽度可以为1050mil，其中，n78走线中的表层走线的宽度可以为350mil，内层走线的宽度可以为700mil，内层走线需要在电路板上设置两个过孔以实现电连接。

在实际应用中，对于上述电路板不做具体限定，示例性的，该电路板可以为PCB（printed circuit boards，印刷电路板）等。

在实际应用中，对于上述芯片不做具体限定，示例性的，该芯片可以为计算芯片、存储芯片等。

需要说明的是，图73中的第七合路器3为应用本申请实施例提供的谐振结构的合路器，具体的谐振结构示意图可以参考图74。

并且，图73中还包括相关技术中的陷波器7和相关技术中的第八合路器8，对于相关技术中的陷波器7和第八合路器8此处不再详细说明。

实施例16

如图74所示，图74中的第四合路器包括第四十四端口D44、第六十九电感L69、第五十电容C50、第五十一电容C51、第四十二端口D42、第五十二电容C52、第七十电感L70、第五十三电容C53、第七十一电感L71、第七十二电感L72、第七十三电感L73和第四十三端口D43。

具体的，如图74所示，第五十二电容C52的第一端分别与第六十九电感L69的第一端、第五十一电容C51的第一端、第七十电感L70的第一端和第四十四端口D44电连接，第五十二电容C52的第二端分别与第七十二电感L72的第一端和第五十三电容C53的第一端电连接；第七十二电感L72的第二端与第七十三电感L73的第一端电连接；第五十三电容C53的第二端与第七十一电感L71的第一端电连接；第七十一电感L71的第二端分别与第七十三电感L73的第二端、第七十电感L70的第二端和第四十三端口D43电连接；第六十九电感L69的第二端与第五十电容C50的第一端电连接，第五十电容C50的第二端分别与第五十一电容C51的第二端和第四十二端口D42电连接。

图74中合路器的插损与频率的关系示意图可以参考图75。如图75所示，在m149点，即2.110GHz处的插损为-0.544dB，由此，2.110GHz处的插损的绝对值为0.544dB；在m150点，即2.170GHz处的插损为-0.580dB，由此，2.170GHz处的插损的绝对值为0.580dB；在m151点，即3.300GHz处的插损为-11.792dB，由此，3.300GHz处的插损的绝对值为11.792dB；在m152点，即3.782GHz处的插损为-28.813dB，由此，3.782GHz处的插损的绝对值为28.813dB；在m153点，即2.115GHz处的插损为-25.258dB，由此，2.115GHz处的插损的绝对值为25.258dB；在m154点，即2.170GHz处的插损为-20.319dB，由此，2.170GHz处的插损的绝对值为20.319dB；在m155点，即3.300GHz处的插损为-5.511dB，由此，3.300GHz处的插损的绝对值为5.511dB；在m156点，即3.800GHz处的插损为-1.767dB，由此，3.800GHz处的插损的绝对值为1.767dB。

需要说明的是，排除走线插损，图74中合路器在m149点，即2.110GHz处的插损的绝对值为0.200dB；在m156点，即3.800GHz处的插损的绝对值为0.400dB。

上述结果表明，在该合路器中，中频2.110-2.170GHz是一个通带，高频3.300-3.800GHz是一个通带，从而能够实现合路目的。具体的，图73中的第七合路器3可以通n78、且抑制B1，图73中的相关技术中的第八合路器8可以通B1、且抑制n78。

图76示意出了相关技术中的一种合路器（该图未示意出合路器的结构）的插损与频率的关系示意图。

如图76所示，合路器在m157点，即2.110GHz处的插损为-0.683dB，由此，2.110GHz处的插损的绝对值为0.683dB；在m158点，即2.170GHz处的插损为-0.854dB，由此，2.170GHz处的插损的绝对值为0.854dB；在m159点，即3.300GHz处的插损为-0.523dB，由此，3.300GHz处的插损的绝对值为0.523dB；在m160点，即3.800GHz处的插损为-0.605dB，由此，3.800GHz处的插损的绝对值为0.605dB。

上述结果表明，由于该相关技术的合路器没有PCB走线，并且合路器的高频插损大、低频插损大，性能差于本申请实施例提供的图74中的合路器。

图77示意出了相关技术中的另一种合路器（该图未示意出合路器的结构）的插损与频率的关系示意图。

如图77所示，合路器在m161点，即2.110GHz处的插损为-0.319dB，由此，2.110GHz处的插损的绝对值为0. 319dB；在m162点，即2.170GHz处的插损为-0.320dB，由此，2.170GHz处的插损的绝对值为0. 320dB；在m163点，即3.300GHz处的插损为-0.893dB，由此，3.300GHz处的插损的绝对值为0. 893dB；在m164点，即3.800GHz处的插损为-0.367dB，由此，3.800GHz处的插损的绝对值为0. 367dB。

应理解，上述只是为了帮助本领域技术人员更好地理解本申请实施例，而非要限制本申请实施例的范围。本领域技术人员根据所给出的上述示例，显然可以进行各种等价的修改或变化，例如，上述检测方法的各个实施例中某些步骤可以是不必须的，或者可以新加入某些步骤等。或者上述任意两种或者任意多种实施例的组合。这样的修改、变化或者组合后的方案也落入本申请实施例的范围内。

还应理解，上文对本申请实施例的描述着重于强调各个实施例之间的不同之处，未提到的相同或相似之处可以互相参考，为了简洁，这里不再赘述。

还应理解，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

还应理解，本申请实施例中，“预先设定”、“预先定义”可以通过在设备（例如，包括电子设备）中预先保存相应的代码、表格或其他可用于指示相关信息的方式来实现，本申请对于其具体的实现方式不做限定。

还应理解，本申请实施例中的方式、情况、类别以及实施例的划分仅是为了描述的方便，不应构成特别的限定，各种方式、类别、情况以及实施例中的特征在不矛盾的情况下可以相结合。

还应理解，在本申请的各个实施例中，如果没有特殊说明以及逻辑冲突，不同的实施例之间的术语和/或描述具有一致性、且可以相互引用，不同的实施例中的技术特征根据其内在的逻辑关系可以组合形成新的实施例。

最后应说明的是：以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种谐振结构，其特征在于，至少包括第一谐振结构，所述第一谐振结构包括至少三级谐振网络，所述至少三级谐振网络中的各级谐振网络通过串联和/或并联进行电连接；各级所述谐振网络之间相互影响，使所述第一谐振结构的频点和频点深度，与各级谐振网络中的至少一级谐振网络的频点和频点深度不同；所述第一谐振结构包括四级谐振网络，各级所述谐振网络通过串联和并联进行电连接；各级所述谐振网络包括至少一个电容和/或电感；

所述第一谐振结构包括第一级谐振网络和第一次级谐振网络，所述第一级谐振网络至少包括并联的第一电感和/或第一电容，所述第一次级谐振网络包括第二级谐振网络、第三级谐振网络和第四级谐振网络，所述第一次级谐振网络与所述第一电感或所述第一电容串联，所述第一次级谐振网络中的所述第二级谐振网络、所述第三级谐振网络和所述第四级谐振网络并联；当所述第一级谐振网络至少包括并联的第一电感和第一电容时，所述第一次级谐振网络与所述第一电容串联后，与所述第一电感并联，所述第二级谐振网络包括串联的第二电感和第二电容，所述第三级谐振网络包括串联的第三电感和第三电容，所述第四级谐振网络包括串联的第四电感和第四电容，所述第一谐振结构还包括第一端口和第二端口，所述第一电容的第一端分别与所述第一电感的第一端和所述第一端口电连接，所述第一电容的第二端分别与所述第二电感的第一端、所述第三电感的第一端和所述第四电感的第一端电连接，所述第二电感的第二端与所述第二电容的第一端电连接，所述第三电感的第二端与所述第三电容的第一端电连接，所述第四电感的第二端与所述第四电容的第一端电连接，所述第一电感的第二端分别与所述第二电容的第二端、所述第三电容的第二端、所述第四电容的第二端和所述第二端口电连接；

或者，所述第一谐振结构包括第一级谐振网络和第一次级谐振网络，所述第一级谐振网络至少包括并联的第一电感和/或第一电容，所述第一次级谐振网络包括第二级谐振网络、第三级谐振网络和第四级谐振网络，所述第一次级谐振网络与所述第一电感或所述第一电容串联，所述第一次级谐振网络中的所述第二级谐振网络、所述第三级谐振网络和所述第四级谐振网络并联；当所述第一级谐振网络至少包括并联的第一电感和第一电容时，所述第一次级谐振网络与所述第一电感串联后，与所述第一电容并联，所述第二级谐振网络包括串联的第二电感和第二电容，所述第三级谐振网络包括串联的第三电感和第三电容，所述第四级谐振网络包括串联的第四电感和第四电容，所述第一谐振结构还包括第一端口和第二端口，所述第一电感的第一端分别与所述第一电容的第一端和所述第一端口电连接，所述第一电感的第二端分别与所述第二电容的第一端、所述第三电感的第一端和所述第四电感的第一端电连接，所述第二电容的第二端与所述第二电感的第一端电连接，所述第三电感的第二端与所述第三电容的第一端电连接，所述第四电感的第二端与所述第四电容的第一端电连接，所述第一电容的第二端分别与所述第二电感的第二端、所述第三电容的第二端、所述第四电容的第二端和所述第二端口电连接；

或者，所述第一谐振结构包括第五级谐振网络和第二次级谐振网络，所述第五级谐振网络至少包括第五电感，所述第二次级谐振网络包括第六级谐振网络、第七级谐振网络和第八级谐振网络，所述第二次级谐振网络与所述第五电感并联，所述第五级谐振网络包括第五电感，所述第六级谐振网络包括串联的第六电感和第六电容，所述第七级谐振网络包括串联的第七电容和第七电感，所述第八级谐振网络包括串联的第八电容和第八电感，所述第一谐振结构还包括第三端口和第四端口，所述第五电感的第一端分别与所述第六电容的第一端、所述第七电容的第一端和所述第三端口电连接，所述第五电感的第二端分别与所述第六电感的第二端、所述第八电感的第二端和所述第四端口电连接，所述第六电容的第二端分别与所述第六电感的第一端、所述第七电感的第二端和所述第八电容的第一端电连接，所述第七电容的第二端与所述第七电感的第一端电连接，所述第八电容的第二端与所述第八电感的第一端电连接。

2.根据权利要求1所述的谐振结构，其特征在于，所述第一谐振结构包括第十二级谐振网络和第三次级谐振网络，所述第十二级谐振网络至少包括并联的第十三电感和第十四电感，所述第三次级谐振网络包括第十三级谐振网络、第十四级谐振网络和第十五级谐振网络，所述第三次级谐振网络与所述第十三电感或所述第十四电感串联，所述第十三级谐振网络包括第十五电感，所述第十四级谐振网络包括串联的第十六电感和第十七电感，所述第十五级谐振网络包括串联的第十三电容和第十四电容；

所述第一谐振结构还包括第五端口和第六端口；

3.根据权利要求1所述的谐振结构，其特征在于，所述第一谐振结构包括第十二级谐振网络和第三次级谐振网络，所述第十二级谐振网络至少包括并联的第十五电容和第十六电容，所述第三次级谐振网络包括第十三级谐振网络、第十四级谐振网络和第十五级谐振网络，所述第三次级谐振网络与所述第十五电容或所述第十六电容串联，所述第十三级谐振网络包括第十八电感，所述第十四级谐振网络包括串联的第十九电感和第二十电感，所述第十五级谐振网络包括第十七电容；

所述第一谐振结构还包括第五端口和第六端口；

4.根据权利要求1-3中任一项所述的谐振结构，其特征在于，所述谐振结构还包括第二谐振结构，所述第二谐振结构与所述第一谐振结构通过串联和/或并联进行电连接，所述第二谐振结构与所述第一谐振结构之间未相互影响。

5.根据权利要求4所述的谐振结构，其特征在于，所述第二谐振结构包括第九级谐振网络，所述第九级谐振网络与所述第一谐振结构并联；

所述第九级谐振网络包括串联的第九电容和第九电感；

6.根据权利要求4所述的谐振结构，其特征在于，所述第二谐振结构包括第十级谐振网络，所述第十级谐振网络与所述第一谐振结构并联；

7.根据权利要求4所述的谐振结构，其特征在于，所述第二谐振结构包括第十一级谐振网络，所述第十一级谐振网络与所述第一谐振结构并联；

8.一种射频系统，其特征在于，包括滤波器、合路器、多工器中的至少一个，所述滤波器、所述合路器或所述多工器包括如权利要求1至7中任一种所述的谐振结构。

9.根据权利要求8所述的射频系统，其特征在于，所述射频系统包括合路器，所述合路器包括至少两个所述谐振结构，所述至少两个谐振结构用于将至少两路信号合路。

10.根据权利要求9所述的射频系统，其特征在于，所述合路器包括并联的第二十级谐振网络和第一谐振结构；

11.根据权利要求9所述的射频系统，其特征在于，所述合路器包括第三十三端口、第五十一电感、第三十六电容、第五十二电感、第五十三电感、第三十七电容、第三十四端口、第三十八电容、第五十四电感、第三十九电容、第五十五电感、第五十六电感、第四十电容、第四十一电容和第三十五端口；

12.根据权利要求9所述的射频系统，其特征在于，所述合路器包括第三十八端口、第五十七电感、第四十二电容、第五十八电感、第五十九电感、第四十三电容、第三十六端口、第四十四电容、第六十电感、第六十一电感、第四十五电容、第六十二电感和第三十七端口；

13.根据权利要求9所述的射频系统，其特征在于，所述合路器包括第四十一端口、第六十三电感、第四十六电容、第六十四电感、第六十五电感、第六十六电感、第三十九端口、第四十七电容、第四十八电容、第四十九电容、第六十七电感、第六十八电感和第四十端口；

14.根据权利要求9所述的射频系统，其特征在于，所述合路器包括第四十四端口、第六十九电感、第五十电容、第五十一电容、第四十二端口、第五十二电容、第七十电感、第五十三电容、第七十一电感、第七十二电感、第七十三电感和第四十三端口；

所述第五十二电容的第一端分别与所述第六十九电感的第一端、所述第五十一电容的第一端、所述第七十电感的第一端和所述第四十四端口电连接，所述第五十二电容的第二端分别与所述第七十二电感的第一端和所述第五十三电容的第一端电连接；所述第七十二电感的第二端与所述第七十三电感的第一端电连接；所述第五十三电容的第二端与所述第七十一电感的第一端电连接；所述第七十一电感的第二端分别与所述第七十三电感的第二端、所述第七十电感的第二端和所述第四十三端口电连接；所述第六十九电感的第二端与所述第五十电容的第一端电连接，所述第五十电容的第二端分别与所述第五十一电容的第二端和所述第四十二端口电连接。

15.一种电子设备，其特征在于，包括如权利要求8至14中任一种所述的射频系统。