[go: up one dir, main page]

CN116564902B - 显示面板、显示面板的制备方法和显示装置 - Google Patents

显示面板、显示面板的制备方法和显示装置 Download PDF

Info

Publication number
CN116564902B
CN116564902B CN202310477976.7A CN202310477976A CN116564902B CN 116564902 B CN116564902 B CN 116564902B CN 202310477976 A CN202310477976 A CN 202310477976A CN 116564902 B CN116564902 B CN 116564902B
Authority
CN
China
Prior art keywords
thin film
electrode
layer
substrate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310477976.7A
Other languages
English (en)
Other versions
CN116564902A (zh
Inventor
鲜济遥
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202310477976.7A priority Critical patent/CN116564902B/zh
Publication of CN116564902A publication Critical patent/CN116564902A/zh
Application granted granted Critical
Publication of CN116564902B publication Critical patent/CN116564902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/16755—Substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1685—Operation of cells; Circuit arrangements affecting the entire cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供一种显示面板、显示面板的制备方法和显示装置，显示面板包括基板、薄膜晶体管和类金刚石薄膜层，所述薄膜晶体管设于所述基板的表面；所述类金刚石薄膜层位于所述薄膜晶体管背离所述基板的一侧，且覆盖所述薄膜晶体管。本申请的技术方案能够提高显示面板的抗刮伤、抗静电击伤和抗腐蚀的能力，延长显示面板的使用寿命。

Description

显示面板、显示面板的制备方法和显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板、显示面板的制备方法和显示装置。
背景技术
利用电子纸显示技术制作的显示面板因功耗低、节能环保和护眼等优点，而备受人们的喜爱。然而，在生产过程中，显示面板的阵列基板容易因受到刮擦、静电击伤和水汽腐蚀等而发生损坏，从而导致显示面板失效，缩短了显示面板的使用寿命。
发明内容
本申请的实施例提供一种阵列基板、显示面板和显示装置，能够提高显示面板的抗刮伤、抗静电击伤和抗腐蚀的能力，延长显示面板的使用寿命。
第一方面，本申请提供一种显示面板。显示面板包括基板、薄膜晶体管和类金刚石薄膜层，所述薄膜晶体管设于所述基板的表面，所述类金刚石薄膜层位于所述薄膜晶体管背离所述基板的一侧，且覆盖所述薄膜晶体管。
其中，所述显示面板还包括像素电极，所述像素电极位于所述薄膜晶体管背离所述基板的一侧，且与所述薄膜晶体管电连接。
其中，所述类金刚石薄膜层设于所述薄膜晶体管背离所述基板的表面；所述类金刚石薄膜层设有接触孔，所述接触孔沿所述类金刚石薄膜层的厚度方向贯穿所述类金刚石薄膜层，且露出所述薄膜晶体管；所述像素电极设于所述接触孔的孔壁面，且与所述薄膜晶体管接触。
其中，所述显示面板还包括保护层，所述保护层设于所述薄膜晶体管背离所述基板的表面，且覆盖所述薄膜晶体管，所述保护层设有第一接触孔，所述第一接触孔沿所述保护层的厚度方向贯穿所述保护层，且露出所述薄膜晶体管；所述像素电极设于所述第一接触孔的孔壁面，且与所述薄膜晶体管接触。
其中，所述类金刚石薄膜层设于所述保护层背离所述薄膜晶体管的表面，且覆盖所述保护层，所述类金刚石薄膜层设有第二接触孔，所述第二接触孔沿所述类金刚石薄膜层的厚度方向贯穿所述类金刚石薄膜层，且与所述第一接触孔连通；所述像素电极还设于所述第二接触孔的孔壁面。
其中，所述类金刚石薄膜层设于所述保护层和所述像素电极背离所述薄膜晶体管的表面，且覆盖所述像素电极。
其中，所述薄膜晶体管包括栅极、栅极绝缘层、有源层和源漏极，所述栅极设于所述基板的表面，所述栅极绝缘层设于所述基板的表面，且覆盖所述栅极，所述有源层设于所述栅极绝缘层背离所述栅极的表面，所述源漏极设于所述有源层背离所述栅极绝缘层的表面，且与所述像素电极接触。
其中，所述显示面板还包括公共电极，所述公共电极设于所述基板的表面，且与所述栅极间隔设置；所述栅极绝缘层还覆盖所述公共电极，所述像素电极在所述基板上的投影至少部分覆盖所述公共电极。
第二方面，本申请还提供一种显示装置，包括壳体和如上述任一项所述的显示面板，所述显示面板安装于所述壳体。
第三方面，本申请还提供一种显示面板的制备方法，包括：提供一阵列基板，所述阵列基板包括基板和薄膜晶体管，所述薄膜晶体管位于基板的表面；在所述薄膜晶体管背离所述基板的一侧形成类金刚石薄膜层，所述类金刚石薄膜层覆盖所述薄膜晶体管。
其中，在提供一阵列基板的步骤之后，所述显示面板的制备方法还包括：在所述薄膜晶体管背离所述基板的一侧形成像素电极，所述像素电极与所述薄膜晶体管电连接。
其中，在所述薄膜晶体管背离所述基板的一侧形成类金刚石薄膜层的步骤中，包括：在所述薄膜晶体管背离所述基板的表面形成过渡薄膜层，所述过渡薄膜层覆盖所述薄膜晶体管；对所述过渡薄膜层进行刻蚀形成接触孔，得到所述类金刚石薄膜层，所述接触孔露出所述薄膜晶体管；在所述薄膜晶体管背离所述基板的一侧形成类金刚石薄膜层的步骤之后，在所述薄膜晶体管背离所述基板的一侧形成像素电极，所述像素电极与所述薄膜晶体管电连接；在所述薄膜晶体管背离所述基板的一侧形成像素电极的步骤中，包括：在所述接触孔的孔壁面形成所述像素电极，所述像素电极与所述薄膜晶体管接触。
其中，在所述薄膜晶体管背离所述基板的一侧形成类金刚石薄膜层的步骤之前，所述显示面板的制备方法还包括：在所述薄膜晶体管背离所述基板的表面形成过渡保护层，所述过渡保护层覆盖所述薄膜晶体管；对所述过渡保护层进行刻蚀形成第一接触孔，得到保护层，所述第一接触孔露出所述薄膜晶体管；在对所述过渡保护层进行刻蚀形成第一接触孔，得到保护层的步骤之后，在所述薄膜晶体管背离所述基板的一侧形成像素电极，所述像素电极与所述薄膜晶体管电连接；在所述薄膜晶体管背离所述基板的一侧形成像素电极的步骤中，包括：在所述第一接触孔的孔壁面形成所述像素电极，所述像素电极与所述薄膜晶体管接触。
其中，在对所述过渡保护层进行刻蚀形成第一接触孔，得到保护层的步骤之后，且在所述薄膜晶体管背离所述基板的一侧形成像素电极的步骤之前，在所述薄膜晶体管背离所述基板的一侧形成类金刚石薄膜层；在所述薄膜晶体管背离所述基板的一侧形成类金刚石薄膜层的步骤中，包括：在所述保护层背离所述薄膜晶体管的表面形成过渡薄膜层，所述过渡薄膜层覆盖所述保护层和所述薄膜晶体管；对所述过渡薄膜层进行刻蚀形成第二接触孔，得到类金刚石薄膜层，所述第二接触孔与所述第一接触孔连通；在所述薄膜晶体管背离所述基板的一侧形成像素电极的步骤中，还包括：在所述第二接触孔的孔壁面形成所述像素电极。
其中，在所述薄膜晶体管背离所述基板的一侧形成像素电极的步骤之后，在所述薄膜晶体管背离所述基板的一侧形成类金刚石薄膜层；在所述薄膜晶体管背离所述基板的一侧形成类金刚石薄膜层的步骤中，包括：在所述保护层和所述像素电极背离所述薄膜晶体管的表面形成类金刚石薄膜层，所述类金刚石薄膜层覆盖所述保护层和所述像素电极。
本申请的实施例中，通过设置类金刚石薄膜层，并使类金刚石薄膜层覆盖显示面板的阵列基板，由于类金刚石薄膜层具有高硬度、高绝缘性、良好的耐磨损性和减摩特性等优点，可以提高阵列基板的抗刮伤、抗腐蚀和抗静电击伤的能力，避免显示面板因阵列基板受到刮擦、水汽腐蚀和静电击伤等而损坏，从而有助于延长显示面板的使用寿命。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例所需要使用的附图进行说明。
图1是本申请提供的显示装置的结构示意图；
图2是图1所示显示装置中显示面板在第一种实施例中沿A-A处剖开后的部分剖面结构示意图；
图3是图1所示显示装置中显示面板在第二种实施例中沿A-A处剖开后的部分剖面结构示意图；
图4是图1所示显示装置中显示面板在第三种实施例中沿A-A处剖开后的部分剖面结构示意图；
图5是第一种实施例所示的显示面板中阵列基板的制备流程示意图；
图6是第一种实施例所示的显示面板中类金刚石薄膜层的制备流程示意图；
图7是第一种实施例所示的显示面板中像素电极的制备流程示意图；
图8是第二种实施例所示的显示面板中像素电极的制备流程示意图；
图9是第二种实施例所示的显示面板中类金刚石薄膜层的制备流程示意图；
图10是第三种实施例所示的显示面板中类金刚石薄膜层的制备流程示意图；
图11是第三种实施例所示的显示面板中像素电极的制备流程示意图。
图中各附图标记对应的名称为：
显示装置100，显示面板110，壳体120，阵列基板10，基板11，薄膜晶体管12，保护层13，栅极15，栅极绝缘层16，有源层17，源漏极14，漏极18，源极19，公共电极10a，类金刚石薄膜层20，像素电极30，第一金属层M1，第二金属层M2，过渡保护层13a，第一接触孔131，过渡薄膜层20a，第二接触孔201，接触孔202。
具体实施方式
下面将结合附图，对本申请的具体实施方式进行清楚地描述。
请参阅图1，图1是本申请提供的显示装置100的结构示意图。
显示装置100可以包括驱动器(图未示)、显示面板110和壳体120，驱动器和显示面板110均安装于壳体120。驱动器与显示面板110电连接。驱动器用于驱动显示面板110显示文字和图像。示例性的，显示装置100可以为电子纸阅读器。
请参阅图2，图2是图1所示显示装置100中显示面板110在第一种实施例中沿A-A处剖开后的部分剖面结构示意图。其中，沿“A-A处剖开”是指沿A-A线所在的平面剖开，后文类似的描述可作相同理解。
本实施例中，显示面板110采用电子纸显示技术制成。显示面板110包括阵列基板10和电子彩膜层(图未示)，电子彩膜层贴附于阵列基板10的表面。电子彩膜层具有多个油墨粒子。通过对显示面板110施加驱动电压，能够使电子彩膜层中的油墨粒子发生运动，从而使显示装置100可以显示画面。
阵列基板10为TFT(thin film transistor，TFT)基板。阵列基板10包括基板11、薄膜晶体管12和保护层13。薄膜晶体管12和保护层13均位于基板11的一侧。其中，薄膜晶体管12位于基板11的表面，保护层13位于薄膜晶体管12背离基板11的表面，且覆盖薄膜晶体管12。示例性的，基板11可以为玻璃基板。在其他一些实施例中，基板11也可以为塑料柔性基板或硅基板等。
本实施例中，薄膜晶体管12具有开关电流的功能。薄膜晶体管12包括栅极15、栅极绝缘层16、有源层17和源漏极14。具体的，栅极15设于基板11的表面。其中，栅极15的厚度在2000埃米至6000埃米之间。栅极绝缘层16设于基板11的表面，且覆盖栅极15。其中，栅极绝缘层16的厚度在2000埃米至6000埃米之间。示例性的，栅极绝缘层16可以由二氧化硅或氮化硅等材料制成。
有源层17设于栅极绝缘层16背离栅极15的表面。有源层17在基板11上的投影至少部分覆盖栅极15。其中，有源层17的厚度在900埃米至3000埃米之间。示例性的，有源层17可以由非晶硅(α-Si)、多晶硅(p-Si)或金属氧化物等半导体材料制成。可以理解的是，有源层17可以通过栅极绝缘层16与栅极15绝缘，以避免有源层17与栅极15之间发生信号干扰。
源漏极14设于有源层17背离栅极绝缘层16的表面。其中，源漏极14的厚度在2000埃米至6000埃米之间。具体的，源漏极14包括漏极18和源极19，源极19与漏极18间隔设置。示例性的，漏极18设于有源层17背离栅极绝缘层16的表面。源极19设于栅极绝缘层16背离基板11的表面和有源层17背离栅极绝缘层16的表面。
保护层13设于有源层17背离栅极绝缘层16的表面，且覆盖源漏极14和有源层17。其中，保护层13的厚度在2000埃米至6000埃米之间。此外，保护层13设有第一接触孔(图未标)，第一接触孔沿保护层13的厚度方向贯穿保护层13，且露出薄膜晶体管12的源极19。示例性的，保护层13可以由二氧化硅或氮化硅等材料制成。保护层13用于对阵列基板10中的薄膜晶体管12及相关线路进行绝缘保护，避免阵列基板10因薄膜晶体管12及相关线路受到刮擦、水汽腐蚀和静电击伤等而损坏。需要说明的是，薄膜晶体管12及相关线路是指阵列基板10的间隔排布的多个薄膜晶体管12、及连接相邻两个薄膜晶体管12的金属线路。
请继续参阅图2。本实施例中，阵列基板10还包括公共电极10a。具体的，公共电极10a设于基板11的表面，且与栅极15间隔设置。栅极绝缘层16覆盖公共电极10a。
显示面板110还包括类金刚石薄膜层20和像素电极30。其中，类金刚石薄膜层20位于薄膜晶体管12背离基板11的一侧，且覆盖薄膜晶体管12。具体的，类金刚石薄膜层20设于保护层13背离薄膜晶体管12的表面，且覆盖保护层13和薄膜晶体管12。此外，类金刚石薄膜层20设有第二接触孔(图未标)，第二接触孔沿类金刚石薄膜层20的厚度方向贯穿类金刚石薄膜层20，且与第一接触孔连通。
本实施例中，类金刚石薄膜层20是一种由类金刚石材料制成的非晶态薄膜。需要了解的是，类金刚石是一种由碳元素构成的具有石墨原子组成结构的材料，其物理化学性质与钻石类似。可以理解的是，类金刚石薄膜层20具有高硬度、高绝缘性、良好的耐磨损性和减摩特性等优点，通过设置类金刚石薄膜层20，并使类金刚石薄膜层20覆盖薄膜晶体管12，可以进一步规避阵列基板10因薄膜晶体管12及相关线路受到刮擦、水汽腐蚀和静电击伤等而发生损坏，从而能够延长显示面板110的使用寿命。同时，类金刚石薄膜层20的光学透过率高，可以保证显示面板110的显示效果不会受到类金刚石薄膜层20的影响。
像素电极30位于薄膜晶体管12背离基板11的一侧，且与薄膜晶体管12电连接。本实施例中，像素电极30层叠设于类金刚石薄膜层20背离保护层13的表面、第一接触孔的孔壁面和第二接触孔的孔壁面，且与薄膜晶体管12的源极19接触。此外，沿显示面板110的厚度方向上，像素电极30与阵列基板10的公共电极10a间隔设置。其中，像素电极30在基板11的投影至少部分覆盖公共电极10a。换言之，类金刚石薄膜层20设于像素电极30与公共电极10a之间。示例性的，像素电极30的材质为氧化铟锡(Indium Tin Oxide，ITO)。
可以理解的是，通过将类金刚石薄膜层20设于像素电极30与公共电极10a之间，可以增大公共电极10a与像素电极30之间的距离，减少像素电极30与公共电极10a之间的信号干扰，从而能够提高显示面板110的显示稳定性和灰阶准确性，提升显示面板110的显示效果。此外，像素电极30与公共电极10a之间的距离增大，使得阵列基板10的寄生电容减小，从而有助于降低阵列基板10的运行功耗。
请参阅图3，图3是图1所示显示装置100中显示面板110在第二种实施例中沿A-A处剖开后的部分剖面结构示意图。
本实施例所示的显示面板110与上述第一种实施例所示的显示面板110的不同在于，像素电极30层叠设于保护层13背离薄膜晶体管12的表面和第一接触孔的孔壁面，且与薄膜晶体管12的源极19接触。本实施例中，类金刚石薄膜层20层叠设于保护层13和像素电极30背离薄膜晶体管12的表面，且覆盖像素电极30和保护层13。
本实施例中，通过将类金刚石薄膜层20设于保护层13和像素电极30背离薄膜晶体管12的表面，并使类金刚石薄膜层20覆盖像素电极30和保护层13，可以避免像素电极30裸露于阵列基板10的外表面，并能够对薄膜晶体管12及相关线路等形成全方位的保护，从而能够进一步提高阵列基板10的抗刮伤、抗腐蚀和抗静电击伤等能力。
请参阅图4，图4是图1所示显示面板110中阵列基板10在第三种实施例中沿A-A处剖开后的部分剖面结构示意图。
本实施例所示的显示面板110与上述第一种实施例所示的显示面板110的不同在于，类金刚石薄膜层20设于薄膜晶体管12背离基板11的表面。具体的，类金刚石薄膜层20设于有源层17背离栅极绝缘层16的表面，且覆盖源漏极14和有源层17。本实施例中，类金刚石薄膜层20设有接触孔(图未标)。接触孔沿类金刚石薄膜层20的厚度方向贯穿类金刚石薄膜层20，且露出薄膜晶体管12的源极19。具体的，像素电极30层叠设于类金刚石薄膜层20背离薄膜晶体管12的表面和接触孔的孔壁面，且与薄膜晶体管12的源极19电连接。
本实施例中，类金刚石薄膜层20对阵列基板10中的薄膜晶体管12及相关线路等结构的覆盖性好，可以直接采用类金刚石薄膜层20对阵列基板10进行绝缘保护，从而能够精简显示面板110的结构，进而有利于降低生产工艺的成本，缩短显示面板110的制程周期。
本申请的实施例所提供的显示面板110，通过设置类金刚石薄膜层20，并使类金刚石薄膜层20覆盖阵列基板10，由于类金刚石薄膜层20具有高硬度、高绝缘性、良好的耐磨损性和减摩特性等优点，可以提高阵列基板10的抗刮伤、抗腐蚀和抗静电击伤的能力，避免显示面板110因阵列基板10受到刮擦、水汽腐蚀和静电击伤等而损坏，从而有助于延长显示面板110的使用寿命。
本申请的实施例还提供第一种显示面板110的制备方法，用于制备上述第一种实施例所示的显示面板110。
步骤S1，提供一阵列基板，阵列基板包括基板、薄膜晶体管和保护层。薄膜晶体管和保护层均位于基板的一侧。其中，薄膜晶体管位于基板的表面，保护层位于薄膜晶体管背离基板的表面，且覆盖薄膜晶体管。
请参阅图5，图5是第一种实施例所示的显示面板110中阵列基板的制备流程示意图。
本实施例中，步骤S1可通过以下步骤S11至步骤S17实现。
步骤S11，提供一基板11，在基板11的表面形成第一金属层M1。
其中，制备第一金属层M1的材料需要具有良好的导电能力、与基板11之间的附着性好、以及能够适用于图案化加工方法。示例性的，第一金属层M1可以由Cu、Al或Mo等金属材料中的一种金属材料制成。示例性的，通过物理气相沉积法在基板11的上表面形成第一金属层M1。在其他一些实施例中，第一金属层M1也可以由Cu、Al或Mo等金属材料中的多种金属材料复合制成。
步骤S12，对第一金属层M1进行图案化处理，在基板11的表面形成栅极15和公共电极10a。栅极15和公共电极10a间隔设置。
示例性的，通过黄光制程对第一金属层M1进行图案化处理，以在基板11的表面形成间隔设置的栅极15和公共电极10a。其中，黄光制程包括涂胶、曝光、显影、蚀刻和去胶等步骤。
步骤S13，在基板11的表面形成栅极绝缘层16，栅极绝缘层16覆盖栅极15和公共电极10a。
步骤S14，在栅极绝缘层16背离基板11的表面形成有源层17。有源层17在基板11上的投影至少部分覆盖栅极15。
其中，当采用非晶硅或多晶硅制备有源层17时，可以通过化学气相沉积法(Chemical Vapor Deposition，CVD)在栅极绝缘层16背离基板11的表面制备有源层17。当采用金属氧化物有源层17时，可通过物理气相沉积法(Physical Vapor Deposition，PVD)在栅极绝缘层16背离基板11的表面制备有源层17。
步骤S15，在栅极绝缘层16背离基板11的表面形成第二金属层M2。第二金属层M2覆盖有源层17。示例性的，采用物理气相沉积法在栅极绝缘层16背离基板11的表面沉积第二金属层M2。
步骤S16，对第二金属层M2进行图案化处理，在栅极绝缘层16背离基板11的表面形成源漏极14。源漏极14包括漏极18和源极19，漏极18和源极19间隔设置。示例性的，采用黄光制程对第二金属层M2进行图案化处理，以在栅极绝缘层16背离基板11的表面形成间隔设置的漏极18和源极19。
其中，栅极15、栅极绝缘层16、有源层17、漏极18和源极19构成一个薄膜晶体管12。
步骤S17，在薄膜晶体管12背离基板11的一侧形成过渡保护层13a，过渡保护层13a覆盖薄膜晶体管12。具体的，在有源层17背离栅极绝缘层16的表面形成过渡保护层13a。过渡保护层13a覆盖源漏极14和有源层17。示例性的，可采用化学气相沉积发在在有源层17背离栅极绝缘层16的表面形成过渡保护层13a。
步骤S18，对过渡保护层13a进行刻蚀形成第一接触孔131，得到保护层13，从而得到阵列基板。其中，第一接触孔131沿过渡保护层13的厚度方向贯穿过渡保护层13，且露出薄膜晶体管12的源极19。
步骤S2，在薄膜晶体管12背离基板11的一侧形成类金刚石薄膜层20，具体的，在保护层13背离薄膜晶体管12的表面形成类金刚石薄膜层20。
请参阅图6，图6是第一种实施例所示的显示面板110中类金刚石薄膜层20的制备流程示意图。
本实施例中，步骤S2可通过以下步骤S21至步骤S22实现。
步骤S21，在保护层13背离薄膜晶体管12的表面形成过渡薄膜层20a。过渡薄膜层20a覆盖保护层13和薄膜晶体管12。
示例性的，可以采用物理气相沉积法中的磁控溅射沉积技术在保护层13背离薄膜晶体管12的表面制备过渡薄膜层20a。具体的，气体离子在射频高压电场的作用下轰击石墨靶材，使石墨靶材的碳以离子或原子的形式沉积于保护层13背离薄膜晶体管12的表面，并生长形成过渡薄膜层20a。
步骤S22，对过渡薄膜层20a进行刻蚀形成第二接触孔201，得到类金刚石薄膜层20。其中，第二接触孔201沿过渡薄膜层20a的厚度方向上贯穿过渡薄膜层20a，且与保护层13的第一接触孔131连通。
步骤S3，在薄膜晶体管12背离基板11的一侧形成像素电极30。像素电极30与薄膜晶体管12电连接。具体的，在类金刚石薄膜层20背离薄膜晶体管12的表面、第一接触孔131的孔壁面和第二接触孔201的孔壁面形成像素电极30。像素电极30与源极19电连接。
请参阅图7，图7是制备第一种实施例所示的显示面板110中像素电极30的流程示意图。
本实施例中，步骤S3可通过以下步骤S31至步骤S32实现。
步骤S31，在类金刚石薄膜层20背离薄膜晶体管12的表面、第一接触孔131的孔壁面和第二接触孔201的孔壁面形成透明导电层30a。
步骤S32，对透明导电层30a进行图案化处理，在类金刚石薄膜层20背离薄膜晶体管12的表面、第一接触孔131的孔壁面和第二接触孔201的孔壁面形成像素电极30。示例性的，可采用涂布光阻、曝光、显影、刻蚀等技术对透明导电层30a进行图案化处理，以得到像素电极30。
本申请的实施例还提供第二种显示面板110的制备方法，用于制备上述第二种实施例所示的显示面板110。
本申请的实施例还提供第二种显示面板110的制备方法与上述第一种显示面板110的制备方法的不同在于，步骤S2’，在薄膜晶体管12背离基板11的一侧形成像素电极30。像素电极30与薄膜晶体管12电连接。具体的，在保护层13背离薄膜晶体管12的表面和第一接触孔131的孔壁面形成像素电极30。像素电极30与源极19电连接。
请参阅图8，图8是制备第二种实施例所示的显示面板110中像素电极30的流程示意图。
本实施例中，步骤S2’可通过以下步骤S21’至步骤S22’实现。
步骤S21’，在保护层13背离薄膜晶体管12的表面和第一接触孔131的孔壁面形成透明导电层30a。
步骤S22’，对透明导电层30a进行图案化处理，保护层13背离薄膜晶体管12的表面和第一接触孔131的孔壁面形成像素电极30。
请参阅图9，图9是制备第二种实施例所示的显示面板110中类金刚石薄膜层20的流程示意图。
步骤S3’，在薄膜晶体管12背离基板11的一侧形成类金刚石薄膜层20。具体的，在保护层13和像素电极30背离薄膜晶体管12的表面形成类金刚石薄膜层20。类金刚石薄膜层20覆盖像素电极30和保护层13。
本申请的实施例还提供第三种显示面板110的制备方法，用于制备上述第三种实施例所示的显示面板110。
本申请的实施例还提供第三种显示面板110的制备方法与上述第一种显示面板110的制备方法的不同在于，步骤S1”，提供一阵列基板，阵列基板包括基板和薄膜晶体管。其中，薄膜晶体管位于基板的表面。
本实施例中，步骤S1”可通过步骤S11”至步骤S16”实现。需要说明的是，本实施例所述的步骤S11”至步骤S16”与上述制备第一种显示面板110的制备方法中的步骤S11至步骤S16相同，在此不再赘述。换言之，在阵列基板中，薄膜晶体管背离基板的表面未设置保护层。
步骤S2”，在薄膜晶体管12背离基板11的一侧形成类金刚石薄膜层20。类金刚石薄膜层20覆盖薄膜晶体管12。
请参阅图10，图10是第三种实施例所示的显示面板110中类金刚石薄膜层20的制备流程示意图。
本实施例中，步骤S2”可通过以下步骤S21”至步骤S22”实现。
步骤S21”，在薄膜晶体管12背离基板11的表面形成过渡薄膜层20a，过渡薄膜层20a覆盖薄膜晶体管12。具体的，在有源层17背离栅极绝缘层16的表面形成过渡薄膜层20a。过渡薄膜层20a覆盖源极19和有源层17。
步骤S22”，对过渡薄膜层20a进行刻蚀形成接触孔202，得到类金刚石薄膜层20。接触孔202沿过渡薄膜层20a的厚度方向贯穿过渡薄膜层20a，且露出薄膜晶体管12的源极19。
步骤S3”，在薄膜晶体管12背离基板11的一侧形成像素电极30。像素电极30与薄膜晶体管12电连接。具体的，在类金刚石薄膜层20背离薄膜晶体管12的表面和接触孔202的孔壁面形成像素电极30。像素电极30与薄膜晶体管12的源极19电连接。
请参阅图11，图11是第三种实施例所示的显示面板110中像素电极30的制备流程示意图。
本实施例中，步骤S3”可通过步骤S31”至步骤S32”实现。
步骤S31”，在类金刚石薄膜层20背离薄膜晶体管12的表面和接触孔202的孔壁面形成透明导电层30a。
步骤S32”，对透明导电层30a进行图案化处理，在类金刚石薄膜层20背离薄膜晶体管12的表面和接触孔202的孔壁面形成像素电极30。像素电极30与薄膜晶体管12的源极19接触。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (6)

1.一种显示面板，其特征在于，包括：
基板；
公共电极，所述公共电极设于所述基板的表面；
薄膜晶体管，所述薄膜晶体管设于所述基板的表面，所述薄膜晶体管包括栅极、栅极绝缘层、有源层和源漏极，所述栅极设于所述基板的表面，且与所述公共电极间隔设置，所述栅极绝缘层设于所述基板的表面，且覆盖所述栅极和所述公共电极，所述有源层设于所述栅极绝缘层背离所述栅极的表面，所述源漏极设于所述有源层背离所述栅极绝缘层的表面；
类金刚石薄膜层，所述类金刚石薄膜层设于所述薄膜晶体管背离所述基板的表面，且覆盖所述薄膜晶体管，所述类金刚石薄膜层设有接触孔，所述接触孔沿所述类金刚石薄膜层的厚度方向贯穿所述类金刚石薄膜层，且露出所述源漏极；
以及像素电极，所述像素电极位于所述薄膜晶体管背离所述基板的一侧，且设于所述接触孔的孔壁面，并与所述源漏极接触且电连接，所述像素电极在所述基板上的投影至少部分覆盖所述公共电极；
其中，所述类金刚石薄膜层设于所述像素电极和所述公共电极之间。
2.一种显示面板，其特征在于，包括：
基板；
公共电极，所述公共电极设于所述基板的表面；
薄膜晶体管，所述薄膜晶体管设于所述基板的表面，所述薄膜晶体管包括栅极、栅极绝缘层、有源层和源漏极，所述栅极设于所述基板的表面，且与所述公共电极间隔设置，所述栅极绝缘层设于所述基板的表面，且覆盖所述栅极和所述公共电极，所述有源层设于所述栅极绝缘层背离所述栅极的表面，所述源漏极设于所述有源层背离所述栅极绝缘层的表面；
保护层，所述保护层设于所述薄膜晶体管背离所述基板的表面，且覆盖所述薄膜晶体管，所述保护层设有第一接触孔，所述第一接触孔沿所述保护层的厚度方向贯穿所述保护层，且露出所述源漏极，
类金刚石薄膜层，所述类金刚石薄膜层设于所述保护层背离所述薄膜晶体管的表面，且覆盖所述薄膜晶体管和所述保护层，所述类金刚石薄膜层设有第二接触孔，所述第二接触孔沿所述类金刚石薄膜层的厚度方向贯穿所述类金刚石薄膜层，且与所述第一接触孔连通；
以及像素电极，所述像素电极位于所述薄膜晶体管背离所述基板的一侧，且设于所述第一接触孔的孔壁面和所述第二接触孔的孔壁面，并与所述源漏极接触且电连接，所述像素电极在所述基板上的投影至少部分覆盖所述公共电极；
其中，所述类金刚石薄膜层设于所述像素电极和所述公共电极之间。
3.根据权利要求2所述的显示面板，其特征在于，所述类金刚石薄膜层设于所述保护层和所述像素电极背离所述薄膜晶体管的表面，且覆盖所述像素电极。
4.一种显示装置，其特征在于，包括壳体和如权利要求1-3任一项所述的显示面板，所述显示面板安装于所述壳体。
5.一种显示面板的制备方法，其特征在于，包括：
提供一阵列基板，所述阵列基板包括基板、公共电极和薄膜晶体管，所述公共电极和所述薄膜晶体管均位于基板的表面，所述薄膜晶体管包括栅极、栅极绝缘层、有源层和源漏极，所述栅极设于所述基板的表面，且与所述公共电极间隔设置，所述栅极绝缘层设于所述基板的表面，且覆盖所述栅极和所述公共电极，所述有源层设于所述栅极绝缘层背离所述栅极的表面，所述源漏极设于所述有源层背离所述栅极绝缘层的表面；
在所述薄膜晶体管背离所述基板的一侧形成过渡薄膜层，所述过渡薄膜层覆盖所述薄膜晶体管；
对所述过渡薄膜层进行刻蚀形成接触孔，得到类金刚石薄膜层，所述接触孔露出所述源漏极；
在所述薄膜晶体管背离所述基板的一侧和所述接触孔的孔壁面形成像素电极，所述像素电极与所述源漏极接触且电连接，其中，所述类金刚石薄膜层设于所述像素电极和所述公共电极之间。
6.一种显示面板的制备方法，其特征在于，包括：
提供一阵列基板，所述阵列基板包括基板、公共电极和薄膜晶体管，所述公共电极和所述薄膜晶体管均位于基板的表面，所述薄膜晶体管包括栅极、栅极绝缘层、有源层和源漏极，所述栅极设于所述基板的表面，且与所述公共电极间隔设置，所述栅极绝缘层设于所述基板的表面，且覆盖所述栅极和所述公共电极，所述有源层设于所述栅极绝缘层背离所述栅极的表面，所述源漏极设于所述有源层背离所述栅极绝缘层的表面；
在所述薄膜晶体管背离所述基板的表面形成过渡保护层，所述过渡保护层覆盖所述薄膜晶体管；
对所述过渡保护层进行刻蚀形成第一接触孔，得到保护层，所述第一接触孔露出所述薄膜晶体管；
在所述保护层背离所述薄膜晶体管的表面形成过渡薄膜层，所述过渡薄膜层覆盖所述保护层和所述薄膜晶体管；
对所述过渡薄膜层进行刻蚀形成第二接触孔，得到类金刚石薄膜层，所述第二接触孔与所述第一接触孔连通；
在所述薄膜晶体管背离所述基板的一侧、所述第一接触孔的孔壁面和所述第二接触孔的孔壁面形成像素电极，所述像素电极与所述薄膜晶体管接触且电连接，其中，所述类金刚石薄膜层设于所述像素电极和所述公共电极之间。
CN202310477976.7A 2023-04-27 2023-04-27 显示面板、显示面板的制备方法和显示装置 Active CN116564902B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310477976.7A CN116564902B (zh) 2023-04-27 2023-04-27 显示面板、显示面板的制备方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310477976.7A CN116564902B (zh) 2023-04-27 2023-04-27 显示面板、显示面板的制备方法和显示装置

Publications (2)

Publication Number Publication Date
CN116564902A CN116564902A (zh) 2023-08-08
CN116564902B true CN116564902B (zh) 2024-05-28

Family

ID=87493966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310477976.7A Active CN116564902B (zh) 2023-04-27 2023-04-27 显示面板、显示面板的制备方法和显示装置

Country Status (1)

Country Link
CN (1) CN116564902B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767159A (zh) * 2004-08-30 2006-05-03 株式会社半导体能源研究所 显示装置的生产方法
CN101174071A (zh) * 2006-10-31 2008-05-07 株式会社半导体能源研究所 液晶显示装置、以及电子设备
CN103022073A (zh) * 2004-09-29 2013-04-03 株式会社半导体能源研究所 显示装置、电子设备及该显示装置的制造方法
CN103887328A (zh) * 2012-12-21 2014-06-25 厦门天马微电子有限公司 薄膜晶体管阵列基板、液晶显示装置及制造方法
CN104460147A (zh) * 2014-11-20 2015-03-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、制造方法及显示装置
CN105514143A (zh) * 2014-10-13 2016-04-20 乐金显示有限公司 有机发光二极管显示面板及其制造方法
CN109728191A (zh) * 2018-11-27 2019-05-07 云谷（固安）科技有限公司 封装薄膜、封装结构、有机电致发光显示面板和显示装置
CN110299471A (zh) * 2019-06-28 2019-10-01 昆山工研院新型平板显示技术中心有限公司 显示面板、显示设备及显示面板的制备方法
CN112086577A (zh) * 2020-09-08 2020-12-15 武汉华星光电半导体显示技术有限公司 显示装置及其制备方法
CN115881756A (zh) * 2021-09-29 2023-03-31 成都辰显光电有限公司 一种阵列基板及显示面板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767159A (zh) * 2004-08-30 2006-05-03 株式会社半导体能源研究所 显示装置的生产方法
CN103022073A (zh) * 2004-09-29 2013-04-03 株式会社半导体能源研究所 显示装置、电子设备及该显示装置的制造方法
CN101174071A (zh) * 2006-10-31 2008-05-07 株式会社半导体能源研究所 液晶显示装置、以及电子设备
CN103887328A (zh) * 2012-12-21 2014-06-25 厦门天马微电子有限公司 薄膜晶体管阵列基板、液晶显示装置及制造方法
CN105514143A (zh) * 2014-10-13 2016-04-20 乐金显示有限公司 有机发光二极管显示面板及其制造方法
CN104460147A (zh) * 2014-11-20 2015-03-25 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、制造方法及显示装置
CN109728191A (zh) * 2018-11-27 2019-05-07 云谷（固安）科技有限公司 封装薄膜、封装结构、有机电致发光显示面板和显示装置
CN110299471A (zh) * 2019-06-28 2019-10-01 昆山工研院新型平板显示技术中心有限公司 显示面板、显示设备及显示面板的制备方法
CN112086577A (zh) * 2020-09-08 2020-12-15 武汉华星光电半导体显示技术有限公司 显示装置及其制备方法
CN115881756A (zh) * 2021-09-29 2023-03-31 成都辰显光电有限公司 一种阵列基板及显示面板

Also Published As

Publication number Publication date
CN116564902A (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
KR100898694B1 (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 이를 제조하는 방법
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
JP6818554B2 (ja) アレイ基板の製造方法、アレイ基板および表示装置
CN109300840B (zh) 显示基板及其制造方法、显示装置
CN101387800B (zh) 一种tft lcd结构及其制造方法
CN100563022C (zh) 有机薄膜晶体管阵列基板及其制造方法
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN102629585A (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
WO2013155845A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
CN102054833B (zh) 薄膜晶体管基板及其制造方法
CN107871753A (zh) 阵列基板及其制备方法
CN102655117B (zh) 阵列基板及制造方法、显示装置
CN102723365B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
CN116564902B (zh) 显示面板、显示面板的制备方法和显示装置
CN101425481B (zh) 像素结构及其制造方法
KR19980025773A (ko) 힐락 억제를 위한 tft의 알루미늄 게이트 구조 및 그 제조방법
CN102280369A (zh) 形成薄膜图案的方法以及具有该薄膜图案的平板显示器
CN101197332A (zh) 像素结构的制作方法
WO2013174105A1 (zh) 阵列基板、其制造方法、显示面板及显示装置
CN108922868B (zh) 显示基板及其制造方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant