[go: up one dir, main page]

CN116472605A - 半导体集成电路装置的设计方法、半导体集成电路装置以及程序 - Google Patents

半导体集成电路装置的设计方法、半导体集成电路装置以及程序 Download PDF

Info

Publication number
CN116472605A
CN116472605A CN202080107453.8A CN202080107453A CN116472605A CN 116472605 A CN116472605 A CN 116472605A CN 202080107453 A CN202080107453 A CN 202080107453A CN 116472605 A CN116472605 A CN 116472605A
Authority
CN
China
Prior art keywords
power switch
area
semiconductor integrated
narrow
arrangement pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080107453.8A
Other languages
English (en)
Inventor
高桥贤吾
高桥祐二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of CN116472605A publication Critical patent/CN116472605A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90Masterslice integrated circuits
    • H10D84/903Masterslice integrated circuits comprising field effect technology
    • H10D84/907CMOS gate arrays
    • H10D84/968Macro-architecture
    • H10D84/974Layout specifications, i.e. inner core regions
    • H10D84/981Power supply lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10Integrated device layouts

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在半导体集成电路装置的设计方法中,在按照第一规则配置多个电源开关电路的半导体集成电路装置的电路配置区域内配置多个宏,从电路配置区域内的未配置有宏的第一区域检测宽度小于第一值的狭小区域,在所检测出的狭小区域中,按照与第一规则不同的第二规则配置电源开关电路,在狭小区域以外的第一区域中按照第一规则配置电源开关电路。

Description

半导体集成电路装置的设计方法、半导体集成电路装置以及 程序
技术领域
本发明涉及半导体集成电路装置的设计方法、半导体集成电路装置以及程序。
背景技术
用于实现半导体集成电路装置的低耗电化的技术之一存在一种电源切断技术。所谓的电源切断技术是将半导体集成电路装置的内部分割为多个电源域(电路块),通过切断未动作的电源域的电源来抑制成为耗电的原因的漏电流的技术。在电源切断技术中,使用将对配置于芯片的电路整体设置的全局电源布线和对电源域的电路设置的局部电源布线的连接/切断进行切换控制的电源开关电路。
在专利文献1中,如图9A所示,公开了在半导体集成电路装置901中对进行电源控制的电源域阶梯状配置多个电源开关电路(PSW)902的结构。以横向上隔开恒定的间隔,纵向上与邻接的电源开关电路902的列错开位置的方式配置多个电源开关电路902。
以图9A所示那样的规则的配置图案配置多个电源开关电路902的情况下,有如下的问题点:若在半导体集成电路装置中配置实现规定的功能的宏(功能电路),则由于宏的配置,电源开关电路有时不能以相同的配置图案来配置。例如,如图9A所示,若在半导体集成电路装置901配置宏903,则配置位置不与宏903重叠的电源开关电路902A能够按照规定的配置图案来配置,但配置位置与宏903重叠的电源开关电路902B无法配置。若电源开关电路902B成为未配置,则该电路区域中的动作时的电源电压变动(IR-Drop)变大而不能满足制约(准则),或不能进行对该电路区域的电源供给。这样的电源电压变动(IR-Drop)的违反制约(违反准则)等的产生导致在半导体集成电路装置的设计工序中产生返工作业。
作为避免该问题点的方法,考虑如图9B所示,在遵循规定的配置图案的情况下使成为未配置的电源开关电路902的配置位置错开来配置电源开关电路902的方法。在图9B中,在由虚线包围的部分中,滑动配置电源开关电路902,使得配置位置不与宏903重叠。这样一来,也许能够抑制动作时的电源电压变动(IR-Drop)而满足制约(准则),但在宏903之间的狭窄的区域中设置电源开关电路902和与其对应的全局电源布线911及局部电源布线912。因此,可使用的标准单元区域变少,另外,在标准单元、宏中输入输出的信号布线、通过的信号布线等中可使用的布线资源变少。可使用的标准单元区域、布线资源的降低提高了在半导体集成电路装置的设计工序中产生返工作业的可能性。
专利文献1:国际公开第2017/208888号。
发明内容
本发明的目的在于提供能够进行电源开关电路的适当的配置的半导体集成电路装置的设计方法。
在半导体集成电路装置的设计方法的一个方式中,在按照第一规则配置多个电源开关电路的半导体集成电路装置的电路配置区域内配置多个宏,从电路配置区域内的未配置有宏的第一区域检测宽度小于第一值的狭小区域,在所检测到的狭小区域中按照与第一规则不同的第二规则配置电源开关电路,在狭小区域以外的第一区域按照第一规则配置电源开关电路。
公开的半导体集成电路装置的设计方法能够适当地配置电源开关电路。
附图说明
图1是说明本实施方式中的半导体集成电路装置的设计方法的概要的图。
图2是表示本实施方式中的狭小区域的检测处理的例子的流程图。
图3A是对电路配置区域的分割进行说明的图。
图3B是说明狭小区域的判定基准的例子的图。
图4A是表示第一实施方式中的电源开关电路的配置处理的例子的流程图。
图4B是表示第一实施方式中的电源开关电路的配置处理的例子的流程图。
图5A是表示第二实施方式中的电源开关电路的配置处理的例子的流程图。
图5B是表示第二实施方式中的电源开关电路的配置处理的例子的流程图。
图6A是表示本实施方式中的配置图案的例子的图。
图6B是表示本实施方式中的配置图案的例子的图。
图6C是表示本实施方式中的配置图案的例子的图。
图7是说明本实施方式中的半导体集成电路装置的例子的图。
图8是表示能够实现本实施方式中的半导体集成电路装置的设计方法的计算机的结构例的图。
图9A是说明半导体集成电路装置中的电源开关电路的配置例的图。
图9B是说明半导体集成电路装置中的电源开关电路的其它配置例的图。
具体实施方式
以下,基于附图对本发明的实施方式进行说明。
在以下说明的实施方式中成为设计对象的半导体集成电路装置是具有进行电源供给涉及的控制的电源域的半导体集成电路装置。在电源域中,设置控制对配置于芯片的电路整体设置的全局电源布线和对电源域的电路设置的局部电源布线的连接状态的电源开关电路(PSW),构成为能够通过控制信号切换是否将全局电源布线和局部电源布线电连接。由全局电源布线供给的电源经由通过电源开关电路连接的局部电源布线被供给到电源域的电路。
全局电源布线、局部电源布线以及电源开关电路可以设置在电源电位侧,也可以设置在接地电位侧。在以下,以设置供给电源电位的全局电源布线和供给电源电位的局部电源布线并在供给电源电位的全局电源布线与供给电源电位的局部电源布线之间设置电源开关电路的情况为例进行说明。
(第一实施方式)
对本发明的第一实施方式进行说明。
图1是说明本实施方式中的半导体集成电路装置的设计方法的概要的图。本实施方式中的半导体集成电路装置的设计方法例如能够由计算机(设计装置)来实现,通过其处理器(CPU等)执行本实施方式中的半导体集成电路装置的设计方法的各处理。
在步骤S101中,处理器基于从外部存储装置等读出的逻辑电路信息、包含网络表的设计数据,在半导体集成电路装置的电路配置区域内配置宏(功能电路)。宏是实现规定的功能的设计完成的电路块,例如是存储器宏等。
接下来,在步骤S102中,处理器在配置宏后的电路配置区域中,进行狭小区域(Narrow Area)的检测。此处,所谓的狭小区域(Narrow Area),例如是在电路配置区域内的未配置宏的区域(标准单元配置区域)内,宏与宏之间的距离、或者宏与电路配置区域的外缘部之间的距离小于规定值的区域。
接着,在步骤S103以及步骤S104中,处理器对电路配置区域内的未配置有宏的区域(标准单元配置区域)配置电源开关电路(PSW),进行与电源相关的布线(电源布线)。在步骤S103中,处理器对在步骤S102中检测到的狭小区域以外的区域,按照第一规则配置电源开关电路并进行电源布线。第一规则下的配置图案例如是图9A所示那样的阶梯状配置的配置图案。在步骤S104中,处理器对在步骤S102中检测到的狭小区域,按照与第一规则不同的第二规则配置电源开关电路并进行电源布线。此外,步骤S103以及步骤S104的执行顺序也可以为顺序不同,在对狭小区域进行了电源开关电路的配置以及电源布线之后,对狭小区域以外的区域进行电源开关电路的配置以及电源布线。
接下来,在步骤S105中,处理器基于设计数据,在电路配置区域内的标准单元配置区域配置电路单元(标准单元等),进行信号布线等的布线。
接下来,在步骤S106中,处理器进行基于设计数据在电路配置区域内配置宏、电路单元并进行电源布线、信号布线的半导体集成电路装置中的动作时的电源电压变动(IR-Drop)的分析。对于半导体集成电路装置中的动作时的电源电压变动(IR-Drop)的分析处理,可以使用公知的技术来执行。
接下来,在步骤S107中,处理器根据在步骤S106中进行的电源电压变动(IR-Drop)的分析结果等,进行电源开关电路的配置、电源布线的修正等。处理器例如在步骤S106中的电源电压变动(IR-Drop)的分析中产生了违反制约(违反准则)的情况下,进行电源开关电路的配置、电源布线的修正,以便消除违反制约(违反准则)。
图2是表示图1所示的步骤S102中的狭小区域(Narrow Area)的检测处理的例子的流程图。
在狭小区域的检测处理中,首先,在步骤S201中,处理器在电路配置区域内横向分割未配置有宏的区域(标准单元配置区域)。此处,横向是指与电源布线延伸的方向垂直的方向。如图3A中示出一个例子那样,处理器将电路配置区域301内的标准单元配置区域分割为以宏302的右边或左边、或者电路配置区域301的外缘部的右边或左边为矩形的对置的边的分割区域。在图3A所示的例子中,处理器分割为八个分割区域Z1~Z8。
接下来,在步骤S202中,处理器判定是否有用户预先指定的用户指示值,作为狭小区域的检测中所使用的阈值。处理器在判定为有用户指示值的情况下(在步骤S202中“否”),进入步骤S203,在判定为没有用户指示值的情况下(在步骤S202中“是”),进入步骤S204。
在步骤S203中,处理器将是否是狭小区域的判定所使用的狭小区域的判定基准的宽度x设定为用户预先指定的用户指示值,进入步骤S205。
在步骤S204中,处理器将狭小区域的判定基准的宽度x设定为规定值,进入步骤S205。该规定值是考虑按照第一规则配置电源开关电路时的电源开关电路的间距(配置间隔)而规定的值。例如,如图3B中示出一个例子那样,规定值为将一个电源开关电路312的宽度和电源开关电路312的间距的2倍的长度相加后的宽度313。此处,间距是邻接的电源开关电路的对应部位彼此的间隔,例如,是邻接的电源开关电路的左边彼此的横向的间隔。在图3B中,311是宏(功能电路)。
以下进行说明的步骤S205~S208的反复处理针对在步骤S201中分割后的每个分割区域进行。在步骤S205中,处理器从在步骤S201中分割的分割区域内选择一个未处理的分割区域。
接下来,在步骤S206中,处理器判定对象的分割区域的宽度是否小于狭小区域的判定基准的宽度x。处理器在判定为对象的分割区域的宽度小于判定基准的宽度x的情况下(在步骤S206中“是”),进入步骤S207,在判定为对象的分割区域的宽度不小于判定基准的宽度x的情况下(在步骤S206中“否”),进入步骤S208。
在步骤S207中,处理器将对象的分割区域登记到狭小区域表中,从而将对象的分割区域追加到狭小区域中,进入步骤S208。
在步骤S208中,处理器在步骤S201中分割的分割区域内有未处理的分割区域的情况下,返回到步骤S205,在没有未处理的分割区域,即对全部的分割区域处理完成的情况下,结束狭小区域的检测处理。
此外,在上述的狭小区域的检测处理中,横向分割电路配置区域内的标准单元配置区域,但也可以纵向(与电源布线延伸的方向相同的方向)分割。在该情况下,处理器将电路配置区域301内的标准单元配置区域分割为以宏302的上边或下边、或者电路配置区域301的外缘部的上边或下边为矩形的对置的边的分割区域,进行与上述的处理相同的处理。
接下来,参照图4A以及图4B,对第一实施方式中的电源开关电路的配置处理进行说明。图4A以及图4B所示的处理与图1中的步骤S102~S104的处理对应。在第一实施方式中,对电路配置区域内的全部的狭小区域以相同的配置图案配置电源开关电路。图4A以及图4B是表示第一实施方式中的电源开关电路的配置处理的例子的流程图。
在步骤S401中,处理器在配置有宏(功能电路)的半导体集成电路装置的电路配置区域中,例如,如图2所示那样进行狭小区域(Narrow Area)的检测。
在步骤S402中,处理器参照狭小区域表,对于电路配置区域内的未配置有宏的区域(标准单元配置区域)中的狭小区域以外的区域,按照第一规则配置电源开关电路。第一规则中的电源开关电路的配置图案是例如图9A所示那样阶梯状配置的配置图案。
另外,通过步骤S403~S405的反复处理,处理器对电路配置区域内的未配置有宏的区域(标准单元配置区域)中的每一个狭小区域配置电源开关电路。在步骤S403中,处理器参照狭小区域表,从狭小区域内选择一个未进行电源开关电路的配置的狭小区域。
接下来,在步骤S404中,处理器对对象的狭小区域以初始配置图案配置电源开关电路。该电源开关电路的初始配置图案是与第一规则下的电源开关电路的配置图案不同的规则下的配置图案。
接下来,在步骤S405中,处理器在狭小区域表内有未进行电源开关电路的配置的狭小区域的情况下,返回到步骤S403。处理器在没有未进行电源开关电路的配置的狭小区域。即在狭小区域表的全部的狭小区域中以初始配置图案配置了电源开关电路的情况下,进入步骤S406。
此外,进行在步骤S402~S405中进行的对狭小区域以外的区域的电源开关电路的配置、以及对狭小区域的电源开关电路的配置的顺序是任意的,也可以在对狭小区域进行了电源开关电路的配置之后,对狭小区域以外的区域进行电源开关电路的配置。
在步骤S406中,处理器进行上述那样配置的电源开关电路等涉及的电源布线。处理器进行与电源开关电路连接供给电源电位的全局电源布线及局部电源布线、供给接地电位的电源布线等的布线。
在步骤S407中,处理器对电路配置区域内的标准单元配置区域进行电路单元(标准单元等)、信号布线等的简要的配置、布线。
接下来,在步骤S408中,处理器在如上述那样进行了配置以及布线的电路配置区域内的标准单元配置区域中,进行评价布线的富余度的布线混杂的检测处理。在布线混杂的检测处理中,在作为检测处理的对象的区域中,在有与该区域的大小相应的量以上的布线的情况下设为布线混杂。与区域的大小相应的布线量是预先决定的。对于布线混杂的检测处理,可以使用公知的技术来执行。在进行了布线混杂的检测处理之后,处理器进入图4B所示的步骤S409。
在步骤S409中,处理器判定在电路配置区域内的狭小区域中是否有布线混杂。处理器在判定为在电路配置区域内的全部的狭小区域中没有布线混杂的情况下(在步骤S409中“否”),进入步骤S411,在判定为在电路配置区域内的至少一个狭小区域中有布线混杂的情况下(在步骤S409中“是”),进入步骤S431。
在判定为在全部的狭小区域中没有布线混杂的情况下,处理器通过步骤S411~S414的反复处理,对每一个狭小区域,变更为与当前的配置图案相比应对IR-Drop(电源电压变动)能力更强的配置图案来配置电源开关电路。即,处理器判定是否有与当前的配置图案相比应对IR-Drop更强的配置图案(S412)。处理器在判定为有应对IR-Drop能力更强的配置图案的情况下(在步骤S412中“是”),以应对IR-Drop能力更强的(进一步抑制电源电压变动,使其变小的)配置图案,在狭小区域中配置电源开关电路(S413)。另一方面,处理器在判定为没有应对IR-Drop更强的配置图案的情况下(在步骤S412中“否”),结束步骤S411~S414的反复处理。应对IR-Drop能力更强的配置图案例如是增加了配置在区域内的电源开关电路的数量的配置图案。
此处,参照图6A以及图6B,对将布线图案变更为应对IR-Drop能力强的(电源电压变动变小的)配置图案的处理的例子进行说明。图6A示出原来的配置图案,图6B示出应对IR-Drop能力比图6A强的配置图案的一个例子。在图6A以及图6B中,611、621是电源开关电路,612、622是局部电源布线,613、623是全局电源布线。另外,631、632是宏(例如存储器宏)。
在图6A所示的原配置图案中,在不是狭小区域的区域601中,电源开关电路611按照第一规则被配置成阶梯状。另外,在狭小区域602中,电源开关电路621按照与第一规则不同的规则,以沿着一个宏631的方式配置成一列(624A)。在电源开关电路611连接有局部电源布线612以及全局电源布线613,在电源开关电路621连接有局部电源布线622以及全局电源布线623。
如图6A所示,与配置于区域601的电源开关电路611连接的局部电源布线612只要能够布线则被布线,与电源开关电路611连接的全局电源布线613仅在区域601中被布线。因此,在图6A所示的配置图案中,与电源开关电路611连接的局部电源布线612A不仅在区域601中,在狭小区域602中也被布线。另一方面,与电源开关电路611连接的全局电源布线613A在狭小区域602中也能够布线,但仅在区域601中布线。这样,通过不使与电源开关电路611连接的全局电源布线613在狭小区域602中布线来确保布线资源。
在图6B所示的配置图案中,在不是狭小区域的区域601中,电源开关电路611与图6A所示的配置图案同样,按照第一规则被配置成阶梯状。另外,在狭小区域602中,电源开关电路621按照与第一规则不同的规则,以分别沿着宏631、632方式配置成两列(624A、624B)。与图6A所示的配置图案同样,在电源开关电路611连接有局部电源布线612以及全局电源布线613,在电源开关电路621连接有局部电源布线622以及全局电源布线623。
另外,在图6B所示的配置图案中,与图6A所示的配置图案同样,与配置于区域601的电源开关电路611连接的局部电源布线612只要能够布线则被布线,与电源开关电路611连接的全局电源布线613仅在区域601中被布线。因此,在图6B所示的配置图案中,与电源开关电路611连接的局部电源布线612A不仅在区域601中,在狭小区域602中也被布线。另一方面,与电源开关电路611连接的全局电源布线613A在狭小区域602中也能够布线,但仅在区域601中布线。
这样,在狭小区域602中,通过配置两列电源开关电路621,与图6A所示的配置图案相比,能够抑制IR-Drop(电源电压变动)使其变小。另一方面,由于对两列电源开关电路621配置电源布线,因此布线资源减少。
返回到图4B所示的处理,通过步骤S411~S414的反复处理变更了狭小区域中的配置图案后,处理器与上述的步骤S406~S408同样,进行电源布线(S415),进行电路单元(标准单元等)、信号布线等的简要的配置、布线(S416),进行布线混杂的检测处理(S417)。
接下来,在步骤S418中,处理器判定在狭小区域中是否有布线混杂。处理器在判定为在全部的狭小区域中没有布线混杂的情况下(在步骤S418中“否”),返回到步骤S411,进行将狭小区域中的配置图案变更为应对IR-Drop能力更强的配置图案的处理。
在步骤S418中判定为在至少一个狭小区域中有布线混杂的情况下(是),处理器进入步骤S419,通过步骤S419~S422的反复处理,决定并固定狭小区域中的配置图案。处理器在狭小区域中,将布线图案变更为比在步骤S418中产生了布线混杂的配置图案靠前一个的配置图案,即与产生了布线混杂的配置图案相比布线资源更大的配置图案(S420),将作为对象的狭小区域的配置图案固定化(S421)。然后,结束电源开关电路的配置处理。
在步骤S409中判定为在至少一个狭小区域中有布线混杂的情况下,处理器通过步骤S431~S434的反复处理,对每一个狭小区域,变更为与当前的配置图案相比布线资源更大的配置图案来配置电源开关电路。即,处理器判定是否有与当前的配置图案相比布线资源更大的配置图案(S432)。处理器在判定为有布线资源更大的配置图案的情况下(在步骤S432中“是”),以布线资源更大的配置图案,在狭小区域中配置电源开关电路(S433)。另一方面,处理器在判定为没有布线资源更大的配置图案的情况下(在步骤S432中“否”),结束步骤S431~S434的反复处理。
此处,参照图6A以及图6C,对将布线图案变更为布线资源大的配置图案的处理的例子进行说明。图6A示出原来的配置图案,图6C示出布线资源比图6A大的配置图案的一个例子。对于图6A,已经进行了说明,因此省略此处的说明。在图6C中,611、621是电源开关电路,612、622是局部电源布线,613、623是全局电源布线。另外,631、632是宏(例如存储器宏)。
在图6C所示的配置图案中,在不是狭小区域的区域601中,电源开关电路611与图6A所示的配置图案同样,按照第一规则被配置为阶梯状。另外,在狭小区域602中,电源开关电路621与图6A所示的配置图案同样,按照与第一规则不同的规则,以沿着一个宏631的方式配置为一列(624A)。在电源开关电路611连接有局部电源布线612以及全局电源布线613,在电源开关电路621连接有局部电源布线622以及全局电源布线623。
在图6C所示的配置图案中,与配置于区域601的电源开关电路611连接的局部电源布线612以及全局电源布线613仅在区域601中被布线。因此,在图6C所示的配置图案中,与电源开关电路611连接的局部电源布线612B以及全局电源布线613A在狭小区域602中也能够布线,但仅在区域601中布线。这样,通过不使与电源开关电路611连接的局部电源布线612以及全局电源布线613在狭小区域602中布线,从而确保比图6A所示的配置图案大的布线资源。
返回到图4B所示的处理,通过步骤S431~S434的反复处理变更了狭小区域中的配置图案后,处理器与上述的步骤S406~S408同样,进行电源布线(S435),进行电路单元(标准单元等)、信号布线等的简要的配置、布线(S436),进行布线混杂的检测处理(S437)。
接下来,在步骤S438中,处理器判定在狭小区域中是否有布线混杂。处理器在判定为在至少一个狭小区域中有布线混杂的情况下(在步骤S438中“是”),返回到步骤S431,进行将狭小区域中的配置图案变更为布线资源更大的配置图案的处理。
在步骤S438中判定为在全部的狭小区域中没有布线混杂的情况下(否),处理器进入步骤S439,通过步骤S439~S441的反复处理,决定并固定狭小区域中的配置图案。处理器将判定为在全部的狭小区域中没有布线混杂时的配置图案固定化为作为对象的狭小区域的配置图案(S440)。然后,结束电源开关电路的配置处理。
此外,在上述的实施方式中,在通过狭小区域的检测处理制成狭小区域表,对全部的狭小区域进行列表之后,执行电源开关电路的初始配置以及配置图案变更的处理,但并不限定于此,也可以不进行狭小区域的列表,在检测各狭小区域的阶段,依次执行电源开关电路的配置以及图案变更的处理。
如以上那样,在第一实施方式中,处理器在对狭小区域以初始配置图案没有布线混杂的情况下,在不产生布线混杂的范围内,进行应对IR-Drop能力更强的(电源电压变动更小的)配置图案的探索。处理器进行向应对IR-Drop能力更强的配置图案的更新,直到在狭小区域中产生布线混杂为止,在产生了布线混杂的情况下,变更为之前的布线资源大的配置图案,固定狭小区域的配置图案。在没有应更新的候补的配置图案的情况下,以当前的配置图案固定。
另一方面,处理器在对狭小区域以初始配置图案有布线混杂的情况下,进行布线资源更大的配置图案的探索。处理器在狭小区域中,进行向布线资源更大的配置图案的更新,将使布线混杂的程度降低的配置图案固定为狭小区域的配置图案。在没有应更新的候补的配置图案的情况下,以当前的配置图案固定。
这样,根据第一实施方式,能够考虑电源电压变动(IR-Drop)的制约(准则)、布线资源适当地配置电源开关电路。通过进行考虑了电源电压变动(IR-Drop)的制约(准则)、布线资源的配置,能够在半导体集成电路装置的设计工序中抑制返工作业的产生。
(第二实施方式)
接下来,对本发明的第二实施方式进行说明。
在上述的第一实施方式中,对半导体集成电路装置的电路配置区域内的全部的狭小区域以相同的配置图案配置电源开关电路。在以下进行说明的第二实施方式中,对每个狭小区域分别独立地决定电源开关电路的配置图案,对每个狭小区域以不取决于其它狭小区域的配置图案配置电源开关电路。在第二实施方式中,能够对电路配置区域内的每个狭小区域,以适当的配置图案来配置电源开关电路。
除了电源开关电路的配置处理以外,与上述的第一实施方式相同,因此省略说明,在以下,对第二实施方式中的电源开关电路的配置处理进行说明。图5A以及图5B是表示第二实施方式中的电源开关电路的配置处理的例子的流程图。
在步骤S501中,处理器在配置有宏(功能电路)的半导体集成电路装置的电路配置区域中,例如,如图2所示那样进行狭小区域(Narrow Area)的检测。
在步骤S502中,处理器参照狭小区域表,对电路配置区域内的未配置有宏的区域(标准单元配置区域)中的狭小区域以外的区域,按照第一规则配置电源开关电路。第一规则中的电源开关电路的配置图案是例如图9A所示那样被配置成阶梯状的配置图案。
另外,通过步骤S503~S505的反复处理,处理器对电路配置区域内的未配置有宏的区域(标准单元配置区域)的每一个狭小区域,以初始配置图案配置电源开关电路。初始配置图案是与第一规则中的电源开关电路的配置图案不同的规则下的配置图案。
此外,在步骤S502~S505中进行电源开关电路的配置的顺序是任意的,也可以在对狭小区域进行了电源开关电路的配置后,对狭小区域以外的区域进行电源开关电路的配置。
在对狭小区域以外的区域以及狭小区域进行了电源开关电路的配置后,处理器进行与电源开关电路等相关的电源布线(S506),对电路配置区域内的标准单元配置区域进行电路单元(标准单元等)、信号布线等的简要的配置、布线(S507),进行布线混杂的检测处理以及IR-Drop(电源电压变动)的估算(S508)。对于布线混杂的检测处理以及电源电压变动(IR-Drop)的估算处理,可以使用公知的技术来执行。
在进行了布线混杂的检测处理以及IR-Drop(电源电压变动)的估算之后,处理器对配置图案未固定的狭小区域,针对每个狭小区域执行步骤S509~S519的处理。在步骤S509中,处理器从配置图案未固定的狭小区域内选择一个处理对象的狭小区域。
接下来,在步骤S510中,处理器判定是否是在处理对象的狭小区域中有布线混杂,且在该狭小区域、周边的宏中有成为违反制约(违反准则)的IR-Drop(电源电压变动)的状态。处理器在判定为在处理对象的狭小区域中有布线混杂,且在该狭小区域、周边的宏中有成为违反制约的IR-Drop的情况下(在步骤S510中“是”),进入步骤S511,在不是那样的情况下(在步骤S510中“否”),进入步骤S512。
在步骤S511中,由于存在布线混杂且存在成为违反制约的IR-Drop,因此处理器在电源开关电路涉及的配置图案的变更中应对不充分,因此给出针对处理对象的狭小区域的宏配置的修正指示。之后,处理器进入步骤S519。
在步骤S512中,处理器判定在处理对象的狭小区域中是否有布线混杂。处理器在判定为在处理对象的狭小区域中有布线混杂的情况下(在步骤S512中“是”),进入步骤S513,在判定为在处理对象的狭小区域中没有布线混杂的情况下(在步骤S512中“否”),进入步骤S515。
在步骤S513中,处理器判定是否有与当前的配置图案相比布线资源更大的配置图案。即,处理器判定是否有布线资源更大的配置图案。处理器在判定为有布线资源更大的配置图案的情况下(在步骤S513中“是”),进入步骤S514。另一方面,处理器在判定为没有布线资源更大的配置图案的情况下(在步骤S513中“否”),由于没有成为变更候补的配置图案,因此进入步骤S518。
在步骤S514中,处理器将处理对象的狭小区域中的配置图案变更为布线资源大的配置图案,进入步骤S519。对于将配置图案变更为布线资源大的配置图案的处理的例子,如第一实施方式中使用图6A以及图6C进行说明那样。
在步骤S515中,处理器判定在处理对象的狭小区域、周边的宏中是否有成为违反制约的IR-Drop。处理器在判定为有成为违反制约的IR-Drop的情况下(在步骤S515中“是”),进入步骤S516,在判定为没有成为违反制约的IR-Drop的情况下(在步骤S515中“否”),进入步骤S518。
在步骤S516中,处理器判定是否有与当前的配置图案相比应对IR-Drop能力更强的配置图案。即,处理器判定是否有应对IR-Drop能力更强的配置图案。处理器在判定为有应对IR-Drop能力更强的配置图案的情况下(在步骤S516中“是”),进入步骤S517。另一方面,处理器在判定为没有应对IR-Drop能力更强的配置图案的情况下(在步骤S516中“否”),由于没有成为变更候补的配置图案,因此进入步骤S518。
在步骤S517中,处理器将处理对象的狭小区域中的配置图案变更为应对IR-Drop能力强的配置图案,进入步骤S519。对于将配置图案变更为应对IR-Drop能力强的配置图案的处理的例子,如第一实施方式中使用图6A以及图6B进行说明那样。
在步骤S518中,对于处理对象的狭小区域没有成为变更候补的配置图案,因此处理器将处理对象的狭小区域的配置图案固定化为当前的配置图案。然后,处理器进入步骤S519。
在步骤S519中,处理器在配置图案未固定的狭小区域内有未处理的狭小区域的情况下,返回到步骤S509,在没有未处理的狭小区域的情况下,进入步骤S520。
在步骤S520中,处理器判定是否有宏配置的修正指示。处理器在判定为有宏配置的修正指示的情况下(在步骤S520中“是”),结束处理并返回到宏的配置工序,在判定为没有宏配置的修正指示的情况下(在步骤S520中“否”),进入步骤S521。
在步骤S521中,处理器判定是否在其中一个狭小区域中进行了配置图案的变更。处理器在判定为在其中一个狭小区域中进行了配置图案的变更的情况下(在步骤S521中“是”),返回到步骤S506,再次执行步骤S506以后的处理。另一方面,处理器在判定为在哪一个狭小区域中都未进行配置图案的变更的情况下(在步骤S521中“否”),判定为在全部的狭小区域中固定了配置图案并结束处理。
在第二实施方式中,处理器在狭小区域中确认了布线混杂或者成为违反制约(违反准则)的IR-Drop(电源电压变动)的任一个的情况下,进行向改善该情况的配置图案的变更。在狭小区域中产生布线混杂的情况下,进行向布线资源大的配置图案的变更,在有成为违反制约的IR-Drop的情况下,进行向应对IR-Drop能力强的配置图案的变更。在没有变更候补的配置图案的情况下,以当前的配置图案固定。另外,处理器在狭小区域中确认了布线混杂以及成为违反制约的IR-Drop的双方的情况下,仅在配置图案的变更上不充分,因此给出宏配置的修正指示。处理器针对电路配置区域内的每个狭小区域进行该处理。
由此,能够针对每个狭小区域考虑电源电压变动(IR-Drop)的制约(准则)、布线资源来适当地配置电源开关电路。通过进行考虑了电源电压变动(IR-Drop)的制约(准则)、布线资源的配置,能够在半导体集成电路装置的设计工序中抑制返工作业的产生。
(第三实施方式)
图7是说明具有与上述的半导体集成电路装置的设计方法对应的布局的半导体集成电路装置的例子的图。在半导体集成电路装置的电路配置区域701内配置有宏702,在电路配置区域701内未配置有宏702的区域(标准单元配置区域)配置有电源开关电路(PSW)703。在分割后的区域的宽度为狭小区域的判定基准的宽度以上的区域(狭小区域以外的区域)Z1、Z2、Z3、Z5中,电源开关电路703按照第一规则(作为一个例子以阶梯状的配置图案)配置。在分割后的区域的宽度小于狭小区域的判定基准的宽度的区域(狭小区域)Z4、Z6、Z7、Z8中,电源开关电路703按照与第一规则不同的规则(作为一个例子以列状的配置图案)配置。
此外,在上述的实施方式中,将图6A所示的配置图案作为原来的配置图案的一个例子,通过图6B以及图6C,分别示出了各一个应对IR-Drop能力更强的配置图案和布线资源更大的配置图案的例子,但并不限定于此。可以预先准备针对IR-Drop的强度、布线资源量不同的更多的多个配置图案,考虑IR-Drop和布线性对配置图案附加序列来应用。
另外,上述的实施方式中的半导体集成电路装置的设计方法例如能够通过具有CPU(Central Processing Unit:中央处理器)或MPU(Micro Processing Unit:微处理器)、RAM(Random Access Memory:随机存取存储器)、ROM(Read Only Memory:只读存储器)等的计算机执行存储于存储部的程序来实现,上述程序包含于本发明的实施方式中。另外,将使计算机执行上述的半导体集成电路装置的设计方法的各处理的程序记录于例如CD-ROM那样的记录介质中,能够通过使计算机读入来实现,记录有上述程序的记录介质包含于本发明的实施方式中。作为记录上述程序的记录介质,除了CD-ROM以外,能够使用软盘、硬盘、磁带、光磁盘、非易失性存储卡等。
另外,计算机执行该程序进行处理,从而实现上述的半导体集成电路装置的设计方法的各处理的程序产品包含于本发明的实施方式中。作为上述程序产品,有实现上述的半导体集成电路装置的设计方法的处理的程序本身、读入上述程序的计算机。另外,作为上述程序产品,有能够向经由网络可通信地连接的计算机提供上述程序的发送装置、具备该发送装置的网络系统等。
另外,在所供给的程序与在计算机中运行的OS(操作系统)或者其它应用软件等协作实现上述的半导体集成电路装置的设计方法的处理的情况下,上述的程序也包含于本发明的实施方式中。另外,在通过计算机的功能扩展板、功能扩展单元进行所供给的程序的处理的全部或者一部分来实现上述的半导体集成电路装置的设计方法的处理的情况下,上述的程序也包含于本发明的实施方式中。另外,为了在网络环境中利用本发明,也可以通过其它计算机执行全部或者一部分程序。
例如,上述的实施方式中的半导体集成电路装置的设计方法能够通过图8所示那样的计算机(设计装置)来实现,通过该CPU实施上述的实施方式中的半导体集成电路装置的设计方法的动作。图8是表示能够实现本实施方式中的半导体集成电路装置的设计方法的计算机的结构例的图。在总线801连接有CPU802、ROM803、RAM804、网络接口805、输入装置806、输出装置807以及外部存储装置808。
CPU802进行数据的处理、运算,并且控制经由总线801连接的各构成要素。在ROM803预先存储有引导程序,通过CPU802执行该引导程序,而使计算机启动。在外部存储装置808存储有计算机程序,通过该计算机程序被复印于RAM804中而由CPU802执行,例如进行上述的半导体集成电路装置的设计方法的各处理等。RAM804用作数据的输入输出、用于收发的工作存储器、用于各构成要素的控制的暂时存储。
外部存储装置808例如是硬盘驱动器(HDD)、固态驱动器(SSD)、CD-ROM等,即使切断电源,存储内容也不会消失。网络接口805是用于与网络连接的接口。输入装置806例如是键盘、定位设备(鼠标)等,能够进行各种指定、输入等。输出装置807是显示器、打印机等,能够进行显示、打印等。
另外,上述实施方式均只不过示出实施本发明时的具体化的仅仅一个例子,由此,并不会限定解释本发明的技术范围。即,本发明能够不脱离其技术思想、或者其主要的特征地以各种形式来实施。
工业上的利用可能性
根据本发明,能够提供在半导体集成电路装置的电路配置区域中适当地配置电源开关电路的半导体集成电路装置的设计方法。

Claims (20)

1.一种半导体集成电路装置的设计方法,其特征在于,
在按照第一规则配置多个电源开关电路的半导体集成电路装置的电路配置区域内配置多个宏,
从所述电路配置区域内的未配置有所述宏的第一区域检测宽度小于第一值的狭小区域,
在所检测出的所述狭小区域中,按照与上述第一规则不同的第二规则配置所述电源开关电路,
在所述狭小区域以外的所述第一区域中,按照所述第一规则配置所述电源开关电路。
2.根据权利要求1所述的半导体集成电路装置的设计方法,其特征在于,
所述第一值是基于所述电源开关电路的宽度、以及按照所述第一规则配置所述电源开关电路的情况下的配置间隔的至少一方而规定的值。
3.根据权利要求1或2所述的半导体集成电路装置的设计方法,其特征在于,
在所述狭小区域中以第一配置图案配置所述电源开关电路而产生布线混杂的情况下,变更为与所述第一配置图案相比布线资源更大的第二配置图案来配置所述电源开关电路。
4.根据权利要求1~3中任一项所述的半导体集成电路装置的设计方法,其特征在于,
在所述狭小区域中以第一配置图案配置所述电源开关电路而产生成为违反制约的电源电压变动的情况下,变更为与所述第一配置图案相比更抑制电源电压变动的第三配置图案来配置所述电源开关电路。
5.根据权利要求1~4中任一项所述的半导体集成电路装置的设计方法,其特征在于,
基于所配置的所述宏将所述第一区域分割为多个矩形区域来进行所述狭小区域的检测。
6.根据权利要求1~5中任一项所述的半导体集成电路装置的设计方法,其特征在于,
在所检测出的全部的所述狭小区域中以相同的配置图案配置所述电源开关电路。
7.根据权利要求1、2、5以及6中任一项所述的半导体集成电路装置的设计方法,其特征在于,
在所述狭小区域中以第一配置图案配置所述电源开关电路而未产生布线混杂的情况下,变更为与所述第一配置图案相比更抑制电源电压变动的第四配置图案来配置所述电源开关电路。
8.根据权利要求1~5中任一项所述的半导体集成电路装置的设计方法,其特征在于,
针对所检测出的每个所述狭小区域,以不取决于其它所述狭小区域的配置图案配置所述电源开关电路。
9.一种半导体集成电路装置,具有电路配置区域,其特征在于,
所述半导体集成电路装置具有:
多个宏,配置于所述电路配置区域;
多个第一电源开关电路,在所述电路配置区域内的未配置有所述宏的第一区域之中的宽度小于第一值的狭小区域以外的所述第一区域中,按照第一规则而配置;以及
多个第二电源开关电路,在所述第一区域之中的所述狭小区域中,按照与所述第一规则不同的第二规则而配置。
10.根据权利要求9所述的半导体集成电路装置,其特征在于,
所述第一值是基于所述第一电源开关电路的宽度、以及按照所述第一规则配置所述第一电源开关电路的情况下的配置间隔的至少一方而规定的值。
11.根据权利要求9或10所述的半导体集成电路装置,其特征在于,
在全部的所述狭小区域中以相同的配置图案配置所述第二电源开关电路。
12.根据权利要求9或10所述的半导体集成电路装置,其特征在于,
针对每个所述狭小区域,以不取决于其它的所述狭小区域的配置图案配置所述第二电源开关电路。
13.一种程序,用于使计算机执行如下处理:
在按照第一规则配置多个电源开关电路的半导体集成电路装置的电路配置区域内,配置多个宏;
从所述电路配置区域内的未配置有所述宏的第一区域检测宽度小于第一值的狭小区域;
在所检测出的所述狭小区域中,按照与所述第一规则不同的第二规则配置所述电源开关电路;以及
在所述狭小区域以外的所述第一区域中,按照所述第一规则配置所述电源开关电路。
14.根据权利要求13所述的程序,其特征在于,
所述第一值是基于所述电源开关电路的宽度、以及按照所述第一规则配置所述电源开关电路的情况下的配置间隔的至少一方而规定的值。
15.根据权利要求13或14所述的程序,其特征在于,
在所述狭小区域中配置所述电源开关电路的处理中,在所述狭小区域中以第一配置图案配置所述电源开关电路而产生布线混杂的情况下,变更为与所述第一配置图案相比布线资源更大的第二配置图案来配置所述电源开关电路。
16.根据权利要求13~15中任一项所述的程序,其特征在于,
在所述狭小区域中配置所述电源开关电路的处理中,在所述狭小区域中以第一配置图案配置所述电源开关电路而产生成为违反制约的电源电压变动的情况下,变更为与所述第一配置图案相比更抑制电源电压变动的第三配置图案来配置所述电源开关电路。
17.根据权利要求13~16中任一项所述的程序,其特征在于,
在检测所述狭小区域的处理中,基于所配置的所述宏将所述第一区域分割为多个矩形区域来进行所述狭小区域的检测。
18.根据权利要求13~17中任一项所述的程序,其特征在于,
在所述狭小区域中配置所述电源开关电路的处理中,在所检测出的全部的所述狭小区域以相同的配置图案配置所述电源开关电路。
19.根据权利要求13、14、17以及18中任一项所述的程序,其特征在于,
在所述狭小区域中配置所述电源开关电路的处理中,在所述狭小区域以第一配置图案配置所述电源开关电路而未产生布线混杂的情况下,变更为与所述第一配置图案相比更抑制电源电压变动的第四配置图案来配置所述电源开关电路。
20.根据权利要求13~17中任一项所述的程序,其特征在于,
在所述狭小区域中配置所述电源开关电路的处理中,针对所检测出的每个所述狭小区域,以不取决于其它的所述狭小区域的配置图案配置所述电源开关电路。
CN202080107453.8A 2020-11-27 2020-11-27 半导体集成电路装置的设计方法、半导体集成电路装置以及程序 Pending CN116472605A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/044262 WO2022113282A1 (ja) 2020-11-27 2020-11-27 半導体集積回路装置の設計方法、半導体集積回路装置及びプログラム

Publications (1)

Publication Number Publication Date
CN116472605A true CN116472605A (zh) 2023-07-21

Family

ID=81755455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080107453.8A Pending CN116472605A (zh) 2020-11-27 2020-11-27 半导体集成电路装置的设计方法、半导体集成电路装置以及程序

Country Status (4)

Country Link
US (1) US20230299070A1 (zh)
JP (1) JP7614518B2 (zh)
CN (1) CN116472605A (zh)
WO (1) WO2022113282A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12002720B2 (en) * 2020-11-23 2024-06-04 Wolfspeed, Inc. Methods and systems for component analysis, sorting, and sequencing based on component parameters and devices utilizing the methods and systems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133638A (ja) * 2002-10-10 2004-04-30 Matsushita Electric Ind Co Ltd 半導体集積回路設計方法
CN1499638A (zh) * 2002-11-08 2004-05-26 ���µ�����ҵ��ʽ���� 存储器宏及半导体集成电路
CN101142543A (zh) * 2005-02-14 2008-03-12 高通股份有限公司 用于启用各个电源域的分布式馈电电源开关电路
JP2009130228A (ja) * 2007-11-27 2009-06-11 Nec Electronics Corp レイアウト設計方法、レイアウト設計プログラム、及びレイアウト設計装置
CN102170757A (zh) * 2010-01-26 2011-08-31 精工爱普生株式会社 电路布线形成方法、电路基板及布线膜的膜厚大于布线膜的宽度的电路布线膜

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2742180B2 (ja) * 1992-07-24 1998-04-22 富士通株式会社 半導体集積回路のレイアウト方法
JP4200926B2 (ja) * 2004-03-10 2008-12-24 ソニー株式会社 半導体集積回路
JP2007258226A (ja) 2006-03-20 2007-10-04 Seiko Epson Corp 半導体集積回路
JP5307427B2 (ja) 2007-04-05 2013-10-02 ルネサスエレクトロニクス株式会社 半導体装置
JP5528662B2 (ja) * 2007-09-18 2014-06-25 ソニー株式会社 半導体集積回路
JP2011222895A (ja) 2010-04-14 2011-11-04 Renesas Electronics Corp 半導体集積回路の設計方法
CN109155284B (zh) 2016-06-01 2022-09-23 株式会社索思未来 半导体集成电路装置
JP6864240B2 (ja) 2016-06-01 2021-04-28 株式会社ソシオネクスト 半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133638A (ja) * 2002-10-10 2004-04-30 Matsushita Electric Ind Co Ltd 半導体集積回路設計方法
CN1499638A (zh) * 2002-11-08 2004-05-26 ���µ�����ҵ��ʽ���� 存储器宏及半导体集成电路
CN101142543A (zh) * 2005-02-14 2008-03-12 高通股份有限公司 用于启用各个电源域的分布式馈电电源开关电路
JP2009130228A (ja) * 2007-11-27 2009-06-11 Nec Electronics Corp レイアウト設計方法、レイアウト設計プログラム、及びレイアウト設計装置
CN102170757A (zh) * 2010-01-26 2011-08-31 精工爱普生株式会社 电路布线形成方法、电路基板及布线膜的膜厚大于布线膜的宽度的电路布线膜

Also Published As

Publication number Publication date
JP7614518B2 (ja) 2025-01-16
JPWO2022113282A1 (zh) 2022-06-02
WO2022113282A1 (ja) 2022-06-02
US20230299070A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US8225239B2 (en) Methods for defining and utilizing sub-resolution features in linear topology
US7469396B2 (en) Semiconductor device and layout design method therefor
JP5242103B2 (ja) 半導体集積回路のレイアウト方法
US20110145775A1 (en) Cell library, layout method, and layout apparatus
US10817637B2 (en) System and method of designing integrated circuit by considering local layout effect
CN108416077B (zh) 用于通过考虑后段制程来设计集成电路的方法和计算系统
Dobre et al. Design implementation with noninteger multiple-height cells for improved design quality in advanced nodes
JP2010021187A (ja) 半導体集積回路の設計方法、設計プログラム、及び半導体集積回路の製造方法
KR100565404B1 (ko) 반도체 집적 회로, 반도체 집적 회로 설계 방법 및 반도체집적 회로 설계 장치
JP2011222835A (ja) 集積回路の製造、設計方法、およびプログラム
US9275186B2 (en) Optimization for circuit migration
JP2009025891A (ja) 半導体集積回路の設計方法及び設計プログラム
CN116472605A (zh) 半导体集成电路装置的设计方法、半导体集成电路装置以及程序
US9965579B2 (en) Method for designing and manufacturing an integrated circuit, system for carrying out the method, and system for verifying an integrated circuit
US8762919B2 (en) Circuit macro placement using macro aspect ratio based on ports
JP5630870B2 (ja) 半導体集積回路のレイアウト方法及びプログラム
JP2009134439A (ja) ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法
Lin et al. MIA-aware detailed placement and VT reassignment for leakage power optimization
US20120221994A1 (en) Wire Routing Using Virtual Landing Pads
Lei et al. Minimum implant area-aware placement and threshold voltage refinement
US20090158231A1 (en) Design Structure for a Redundant Micro-Loop Structure for use in an Integrated Circuit Physical Design Process and Method of Forming the Same
JP5929367B2 (ja) 半導体設計装置および半導体設計方法
JP5309538B2 (ja) 半導体集積回路の設計方法
JP4765259B2 (ja) 半導体集積回路とその設計装置、設計方法および設計プログラム
JP2008152329A (ja) 回路解析方法、及び回路解析プログラム、回路シミュレーション装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination