[go: up one dir, main page]

CN116454118A - 氮化物半导体外延结构 - Google Patents

氮化物半导体外延结构 Download PDF

Info

Publication number
CN116454118A
CN116454118A CN202310663305.XA CN202310663305A CN116454118A CN 116454118 A CN116454118 A CN 116454118A CN 202310663305 A CN202310663305 A CN 202310663305A CN 116454118 A CN116454118 A CN 116454118A
Authority
CN
China
Prior art keywords
layer
gan
thickness
composite buffer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310663305.XA
Other languages
English (en)
Inventor
胡智威
蔡清富
蔡长祐
陈威佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Baishi Electronic Technology Co ltd
Original Assignee
Nanjing Baishi Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Baishi Electronic Technology Co ltd filed Critical Nanjing Baishi Electronic Technology Co ltd
Priority to CN202310663305.XA priority Critical patent/CN116454118A/zh
Publication of CN116454118A publication Critical patent/CN116454118A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种氮化物半导体外延结构，包括衬底，所述衬底上依次设有成核层、过渡层、复合缓冲层、顶氮化镓层、被覆层，过渡层为AlxGaN层，所述复合缓冲层包括第一复合缓冲层和第二复合缓冲层。本发明通过复合缓冲层的厚度与GaN层的厚度之间的调整，使相对靠近成核层的过渡层的平均铝含量大于相对远离成核层的复合缓冲层的平均铝含量，有效地减缓氮化镓层与衬底之间因晶格与热膨胀系数不匹配所产生的应力，从而克服前述两者之间缺陷过多的缺点。本发明以超晶格生长外延层，能有效控制翘曲，进而提升氮化镓品质，降低缺陷增加产品良率，超晶格复合缓冲结构生长方法中，加入不同铝含量生长方式，可更进一步有效改善翘曲，增加产品良率。

Description

氮化物半导体外延结构
本申请是申请日为2022年04月21日、申请号为CN202210419930.5、发明名称为《氮化物半导体外延结构》的分案申请。
技术领域
本发明涉及一种半导体结构，具体涉及一种氮化物半导体外延结构。
背景技术
在氮化物半导体结构中，由于硅相较于蓝宝石衬底有着较高导热系数以及低成本等优点，因此，以硅衬底为基础的大尺寸的氮化物半导体已成为氮化物功率器件中的重要组件。然而，以氮化镓(GaN)半导体层为例，氮化镓半导体层与硅衬底之间的晶格差异为17％，且两者之间的热膨胀系数差异为54％。上述差异除了在冷却期间会因热应力过大而造成薄膜破裂外，也会使氮化镓半导体层在外延生长过程中产生内应力，进而造成薄膜龟裂并形成缺陷。因此，如何解决氮化物半导体层与硅衬底之间晶格与热膨胀系数不匹配的问题，以减少芯片的破裂、避免缺陷的产生，便成为当前亟待解决的问题。
硅基氮化镓外延技术最关键的步骤是氮化物于硅衬底的上磊晶薄膜具有极大的晶格(>17％)与热膨胀系数(54％)的不匹配率，易造成缺陷的大量产生进而造成氮化镓外延层质量不佳，目前主要硅基氮化镓缓冲层外延成长技术是藉由阶梯式铝镓氮缓冲层(step AlGaN grading layers)与线性式渐变铝镓氮缓冲层(Al compositiongradingAlGaN layer)两类的缓冲层外延生长方式，用来减少硅与氮化镓间因热膨胀系数大幅的差异造成伸张应力(tensile stress)导致芯片破裂。
目前氮化镓缓冲层外延成长技术藉由阶梯式铝镓氮缓冲层(step AlGaNgradinglayers)或是线性式渐变铝镓氮缓冲层(Al composition grading AlGaN layer)，存在缺晶片表面缺陷多且翘曲控制不易，氮化镓外延层品质不佳等缺点，影响产品良率，降低产品的价值。
发明内容
发明目的：本发明的目的是提供一种氮化物半导体外延结构，解决氮化镓与硅衬底之间晶格与热膨胀系数不匹配的问题，以减少芯片的破裂，并避免缺陷的产生。
技术方案：本发明所述的氮化物半导体外延结构，包括衬底，所述衬底上依次设有成核层、过渡层、复合缓冲层、顶氮化镓层、被覆层，过渡层为AlxGaN层，所述复合缓冲层包括第一复合缓冲层，所述第一复合缓冲层包括相互交迭的多个第一Aly1GaN层和多个第一GaN层，其中，y1＞x，所述第一复合缓冲层中各个第一Aly1GaN层的厚度相同，各第一GaN层的厚度相同。
作为优选，还包括阻障层，位于顶氮化镓层和被覆层之间，阻障层的厚度介于5纳米至70纳米之间。
作为优选，所述成核层的厚度介于50纳米至1000纳米之间，过渡层的厚度介于50纳米至1500纳米之间，顶氮化镓层的厚度介于10纳米至2000纳米之间，被覆层的厚度介于1纳米至200纳米之间。
作为优选，还包括第二复合缓冲和层，其位于第一复合缓冲层和顶氮化镓层之间，第二复合缓冲层包括相互交迭的多个第二Aly2GaN层以及多个第二GaN层，各第二Aly2GaN层的厚度彼此相同，各第二GaN层的厚度彼此相同。
作为优选，所述第一Aly1GaN层的铝含量为y1，第二Aly2GaN层的铝含量为y2，且过渡层AlxGaN铝含量为x，其中x、y1、y2满足下列关系式：x<y1<y2。
所述第一GaN层的厚度为G1，第二GaN层的厚度为G2，其中G1及G2满足下列关系式：G1<G2。
所述顶氮化镓层厚度大于各第一GaN层的厚度。
所述成核层为氮化铝层或碳化硅层。
所述被覆层的材料为氮化镓、氮化铝镓、p-型氮化镓、氮化硅中的任一种。
所述过渡层中，0.1<x<0.4。
在本发明的氮化物半导体外延结构中，其系将成核层、过渡层以及超晶格复合缓冲结构依序堆栈于衬底上，其中过渡层为AlxGaN层，超晶格复合缓冲结构的复合缓冲层可包括相互交迭的多个Aly1GaN层以及多个GaN层，且y1大于x。因此，本发明的氮化物半导体结构可通过上述超晶格复合缓冲结构Aly1GaN层的厚度与GaN层的厚度之间的调整，使相对靠近成核层的过渡层的平均铝含量大于相对远离成核层的超晶格复合缓冲结构的平均铝含量，以有效地减缓氮化镓层与衬底之间因晶格与热膨胀系数不匹配所产生的应力，从而克服前述两者之间缺陷过多的缺点。
有益效果：本发明以超晶格生长外延层，能有效控制翘曲，进而提升氮化镓品质，降低缺陷增加产品良率，超晶格复合缓冲结构生长方法中，加入不同铝含量生长方式，可更进一步有效改善翘曲，增加产品良率。
附图说明
图1为本发明一实施例的结构示意图；
图2为本发明另一实施例的结构示意图；
图3为本发明又一实施例的结构示意图；
图4为本发明和多阶式底层生长结构的TEM测试对比图，其中，左图为多阶式底层生长方法的TEM图，右图为本发明生长方法的TEM图；
图5为本发明和多阶式底层生长结构的氮化镓光学显微镜图，左图为多阶式底层生长方法的氮化镓形貌，右图为本发明生长方法的氮化镓形貌；
图6为本发明裂纹与形变测量结果图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
图1是依照本发明的一实施例所示的氮化物半导体外延结构的剖面示意图，其中第一超晶格复合缓冲层示意的绘示出相互交迭的数层第一Aly1GaN层与数层第一GaN层，并非代表其实际的层数。
请参阅图1，在本实施例中，氮化物半导体结构100包括衬底110、成核层120、过渡层130，以及复合缓冲结构140，其中衬底110的材料可包括硅、氧化铝或玻璃。以硅衬底为例，衬底110可为图案化的硅衬底，其图案可为规则或不规则的微米图案或纳米图案。举例来说，衬底110经图案化后可形成有多个凹陷，以使后续形成于衬底110上的外延层亦即成核层120能够侧向成长，进而减少差排的产生。
被覆层150位于衬底110上，且成核层120位于衬底110与被覆层150之间。成核层120例如是透过有机化学气相沉积法或物理气相沉积等方式而形成于衬底110上的氮化铝层。在其他实施例中，成核层120也可以是透过化学气相沉积法而形成于衬底110上的碳化硅层。换句话说，本发明的成核层120可以是氮化铝层或碳化硅层，其中氮化铝层与碳化硅层可分别透过上述相应的形成方式，以成长于平坦的硅衬底或者图案化的硅衬底上。此处，成核层120的厚度例如是介于50纳米至1000纳米之间。
过渡层130位于成核层120与被覆层150之间，其中过渡层130例如是透过有机化学气相沉积法而形成于成核层130上的AlxGaN层，且0.1<x<0.4。此处，过渡层130的厚度例如是介于50纳米至1500纳米之间。本实施例的氮化物半导体结构100可由上述过渡层130的参数设计，有效地减缓被覆层150与衬底110之间因晶格与热膨胀系数不匹配所产生的应力。另一方面，超晶格复合缓冲层140位于过渡层130与氮化物半导体层144之间，其可包括第一超晶格复合缓冲层141。此处，第一超晶格复合缓冲层141可包括相互交迭的多个第一Aly1GaN层141a以及多个第一GaN层141b，其中0.1<y1<0.75，且y1大于x。
在本实施例中，第一超晶格复合缓冲层141可先透过有机化学气相沉积法以于过渡层130上形成一层第一Aly1GaN层141a，再于此第一Aly1GaN层141a上透过有机化学气相沉积法形成一层第一GaN层141b，如此反复为之，以形成相互交迭的多个第一Aly1GaN层141a以及多个第一GaN层141b。在其他实施例中，第一超晶格复合缓冲层141亦可先透过有机化学气相沉积法以于过渡层130上形成一层第一GaN层141b，再于此第一GaN层141b上透过有机化学气相沉积法形成一层第一Aly1GaN层141a，如此反复为之，以形成相互交迭的多个第一Aly1GaN层141a以及多个第一GaN层141b。也就是说，本发明对于第一Aly1GaN层141a与第一GaN层141b之间的交迭顺序并不加以限制。此处，各个第一Aly1GaN层141a的厚度彼此相等，各个第一GaN层141b的厚度彼此相等，其中第一Aly1GaN层141a的厚度例如是介于1纳米至30纳米之间，优选为8纳米，且第一GaN层141b的厚度例如是介于1纳米至30纳米之间，优选为2纳米，所述第一Aly1GaN层的层数与第一GaN层的层数皆优选为80层。此外，在本实施例中，各个第一Aly1GaN层141a的厚度与各个第一GaN层141b的厚度相同，但本发明并不限于此。
另一方面，氮化物半导体结构100还包括顶氮化镓层144，其例如是透过有机化学气相沉积法而形成于第一超晶格复合缓冲层141上，且厚度介于10纳米至2000纳米之间。氮化物半导体结构100更包括阻障层145，其例如是透过有机化学气相沉积法而形成于顶氮化镓层144上的AlGaN层，且厚度介于5纳米至70纳米之间。换言之，本实施例是在形成被覆层150于超晶格复合缓冲层140之前，先于超晶格复合缓冲层140上形成顶氮化镓层144，接着于顶氮化镓层144上形成阻障层145，最后使被覆层150形成于阻障层145上。其中，顶氮化镓层144的设置可有助于提升磊晶的质量。
由于本实施例的第一超晶格复合缓冲层141是由多个第一Aly1GaN层141a以及多个第一GaN层141b交迭而成的超晶格结构，其中相对靠近成核层120的第一Aly1GaN层141a的铝含量与相对远离成核层120的第一Aly1GaN层141a的铝含量彼此相等，并利用第一GaN层141b取代常规的氮化铝层，因此可避免由于氮化铝的长时间磊晶而造成产能降低的问题，并减缓氮化镓层144与衬底110之间因晶格与热膨胀系数不匹配所产生的应力。另一方面，成核层120亦可用以减缓氮化镓层144与衬底110之间因晶格与热膨胀系数不匹配所产生的应力。
详细而言，被覆层150位于超晶格复合缓冲层140上，且连接阻障层145。换言之，阻障层145，是位于被覆层150与氮化镓层144之间，其中被覆层150的材料可包括氮化镓、氮化铝镓、p-型氮化镓、氮化硅等。且形成被覆层150的方法可包括有机金属化学气相沉积法。此处，被覆层150的厚度是介于1纳米至200纳米之间。
在本实施例中，过渡层130是Al0.25GaN层，其厚度是800纳米。各个第一Aly1GaN层141a是Al0.3GaN层，其中各个第一Aly1GaN层141a的厚度是8纳米与各个第一GaN层141b的厚度是2纳米，且第一Aly1GaN层141a的层数与第一GaN层141b的层数皆例如是80层。也就是说，这些第一Aly1GaN层141a的总厚度为640纳米，且这些第一GaN层141b的总厚度是160纳米，因此相对靠近成核层120的过渡层130的平均铝含量会大于相对远离成核层120的第一超晶格复合缓冲层141的平均铝含量，藉以减缓氮化镓层144与衬底110之间因热膨胀系数的差异所产生的应力。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2是依照本发明的另一实施例所绘示的氮化物半导体结构的剖面示意图，其中第一超晶格复合缓冲层示意地绘示出数层第一Aly1GaN层与数层第一GaN层，且第二超晶格复合缓冲层示意地绘示出数层第二Aly2GaN层与数层第二GaN层，并非代表其实际的层数。值得注意的是，图2的氮化物半导体结构100A与图1的氮化物半导体结构100的主要差异处在于：超晶格复合缓冲结构的组成不同。请参考图2，在本实施例中，超晶格复合缓冲结构140a还包括第二超晶格复合缓冲层142，位于第一超晶格复合缓冲层141与氮化镓层144之间，其中第二超晶格复合缓冲层142可包括相互交迭的多个第二Aly2GaN层142a以及多个第二GaN层142b，各个第二Aly2GaN层142a的厚度彼此相同，且各个第二GaN层142b的厚度彼此相同。另一方面，各个第二Aly2GaN层142a的铝组成y2大于各个第一Aly1GaN层141a的铝组成y1，且各个第二GaN层142b的厚度(G2)大于各个第一GaN层141a的厚度(G1)。
此处，在本实施例中第一Aly1GaN层141a例如是Al0.3GaN层与第二Aly2GaN层142a如是Al0.5GaN层，其中各个第二Aly2GaN层152a的厚度例如是4纳米，各个第二GaN层142b的厚度例如是7纳米，且第一Aly1GaN层141a的层数、第二Aly2GaN层142a的层数、第一GaN层141b的层数以及第二GaN层142b的层数皆例如是80层。也就是说，这些第二GaN层142b的厚度大于这些第一GaN层141b的厚度。由于过渡层130例如是Al0.25GaN层，且厚度例如是800纳米，因此相对靠近成核层120的过渡层130的平均铝含量会大于相对远离成核层140a的第一超晶格复合缓冲层141，且第一超晶格复合缓冲层141平均铝含量也会大于相对远离成核层的第二超晶格复合缓冲层142的平均铝含量，以减缓氮化镓层144与衬底110之间因热膨胀系数的差异所产生的应力。
换个角度来说，在本实施例中，相对远离成核层120的第二Aly2GaN层142a的铝组成为y2，相对远离成核层120的第二GaN层142b的厚度为G2，相对靠近成核层120的第一Aly1GaN层141a铝组成为y1，且相对靠近成核层120的第一GaN层141b的厚度为G1，前述y1、y2、G1以及G2可满足下列关系式(1)：
y2>y1，G2>G1(1)
图3是依照本发明的又一实施例所绘示的氮化物半导体结构的剖面示意图，其中第一超晶格缓冲层示意地绘示出数层第一Aly1GaN层与数层第一GaN层，第二超晶格复合缓冲层示意地绘示出数层第二Aly2GaN层与数层第二GaN层，且第三超晶格复合缓冲层示意地绘示出数层第三Aly3GaN层与数层第三GaN层，并非代表其实际的层数。值得注意的是，图3的氮化物半导体结构100B与图2的氮化物半导体结构100A的主要差异处在于：复合缓冲结构的组成不同。
请参阅图3，在本实施例中，超晶格复合缓冲结构140b还包括第三超晶格复合缓冲层143，位于第二超晶格晶格复合缓冲层142与氮化镓层144之间，其中第三超晶格复合缓冲层143可包括相互交迭的多个第三Aly3GaN层143a以及多个第三GaN层143b，各个第三Aly3GaN层143a的铝组成y3大于各个第二Aly2GaN层的铝组成y2，各个第二Aly2GaN层142a的铝组成y2亦大于各个第一Aly1GaN层的铝组成y1，且各个第三GaN层143b的厚度G3大于各个第二GaN层142b的厚度G2，且各个第二GaN层142b的厚度G2大于各个第一GaN层141b的厚度G1。
在本实施例中，第一Aly1GaN层141a的层数、第二Aly2GaN层142a的层数、第三Aly3GaN层143a的层数、第一GaN层141b的层数、第二GaN层142b的层数以及第三GaN层143b的层数彼此相等，但不以此为限。第一Aly1GaN层141a皆例如是Al0.3GaN层、第二Aly2GaN层142a皆例如是Al0.5GaN层以及第三Aly3GaN层143a皆例如是Al0.7GaN层，各个第三Aly3GaN层143a的厚度例如是2纳米，各个第三GaN层143b的厚度例如是10纳米，且第一Aly1GaN层141a的层数、第二Aly2GaN层142a的层数、第三Aly3GaN层143a的层数、第一GaN层141b的层数、第二GaN层142b的层数以及第三GaN层143b的层数皆例如是80层，但不以此为限。由于过渡层130例如是Al0.25GaN层，且厚度例如是800纳米，因此相对靠近成核层120的过渡层130的平均铝含量会大于相对远离成核层120的第一超晶格复合缓冲层141、第二超晶格复合缓冲层142以及第三超晶格复合缓冲层143的平均铝含量，相对靠近成核层120的第二超晶格复合缓冲层142的平均铝含量会大于相对远离成核层120的第三超晶格复合缓冲层143的平均铝含量，且相对靠近成核层120的第一超晶格复合缓冲层141的平均铝含量会大于相对远离成核层120的第二超晶格复合缓冲层142的平均铝含量，藉以减缓氮化镓成层144与衬底110之间因热膨胀系数的差异所产生的应力。
换个角度来说，在本实施例中，第二Aly2GaN层142a的铝组成为y2，第二GaN层142b的厚度为G2，相对靠近成核层120的第一Aly1GaN层141a的铝组成为y1，相对靠近成核层120的第一GaN层141b的厚度为G1，相对远离成核层120的第三Aly3GaN层143a的铝组成为y3，相对远离成核层120的第三GaN层143b的厚度为G3，前述y1、G1、y2、G2、y3以及G2可满足以下关系式(2)：
y3>y2>y1，G3>G2>G1(2)
需说明的是，虽然本实施例是以超晶格复合缓冲结构包含三层超晶格复合缓冲层作说明，但本发明不限于此，基于上述的各层超晶格复合缓冲层的Aly1GaN、Aly2GaN、Aly3GaN层是以越靠近成核层者的铝组成越小为设计原则，亦可令复合缓冲结构包含有四层、五层或更多层复合缓冲层。
综上，在本发明的氮化物半导体结构中，其系将成核层、过渡层以及超晶格复合缓冲结构依序堆栈于衬底上，其中过渡层为AlxGaN层，超晶格复合缓冲结构的复合缓冲层可包括相互交迭的多个AlyGaN层以及多个GaN层，且y>x。由于复合缓冲层是由多个AlyGaN层以及多个GaN层交迭而成的超晶格结构，并利用GaN层取代习知的氮化铝层，因此可避免由于氮化铝的长时间磊晶而造成产能降低的问题，并减缓氮化镓层(即氮化物半导体层)与衬底之间因晶格与热膨胀系数不匹配所产生的应力，从而克服前述两者之间缺陷过多的缺点。
为了验证本发明的技术效果，对本发明和现有多阶式底层生长方法的半导体结构进行TEM测试，结果如图4所示，可以发现氮化镓层的缺陷明显的减少，表明本发明可以效改善氮化镓层的质量。
通过光学显微镜观察本发明和现有多阶式底层生长方法的半导体结构表面GaN，结果如图5所示，根据图5可以看出本发明降低氮化镓层的缺陷密度，间接证明此法有助于氮化镓质量的提升，增加产品良率。
对本发明的半导体结构进行裂纹与形变测量结果，结果如图6和表1所示，表1如下：
表1本发明及现有外延层结构测试结果
根据图6和表1可以看出，AM21211104A为单一AlGaN成分的超晶格外延结构，在同样外延厚度下(4μm)能够有效地控制晶片外缘外圈的裂纹与形变，但随着650V器件指标的需求须要增加外延厚度时(>4.5μm)，单一AlGaN成分的超晶格外延结构也因为应力无法在外延层内累积，随着外延厚度的增加晶片的外圈裂纹长度也随之增加，外延裂痕长度由原来2厘米(AM21211104A)增加至13厘米(AM21211106A)，晶片的形变量也失去控制能力，翘曲度由47.56微米增加至85.2微米。AM221211125B为本发明的超晶格外延生长法，经过晶片裂纹与形变测量结果，以此数据说明，引入本发明的超晶格外延生长法，明显改善晶片裂纹与形变的数值，且经由X-射线针对氮化镓晶体质量测试结果表示此本发明的超晶格外延生长法是有效改善了表面特徵和晶体质量的；从而可以增加产品的良率。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (9)

1.一种氮化物半导体外延结构，其特征在于，包括衬底(110)，所述衬底上依次设有成核层(120)、过渡层(130)、超晶格复合缓冲层(140)、顶氮化镓层(144)、被覆层(150)，所述过渡层(130)为AlxGaN层，所述复合缓冲层(140)包括第一复合缓冲层(141)，所述第一复合缓冲层(141)包括相互交迭的多个第一Aly1GaN层(141a)和多个第一GaN层(141b)，其中，y1＞x，所述第一复合缓冲层中各个第一Aly1GaN层的厚度相同，各第一GaN层的厚度相同；
还包括第二复合缓冲层(142)，位于第一复合缓冲层(141)和顶氮化镓层(144)之间，第二复合缓冲层(142)包括相互交迭的多个第二Aly2GaN层(142a)以及多个第二GaN层(142b)，各第二Aly2GaN层的厚度彼此相同，各第二GaN层的厚度彼此相同；
所述第一Aly1GaN层(141a)的铝含量为y1，第二Aly2GaN层(141a)的铝含量为y2，且过渡层(130)AlxGaN铝含量为x，其中x、y1、y2满足下列关系式：x<y1<y2；
所述第一GaN层(141b)的厚度为G1，第二GaN层(141b)的厚度为G2，其中G1及G2满足下列关系式：G1<G2；
所述第一Aly1GaN层(141a)的厚度介于1纳米至30纳米之间，所述第一GaN层(141b)的厚度介于1纳米至30纳米之间；
所述过渡层(130)的平均铝含量大于所述超晶格复合缓冲层(140)的平均铝含量。
2.根据权利要求1所述的氮化物半导体外延结构，其特征在于，还包括阻障层(145)，位于顶氮化镓层(144)和被覆层(150)之间，阻障层(145)的厚度介于5纳米至70纳米之间。
3.根据权利要求1所述的氮化物半导体外延结构，其特征在于，所述成核层(120)的厚度介于50纳米至1000纳米之间，过渡层(130)的厚度介于50纳米至1500纳米之间，顶氮化镓层(144)的厚度介于10纳米至2000纳米之间，被覆层(150)的厚度介于1纳米至200纳米之间。
4.根据权利要求1所述的氮化物半导体外延结构，其特征在于，所述顶氮化镓层(144)厚度大于各第一GaN层(141b)的厚度。
5.根据权利要求1所述的氮化物半导体外延结构，其特征在于，所述成核层(120)为氮化铝层或碳化硅层。
6.根据权利要求1所述的氮化物半导体外延结构，其特征在于，所述被覆层(150)的材料为氮化镓、氮化铝镓、p-型氮化镓、氮化硅中的任一种。
7.根据权利要求1所述的氮化物半导体外延结构，其特征在于，所述过渡层(130)中，0.1<x<0.4。
8.根据权利要求1所述的氮化物半导体外延结构，其特征在于，所述超晶格复合缓冲层(140)还包括第三复合缓冲层(143)，位于第二复合缓冲层(142)与顶氮化镓层(144)之间。
9.根据权利要求8所述的氮化物半导体外延结构，其特征在于，所述第三复合缓冲层(143)包括相互交迭的多个第三Aly3GaN层(143a)以及多个第三GaN层(143b)，各个第三Aly3GaN层(143a)的铝组成y3大于各个第二Aly2GaN层(142a)的铝组成y2，且各个第三GaN层(143b)的厚度G3大于各个第二GaN层(142b)的厚度G2。
CN202310663305.XA 2022-04-21 2022-04-21 氮化物半导体外延结构 Pending CN116454118A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310663305.XA CN116454118A (zh) 2022-04-21 2022-04-21 氮化物半导体外延结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202310663305.XA CN116454118A (zh) 2022-04-21 2022-04-21 氮化物半导体外延结构
CN202210419930.5A CN114823853B (zh) 2022-04-21 2022-04-21 氮化物半导体外延结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202210419930.5A Division CN114823853B (zh) 2022-04-21 2022-04-21 氮化物半导体外延结构

Publications (1)

Publication Number Publication Date
CN116454118A true CN116454118A (zh) 2023-07-18

Family

ID=82505322

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210419930.5A Active CN114823853B (zh) 2022-04-21 2022-04-21 氮化物半导体外延结构
CN202310663305.XA Pending CN116454118A (zh) 2022-04-21 2022-04-21 氮化物半导体外延结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210419930.5A Active CN114823853B (zh) 2022-04-21 2022-04-21 氮化物半导体外延结构

Country Status (1)

Country Link
CN (2) CN114823853B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362458B2 (en) * 2010-12-27 2013-01-29 Industrial Technology Research Institute Nitirde semiconductor light emitting diode
JP5892014B2 (ja) * 2012-09-14 2016-03-23 沖電気工業株式会社 窒化物半導体装置及びその作製条件特定方法
CN103123948A (zh) * 2013-01-15 2013-05-29 中国电子科技集团公司第五十五研究所 低弯曲度硅基iii族氮化物外延片及生长方法
CN103236477B (zh) * 2013-04-19 2015-08-12 安徽三安光电有限公司 一种led外延结构及其制备方法
TWI566430B (zh) * 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
CN209199940U (zh) * 2018-11-22 2019-08-02 捷苙科技股份有限公司 氮化镓半导体器件
CN110010905A (zh) * 2019-03-14 2019-07-12 复旦大学 一种三维有序方形孔介孔碳载单原子铁氮催化剂的制备方法
JP2020181963A (ja) * 2019-04-26 2020-11-05 株式会社ニューフレアテクノロジー 半導体製造方法及び半導体装置
CN111463326B (zh) * 2020-03-12 2023-03-31 深圳市汇芯通信技术有限公司 半导体器件及其制备方法
JP6784861B1 (ja) * 2020-03-18 2020-11-11 住友化学株式会社 窒化物半導体基板
CN114256057A (zh) * 2020-09-25 2022-03-29 华为技术有限公司 氮化物外延结构和半导体器件
CN112670164B (zh) * 2020-12-24 2023-01-24 南京百识电子科技有限公司 一种氮化镓外延底层超晶格的生长方法

Also Published As

Publication number Publication date
CN114823853A (zh) 2022-07-29
CN114823853B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
JP5331868B2 (ja) 窒化物層上の光電子又は電子デバイス及びその製造方法
US8344356B2 (en) Semiconductor material, method of making the same, and semiconductor device
JP5665676B2 (ja) Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
CN103515419B (zh) 用于硅衬底上的iii‑v族氮化物层的梯度氮化铝镓和超晶格缓冲层
US8648351B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
JP5462377B1 (ja) Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
TWI550921B (zh) 氮化物半導體結構
CN103531612A (zh) 半导体器件
US8969880B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
CN102272889A (zh) 电子器件用外延基板及其生产方法
CN102484049A (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
JP6226627B2 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
CN106206891B (zh) 氮化物半导体结构
JP2011254068A (ja) 半導体基板
CN116454118A (zh) 氮化物半导体外延结构
WO2022011641A1 (zh) 制备GaN器件的方法以及GaN器件
TW201910568A (zh) 磊晶晶圓
CN116487497A (zh) 发光二极管外延片及其制备方法、led
US20160118486A1 (en) Semiconductor device
JPH10303510A (ja) Ｉｉｉ 族窒化物半導体素子およびその製造方法
TW202324748A (zh) 高電子遷移率電晶體元件
Ishikawa et al. Growth of GaN on 4‐inch Si substrate with a thin AlGaN/AlN intermediate layer
CN110506338B (zh) 一种半导体结构和制备半导体结构的方法
WO2016166949A1 (ja) 半導体ウエハ及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination