[go: up one dir, main page]

CN116266563A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN116266563A
CN116266563A CN202211317560.0A CN202211317560A CN116266563A CN 116266563 A CN116266563 A CN 116266563A CN 202211317560 A CN202211317560 A CN 202211317560A CN 116266563 A CN116266563 A CN 116266563A
Authority
CN
China
Prior art keywords
semiconductor device
outer shell
substrate
manufacturing
shell member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211317560.0A
Other languages
English (en)
Inventor
香月尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN116266563A publication Critical patent/CN116266563A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12031—PIN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供半导体装置及半导体装置的制造方法，能够不使用壳体而抑制成本地制造半导体装置。半导体装置具有底面接合于基座基板的正面并在俯视时连续且呈环状地包围搭载区域的外廓部件、和将包含被外廓部件包围的搭载区域在内的容纳区内密封的密封部件。这样的半导体装置能够不使用分离用片材而对作为壳体的代替的外廓部件进行成型。另外，也不需要形成用于形成真空的孔，形成真空的工序以及真空装置也都不需要。这样的外廓部件能够相对于基底基板精度良好地形成于期望的位置。由于外廓部件与基底基板直接接合，所以不像使用壳体的情况那样另外需要粘接剂，此外，也不需要粘接剂的涂布工序。能够抑制制造成本而以不包含壳体的方式得到半导体装置。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。
背景技术
半导体装置包括半导体芯片和配置有半导体芯片的基板。这样的半导体装置被用作例如电力变换装置。半导体芯片包括功率元件。功率元件例如是IGBT(Insulted GateBipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal Oxide SemiconductorField Effect Transistor：金属氧化物半导体场效应晶体管)。基板包括绝缘板和形成于绝缘板的正面的多个电路图案。
另外，在半导体装置中，正在进行不将半导体芯片和基板容纳于壳体，而是利用密封部件进行密封的操作。为了制造这样的半导体装置，进行以下操作。例如，在由铝构成的凹状的工具的凹部容纳配置有半导体芯片的基板。在容纳有该基板的凹部填充密封部件来密封该基板。将利用密封部件密封的配置有半导体芯片的基板从工具中取出，得到半导体装置。在将配置有半导体芯片的基板容纳于工具时，预先在凹部配置分离用片材。由此，容易将利用密封部件密封的半导体芯片和基板从凹部分离(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2015-73080号公报
发明内容
技术问题
但是，在上述半导体装置的制造方法中，由于在凹部需要分离用片材，所以增加了分离用片材的成本。另外，需要使分离用片材与该凹部的内表面紧密贴合。因此，需要在凹部形成贯通孔并进行形成真空的工序以及真空装置，导致成本增加。
本发明是鉴于这一点而完成的，其目的在于提供一种不使用壳体就抑制成本地制造的半导体装置及半导体装置的制造方法。
技术方案
根据本发明的一个观点，提供一种半导体装置，其包括半导体芯片、在正面的搭载区域包含所述半导体芯片的基板、底面接合于所述基板的所述正面，并在俯视时连续且呈环状地包围所述搭载区域的外廓部件、以及将包含被所述外廓部件包围的所述搭载区域在内的容纳区内进行密封的密封部件。
另外，根据本发明的一个观点，提供一种半导体装置的制造方法，其包括准备工序、成型工序和密封工序，所述准备工序准备半导体芯片和在正面设定有搭载区域并在所述搭载区域包含半导体芯片的基板，所述成型工序在所述基板成型出外廓部件，所述外廓部件的底面接合于所述基板的所述正面，并在俯视时连续且呈环状地包围所述搭载区域，所述密封工序利用密封部件将包含被所述外廓部件包围的所述搭载区域在内的容纳区内进行密封。
技术效果
根据公开的技术，能够不使用壳体而抑制成本地制造半导体装置。
附图说明
图1是第一实施方式的半导体装置的剖视图。
图2是第一实施方式的半导体装置的俯视图。
图3是第一实施方式的半导体装置(密封部件除外)的俯视图。
图4是第一实施方式的半导体装置的制造方法的流程图。
图5是示出第一实施方式的半导体装置的制造方法中包含的半导体单元接合工序的剖视图。
图6是示出第一实施方式的半导体装置的制造方法中包含的半导体单元接合工序的俯视图。
图7是示出第一实施方式的半导体装置的制造方法中包含的成型工具的设置的剖视图。
图8是示出第一实施方式的半导体装置的制造方法中包含的成型工具的设置的俯视图。
图9是示出第一实施方式的半导体装置的制造方法中包含的外廓材料的填充的剖视图。
图10是示出第一实施方式的半导体装置的制造方法中包含的外廓材料的填充的俯视图。
图11是第一实施方式的变形例1-1的半导体装置的剖视图。
图12是第一实施方式的变形例1-2的半导体装置的剖视图。
图13是第二实施方式的半导体装置的剖视图。
图14是第二实施方式的半导体装置的俯视图。
图15是第二实施方式的半导体装置(密封部件除外)的俯视图。
图16是第二实施方式的半导体装置的制造方法的流程图。
图17是示出第二实施方式的半导体装置的制造方法中包含的成型工具设置的剖视图(其一)。
图18是示出第二实施方式的半导体装置的制造方法中包含的成型工具设置的俯视图(其一)。
图19是示出第二实施方式的半导体装置的制造方法中包含的成型工具设置的剖视图(其二)。
图20是示出第二实施方式的半导体装置的制造方法中包含的成型工具设置的俯视图(其二)。
图21是示出第二实施方式的半导体装置的制造方法中包含的外廓材料填充的剖视图。
图22是示出第二实施方式的半导体装置的制造方法中包含的密封工序和分离工序的剖视图(其一)。
图23是示出第二实施方式的半导体装置的制造方法中包含的密封工序和分离工序的剖视图(其二)。
符号说明
1：半导体装置
10：半导体单元
20：绝缘电路基板
21：绝缘板
21a、21c：长边
21b、21d：短边
22a～22h：电路图案
23：金属板
24a～24e：引线
25a～25g：外部连接端子
26a、26b：接合部件
30、31：半导体芯片
32、33：电子部件
40：基座基板
40a、40c：基座长边
40b、40d：基座短边
41：搭载区域
50、50a：外廓部件
51：堤岸部
51a：开口部
51b：上表面
51c：底面
51d：阶梯部
51e：厚壁部
51f：凸部
52a～52d：内表面
53a～53d：外表面
54：容纳区
60：密封部件
60a：密封正面
70、70a：成型工具
71：外侧成型部
71a1～71d1、72a1～72d1：内侧面
71a2～71d2、72a2～72d2：外侧面
72：内侧成型部
73：成型区域
73a：成型底面
74：外围容纳部
74e：底面
74e1：凹陷部
75：按压部
具体实施方式
以下，参照附图对实施方式进行说明。应予说明，在以下的说明中，“正面”和“上表面”在图1～图3的半导体装置中表示朝向上侧(+Z方向)的X-Y面。同样地，“上”在图1～图3的半导体装置中表示上侧(+Z方向)的方向。“背面”和“下表面”在图1～图3的半导体装置中表示朝向下侧(-Z方向)的X-Y面。同样地，“下”在图1～图3的半导体装置中表示下侧(-Z方向)的方向。根据需要在其他附图中也表示同样的方向性。“高位”在图1～图3的半导体装置中表示上侧(+Z侧)的位置。同样地，“低位”在图1～图3的半导体装置中表示下侧(-Z侧)的位置。“正面”、“上表面”、“上”、“背面”、“下表面”、“下”、“侧面”只是确定相对位置关系的方便的表述，并不限定本发明的技术思想。例如，“上”和“下”不一定表示相对于地面的垂直方向。即，“上”和“下”的方向不限于重力方向。此外，在以下的说明中，“主要成分”表示含有80vol％以上的情况。
[第一实施方式]
使用图1～图3对第一实施方式的半导体装置进行说明。图1是第一实施方式的半导体装置的剖视图，图2是第一实施方式的半导体装置的俯视图。图3是第一实施方式的半导体装置(密封部件除外)的俯视图。应予说明，图1是图2和图3的单点划线Y-Y处的剖视图。图3是在图2中去除了密封部件60的状态的俯视图。
半导体装置1包括基座基板40、半导体单元10和包围半导体单元10的外廓部件50，在外廓部件50的开口部51a密封有密封部件60。半导体单元10包括绝缘电路基板20、半导体芯片30、31、电子部件32、33以及外部连接端子25a～25g。
基座基板40在俯视时呈矩形状，且四周被基座长边40a、基座短边40b、基座长边40c、基座短边40d包围(参照图6)。基座基板40的角部也可以进行R倒角、C倒角。这样的基座基板40由导热性优异的金属构成。该金属例如是铝、铁、银、铜或至少包含它们中的一种的合金。为了提高耐腐蚀性，也可以对基座基板40的表面进行镀覆处理。此时，所使用的镀覆材料例如为镍、镍-磷合金、镍-硼合金。在基座基板40的正面的中央部配置有半导体单元10。应予说明，在本实施方式中，以对基座基板40配置一个半导体单元10的情况为例进行说明。不限于该情况，半导体单元10也可以是多个。在半导体单元10为多个的情况下，半导体单元可以配置成一列，也可以根据半导体单元10的个数，将半导体单元10配置成n行、m列。
绝缘电路基板20在俯视时为矩形状。绝缘电路基板20具有绝缘板21、形成于绝缘板21的正面的多个电路图案22a～22h、以及形成于绝缘板21的背面的金属板23。多个电路图案22a～22h和金属板23的外形在俯视时比绝缘板21的外形小，并且形成于绝缘板21的内侧。应予说明，多个电路图案22a～22h的形状、个数是一个例子。
绝缘板21在俯视时呈矩形状(长方形状)。另外，绝缘板21的角部也可以进行C倒角或R倒角。绝缘板21的四周被作为外周部的长边21a、短边21b、长边21c、短边21d包围(参照图3)。这样的绝缘板21由导热性良好的陶瓷构成。陶瓷由以例如氧化铝、氮化铝或氮化硅为主要成分的材料构成。另外，绝缘板21也可以由以例如高分子材料为主要成分的材料构成。绝缘板21的厚度为0.1mm以上且2.0mm以下。
电路图案22a～22h遍及绝缘板21的除边缘部以外的整个面而形成。优选地，在俯视时，电路图案22a～22h的面向绝缘板21的外周的端部与金属板23的靠绝缘板21的外周侧的端部重叠。因此，绝缘电路基板20维持与绝缘板21的背面的金属板23的应力平衡。抑制绝缘板21的过度翘曲、破裂等损伤。另外，电路图案22a～22h的厚度为0.1mm以上且2.0mm以下。电路图案22a～22h由导电性优异的金属构成。这样的金属例如是铜、铝或至少包含它们中的一种的合金。另外，为了提高耐腐蚀性，也可以对电路图案22a～22h的表面进行镀覆处理。此时，所使用的镀覆材料例如为镍、镍-磷合金、镍-硼合金。应予说明，电路图案22a～22h通过在绝缘板21的正面形成金属板并对该金属板进行蚀刻等处理而得到。或者，也可以使预先从金属板切出的电路图案22a～22h压接于绝缘板21的正面。应予说明，电路图案22a～22h是一个例子。也可以根据需要适当选择电路图案的个数、形状、大小等。
电路图案22a在俯视时呈I字状。即，电路图案22a被形成为在绝缘板21的长边21a侧沿着长边21a延伸到长边21a的中间附近。电路图案22b～22d在俯视时呈I字状。电路图案22b～22d与电路图案22a的靠短边21b侧的边对齐而分别形成于短边21b。电路图案22b～22d被形成为从绝缘板21的短边21b侧延伸至长边21a的三分之一左右。
电路图案22e在俯视时呈L字状。电路图案22e在长边21c侧形成于长边21c的中央。另外，在电路图案22e的切口区域延伸有电路图案22a。
电路图案22f、22g在俯视时呈I字状。电路图案22f、22g分别从绝缘板21的短边21d沿着长边21c而形成。电路图案22f、22g被形成为从绝缘板21的短边21d侧延伸至长边21a的三分之一左右。电路图案22h在俯视时呈正方形状。电路图案22h与电路图案22f、22g的长度方向上的长度大致相等。电路图案22h形成在电路图案22g与长边21a之间。
金属板23在俯视时呈矩形状。另外，角部例如也可以进行C倒角或R倒角。金属板23比绝缘板21的尺寸小，并形成于绝缘板21的除了边缘部以外的整个背面。金属板23以导热性优异的金属为主要成分而构成。金属例如为铜、铝或至少包含它们中的一种的合金。另外，金属板23的厚度为0.1mm以上且2.0mm以下。为了提高金属板23的耐腐蚀性，也可以进行镀覆处理。此时，所使用的镀覆材料例如为镍、镍-磷合金、镍-硼合金。
作为具有这样的构成的绝缘电路基板20，可以使用例如DCB(Direct CopperBonding：直接铜键合)基板、AMB(Active Metal Brazed：活性金属钎焊)基板、树脂绝缘基板。绝缘电路基板20使在后述的半导体芯片30、31和电子部件32、33产生的热经由电路图案22e、22f、22g、22h、绝缘板21和金属板23传导到绝缘电路基板20的背面侧而进行散热。这样的绝缘电路基板20通过接合部件26a接合于基座基板40。
接合部件26a使用无铅焊料。无铅焊料例如以由锡-银-铜构成的合金、由锡-锌-铋构成的合金、由锡-铜构成的合金、由锡-银-铟-铋构成的合金中的至少任一种合金为主要成分。进一步地，在接合部件26a中可以包含添加物。添加物例如为镍、锗、钴或硅。接合部件26a通过包含添加物，从而润湿性、光泽、结合强度得到提高，能够实现可靠性的提高。另外，接合部件26a也可以是金属烧结体。
半导体芯片30、31以硅、碳化硅或氮化镓为主要成分而构成。半导体芯片30包括开关元件。开关元件例如是IGBT、功率MOSFET。在半导体芯片30为IGBT的情况下，在背面具备集电电极作为主电极，在正面具备作为控制电极的栅电极和作为主电极的发射电极。在半导体芯片30为功率MOSFET的情况下，在背面具备漏电极作为主电极，在正面具备作为控制电极的栅电极和作为主电极的源电极。
另外，半导体芯片31包括二极管元件。二极管元件例如是SBD(Schottky BarrierDiode：肖特基势垒二极管)、PiN(P-intrinsic-N：P-本征-N)二极管等FWD(Free WheelingDiode：续流二极管)。这样的半导体芯片31在背面具备阴极电极作为主电极，在正面具备阳极电极作为主电极。
半导体芯片30、31的背面侧通过接合部件26b接合在电路图案22e上(参照图1)。接合部件26b也可以由与接合部件26a相同的组成构成。另外，半导体芯片30、31的厚度例如为180μm以上且220μm以下，平均为200μm左右。
电子部件32、33例如是电阻、热敏电阻、电容器、浪涌吸收器。电子部件32跨越电路图案22f、22g，经由接合部件26b分别接合在电路图案22f、22g上。电子部件33经由接合部件26b接合于电路图案22h。
引线24a～24e由导电性优异的铝、铜等金属、或者至少包含它们中的一种的合金等构成。另外，这些引线的直径优选为100μm以上且1.00mm以下。引线24a将电路图案22b、22e之间直接连接。引线24b将电路图案22c与半导体芯片30的正面的主电极直接连接。引线24c将电路图案22d与半导体芯片30的正面的控制电极直接连接。引线24d将半导体芯片30的正面的主电极与半导体芯片31的正面的主电极之间直接连接。引线24e将电路图案22a、22h之间直接连接。
外部连接端子25a～25g由导电性优异的金属构成。这样的金属例如是铜、铝或至少包含它们中的一种的合金。另外，为了提高耐腐蚀性，也可以对外部连接端子25a～25g的表面进行镀覆处理。此时，所使用的镀覆材料例如为镍、镍-磷合金、镍-硼合金。外部连接端子25a～25g呈柱状。外部连接端子25a～25g的剖面呈例如矩形状、圆形状。外部连接端子25a～25g比后述的外廓部件50的高度长。外部连接端子25a～25g可以通过接合部件26b与电路图案22a～22d、22f～22h电连接。另外，外部连接端子25a～25g也可以分别压入到接触部件(省略图示)的中空孔，经由接触部件与电路图案22a～22d、22f～22h电连接。外部连接端子25a～25g相对于绝缘电路基板20向铅垂上方延伸。
外廓部件50包括堤岸部51。堤岸部51在俯视时呈框型状。即，堤岸部51沿着基座基板40的基座长边40a、基座短边40b、基座长边40c、基座短边40d连续而呈环状。堤岸部51由热固性树脂成型。热固性树脂例如是环氧树脂、酚醛树脂、马来酰亚胺树脂、聚酯树脂。这样的堤岸部51使用与后述的密封部件60相比粘度高、而且熔点低的热固性树脂。堤岸部51还包括上表面51b、底面51c、内表面52a～52d以及外表面53a～53d。
上表面51b在俯视时呈连续的环状。上表面51b包括与基座基板40的基座长边40a、基座短边40b、基座长边40c、基座短边40d分别平行的四个部分。
底面51c是与上表面51b对置的面，也在俯视时呈连续的环状。底面51c也包括与基座基板40的基座长边40a、基座短边40b、基座长边40c、基座短边40d分别平行的四个部分。底面51c的宽度比上表面51b的宽度宽。该情况下的宽度是在俯视时从内侧朝向外侧的方向的长度。底面51c的四个部分各自的外侧不从基座基板40的外周部伸出，而与外周部分别一致。堤岸部51的底面51c不使用粘接部件而直接接合于基座基板40。
内表面52a～52d将上表面51b的内侧与底面51c的内侧的各边分别相连。另外，内表面52a～52d彼此也分别连接。内表面52a～52d如此将上表面51b与底面51c连接，包围包含半导体单元10的容纳区54的四周(参照图3)。另外，内表面52a～52d相对于基座基板40的正面倾斜。此时的倾斜角度相对于基座基板40的正面呈钝角。内表面52a～52d不包含分型线等，是光滑的。
外表面53a～53d将上表面51b的外侧与底面51c的外侧的各边分别相连。另外，外表面53a～53d彼此也分别连接。外表面53a～53d如此将上表面51b和底面51c连接(参照图3)。另外，外表面53a～53d相对于基座基板40的正面倾斜。此时的倾斜角度相对于基座基板40的正面成钝角。外表面53a～53d不包含分型线等，是光滑的。
因此，堤岸部51的X-Z面以及Y-Z面的剖面呈从上方相对于基座基板40的正面(朝向-Z方向)扩展的形状。另外，堤岸部51的上表面51b与外表面53a～53d的连接部位、上表面51b与内表面52a～52d的连接部位也可以进行R倒角、C倒角。内表面52a～52d各自的连接部位不一定是直角，也可以呈曲面。外表面53a～53d各自的连接部位也可以进行R倒角、C倒角。进一步地，内表面52a～52d与基座基板40的连接部位也可以呈曲面。在内表面52a～52d与基座基板40的连接部位为曲面的情况下，在如后所述将密封部件60填充于容纳区54时，密封部件60以不含空隙的方式可靠地填充于该连接部位。
上表面51b也可以局部地包含倾斜，另外，也可以包含凹凸。上表面51b只要与基座基板40的正面实质上平行即可。另外，内表面52a～52d和外表面53a～53d也可以包含部分倾斜。内表面52a～52d和外表面53a～53d只要实质上是光滑的即可。
密封部件60将配置在被外廓部件50包围的容纳区54内的半导体单元10进行密封。其中，外部连接端子25a～25g的下部被密封部件60密封。外部连接端子25a～25g的上部从密封部件60的密封正面60a向铅垂上方延伸。密封部件60可以是热固性树脂。热固性树脂例如是环氧树脂、酚醛树脂、马来酰亚胺树脂、聚酯树脂。优选为环氧树脂。进一步地，密封部件60也可以添加填料。填料是绝缘性且具有高热传导的陶瓷。这样的填料例如为氧化硅、氧化铝、氮化硼或氮化铝。填料含量相对于整个密封部件60为10体积％以上且70体积％以下。这样的密封部件60的密封正面60a位于比外廓部件50的上表面51b靠下的位置。即，半导体装置1的正面未形成同一平面。在剖视时，在半导体装置1的正面中，外周部(外廓部件50的上表面51b)比内侧(密封正面60a)更向上方突出。
接下来，使用图4对这样的半导体装置1的制造方法进行说明。图4是第一实施方式的半导体装置的制造方法的流程图。首先，进行准备半导体装置1的构成部件的准备工序(步骤S1)。半导体装置1的构成部件例如是半导体芯片30、31、绝缘电路基板20、基座基板40、电子部件32、33、外部连接端子25a～25g。除了上述以外，也可以准备半导体装置1的制造所需的构成部件。
接下来，进行制造半导体单元10的半导体单元制造工序(步骤S2)。将绝缘电路基板20配置并定位于预定的制造区域。在绝缘电路基板20上设置定位工具。定位工具包括与外部连接端子25a～25g、半导体芯片30、31、电子部件32、33对置的部位被开口的开口部。通过定位工具的各开口部，并经由接合部件对绝缘电路基板20设置外部连接端子25a～25g、半导体芯片30、31、电子部件32、33。然后，通过使加热而熔融的接合部件冷却，从而在绝缘电路基板20的预定部位接合外部连接端子25a～25g、半导体芯片30、31、电子部件32、33。通过取下定位工具，得到图1和图3所示的半导体单元10。
接下来，进行将半导体单元10接合于基座基板40的半导体单元接合工序(步骤S3)。使用图5和图6对半导体单元接合工序进行说明。图5是示出第一实施方式的半导体装置的制造方法中包含的半导体单元接合工序的剖视图，图6是示出第一实施方式的半导体装置的制造方法中包含的半导体单元接合工序的俯视图。应予说明，图5是图6的单点划线Y-Y处的剖视图。
设置形成有与基座基板40上的位于中央部的半导体单元10的搭载区域41(图6的虚线区域)对置的开口部的定位工具。通过定位工具的该开口部，经由接合部件配置半导体单元10。然后，通过使加热而熔融的接合部件冷却，从而将半导体单元10接合于基座基板40。通过取下定位工具，得到在图5和图6所示的正面的搭载区域41接合有半导体单元10的基座基板40。
接着，进行将外廓部件50成型在基座基板40的半导体单元10的外周部的外廓成型工序(步骤S4)。外廓成型工序还包括步骤S4a～S4c。首先，在基座基板40设置成型工具(步骤S4a)。使用图7和图8对步骤S4a进行说明。图7是示出第一实施方式的半导体装置的制造方法中包含的成型工具的设置的剖视图，图8是示出第一实施方式的半导体装置的制造方法中包含的成型工具的设置的俯视图。应予说明，图7是图8的单点划线Y-Y处的剖视图。
如图7和图8所示，在步骤S3中得到的基座基板40的正面的半导体单元10的外侧设置成型工具70。成型工具70包括外侧成型部71和内侧成型部72。由外侧成型部71和内侧成型部72包围而构成成型区域73。成型工具70由耐热性优异的材质构成。该材质例如为铝、碳。成型工具70也可以包含脱模剂。或者，成型工具70可以至少在与后述的外廓材料接触的区域涂布脱模剂。
外侧成型部71呈框型。外侧成型部71包括内侧面71a1～71d1和外侧面71a2～71d2。外侧成型部71与基座基板40的基座长边40a、基座短边40b、基座长边40c、基座短边40d接触，包围基座基板40。
内侧面71a1～71d1分别包围基座长边40a、基座短边40b、基座长边40c、基座短边40d。内侧面71a1～71d1的与基座长边40a、基座短边40b、基座长边40c、基座短边40d接触的部分与基座基板40的正面垂直。内侧面71a1～71d1的比基座长边40a、基座短边40b、基座长边40c、基座短边40d靠上方的部分相对于基座基板40的正面以锐角倾斜。内侧面71a1～71d1的位于基座基板40的上方的部分的连接部位也可以呈曲面。内侧面71a1～71d1的对应于基座基板40的部分的连接部位也可以以沿着基座基板40的角部的方式形成曲面。
外侧面71a2～71d2分别与内侧面71a1～71d1对置配置。外侧面71a2～71d2分别与基座长边40a、基座短边40b、基座长边40c、基座短边40d平行地向铅垂上方延伸。外侧面71a2～71d2可以不一定如此向铅垂上方延伸，也可以相对于基座基板40的正面倾斜。外侧成型部71只要至少包含内侧面71a1～71d1即可。
内侧成型部72呈框型。内侧成型部72包括内侧面72a1～72d1和外侧面72a2～72d2。内侧成型部72配置在基座基板40的外侧成型部71与半导体单元10之间，并包围半导体单元10。此时，外侧面72a2～72d2与成型区域73的底部的成型底面73a的(内侧的)边缘部一致。
内侧面72a1～72d1沿着基座长边40a、基座短边40b、基座长边40c、基座短边40d，并相对于基座基板40的正面向铅垂上方延伸。这样，内侧面72a1～72d1分别从四周包围半导体单元10。内侧面72a1～72d1可以相对于基座基板40呈铅垂。内侧面72a1～72d1也可以相对于基座基板40倾斜。内侧面72a1～72d1的连接部位也可以呈曲面。
外侧面72a2～72d2分别与内侧面72a1～72d1对置配置。外侧面72a2～72d2沿着基座长边40a、基座短边40b、基座长边40c、基座短边40d，并相对于基座基板40的正面向上方延伸。外侧面72a2～72d2相对于基座基板40以锐角倾斜。外侧面72a2～72d2的连接部位也可以进行R倒角、C倒角。
这样，由成型工具70构成的成型区域73沿着基座基板40的外周部连续地构成为环状。应予说明，成型工具70的高度只要比所期望的外廓部件50的高度高即可。
接着，向成型工具70填充外廓材料(步骤S4b)。使用图9和图10对步骤S4b进行说明。图9是示出第一实施方式的半导体装置的制造方法中包含的外廓材料的填充的剖视图，图10是示出第一实施方式的半导体装置的制造方法中包含的外廓材料的填充的俯视图。应予说明，图9是图10的单点划线Y-Y处的剖视图。
在步骤S4a中安装的成型工具70的成型区域73内填充外廓材料。外廓材料呈与外廓部件50相同的组成。如图9和图10所示，外廓材料以无间隙的方式填充于成型区域73内。外廓材料因其重量而容易向下部下降。成型工具70的外侧成型部71的内侧面71a1～71d1和内侧成型部72的外侧面72a2～72d2分别相对于基座基板40的正面以锐角倾斜。外廓材料稳定地填充在基座基板40侧扩展的成型区域73中。因此，填充于成型区域73的外廓材料也能够可靠地固化。固化而成型的外廓部件50坚固且稳定。另外，如此填充的外廓材料直接紧密贴合于基座基板40。如上述那样成型的外廓部件50直接接合于基座基板40。
接着，去除成型工具70(步骤S4c)。在填充于成型区域73的外廓材料固化而成为外廓部件50时，去除成型工具70。外廓部件50的内表面52a～52d和外表面53a～53d相对于基座基板40的正面以钝角倾斜。此外，如此成型的外廓部件50的内表面52a～52d和外表面53a～53d转印了外侧成型部71的内侧面71a1～71d1和内侧成型部72的外侧面72a2～72d2。因此，外廓部件50的内表面52a～52d和外表面53a～53d不包含分型线等，是光滑的。
接着，进行利用密封部件60来密封的密封工序(步骤S5)。向在步骤S4中成型的外廓部件50的容纳区54填充密封部件60。由此，被外廓部件50包围的半导体单元10被密封。如果进行密封的密封部件60固化，则得到图1和图2所示的半导体装置1。
上述半导体装置1具有半导体芯片30、31、在正面的搭载区域41包含半导体芯片30、31的基座基板40、底面51c接合于基座基板40的正面并且在俯视时连续且呈环状地包围搭载区域41的外廓部件50、以及将包含被外廓部件50包围的搭载区域41在内的容纳区54内进行密封的密封部件60。这样的半导体装置1能够不使用分离用片材而对作为壳体的代替的外廓部件50进行成型。另外，也不需要形成用于形成真空的孔，形成真空的工序以及真空装置也都不需要。这样的外廓部件50能够相对于基座基板40精度良好地形成于所期望的位置。由于外廓部件50与基座基板40直接接合，所以不像使用壳体的情况那样另外需要粘接部件，另外，也不需要粘接部件的涂布工序。能够抑制制造成本而以不包含壳体的方式得到半导体装置1。
[变形例1-1]
在变形例1-1中，使用图11对与图1～图3的外廓部件50不同的方式进行说明。图11是第一实施方式的变形例1-1的半导体装置的剖视图。应予说明，与图1同样地，图11对应于图3的单点划线Y-Y处的剖视图。另外，与第一实施方式的半导体装置1相同的构成部件标注相同的符号，并省略或简化它们的说明。
变形例1-1的半导体装置1的外廓部件50的内表面下部(基座基板40侧)形成有厚壁部51e，该厚壁部51e的壁比图1～图3所示的半导体装置1的外廓部件50的下部的壁厚。
该厚壁部51e形成为沿着堤岸部51的内表面52a～52d连续的环状。即，也可以说是堤岸部51的内表面52a～52d的底面51c侧向半导体单元10侧突出。应予说明，厚壁部51e的各内表面以与内表面52a～52d相同的倾斜角度倾斜。另外，厚壁部51e的各内表面也是光滑的。这样的外廓部件50的底面51c侧比图1～图3的外廓部件50的底面51c侧厚，因此，针对来自外部的冲击的强度得到提高。
包含这样的厚壁部51e的外廓部件50将成型工具70的内侧成型部72的外侧面72a2～72d2设为沿着包含厚壁部51e的外廓部件50的内侧的面的形状。通过使用这样的成型工具70，能够得到包含厚壁部51e的外廓部件50。此外，这样的外廓部件50的底面51c侧比上表面51b进一步扩展，因此，能够由填充的外廓材料更可靠地对外廓部件50进行成型。
应予说明，厚壁部51e的形状是一个例子。厚壁部51e只要底面51c侧比图1～图3的外廓部件50的底面51c侧厚即可。因此，厚壁部51e例如也可以呈阶梯状。或者，厚壁部51e也可以在俯视时不连续而呈不连续的环状。
[变形例1-2]
在变形例1-2中，使用图12对与图1～图3的外廓部件50不同的方式进行说明。图12是第一实施方式的变形例1-2的半导体装置的剖视图。应予说明，与图1同样地，图12对应于图3的单点划线Y-Y处的剖视图。另外，与第一实施方式的半导体装置1相同的构成部件标注相同的符号，并省略或简化它们的说明。
变形例1-2的半导体装置1的外廓部件50在图1～图3所示的半导体装置1的外廓部件50的内表面52a～52d形成有多个突起部51f。
应予说明，在图12中，示出了突起部51f在纵向(从上表面51b向底面51c的方向)上形成有五个的情况。突起部51f的个数不限于该情况，可适当地设定。另外，突起部51f沿着内表面52a～52d的X方向、Y方向也形成适当的个数。另外，突起部51f可以是半球状、四棱锥、三棱锥、立方体状。或者，也可以是棘状。另外，突起部51f也可以沿着内表面52a～52d呈环状地沿着内表面52a～52d的±Z方向呈条纹状地形成。
通过如此在堤岸部51的内表面52a～52d设置多个突起部51f，堤岸部51的内表面52a～52d与密封部件60的紧密贴合面积得到提高。另外，突起部51f对密封部件60发挥锚定效应。因此，密封部件60相对于堤岸部51的内表面52a～52d的紧密贴合力得到提高，防止密封部件60的剥离。
包含这样的多个突起部51f的外廓部件50将成型工具70的内侧成型部72的外侧面72a2～72d2设为沿着包含多个突起部51f的外廓部件50的内表面52a～52d的形状。通过使用这样的成型工具70，能够得到包含多个突起部51f的外廓部件50。
多个突起部51f也可以形成于变形例1-1的情况下的形成有厚壁部51e的堤岸部51的内表面52a～52d。由此，针对来自外部的冲击的强度得到提高，并且能够谋求防止密封部件60的剥离。
[第二实施方式]
在第二实施方式中，使用图13～图15对包含与第一实施方式不同的形状的外廓部件的半导体装置进行说明。图13是第二实施方式的半导体装置的剖视图，图14是第二实施方式的半导体装置的俯视图。图15是第二实施方式的半导体装置(密封部件除外)的俯视图。应予说明，图13是图14和图15的单点划线Y-Y处的剖视图。图15是在图14中去除了密封部件60的状态的俯视图。在第二实施方式的半导体装置1a所包含的构成部件中，对与第一实施方式的半导体装置1相同的构成部件标注相同的符号，并省略或简化说明。此外，在第二实施方式的附图中，有时省略对在半导体装置1中说明的构成标记的符号。
半导体装置1a包括基座基板40、半导体单元10和包围半导体单元10的外廓部件50a，在外廓部件50a的开口部51a密封有密封部件60。半导体单元10包括绝缘电路基板20、半导体芯片30、31、电子部件32、33以及外部连接端子25a～25g。基座基板40、半导体单元10、密封部件60与第一实施方式相同。
外廓部件50a包括堤岸部51。堤岸部51在俯视时呈框型状。堤岸部51与第一实施方式同样地由热固性树脂成型。堤岸部51包括上表面51b、底面51c、内表面52a～52d以及外表面53a～53d。在底面51c的内表面52a～52d侧还包含台阶部51d。
上表面51b在俯视时呈连续的环状。第二实施方式的上表面51b相对于基座基板40的正面倾斜。上表面51b相对于基座基板40的正面以比内表面52a～52d更呈钝角的方式倾斜。
底面51c是上表面51b的相反侧的面，在俯视时呈连续的环状。底面51c包括沿着基座基板40的基座长边40a、基座短边40b、基座长边40c、基座短边40d设置的四个部分。进一步地，底面51c通过台阶部51d接合于基座基板40的外周部。台阶部51d沿着基座基板40的外周部分别接合于基座基板40的正面和侧面。台阶部51d还直接接合于基座基板40。
内表面52a～52d将上表面51b的内侧与台阶部51d的内侧的各边分别相连。内表面52a～52d如此将上表面51b和台阶部51d连接，并包围包含半导体单元10在内的容纳区54的四周(参照图13和图15)。另外，内表面52a～52d相对于基座基板40的正面倾斜。此时的倾斜角度相对于基座基板40的正面呈钝角。内表面52a～52d不包含分型线等，是光滑的。
外表面53a～53d将上表面51b的外侧与底面51c的外侧的各边分别相连。外表面53a～53d如此将上表面51b和底面51c连接(参照图13和图15)。另外，外表面53a～53d相对于基座基板40的正面呈垂直。应予说明，外表面53a～53d也可以相对于基座基板40的正面以锐角或钝角倾斜。外表面53a～53d不包含分型线等，是光滑的。
因此，堤岸部51的X-Z面、Y-Z面的剖面呈从上方相对于基座基板40的正面(朝向-Z方向)扩展的形状。在第二实施方式中，仅堤岸部51的内表面52a～52d侧倾斜而扩展。
另外，堤岸部51的上表面51b与外表面53a～53d的连接部位、上表面51b与内表面52a～52d的连接部位也可以进行R倒角、C倒角。内表面52a～52d各自的连接部位不一定是直角，也可以呈曲面。外表面53a～53d各自的连接部位也可以呈曲面。进一步地，内表面52a～52d与基座基板40的连接部位也可以呈曲面。
上表面51b相对于基座基板40的正面倾斜。另外，上表面51b也可以局部地包含倾斜，另外也可以局部地包含凹凸。内表面52a～52d和外表面53a～53d只要实质上是光滑的即可。内表面52a～52d和外表面53a～53d也可以包含部分倾斜。
接下来，使用图16对这样的半导体装置1a的制造方法进行说明。图16是第二实施方式的半导体装置的制造方法的流程图。应予说明，在该制造方法中，对与第一实施方式同样的工序省略或简化说明。
首先，分别依次进行准备半导体装置1a的构成部件的准备工序(步骤S1)、制造半导体单元10的半导体单元制造工序(步骤S2)、将半导体单元10接合于基座基板40的半导体单元接合工序(步骤S3)。
接着，进行将外廓部件50成型在基座基板40的半导体单元10的外周部的外廓成型工序(步骤S4)。外廓成型工序还包括步骤S4a～S4c。首先，在基座基板40设置成型工具(步骤S4a)。使用图17～图20对步骤S4a进行说明。图17和图19是示出第二实施方式的半导体装置的制造方法中包含的成型工具设置的剖视图，图18和图20是示出第二实施方式的半导体装置的制造方法中包含的成型工具设置的俯视图。应予说明，图17和图19分别是图18和图20的单点划线Y-Y处的剖视图。
在步骤S4a中使用的成型工具70a包括内侧成型部72和外围容纳部74。外围容纳部74呈(无盖的)箱型。外围容纳部74包括第一实施方式的外侧成型部71和形成于外侧成型部71的底部的底面74e。即，外侧成型部71以包围底面74e的外缘部的方式连续地形成为环状。外侧成型部71是外围容纳部74的侧壁部，并与第一实施方式同样地包括内侧面71a1～71d1和与内侧面71a1～71d1对置的外侧面71a2～71d2。在俯视时，分别包围底面74e的外缘部的外侧成型部71彼此的连接部位呈直角。即，在俯视时，内侧面71a1～71d1的连接部位、外侧面71a2～71d2的连接部位分别呈直角。应予说明，连接部位不限于直角，也可以呈曲面。外侧成型部71相对于底面74e呈直角地连接。即，外侧面71a2～71d2相对于底面74e呈垂直。在该情况下，连接部位也不限于直角，也可以呈曲面。底面74e形成有凹陷部74e1。凹陷部74e1以不贯通底面74e的中央部的方式形成。应予说明，底面74e在俯视时在凹陷部74e1与外侧成型部71的内侧面71a1～71d1之间形成有供后述的柱状的多个按压部75进入的贯通孔(省略图示)(参照图22)。或者，在成型工具70a也可以至少在与后述的外廓材料接触的区域涂布脱模剂。
如图17和图18所示，在这样的外围容纳部74的底面74e的凹陷部74e1设置半导体单元10(基座基板40)。此时，半导体单元10的基座基板40的侧面的下部侧的一部分嵌合于凹陷部74e1。
然后，将内侧成型部72设置在作为外围容纳部74的外侧成型部71与半导体单元10之间的基座基板40上。内侧成型部72与第一实施方式同样地呈框型，并包括内侧面72a1～72d1和外侧面72a2～72d2。此时，外侧面72a2～72d2与成型区域73的内侧的边缘部一致。
在第二实施方式中，内侧面72a1～72d1也沿着基座长边40a、基座短边40b、基座长边40c、基座短边40d相对于基座基板40的正面向铅垂上方延伸。这样，内侧面72a1～72d1分别从四周包围半导体单元10。内侧面72a1～72d1可以相对于基座基板40呈铅垂。内侧面72a1～72d1也可以相对于基座基板40倾斜。
外侧面72a2～72d2分别与内侧面72a1～72d1对置配置。外侧面72a2～72d2沿着基座长边40a、基座短边40b、基座长边40c、基座短边40d，并相对于基座基板40向上方延伸。外侧面72a2～72d2相对于基座基板40以锐角倾斜。外侧面72a2～72d2的连接部位也可以进行R倒角、C倒角。
这样，成型区域73沿着基座基板40的外周部连续地构成为环状。应予说明，成型工具70a的高度只要比所期望的外廓部件50a的高度高即可。
接着，向成型工具70a填充外廓材料(步骤S4b)。使用图21对步骤S4b进行说明。图21是示出第二实施方式的半导体装置的制造方法中包含的外廓材料填充的剖视图。图21是填充有外廓材料的情况下的图20的单点划线Y-Y处的剖视图。
在步骤S4a中安装的成型工具70a的成型区域73内填充外廓材料。外廓材料呈与外廓部件50a相同的组成。如上所述，外廓材料因其重量而容易向下部下降。如图21所示，外廓材料以无间隙的方式填充于成型区域73内。在该情况下，内侧成型部72的外侧面72a2～72d2也相对于基座基板40的正面分别以锐角倾斜。外廓材料稳定地填充在基座基板40侧扩展的成型区域73中。因此，填充于成型区域73的外廓材料也能够可靠地固化。固化而成型的外廓部件50a坚固且稳定。另外，如此填充的外廓材料直接紧密贴合于基座基板40。如上述那样成型的外廓部件50a直接接合于基座基板40。外廓部件50a能够根据成型工具70a的形状而设为与第一实施方式不同的形状。
接着，去除成型工具70a(步骤S4c)。在填充于成型区域73的外廓材料固化而成为外廓部件50a时，去除成型工具70a。但是，在第二实施方式中，仅去除成型工具70a的内侧成型部72。如此成型的外廓部件50a的内表面52a～52d转印了成型工具70a的内侧成型部72的外侧面72a2～72d2。因此，外廓部件50a的内表面52a～52d不包含分型线等，是光滑的。此外，如此成型的外廓部件50a与基座基板40直接接合。
接着，进行利用密封部件60来密封的密封工序(步骤S5)。使用图22和图23对步骤S5和接下来的步骤S6进行说明。图22和图23是示出第二实施方式的半导体装置的制造方法中包含的密封工序和分离工序的剖视图。向在步骤S4中成型的外廓部件50a的容纳区54填充密封部件60。应予说明，这里，密封部件60填充至外廓部件50a的倾斜的上表面51b的下方。由此，被外廓部件50a包围的半导体单元10被密封(参照图22)。由于外廓部件50a的上表面51b倾斜，所以所填充的密封部件60不易从外廓部件50a溢出。或者，由于外廓部件50a的上表面51b倾斜，所以密封部件60能够尽可能地覆盖外廓部件50a的上表面51b，使半导体装置1a的正面(密封正面60a)为同一平面(参照图23)。
接下来，进行将半导体装置1从成型工具70a分离的分离工序(步骤S6)。使用图22对分离工序进行说明。图22是示出第二实施方式的半导体装置的制造方法中包含的分离工序的剖视图。应予说明，图22是与图21对应的剖视图。
如图22所示，在成型有外廓部件50a之后，将按压部75从外围容纳部74的底面74e的背面朝向外围容纳部74内插通。应予说明，按压部75例如分别插通于底面74e的四角。按压部75只要是柱状即可，也可以是棱柱状、圆柱状。应予说明，在图23中也与图22的情况同样，分别插通有按压部75。
通过按压部75将外侧成型部71内的半导体装置1a向上方(+Z方向)按压。外廓部件50a的外表面53a～53d相对于基座基板40的正面呈垂直。因此，半导体装置1a顺利地从外围容纳部74分离。由此，得到图13和图14所示的半导体装置1a。应予说明，图23的情况下也同样地，得到在图13和图14所示的半导体装置1a中正面呈同一平面的半导体装置。
上述半导体装置1a也能够不使用分离用片材而对作为壳体的代替的外廓部件50a进行成型。另外，也不需要形成用于形成真空的孔，形成真空的工序以及真空装置也都不需要。外廓部件50a能够相对于基座基板40精度良好地形成在所期望的位置。由于外廓部件50a与基座基板40直接接合，所以不像使用壳体的情况那样另外需要粘接部件，另外，也不需要粘接部件的涂布工序。能够抑制制造成本而不包含壳体地得到半导体装置1a。

Claims (19)

1.一种半导体装置，其特征在于，包括：
半导体芯片；
基板，在正面的搭载区域包含所述半导体芯片；
外廓部件，其底面接合于所述基板的所述正面，并在俯视时连续且呈环状地包围所述搭载区域；以及
密封部件，将包含被所述外廓部件包围的所述搭载区域在内的容纳区内进行密封。
2.根据权利要求1所述的半导体装置，其特征在于，
所述外廓部件的包围所述容纳区的内表面相对于所述基板的所述正面以呈钝角的方式倾斜。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述外廓部件的与所述底面相反一侧的上表面比将所述容纳区密封的所述密封部件的密封正面更突出。
4.根据权利要求2所述的半导体装置，其特征在于，
所述外廓部件的与所述底面相反一侧的上表面以比所述内表面更呈钝角的方式倾斜。
5.根据权利要求4所述的半导体装置，其特征在于，
所述外廓部件的所述上表面被将所述容纳区密封的所述密封部件密封。
6.根据权利要求1所述的半导体装置，其特征在于，
所述外廓部件的所述底面接合于所述基板的所述正面的外周部并从所述外周部伸出而包围所述搭载区域。
7.根据权利要求1所述的半导体装置，其特征在于，
所述外廓部件的所述底面侧向所述基板侧突出。
8.根据权利要求2所述的半导体装置，其特征在于，
在所述外廓部件的所述内表面形成有多个突起部。
9.根据权利要求1所述的半导体装置，其特征在于，
所述外廓部件以热固性树脂为主要成分而构成。
10.根据权利要求9所述的半导体装置，其特征在于，
所述密封部件由与所述外廓部件相同的主要成分构成。
11.根据权利要求1所述的半导体装置，其特征在于，
所述外廓部件的整个外表面是光滑的。
12.一种半导体装置的制造方法，其特征在于，包括：
准备工序，准备半导体芯片、以及在正面设定有搭载区域并在所述搭载区域包含半导体芯片的基板；
成型工序，将外廓部件成型于所述基板，所述外廓部件的底面接合于所述基板的所述正面，并在俯视时连续且呈环状地包围所述搭载区域；以及
密封工序，利用密封部件将包含被所述外廓部件包围的所述搭载区域在内的容纳区内进行密封。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述外廓部件由热固性树脂成型。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，
在所述成型工序中，配置成型工具，并向被所述成型工具包围的区域填充所述热固性树脂而成型出所述外廓部件，所述成型工具在俯视时呈环状地分别包围所述基板的供所述外廓部件成型的成型区域的内侧和外侧。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
所述成型工具包括：
内侧成型部，在俯视时配置在所述基板的所述外廓部件的所述成型区域的内侧且包含环状的外侧面；以及
外侧成型部，在俯视时配置在所述基板的所述外廓部件的所述成型区域的外侧且包含环状的内侧面。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于，
所述内侧成型部的所述外侧面在侧视时相对于所述基板的所述正面以锐角倾斜。
17.根据权利要求16所述的半导体装置的制造方法，其特征在于，
所述外侧成型部的所述内侧面配置于所述基板的外缘部。
18.根据权利要求16所述的半导体装置的制造方法，其特征在于，
所述外侧成型部形成有底面，在所述底面配置有所述基板，
所述外侧成型部的所述内侧面位于所述基板的外缘部的外侧。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于，
所述外侧成型部的所述内侧面相对于所述基板的所述正面垂直地配置。
CN202211317560.0A 2021-12-17 2022-10-26 半导体装置及半导体装置的制造方法 Pending CN116266563A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021204799A JP2023090059A (ja) 2021-12-17 2021-12-17 半導体装置及び半導体装置の製造方法
JP2021-204799 2021-12-17

Publications (1)

Publication Number Publication Date
CN116266563A true CN116266563A (zh) 2023-06-20

Family

ID=86744169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211317560.0A Pending CN116266563A (zh) 2021-12-17 2022-10-26 半导体装置及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20230197470A1 (zh)
JP (1) JP2023090059A (zh)
CN (1) CN116266563A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024190399A1 (ja) * 2023-03-15 2024-09-19 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
US20230197470A1 (en) 2023-06-22
JP2023090059A (ja) 2023-06-29

Similar Documents

Publication Publication Date Title
JP5155890B2 (ja) 半導体装置およびその製造方法
JP4438489B2 (ja) 半導体装置
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
JP2008227131A (ja) 半導体装置及びその製造方法
WO2010068648A2 (en) Semiconductor die package including low stress configuration
JP2002359345A (ja) 半導体装置及びその製造方法
CN111584474B (zh) 半导体装置的制造方法
US11587855B2 (en) Method of attaching an insulation sheet to encapsulated semiconductor device
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
US20230154889A1 (en) Semiconductor device manufacturing method and jig set
CN116266563A (zh) 半导体装置及半导体装置的制造方法
US7632712B2 (en) Method of fabricating a power semiconductor module
JP2009147123A (ja) 半導体装置及びその製造方法
JP2021150468A (ja) 半導体装置の製造方法、半導体装置及び押圧装置
WO2019207996A1 (ja) 半導体装置およびその製造方法
US20210305144A1 (en) Semiconductor device and manufacturing method thereof
JP2004165181A (ja) 半導体素子収納用パッケージおよび半導体装置
CN110783211B (zh) 芯片组件及其制造方法
JP2021180278A (ja) 半導体装置及び半導体装置の製造方法
JP2021118216A (ja) 半導体装置
US20230066154A1 (en) Semiconductor device and method of manufacturing the same
EP4220714A1 (en) Semiconductor device and production method for semiconductor device
JP2020136293A (ja) 半導体装置及びその製造方法
JP7608717B2 (ja) 半導体装置の製造方法及び半導体装置
US20240355718A1 (en) Method to connect power terminal to substrate within semiconductor package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination