CN116264226A - 半导体装置 - Google Patents

Abstract

提供一种半导体装置，该半导体装置能够在将JFET和漩涡状的电阻元件配置于同一半导体芯片的构造中抑制电阻元件的电阻值偏差。半导体装置具备：n⁺型漏极区，其在p型半导体基体的上部；n型漂移区，其与n⁺型漏极区相接；n⁺型源极区，其隔着n型漂移区而与n⁺型漏极区相向；p型栅极区，其与n型漂移区相接；层间绝缘膜，其覆盖n型漂移区；电阻元件，其设置于层间绝缘膜的内部，具有螺旋状的平面形状；漏极电极布线，其与n⁺型漏极区及电阻元件的一端连接；源极电极布线，其与n⁺型源极区连接；栅极电极布线，其与p型栅极区连接；以及分压端子布线，其与电阻元件连接，其中，源极电极布线具有与电阻元件的最外周的间隔固定的部分。

Description

半导体装置

技术领域

本发明涉及一种半导体装置。

背景技术

作为在以往的开关电源装置中使用的作为启动电路的高耐压器件的启动元件，已知一种沿着圆形状的平面形状的输入焊盘的周围将多个源极区配置成圆周上的平面布局的高耐压的结型场效应晶体管(JFET)(参照专利文献1)。在专利文献1中，JFET以及与JFET并联连接的用于监视向JFET输入的电压(电压感测)的电阻元件配置于同一半导体芯片。

电阻元件连接在JFET的输入焊盘与栅极电极布线之间。电阻元件由呈漩涡状的平面形状地配置在JFET的耐压构造上的多晶硅(Poly-Si)等薄膜电阻形成。电阻元件在其内周端部经由贯通电阻元件上的层间绝缘膜的漏极接触部来与作为高电压输入线的VH端子布线连接。另外，电阻元件在其外周端部经由贯通层间绝缘膜的接地接触部来与接地端子布线连接。电阻元件经由比接地接触部靠内周侧的分压点接触部来与分压端子布线连接。

关于电阻元件的分压电阻，分压端子布线的前端与控制电路部的比较器的非反相输入端子连接，分压电阻将向VH端子输入的高的输入电压例如以电阻分压的方式分为100：1等，由此能够以低的电压进行检测。作为该高电压感测功能的应用例，具有欠压保护(brown-out)功能。当开关电源装置的插头从插座被拔出使得来自AC输入的电压供给消失时，初级侧的输入电压下降。当在该状态下开关电源装置继续动作时，控制电路内的MOS开关的接通时间变长而产生发热，最坏的情况下发生击穿。为了防止该问题，在开关电源装置设置有在输入电压下降时停止电源的开关动作的欠压保护功能。例如，当初级侧的输入电压下降时，比较器的与上述的分压电阻的分压点连接的非反相输入端子电压变得比与基准电源连接的反相输入端子电压小。于是，控制电路部的驱动输出信号反转而成为低电平(Low)状态，开关动作停止。

在专利文献2中，通过设为在电阻元件的比最外周靠内周侧的位置连接接地端子布线、分压端子布线并且不在作为电阻来发挥功能的分压电阻部上覆盖源极电极布线的结构，来抑制因作为在源极电极布线中使用的势垒金属的钛(Ti)的储氢效应引起的电阻值偏差，防止因分压点的变动引起的误检测。

现有技术文献

专利文献

专利文献1：日本特开2008-153636号公报

专利文献2：日本特许第6657982号说明书

发明内容

发明要解决的问题

近年来，对通信设备、家电产品等的超低待机功耗的要求增加了，对于开关电源装置也寻求一种将待机时、动作时的消耗电力减少至极限的技术。作为其实现方式之一，进行了以下尝试：通过使作为与启动元件的VH端子及接地端子连接的电阻元件的多晶硅电阻的杂质浓度低来使薄层电阻高，并且尽可能地增加多晶硅电阻的卷绕数，由此形成几百MΩ量级的高电阻元件。

但是，在将多晶硅电阻的薄层电阻提高至例如10kΩ/□左右的情况下，杂质浓度低的多晶硅只要接近配置有源极电极布线等金属布线就会产生因钛(Ti)的储氢效应引起的电阻值偏移从而引发分压点偏差。另外，源极电极布线被配置为在俯视时与圆形的漏极区为同心圆状，与此相对地，多晶硅电阻为漩涡状，因此从最外周的分压电阻部到源极电极布线的距离不固定，越靠外周侧(接地电位侧)则越接近源极电极布线，从而影响电阻值偏差。当为了避免这个情况而使源极电极布线一律向外周侧后退时，产生如下问题：源极电极布线的宽度局部变窄，超过允许电流密度而导致布线烧损。

鉴于上述问题，本发明的目的在于提供一种能够在将JFET和漩涡状的电阻元件配置于同一半导体芯片的构造中抑制电阻元件的电阻值偏差的半导体装置。

用于解决问题的方案

本发明的一个方式的主旨在于，一种半导体装置，具备：(a)第二导电型的第一区，其设置于第一导电型的半导体基体的上部；(b)第二导电型的第二区，其设置于半导体基体的上部，与第一区相接；(c)第二导电型的第三区，其设置于半导体基体的上部，隔着第二区而与第一区相向，且与第二区相接；(d)第一导电型的第四区，其设置于半导体基体的上部，与第二区相接；(e)层间绝缘膜，其覆盖第二区；(f)电阻元件，其设置于层间绝缘膜的内部，具有螺旋状的平面形状；(g)第一电极布线，其与第一区及电阻元件的一端电连接；(h)第二电极布线，其与第三区电连接，设置于电阻元件的周围；(i)第三电极布线，其与第四区电连接，设置于电阻元件的周围；以及(j)分压端子布线，其与电阻元件电连接，其中，与电阻元件的作为电阻来发挥功能的最外周相向的金属布线具有该金属布线与最外周的间隔固定的部分。

发明的效果

根据本发明，能够提供一种能够在将JFET和漩涡状的电阻元件配置于同一半导体芯片的构造中抑制电阻元件的电阻值偏差的半导体装置。

附图说明

图1是示出本发明的第一实施方式所涉及的半导体装置的俯视图。

图2是图1的切断线A-A’处的截面图。

图3是图1的切断线B-B’处的截面图。

图4是放大了图1的区域C的俯视图。

图5是示出第一比较例所涉及的半导体装置的俯视图。

图6是示出多晶硅电阻与金属布线之间的距离同多晶硅电阻的电阻值的变化率的关系的图表。

图7是示出第二比较例所涉及的半导体装置的俯视图。

图8是示出第一实施方式的变形例所涉及的半导体装置的截面图。

图9是示出第一实施方式的变形例所涉及的半导体装置的俯视图。

图10是示出第二实施方式所涉及的半导体装置的俯视图。

图11是示出第三实施方式所涉及的半导体装置的俯视图。

图12是示出第四实施方式所涉及的半导体装置的俯视图。

具体实施方式

下面，参照附图来说明本发明的第一实施方式～第四实施方式。在附图的记载中，对相同或类似的部分标注相同或类似的附图标记，并且省略重复的说明。但是，附图是示意性的，有时厚度与平面尺寸的关系、各层的厚度的比率等与实际不同。另外，附图彼此之间也可能包括尺寸的关系、比率不同的部分。另外，以下所示的第一实施方式～第四实施方式例示了用于使本发明的技术思想具体化的装置、方法，本发明的技术思想并不将结构部件的材质、形状、构造、配置等特定为下述的结构部件的材质、形状、构造、配置等。

另外，下面的说明中的上下、左右等方向的定义只是为了便于说明的定义，并不限定本发明的技术思想。例如，如果将对象旋转90°后进行观察，则上下的叫法变换为左右，如果旋转180°后进行观察，则上下的叫法反过来，这是不言而喻的。

另外，在下面的说明中，例示性地说明第一导电型是p型、第二导电型是n型的情况。但是，也可以将导电型选择为相反的关系，将第一导电型设为n型，将第二导电型设为p型。另外，对“n”、“p”标注的“+”、“-”分别是指杂质浓度相比于没有标注“+”及“-”的半导体区的杂质浓度相对高或相对低的半导体区。但是，即使是标注了相同的“n”和“n”的半导体区，也并不意味着各半导体区的杂质浓度严格相同。并且，在下面的说明中，带有“第一导电型”及“第二导电型”的限定的构件、区域即使没有特别明示的限定也是指由半导体材料构成的构件、区域。

(第一实施方式)

图1是第一实施方式所涉及的半导体装置的俯视图。图2是图1的切断线A-A’处的截面图。图3是图1的切断线B-B’处的截面图。第一实施方式所涉及的半导体装置是如图1～图3所示那样将高耐压的JFET 30和漩涡状(螺旋状)的平面形状的电阻元件20集成于同一半导体芯片(p型半导体基体)1所得到的集成电路(IC)。JFET 30是开关电源装置(未图示)中使用的启动电路的启动元件。电阻元件20能够通过监视向JFET 30输入的输入电压(电压感测)来实现欠压保护功能等。

JFET 30如图2及图3所示那样设置于p型半导体基体1。p型半导体基体1例如由硅(Si)基板构成。此外，p型半导体基体1也可以由碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)、金刚石等半导体基板构成。另外，p型半导体基体1也可以由设置于半导体基板上的p型外延层构成。

在p型半导体基体1的上部选择性地设置有n⁺型漏极区(第一区)5。在p型半导体基体1的上部选择性地设置有与n⁺型漏极区5相接、且杂质浓度比n⁺型漏极区5的杂质浓度低的n型漂移区(第二区)3。在p型半导体基体1的上部选择性地设置有与n⁺型漏极区5分开、且杂质浓度比n型漂移区3的杂质浓度高的n⁺型源极区(第三区)4。n⁺型源极区4与n型漂移区3相接，隔着n型漂移区3而与n⁺型漏极区5相向。n⁺型源极区4及n⁺型漏极区5形成为深度比n型漂移区3的深度深，但是不限于此，也可以形成为深度比n型漂移区3的深度浅、或者深度与n型漂移区3的深度相同。

如图2所示，在p型半导体基体1的上部选择性地设置有与n⁺型源极区4相接的p型栅极区(第四区)2。如图3所示，p型栅极区2与n型漂移区3相接。在p型栅极区2的上部选择性地设置有与p型栅极区2相接、且杂质浓度比p型栅极区2的杂质浓度高的p⁺型接触区6。p型栅极区2形成为深度比n型漂移区3的深度深，但是不限于此，也可以形成为深度比n型漂移区3的深度浅、或者深度与n型漂移区3的深度相同。

如图1所示，n⁺型漏极区5具有大致圆形状的平面形状。n型漂移区3被设置为围住n⁺型漏极区5的周围。n型漂移区3例如具有齿轮状的平面形状，以规定的宽度向p型栅极区2的一部分(例如20个部位处)伸入。n⁺型源极区4在距n⁺型漏极区5为等间隔的圆周上设置有多个，且分别设置于n型漂移区3伸入的部位。因此，p型栅极区2具有在与将n⁺型源极区4及n⁺型漏极区5连结的方向垂直的方向上夹持n⁺型源极区4的平面形状。p型栅极区2被设置为在夹持n⁺型源极区4的部分从比n⁺型源极区4靠外侧的位置延伸至比n⁺型源极区4靠n⁺型漏极区5侧的位置。

如图2及图3所示，在n型漂移区3上设置有局部绝缘膜(LOCOS膜)等元件分离绝缘膜8。在元件分离绝缘膜8上设置有栅极多晶硅电极7。如图1所示，栅极多晶硅电极7以跨过n型漂移区3与p型栅极区2相互接触的位置的方式具有环状的平面形状。栅极多晶硅电极7经由栅极多晶硅接触部25来与后述的栅极电极布线10电连接。栅极多晶硅电极7具有如下功能：在使后述的源极电极布线12的电位上升来使p型栅极区2与n⁺型源极区4之间的pn结反向偏置时，扩大从pn结扩展的耗尽层的延伸。由此，抑制源极电极布线12的电位上升。

如图2及图3所示，以覆盖元件分离绝缘膜8、栅极多晶硅电极7、p⁺型接触区6、n⁺型源极区4以及n⁺型漏极区5的上方的方式设置有层间绝缘膜9。在层间绝缘膜9上设置有漏极电极布线(第一电极布线)11、源极电极布线12(第二电极布线)以及栅极电极布线(第三电极布线)10的各金属布线。在图1中，用虚线示意性地示出了漏极电极布线11、源极电极布线12以及栅极电极布线10。

如图1所示，漏极电极布线11具有与n⁺型漏极区5为同心圆状的大致圆形的平面形状。如图2及图3所示，漏极电极布线11隔着层间绝缘膜9在深度方向上与n⁺型漏极区5相向。漏极电极布线11经由贯通层间绝缘膜9的漏极接触部14以及接触插塞18来与n⁺型漏极区5电连接。漏极电极布线11在层间绝缘膜9上以向外侧伸出的方式延伸，并且隔着层间绝缘膜9在深度方向上与后述的电阻元件20的最内周的部分相向。如图2所示，漏极电极布线11经由贯通层间绝缘膜9的电阻元件接触部16来与电阻元件20的最内周的部分电连接。

如图1所示，栅极电极布线10具有大致环状的平面形状。栅极电极布线10的环状的外周侧为与n⁺型漏极区5为同心圆状的大致圆形。栅极电极布线10的环状的内周侧沿着齿轮状的n型漂移区3以及n⁺型源极区4以规定的宽度向内侧(n⁺型漏极区5侧)伸入。如图2及图3所示，栅极电极布线10隔着层间绝缘膜9在深度方向上与p型栅极区2相向。如图3所示，栅极电极布线10经由贯通层间绝缘膜9的栅极接触部13以及接触插塞17来与p⁺型接触区6电连接。栅极电极布线10始终接地。

如图1所示，源极电极布线12具有大致环状的平面形状，呈环状的平面形状在电阻元件20的外周端部的位置附近断开。源极电极布线12的大致环形形状的外周侧与栅极电极布线10分开，沿着齿轮状的n型漂移区3以及n⁺型源极区4以规定的宽度向外侧伸入。在源极电极布线12连接有用于与外部电连接的引出线12a。在图1中，例示了引出线12a设置在图1的右侧的情况，但引出线12a的位置没有特别限定。另外，与源极电极布线12连接的引出线的数量也没有限定。

如图2所示，源极电极布线12隔着层间绝缘膜9在深度方向上与n⁺型源极区4相向。源极电极布线12经由贯通层间绝缘膜9的源极接触部15以及接触插塞19来与n⁺型源极区4电连接。源极电极布线12在层间绝缘膜9上以向内侧伸出的方式延伸，隔着层间绝缘膜9在深度方向上与栅极多晶硅电极7相向。

栅极电极布线10、漏极电极布线11以及源极电极布线12的各金属布线例如是将势垒金属、铝(Al)金属膜以及防反射膜依次层叠而成的金属层叠膜。埋入金属层叠膜的接触孔的部分成为栅极接触部13、漏极接触部14、源极接触部15以及电阻元件接触部16。接触插塞17、接触插塞18以及接触插塞19是将势垒金属和钨(W)膜依次层叠而成的金属层叠膜。铝金属膜是包含铝的金属膜，例如可以是铝-铜(Al-Cu)膜、铝-硅-铜(Al-Si-Cu)膜。

栅极电极布线10、漏极电极布线11以及源极电极布线12等的势垒金属具有防止金属原子向p型半导体基体1侧扩散、防止p型半导体基体1与金属膜相互反应的功能。势垒金属例如可以是将钛(Ti)膜和氮化钛(TiN)膜依次层叠而成的层叠膜。接触插塞17、接触插塞18以及接触插塞19的势垒金属通过与半导体部的反应而被硅化物化(低电阻化)。防反射膜也可以是将钛膜和氮化钛膜依次层叠而成的层叠膜。防反射膜具有防止在对铝金属膜的图案化用抗蚀剂掩模进行曝光时铝金属膜处的光的漫反射的功能。

栅极电极布线10、漏极电极布线11以及源极电极布线12的各金属布线也可以分别为多层布线。在图2中示出将漏极电极布线11、32设为多层布线的情况。在层间绝缘膜9、栅极电极布线10、第一层的漏极电极布线11以及源极电极布线12上设置有层间绝缘膜31。在层间绝缘膜31上配置有隔着层间绝缘膜31在深度方向上与第一层的漏极电极布线11相向的第二层的漏极电极布线32。第二层的漏极电极布线32经由贯通层间绝缘膜31的漏极接触部33来与第一层的漏极电极布线11电连接。

如图1所示，电阻元件20被设置为以围住n⁺型漏极区5的周围的方式形成为漩涡状(螺旋状)的平面形状。此外，在图1中，例示了电阻元件20是朝向外周成为顺时针的右旋的情况，但电阻元件20也可以是朝向外周成为逆时针的左旋。

如图2及图3所示，电阻元件20在层间绝缘膜9的内部设置于隔着元件分离绝缘膜8在深度方向上与n型漂移区3相向的部分。电阻元件20与栅极多晶硅电极7分开地设置于比栅极多晶硅电极7靠内侧的位置。如图2所示，电阻元件20的最内周的部分如上所述那样经由电阻元件接触部16来与漏极电极布线11电连接。

电阻元件20的内径比漏极电极布线11的直径窄，且窄到能够形成与漏极电极布线11接触的电阻元件接触部16的程度。电阻元件20的外径比源极电极布线12的内径窄，使得电阻元件20不与源极电极布线12重叠。电阻元件20的最内周的部分是指位于电阻元件20的漩涡线的最内周侧且在其内周侧不与其它漩涡线相邻的漩涡线。电阻元件20的最外周的部分是指位于电阻元件20的漩涡线的最外周侧且在其外周侧不与其它漩涡线相邻的漩涡线。

图4是放大了图1的包含电阻元件20的外周侧的端部的区域C的俯视图。如图4所示，栅极电极布线10的大致环状的平面形状在电阻元件20的外周侧的端部的位置附近断开。如图3及图4所示，电阻元件20的外周侧的端部经由贯通层间绝缘膜9的接地接触部23来与栅极电极布线10连接。此外，也可以是，接地接触部23与不同于栅极电极布线10的接地端子布线连接，接地端子布线被引出到外部而接地。

如图4所示，电阻元件20在比与接地接触部23连接的位置靠内周侧的位置处，经由贯通层间绝缘膜9的分压点接触部24来与分压端子布线21连接。分压端子布线21是用于感测向JFET 30的输入焊盘输入的输入电压的端子，将输入电压进行分压后输出到电压感测电路。电阻元件20的与分压端子布线21连接的位置越靠内周侧，则输出到电压感测电路的分压端子布线21的电位越高。因此，分压端子布线21连接于能够将向JFET 30的输入焊盘输入的输入电压分成小于电压感测电路的耐压的位置。例如，分压端子布线21连接于将向JFET 30的输入焊盘输入的输入电压的1/100的电位取出的位置。

分压端子布线21配置于与源极电极布线12及栅极电极布线10相同的层，由与源极电极布线12及栅极电极布线10相同的材料构成。分压端子布线21以与电阻元件20的最外周的一部分相向的方式延伸，在源极电极布线12及栅极电极布线10各自的大致环状断开的位置处被引出到外部。在分压端子布线21的以与电阻元件20的最外周的一部分相向的方式延伸的部位处，源极电极布线12向外侧后退，形成用于分压端子布线21的空间。此外，分压端子布线21也可以配置于与源极电极布线12及栅极电极布线10不同的层。例如，也可以将源极电极布线12及栅极电极布线10设为多层布线的第一层，将分压端子布线21设为多层布线的第二层。

在这样的JFET 30中，基于分压端子布线21的电位来决定是否使JFET 30断开。例如，基于分压端子布线21的电位，利用与源极电极布线12电连接的省略图示的电压感测电路来使源极电极布线12的电位上升，使n⁺型源极区4与p型栅极区2之间的pn结反向偏置。由此，将从n⁺型源极区4的两侧的p型栅极区2延伸的耗尽层在n⁺型源极区4与n型漂移区3的横宽(n⁺型源极区4的与n型漂移区3的界面部分)处连结，由此JFET 30的电流被切断，JFET 30被断开。

在第一实施方式所涉及的半导体装置中，如图1所示，作为金属布线的源极电极布线12与电阻元件20的作为电阻来发挥功能的最外周相向。而且，源极电极布线12具有源极电极布线12与电阻元件20的作为电阻来发挥功能的最外周的间隔d1固定的部分。此外，在本说明书中，“间隔固定”除了包括间隔一定完全固定的情况以外，还包括不一定严格地固定而是构件之间大致平行的情况。

源极电极布线12在电阻元件20的最外周的半周以上、如大约1周与电阻元件20的最外周相向。而且，在电阻元件20的最外周的半周以上、如大约1周，源极电极布线12的内周侧与电阻元件20的最外周的间隔d1固定。即，不将源极电极布线12的大致环状的内周侧设为与n⁺型漏极区5同心圆状，而是设置为平行地沿着漩涡状的平面形状的电阻元件20的最外周。间隔d1例如是1μm～2μm左右，能够适当调整。

源极电极布线12在源极电极布线12与电阻元件20的间隔d1固定的部分的端部具有倾斜部12b。在倾斜部12b中，随着去向源极电极布线12的大致环状断开的位置，源极电极布线12的宽度w1逐渐变窄，源极电极布线12与电阻元件20的间隔d1逐渐变宽。倾斜部12b的长度越长，则源极电极布线12与电阻元件20的间隔d1固定的部分的长度越短。倾斜部12b的长度以及源极电极布线12与电阻元件20的间隔d1固定的部分的长度能够适当调整。

另外，如图4所示，作为金属布线的分压端子布线21具有与电阻元件20的最外周相向、且分压端子布线21与电阻元件20的最外周的间隔d3固定的部分。即，在分压端子布线21与电阻元件20的最外周相向的位置，分压端子布线21被设置为呈曲线状地与漩涡状的电阻元件20平行。分压端子布线21与电阻元件20的最外周的间隔d3等于源极电极布线12与电阻元件20的最外周的间隔d1。

在沿着电阻元件20的最外周设置有分压端子布线21的位置，为了使源极电极布线12向外侧后退，源极电极布线12与电阻元件20的最外周的间隔d2比间隔d1宽。因此，源极电极布线12与电阻元件20的间隔d1固定的范围是从分压点接触部24的位置附近到倾斜部12b。

<比较例>

接着，说明第一比较例及第二比较例所涉及的半导体装置。第一比较例所涉及的半导体装置与图1所示的第一实施方式所涉及的半导体装置的不同之处在于，如图5所示，接地接触部23及分压点接触部24设置为比电阻元件20的最外周靠内周侧一圈的量，电阻元件20的比与接地接触部23连接的位置靠内周侧的部分作为有效的电阻来发挥功能。另外，第一比较例所涉及的半导体装置与第一实施方式所涉及的半导体装置的不同之处在于，源极电极布线12的环形形状的内周侧被配置为与n⁺型漏极区5为同心圆状。

在第一比较例所涉及的半导体装置中，在将电阻元件20的多晶硅电阻的薄层电阻提高至例如10kΩ/□左右的情况下，杂质浓度低的多晶硅只要接近配置有源极电极布线12等金属布线就会产生因钛(Ti)的储氢效应引起的电阻值偏移从而引发分压点偏差。即，在进行用于利用氢原子使电阻元件20的表面的悬挂键终止的氢气环境中的热处理即氢退火时，当对电阻元件20接近配置源极电极布线12等金属布线时，金属布线的最下层的势垒金属所包含的Ti吸收氢原子，因此无法利用氢原子使电阻元件20的表面的悬挂键终止，电阻值产生偏差。

图6示出多晶硅电阻与金属布线之间的距离同多晶硅电阻的电阻值的变化率的关系。如图6所示，多晶硅电阻与金属布线的距离越小，则多晶硅电阻的电阻值的变化率越大。

在第一比较例所涉及的半导体装置中，源极电极布线12的内周侧被配置为与n⁺型漏极区5为同心圆状，与此相对地，电阻元件20是漩涡状，因此从电阻元件20的作为电阻来发挥功能的最外周的部分(比电阻元件20的最外周靠内周侧一圈的部分)到源极电极布线12的内周的距离d11不固定，电阻元件20越靠外周侧则越接近源极电极布线12，因此影响分压点偏差。

为了避免该分压点偏差，第二比较例所涉及的半导体装置与图5所示的第一比较例所涉及的半导体装置的不同之处在于，如图7所示那样使源极电极布线12一律向外侧后退。另外，在第二比较例所涉及的半导体装置中，与第一比较例所涉及的半导体装置的不同之处在于，接地接触部23和分压点接触部24设置于电阻元件20的最外周。

在第二比较例所涉及的半导体装置中，产生如下问题：由于使源极电极布线12一律向外侧后退，因此源极电极布线12的宽度w11局部变窄，在源极电极布线12的与引出线12a连接的位置P11、P12处，超过允许电流密度而导致布线烧损。另外，在第二比较例所涉及的半导体装置中，与第一比较例所涉及的半导体装置同样地，电阻元件20的作为电阻来发挥功能的最外周与源极电极布线12的距离d12发生了变化，因此在由于加工偏差而电阻元件20的线宽变粗的情况下，电阻元件20的电阻值的变动变大，分压比大幅地偏差。

<效果>

相对于这些第一比较例及第二比较例所涉及的半导体装置，根据第一实施方式所涉及的半导体装置，如图1～图4所示，将源极电极布线12的平面形状配置为沿着螺旋状的电阻元件20的最外周而不是与n⁺型漏极区5为同心圆状，并且还将分压端子布线21配置为沿着电阻元件20的最外周。由此，使电阻元件20的分压电阻部中的分压点的偏差灵敏度高的外周侧的电阻值的变化率均匀化，因此能够减少分压比的偏差。

并且，根据第一实施方式所涉及的半导体装置，将电阻元件20的作为电阻来发挥功能的最外周与源极电极布线12的距离d1以及电阻元件20的作为电阻来发挥功能的最外周与分压端子布线21的距离d3设为固定，由此，即使在由于加工偏差而电阻元件20的线宽变粗的情况下，也会由于电阻元件20的电阻值的变动小而能够抑制给分压比带来的偏差的影响。

并且，相对于第二比较例所涉及的半导体装置，根据第一实施方式所涉及的半导体装置，源极电极布线12的宽度w1沿顺时针逐渐变宽，因此能够避免局部的布线宽度的缩小。因此，能够在源极电极布线12的与引出线12a连接的位置P1、P2处确保源极电极布线12的宽度w1，因此能够缓和源极电极布线12的电流密度，能够防止因启动电流引起的源极电极布线12的烧损。由此，能够不增加源极电极布线12的层数地实现廉价、高品质且偏差少的高电阻多晶硅的分压电阻。

并且，虽然由于将源极电极布线12配置为沿着螺旋状的电阻元件20而在源极电极布线12的大致环状的断开部分处产生向内侧伸出的长间隙，但能够通过将该间隙部分设为倾斜部12b来避免向n⁺型漏极区5施加高电压时的源极电极布线12的端部处的局部的电场集中，从而能够防止耐压下降。

(第一实施方式的变形例)

如图8及图9所示，第一实施方式的变形例所涉及的半导体装置的n⁺型漏极区5及n⁺型源极区4的结构与第一实施方式所涉及的半导体装置不同。图8是与第一实施方式所涉及的半导体装置的图2对应的截面图。如图8所示，n⁺型漏极区5及n⁺型源极区4选择性地设置于n型漂移区3的上部。图9是与第一实施方式所涉及的半导体装置的图4对应的俯视图。如图9所示，n⁺型源极区4不与p型栅极区2相接，n型漂移区3介于n⁺型源极区4与p型栅极区2之间。第一实施方式的变形例所涉及的半导体装置的其它结构实质上与第一实施方式所涉及的半导体装置相同，因此省略重复的说明。根据第一实施方式的变形例所涉及的半导体装置，在图8及图9所示的结构中也能够得到与第一实施方式所涉及的半导体装置相同的效果。

(第二实施方式)

第二实施方式所涉及的半导体装置与图1所示的第一实施方式所涉及的半导体装置的不同之处在于，如图10所示，栅极电极布线10被设置为比源极电极布线12靠内侧。在第二实施方式所涉及的半导体装置中，栅极电极布线10的外周侧呈齿轮状的平面形状，源极电极布线12的内周侧呈齿轮状的平面形状。

在第二实施方式所涉及的半导体装置中，栅极电极布线10具有与螺旋状的电阻元件20的最外周相向、且栅极电极布线10与电阻元件20的最外周的距离d4大致固定的部分。图10示出了第二实施方式所涉及的半导体装置的一部分的俯视图，但也可以是，栅极电极布线10在电阻元件20的最外周的半周以上与电阻元件20的最外周相向，并且栅极电极布线10与电阻元件20的最外周的距离d4大致固定。

根据第二实施方式所涉及的半导体装置，在栅极电极布线10是与电阻元件20的最外周相向的构造的情况下，将栅极电极布线10配置为沿着电阻元件20的最外周平行以使得栅极电极布线10与电阻元件20的最外周的距离d4大致固定，由此起到与第一实施方式相同的效果。

(第三实施方式)

第三实施方式所涉及的半导体装置与图1所示的第一实施方式所涉及的半导体装置的不同之处在于，如图11所示，在漩涡状的电阻元件20的比外周侧的端部靠内周侧的位置设置有接地接触部23。在图11中，接地接触部23被设置为比最外周靠内周侧一圈的量。分压点接触部24被设置为比接地接触部23靠内周侧。

电阻元件20的比与接地接触部23连接的连接位置靠外周侧的部分不作为有效的电阻来发挥功能，而是成为虚设区。在该情况下，电阻元件20的比接地接触部23靠内周侧的一圈的量被定义为有效地作为电阻来发挥功能的最外周。源极电极布线12的大致环状的内周侧被设置为比电阻元件20的不作为电阻来发挥功能的最外周靠内侧。源极电极布线12的大致环状的内周侧被设置为沿着电阻元件20的作为电阻来有效地发挥功能的最外周、且与该最外周成为固定的距离d5。

根据第三实施方式所涉及的半导体装置，将源极电极布线12配置为沿着电阻元件20的作为电阻来发挥功能的最外周，由此起到与第一实施方式相同的效果。此外，在第一实施方式所涉及的半导体装置中，接地接触部23设置于电阻元件20的外周的端部，因此电阻元件20的最外周直接成为电阻元件20的作为电阻来发挥功能的最外周。

(第四实施方式)

第四实施方式所涉及的半导体装置与图1所示的第一实施方式所涉及的半导体装置的电阻元件20的外形是大致圆形的情况的不同之处在于，如图12所示，漏极接触部14及漩涡状的电阻元件20的外形是大致跑道形状。在图12中，示意性地示出作为第四实施方式所涉及的半导体装置的构成要素的一部分的漏极接触部14、电阻元件20以及源极电极布线12的平面形状。

电阻元件20具有相互平行地延伸的直线部20a以及将直线部20a连接的U字型的曲线部20b。源极电极布线12是大致环状，与电阻元件20的最外周的直线部20a及曲线部20b相向。源极电极布线12的大致环状的内周侧的形状不是与漏极接触部14相似的形状，而是被设置为源极电极布线12的大致环状的内周侧与电阻元件20的最外周的直线部20a及曲线部20b的距离d6大致固定。

此外，虽然省略了图示，但电阻元件20的外形也可以是大致椭圆形。在该情况下也同样地，只要将源极电极布线12等金属布线设置为具有金属布线与电阻元件20的最外周的距离大致固定的部分即可。

(其它实施方式)

如上所述，本发明通过第一实施方式～第四实施方式进行了记载，但不应理解为构成本公开的一部分的论述及附图限定本发明。根据本公开，对于本领域技术人员而言，各种代替实施方式、实施例以及运用技术是显而易见的。

例如，在第一实施方式～第四实施方式所涉及的半导体装置中，例示了将电阻元件20设为用于启动电路的启动元件的电压感测的元件，但能够应用于将具有漩涡状的平面形状的多晶硅电阻用作电阻元件的所有电路。

另外，在第一实施方式～第四实施方式所涉及的半导体装置中，例示了使用JFET的半导体装置，但也能够代替JFET而应用于MOSFET等绝缘栅型场效应晶体管。

另外，在第一实施方式～第四实施方式所涉及的半导体装置中，例示了配置成源极电极布线12、分压端子布线21以及栅极电极布线10各自与电阻元件20的作为电阻来发挥功能的最外周之间的距离d1、d3、d4大致固定的情况，但在除了源极电极布线12、分压端子布线21以及栅极电极布线10以外还存在与电阻元件20的作为电阻来发挥功能的最外周相向且具有包含钛(Ti)的势垒金属的金属布线的情况下，将该金属布线配置成与电阻元件20的作为电阻来发挥功能的最外周之间的距离大致固定即可。

另外，能够在不产生矛盾的范围内将第一实施方式～第四实施方式所分别公开的结构适当进行组合。这样，本发明包含在此未记载的各种实施方式等，这是不言而喻的。因而，本发明的技术范围仅由根据上述的说明而言妥当的权利要求书所涉及的发明特征来确定。

附图标记说明

1：p型半导体基体(半导体芯片)；2：p型栅极区；3：n型漂移区；4：n⁺型源极区；5：n⁺型漏极区；6：p⁺型接触区；7：栅极多晶硅电极；8：元件分离绝缘膜；9、31：层间绝缘膜；10：栅极电极布线；11、32：漏极电极布线；12：源极电极布线；12a：引出线；12b：倾斜部；13：栅极接触部；14、33：漏极接触部；15：源极接触部；16：电阻元件接触部；17～19：接触插塞；20：电阻元件；20a：直线部；20b：曲线部；21：分压端子布线；23：接地接触部；24：分压点接触部；25：栅极多晶硅接触部。

Claims (11)

1.一种半导体装置，其特征在于，具备：

第二导电型的第一区，其设置于第一导电型的半导体基体的上部；

第二导电型的第二区，其设置于所述半导体基体的上部，与所述第一区相接；

第二导电型的第三区，其设置于所述半导体基体的上部，隔着所述第二区而与所述第一区相向，且与所述第二区相接；

第一导电型的第四区，其设置于所述半导体基体的上部，与所述第二区相接；

层间绝缘膜，其覆盖所述第二区；

电阻元件，其设置于所述层间绝缘膜的内部，具有螺旋状的平面形状；

第一电极布线，其与所述第一区及所述电阻元件的一端电连接；

第二电极布线，其与所述第三区电连接，设置于所述电阻元件的周围；

第三电极布线，其与所述第四区电连接，设置于所述电阻元件的周围；以及

分压端子布线，其与所述电阻元件电连接，

其中，与所述电阻元件的作为电阻来发挥功能的最外周相向的金属布线具有该金属布线与所述最外周的间隔固定的部分。

2.根据权利要求1所述的半导体装置，其特征在于，

所述金属布线是所述第二电极布线、所述第三电极布线以及所述分压端子布线中的至少任一方。

3.根据权利要求2所述的半导体装置，其特征在于，

所述第二电极布线具有在所述最外周的半周以上与所述最外周相向、且所述第二电极布线与所述最外周的间隔固定的部分。

4.根据权利要求3所述的半导体装置，其特征在于，

所述分压端子布线具有与所述最外周相向、且所述分压端子布线与所述最外周的间隔固定的部分，

所述分压端子布线与所述最外周的所述间隔等于所述第二电极布线与所述最外周的所述间隔。

5.根据权利要求3所述的半导体装置，其特征在于，

所述第二电极布线在所述第二电极布线与所述最外周的间隔固定的部分的端部具有倾斜部。

6.根据权利要求1～5中的任一项所述的半导体装置，其特征在于，

所述电阻元件的平面形状的外形是圆形、椭圆形或者跑道形状。

7.根据权利要求1～6中的任一项所述的半导体装置，其特征在于，

所述电阻元件的薄层电阻为1kΩ/□以上。

8.根据权利要求1～7中的任一项所述的半导体装置，其特征在于，

所述电阻元件是多晶硅电阻。

9.根据权利要求1～8中的任一项所述的半导体装置，其特征在于，

在所述电阻元件的比与所述分压端子布线电连接的位置靠外周侧的位置处，所述电阻元件与所述第三电极布线电连接。

10.根据权利要求1～9中的任一项所述的半导体装置，其特征在于，

所述第四区被设置为从比所述第三区靠外侧的位置起延伸至比所述第三区靠所述第一区侧的位置。

11.根据权利要求10所述的半导体装置，其特征在于，

所述第四区的平面形状在与将所述第一区及所述第三区连结的方向垂直的方向上夹持所述第三区。

Images