[go: up one dir, main page]

CN116246965B - 组合型空气耦合天线封装结构及制备方法 - Google Patents

组合型空气耦合天线封装结构及制备方法 Download PDF

Info

Publication number
CN116246965B
CN116246965B CN202310505788.0A CN202310505788A CN116246965B CN 116246965 B CN116246965 B CN 116246965B CN 202310505788 A CN202310505788 A CN 202310505788A CN 116246965 B CN116246965 B CN 116246965B
Authority
CN
China
Prior art keywords
substrate
antenna
metal piece
chip
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310505788.0A
Other languages
English (en)
Other versions
CN116246965A (zh
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202310505788.0A priority Critical patent/CN116246965B/zh
Publication of CN116246965A publication Critical patent/CN116246965A/zh
Application granted granted Critical
Publication of CN116246965B publication Critical patent/CN116246965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明提供一种组合型空气耦合天线封装结构及制备方法，将侧面显露有第一金属件的第一天线封装体与侧面显露有第二金属件的第二天线封装体通过相邻键合的方式形成以空气作为耦合介质的组合型空气耦合天线封装结构，可缩小天线封装结构的体积，实现毫米波；由于采用空气作为天线耦合介质，从而具有较佳的Dk/Df值，无需低介电材质，可降低天线封装结构的材料成本；空气耦合天线制备方法简单便捷；天线位置可在封装体侧面灵活分布；位于封装体侧面的金属材质的天线还可增强结构刚性减少翘曲。

Description

组合型空气耦合天线封装结构及制备方法
技术领域
本发明属于半导体封装技术领域，涉及一种组合型空气耦合天线封装结构及制备方法。
背景技术
随着人们对移动通讯网络的依赖与无线通讯技术的发展，现代通讯中频段逐渐拥挤，可利用的频带越来越有限，于是在第五代移动通讯网络中（5th generation mobilenetworks，5G），业界已纷纷注意到频段较高的毫米波（Millimeter Wave，mmWave），且毫米波集成技术已成为第五代移动通讯网络的关键技术。
相较于现行常用的2.4GHz与5GHz等有限频带，毫米波所定义出的30～300GHz频带则是相对充裕且干净的，其天线设计亦可更加微小化，以提升便携型产品的便利性。然而，已知的集成有天线功能的封装结构及方法仍存在一些问题，如：
第一，非对称结构产生翘曲问题：例如封装上天线（Antenna on Package，AoP）封装结构，在封装上设置天线功能基板，封装上天线（Antenna on Package，AoP）考虑到天线辐射效果，已将天线侧的基板采用低介电（Dk/Df，Dk即Dielectric constant的简称，中文名为介电常数，Df即Dissipation factor的简称，中文名为介质损耗因子）材质，但因其上下基板（封装上基板和封装内基板）为非对称结构，所以存在整体结构翘曲的问题（大于5毫米），导致后续制程无法继续。
第二，内设天线的传统预浸材料或称为半固化树脂、半固化片（Prepreg，PP）基板厚度较厚：由于传统PP基板厚度较厚，不适合应用到高频线路以及不适合应用在需要厚度较小的便携型产品，例如智能手机等中。
第三，低介电材质价格昂贵：为了使天线具有更好的信号穿透能力，需将天线布置在低介电材质中，如果封装上天线封装结构中天线侧的基板或是内设天线的传统PP基板全部采用低介电材质，由于低介电材质价格昂贵，因此存在经济较高无法大量使用的问题。
因此，提供一种组合型空气耦合天线封装结构及制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种组合型空气耦合天线封装结构及制备方法，用于解决现有技术中集成有天线功能的封装结构所面临的应用局限性的问题。
为实现上述目的，本发明提供一种组合型空气耦合天线封装结构的制备方法，包括以下步骤：
提供第一天线封装体，所述第一天线封装体包括第一基板、第一芯片、第一金属件、第一封装层及第一金属凸块，其中，所述第一芯片及所述第一金属件均位于所述第一基板的第一面上且所述第一芯片及所述第一金属件通过所述第一基板电连接，所述第一封装层位于所述第一基板的第一面上包覆所述第一芯片及所述第一金属件且显露所述第一金属件的侧壁，所述第一金属凸块位于所述第一基板的第二面上且与所述第一基板电连接；
提供第二天线封装体，所述第二天线封装体包括第二基板、第二金属件、第二封装层及第二金属凸块，其中，所述第二金属件位于所述第二基板的第一面上，所述第二封装层位于所述第二基板的第一面上包覆所述第二金属件且显露所述第二金属件的侧壁，所述第二金属凸块位于所述第二基板的第二面上且与所述第二基板电连接；
提供第三基板，将所述第一天线封装体及所述第二天线封装体呈相邻状键合于所述第三基板上，键合后，所述第一金属件与所述第二金属件对应设置且两者之间形成自上而下贯通设置的空气隙。
可选地，所述第一天线封装体与所述第二天线封装体为基于同一基板制备获得，其中，形成所述第一天线封装体与所述第二天线封装体的步骤包括：
提供基板，所述基板包括第一面及相对的第二面；
提供第一芯片、第一金属件及第二金属件，将所述第一芯片、所述第一金属件及所述第二金属件均键合于所述基板的第一面上，且所述第一芯片及所述第一金属件通过所述基板电连接；
于所述基板的第一面上形成封装层，所述封装层覆盖所述第一芯片、所述第一金属件及所述第二金属件；
于所述基板的第二面上形成与所述基板电连接的金属凸块；
进行切割，形成包括所述基板、所述第一芯片、所述第一金属件、所述封装层及所述金属凸块且显露所述第一金属件的侧壁的所述第一天线封装体，以及形成包括所述基板、所述第二金属件、所述封装层及所述金属凸块且显露所述第二金属件的侧壁的所述第二天线封装体。
可选地，进行切割的方法包括机械切割法或激光切割法。
可选地，所述第一芯片为单个芯片或芯片组合体或是芯片封装体，所述第一芯片至少包含射频芯片。
可选地，所述第二天线封装体中还形成有与所述第二基板电连接的第二芯片，所述第二芯片为单个芯片或芯片组合体或是芯片封装体。
可选地，所述第三基板上键合有呈阵列排布的所述第一天线封装体及所述第二天线封装体。
可选地，形成的所述组合型空气耦合天线包括组合型单极化空气耦合天线或组合型双极化空气耦合天线中的一种或组合。
本发明还提供一种组合型空气耦合天线封装结构，包括：
第一天线封装体，所述第一天线封装体包括第一基板、第一芯片、第一金属件、第一封装层及第一金属凸块，其中，所述第一芯片及所述第一金属件均位于所述第一基板的第一面上且所述第一芯片及所述第一金属件通过所述第一基板电连接，所述第一封装层位于所述第一基板的第一面上包覆所述第一芯片及所述第一金属件且显露所述第一金属件的侧壁，所述第一金属凸块位于所述第一基板的第二面上且与所述第一基板电连接；
第二天线封装体，所述第二天线封装体包括第二基板、第二金属件、第二封装层及第二金属凸块，其中，所述第二金属件位于所述第二基板的第一面上，所述第二封装层位于所述第二基板的第一面上包覆所述第二金属件且显露所述第二金属件的侧壁，所述第二金属凸块位于所述第二基板的第二面上且与所述第二基板电连接；
第三基板，所述第一天线封装体及所述第二天线封装体呈相邻状键合于所述第三基板上，所述第一金属件与所述第二金属件对应设置且两者之间具有自上而下贯通设置的空气隙。
可选地，所述第三基板上包括呈阵列排布的所述第一天线封装体及所述第二天线封装体。
可选地，所述组合型空气耦合天线包括组合型单极化空气耦合天线或组合型双极化空气耦合天线中的一种或组合。
如上所述，本发明的组合型空气耦合天线封装结构及制备方法，将侧面显露有第一金属件的第一天线封装体与侧面显露有第二金属件的第二天线封装体通过相邻键合的方式形成以空气作为耦合介质的组合型空气耦合天线封装结构，可缩小天线封装结构的体积，实现毫米波；由于采用空气作为天线耦合介质，从而具有较佳的Dk/Df值（Dk即Dielectric constant的简称，中文名为介电常数，Df即Dissipation factor的简称，中文名为介质损耗因子），无需低介电材质，可降低天线封装结构的材料成本；空气耦合天线制备方法简单便捷；天线位置可在封装体侧面灵活分布；位于封装体侧面的金属材质的天线还可增强结构刚性减少翘曲。
附图说明
图1显示为本发明组合型空气耦合天线封装结构的制备工艺流程图。
图2显示为本发明实施例中基板结构示意图。
图3显示为本发明实施例中键合芯片后的结构示意图。
图4显示为本发明实施例中键合第一金属件及第二金属件后的结构示意图。
图5显示为本发明实施例中形成封装层后的结构示意图。
图6显示为本发明实施例中形成金属凸块后的结构示意图。
图7显示为本发明实施例中进行切割形成第一天线封装体与第二天线封装体的操作示意图。
图8显示为本发明实施例中键合第一天线封装体及第二天线封装体后的结构示意图。
图9显示为本发明实施例中呈阵列排布的第一天线封装体及第二天线封装体构成的俯视结构示意图。
元件标号说明
100-基板；201-第一芯片；202-第二芯片；300-底部填充层；401-第一金属件；402-第二金属件；500-封装层；600-金属凸块；T1-第一天线封装体；T2-第二天线封装体；700-第三基板；800-空气隙。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向，可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触，另外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1，本实施例提供一种组合型空气耦合天线封装结构的制备方法，包括以下步骤：
S1：提供第一天线封装体，所述第一天线封装体包括第一基板、第一芯片、第一金属件、第一封装层及第一金属凸块，其中，所述第一芯片及所述第一金属件均位于所述第一基板的第一面上且所述第一芯片及所述第一金属件通过所述第一基板电连接，所述第一封装层位于所述第一基板的第一面上包覆所述第一芯片及所述第一金属件且显露所述第一金属件的侧壁，所述第一金属凸块位于所述第一基板的第二面上且与所述第一基板电连接；
S2：提供第二天线封装体，所述第二天线封装体包括第二基板、第二金属件、第二封装层及第二金属凸块，其中，所述第二金属件位于所述第二基板的第一面上，所述第二封装层位于所述第二基板的第一面上包覆所述第二金属件且显露所述第二金属件的侧壁，所述第二金属凸块位于所述第二基板的第二面上且与所述第二基板电连接；
S3：提供第三基板，将所述第一天线封装体及所述第二天线封装体呈相邻状键合于所述第三基板上，键合后，所述第一金属件与所述第二金属件对应设置且两者之间形成自上而下贯通设置的空气隙。
本实施例中的所述组合型空气耦合天线封装结构的制备方法，将侧面显露有所述第一金属件的所述第一天线封装体与侧面显露有所述第二金属件的所述第二天线封装体通过相邻键合的方式形成以空气作为耦合介质的组合型空气耦合天线封装结构，可缩小天线封装结构的体积，实现毫米波；由于采用空气作为天线耦合介质，从而具有较佳的Dk/Df值，无需低介电材质，可降低天线封装结构的材料成本；空气耦合天线制备方法简单便捷；天线位置可在封装体侧面灵活分布；位于封装体侧面的金属材质的天线还可增强结构刚性减少翘曲。
其中，所述第一天线封装体与所述第二天线封装体可为基于同一基板制备获得，即所述第一天线封装体与所述第二天线封装体可同步制备，以减少工艺步骤及复杂度，提高生产效率，但并非局限于此，所述第一天线封装体与所述第二天线封装体也可基于不同的基板分别单独制备。
以下结合图2~图8，对有关同步制备所述组合型空气耦合天线封装结构作进一步的介绍，具体如下：
首先，参阅图2，提供基板100，所述基板100包括第一面及相对的第二面。
具体的，所述基板100可包括如内部具有金属布线的印制电路板（PrintedCircuit Board，PCB）或内部具有金属柱的硅穿孔转接板（Through Silicon Via，TSV），或内部具有金属布线的重新布线层（Re-Distribution Layer，RDL）等。本实施例中，所述基板100采用双面均具有电路引出端的PCB，但所述基板100的种类并非局限于此，可根据需要进行选择。
当然，为提高生产效率，所述基板100可为晶圆级基板，如晶圆级的尺寸为6英寸、8英寸或12英寸的晶圆级基板等，以提高生产效率，此处不作过分限制。
接着，参阅图3及图4，提供第一芯片201、第一金属件401及第二金属件402，将所述第一芯片201、所述第一金属件401及所述第二金属件402均键合于所述基板100的第一面上，所述第一芯片201及所述第一金属件401与所述基板100电连接，所述第一芯片201及所述第一金属件401通过所述基板100电连接。
具体的，参阅图3及图4，本实施例的技术方案为先于所述基板100的第一面上键合所述第一芯片201，而后在所述基板100的第一面上键合所述第一金属件401及所述第二金属件402，但制备顺序并非局限于此，如也可先在所述基板100的第一面上键合所述第一金属件401及所述第二金属件402，而后在所述基板100的第一面上键合所述第一芯片201，此处不作过分限制。
其中，所述第一芯片201为射频（Radio Frequency，RF）芯片，所述第一芯片201与所述基板100电连接，从而所述第一芯片201与所述第一金属件401通过所述基板100可实现互连。
作为示例，本实施例中，所述第一芯片201为单个芯片，所述第一芯片201可采用倒置工艺（Flip chip）通过电连接结构（如焊球）键合于所述基板100上，且所述第一芯片201的焊盘（未图示）通过电连接结构与所述基板100的焊盘（未图示）直接电连接，如图3。
进一步的，当所述第一芯片201倒置于所述基板100上后，为对所述第一芯片201进行保护避免工艺过程中如水气、氧气等对所述第一芯片201与所述基板100之间互连性能的影响，优选在键合所述第一芯片201后，在所述第一芯片201与所述基板100之间填充底部填充材料，以形成底部填充层300，如图3。关于所述底部填充层300的材料的选用可根据需要进行选择，此处不作限定。
当然在另一实施例中，当所述第一芯片201为单个芯片时，所述第一芯片201也可正置于所述基板100上，且所述第一芯片201与所述基板100可通过电连接结构（如导电线）（未图示）电连接，即可通过如打线（wire bond）工艺，将正置于所述基板100上的所述第一芯片201的焊盘（未图示）与所述基板100上的焊盘（未图示）通过电连接结构进行互连以进行电路连接。
在又一实施例中，所述第一芯片201还可以是芯片组合体（未图示），所述芯片组合体可以是水平方向的组合或是垂直方向的组合，类似的，所述芯片组合体可通过电连接结构与所述基板100的焊盘（未图示）直接电连接，其中，电连接结构不局限于焊球、导电线中的一种或是组合。
在又一实施例中，所述第一芯片201还可以是芯片封装体（未图示），类似的，所述芯片封装体可通过电连接结构（未图示）与所述基板100的焊盘（未图示）直接电连接。其中，电连接结构不局限于焊球、导电线中的一种或是组合。
参阅图3及图8，本实施例中在第二天线封装体T2中还形成有与所述基板100电连接的第二芯片202，所述第二芯片202可包括如电源管理芯片等，具体种类此处不作限定，所述第二芯片202可为单个芯片或芯片组合体或是芯片封装体，形成方法可参阅所述第一芯片201，此处不作赘述。
作为示例，所述第一金属件401及所述第二金属件402的材质可采用如铜、铝等金属。
具体的，如图9，本实施例中，所述第一金属件401位于所述第一芯片201的外围构成间隔排布的环形金属框，使得所述第一金属件401灵活的分布于第一天线封装体T1的侧壁，从而所述第一金属件401在为后续制备天线电极提供材质的同时，大面积的金属材质可增强后续制备的封装结构的刚性，以减少翘曲，但所述第一金属件401的具体数量、形貌及分布并非局限于此，可灵活选择，以扩大应用范围，提高便捷性。同理，所述第二金属件402也可如所述第一金属件401灵活地分布于所述第二天线封装体T2的侧壁，具体数量、形貌及分布此处不作过分限定。
进一步的，在所述第一天线封装体T1中，也可同时设置与所述第一芯片201电连接的所述第一金属件401，以及不与所述第一芯片201电连接的所述第二金属件402以及电源管理芯片等，同理，在所述第二天线封装体T2中，也可同时设置射频芯片、与所述射频芯片电连接的所述第一金属件401，以及不与所述射频芯片电连接的所述第二金属件402，从而通过与临近的天线封装体的配合构成组合型空气耦合天线，具体设置此处不作过分限制。
接着，参阅图5，于所述基板100的第一面上形成封装层500，所述封装层500覆盖所述第一芯片201、所述第二芯片202、所述第一金属件401及所述第二金属件402。
具体的，所述封装层500的材质可包括如聚酰亚胺、硅胶或环氧树脂，形成所述封装层500的方法可包括如压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种或组合。在形成所述封装层500后，还可采用如化学机械研磨（Chemical MechanicalPolishing，CMP）的方法作用于所述封装层500的上表面，以提供平整的所述封装层500，以便于后续工艺的制备。关于所述封装层500的材质、厚度及制备工艺等此处不作限定。
接着，参阅图6，于所述基板100的第二面上形成与所述基板100电连接的金属凸块600。关于所述金属凸块600的材质、制备工艺等此处不作限定。
接着，参阅图7及图8，进行切割，形成包括所述基板100、所述第一芯片201、所述第一金属件401、所述封装层500及所述金属凸块600且显露所述第一金属件401的侧壁的所述第一天线封装体T1，以及形成包括所述基板100、所述第二芯片202、所述第二金属件402、所述封装层500及所述金属凸块600且显露所述第二金属件402的侧壁的所述第二天线封装体T2。
本实施例，所述第一天线封装体T1中的所述第一基板以及所述第二天线封装体T2中的所述第二基板为同一所述基板100经过切割后构成，从而图8中的所述第一基板及所述第二基板均示意为所述基板100，但并非局限于此，在另一实施例中，所述第一基板及所述第二基板也可为基于不同的基板制备，此处不作过分限制。同理，所述第一封装层及所述第二封装层为同一所述封装层500经过切割后构成，从而图8中的所述第一封装层及所述第二封装层均示意为所述封装层500，但并非局限于此；同理，所述第一金属凸块及所述第二金属凸块为具有相同材质的所述金属凸块600，从而图8中的第一封装层及所述第二封装层均示意为所述封装层500，但并非局限于此。
作为示例，进行切割的方法可包括如机械切割法或激光切割法。
具体的，如图7，可采用如芯片切割（Die Sawing，DS）工艺，对封装后的封装结构进行机械切割或激光切割，以同步形成独立设置的所述第一天线封装体T1及所述第二天线封装体T2。
需要说明的是，在另一实施例中，所述第一天线封装体T1及所述第二天线封装体T2也可各自独立制备，各个天线封装体的制备步骤均可参阅图2~图7，此处不作赘述。
接着，参阅图8，提供第三基板700，将所述第一天线封装体T1及所述第二天线封装体T2呈相邻状键合于所述第三基板700上，且键合后，所述第一金属件401与所述第二金属件402对应设置且两者之间形成自上而下贯通设置的空气隙800。
具体的，所述第三基板700可包括如内部具有金属布线的印制电路板（PrintedCircuit Board，PCB）或内部具有金属柱的硅穿孔转接板（Through Silicon Via，TSV），或内部具有金属布线的重新布线层（Re-Distribution Layer，RDL）等。本实施例中，所述第三基板700采用双面均具有电路引出端的PCB，但所述第三基板700的种类并非局限于此，可根据需要进行选择。
关于形成的所述空气隙800的宽度可对所述第一天线封装体T1及所述第二天线封装体T2的键合工艺进行选择与控制获得，以制备满足需求的天线耦合距离，所述空气隙800的宽度的选择，此处不作过分限制。至此可完成有关所述组合型空气耦合天线封装结构的制备。
本实施例的所述组合型空气耦合天线封装结构，独立设置的所述第一天线封装体T1及所述第二天线封装体T2通过侧壁显露的所述第一金属件401与所述第二金属件402以及所述空气隙800，可便捷的构成以空气作为耦合介质、具有较佳的Dk/Df值的所述组合型空气耦合天线，无需低介电材质，可降低天线封装结构的材料成本，在运行期间，所述射频芯片通过所述基板100及互连的所述组合型空气耦合天线可进行无线信号的传送及接收。由于所述第一金属件401与所述第二金属件402均分别位于各自封装体的侧面，从而由所述第一金属件401与所述第二金属件402及所述空气隙800构成的所述组合型空气耦合天线还可减小最终制备的封装结构的厚度，缩小天线封装结构的体积，以便应用于便携型产品中，如手机等，且可实现毫米波，增强结构刚性减少翘曲。
作为示例，如图9，所述第三基板700上可键合有呈阵列排布的所述第一天线封装体T1及所述第二天线封装体T2，具体分布及数量可根据需要进行选择，此处不作过分限定。
作为示例，形成的所述组合型空气耦合天线可包括组合型单极化空气耦合天线或组合型双极化空气耦合天线中的一种或组合，以扩大所述组合型空气耦合天线封装结构的应用。
具体的，可通过对所述第一金属件401与所述第二金属件402的选择与组合，形成所需的所述组合型单极化空气耦合天线或组合型双极化空气耦合天线，关于所述第一金属件401与所述第二金属件402的种类此处不作过分限定。
进一步的，还可包括于所述第三基板700上形成与所述第三基板700电连接的金属凸块（未图示）的步骤或进行切割分离的步骤。
具体的，当所述第三基板700采用双面具有电性引出端的电路连接件时，为便于后续所述组合型空气耦合天线封装结构的应用，可在所述第三基板700的背面形成与所述第三基板700电连接的金属凸块，以便于后续的电连接。当然，若所述第三基板700上具有多个所述组合型空气耦合天线时，也可进行如机械切割法或激光切割法，以形成多个所述组合型空气耦合天线封装结构。
参阅图8，本实施例还提供一种组合型空气耦合天线封装结构，所述组合型空气耦合天线封装结构可采用上述制备工艺制备，但并非局限于此。本实施例中，采用上述制备工艺制备所述组合型空气耦合天线封装结构，从而关于所述组合型空气耦合天线封装结构的材质、制备工艺等均可参阅上述关于所述组合型空气耦合天线封装结构的制备方法。
参阅图8，所述组合型空气耦合天线封装结构包括第一天线封装体T1、第二天线封装体T2及第三基板700。
其中，所述第一天线封装体T1包括第一基板、第一芯片201、第一金属件401、第一封装层及第一金属凸块，所述第一芯片201及所述第一金属件401均位于所述第一基板的第一面上且所述第一芯片201及所述第一金属件401均与所述第一基板电连接，所述第一芯片201及所述第一金属件401均通过所述第一基板电连接，所述第一封装层位于所述第一基板的第一面上包覆所述第一芯片201及所述第一金属件401且显露所述第一金属件401的侧壁，所述第一金属凸块位于所述第一基板的第二面上且与所述第一基板电连接；所述第二天线封装体T2包括第二基板、第二金属件402、第二封装层及第二金属凸块，所述第二金属件402位于所述第二基板的第一面上，所述第二封装层位于所述第二基板的第一面上包覆所述第二金属件402且显露所述第二金属件402的侧壁，所述第二金属凸块位于所述第二基板的第二面上且与所述第二基板电连接；所述第一天线封装体T1及所述第二天线封装体T2呈相邻状键合于所述第三基板700上，所述第一金属件401与所述第二金属件402对应设置且两者之间具有自上而下贯通设置的空气隙800。
如图8，本实施例中，所述第一基板及所述第二基板均采用同一基板100；所述第一封装层及所述第二封装层均采用同一封装层500；所述第一金属凸块及所述第二金属凸块均采用金属凸块600；从而使得所述第一天线封装体T1与所述第二天线封装体T2可同步制备，以减少工艺步骤及复杂度，提高生产效率，但并非局限于此，所述第一天线封装体T1与所述第二天线封装体T2也可基于不同的基板分别单独制备，此处不作过分限制。
作为示例，所述第二天线封装体T2中还可包括第二芯片202，所述第一芯片201及所述第二芯片202可采用倒置或正置的方式键合于所述基板100上，且若采用倒置键合时，还优选芯片与基板之间填充底部填充层300。
具体的，所述第一芯片201为射频（Radio Frequency，RF）芯片，所述第一芯片201与所述基板100电连接，从而所述第一芯片201与所述第一金属件401通过所述基板100可实现互连。所述第二芯片202可包括如电源管理芯片等，具体种类此处不作限定。所述第一天线封装体T1中的所述第一金属件401与所述第二天线封装体T2中的所述第二金属件402结合所述空气隙800构成组合型空气耦合天线，在每个封装结构中，在运行期间，所述第一芯片201通过所述基板100及互连的所述组合型空气耦合天线可进行无线信号的传送及接收。但并非局限于此，如在所述第一天线封装体T1中，也可同时设置与所述第一芯片201电连接的所述第一金属件401，以及不与所述第一芯片201电连接的所述第二金属件402以及电源管理芯片等，同理，在所述第二天线封装体T2中，也可同时设置射频芯片、与所述射频芯片电连接的所述第一金属件401，以及不与所述射频芯片电连接的所述第二金属件402，从而通过与临近的天线封装体的配合构成组合型空气耦合天线，如图9，具体设置此处不作过分限制。在本实施例中，所述第一芯片201和所述第二芯片202均为单个芯片。在其他实施例中，所述第一芯片201还可以是芯片组合体，所述芯片组合体可以是水平方向的组合或是垂直方向的组合，类似的，所述芯片组合体通过电连接结构与所述基板100的焊盘（未图示）直接电连接，连接结构不局限于焊球、导电线中的一种或是组合，且所述芯片组合体至少包含射频芯片。在又一实施例中，所述第一芯片201还可以是芯片封装体，类似的，所述芯片封装体通过电连接结构与所述基板100的焊盘（未图示）直接电连接，且所述芯片封装体至少包含射频芯片。本实施例可构成位于封装结构侧面的、内埋式的所述组合型化空气耦合天线，可缩小天线封装结构的体积，实现毫米波；由于采用空气作为天线的耦合介质，从而使得天线具有较佳的Dk/Df值；天线位置可在封装结构上灵活分布；金属材质的天线还可增强封装结构的刚性以减少翘曲。
作为示例，所述第三基板700上可包括呈阵列排布的所述第一天线封装体T1及所述第二天线封装体T2，如图9，关于所述第三基板700上的所述第一天线封装体T1及所述第二天线封装体T2的具体分布及数量可根据需要进行选择，此处不作过分限定。
作为示例，所述组合型空气耦合天可包括组合型单极化空气耦合天线或组合型双极化空气耦合天线中的一种或组合。
具体的，可通过对所述第一金属件401与所述第二金属件402的选择与组合，形成所需的所述组合型单极化空气耦合天线或组合型双极化空气耦合天线，关于所述第一金属件401与所述第二金属件402的种类此处不作过分限定。
综上所述，本发明的组合型空气耦合天线封装结构及制备方法，将侧面显露有第一金属件的第一天线封装体与侧面显露有第二金属件的第二天线封装体通过相邻键合的方式形成以空气作为耦合介质的组合型空气耦合天线封装结构，可缩小天线封装结构的体积，实现毫米波；由于采用空气作为天线耦合介质，从而具有较佳的Dk/Df值，无需低介电材质，可降低天线封装结构的材料成本；空气耦合天线制备方法简单便捷；天线位置可在封装体侧面灵活分布；位于封装体侧面的金属材质的天线还可增强结构刚性减少翘曲。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种组合型空气耦合天线封装结构的制备方法，其特征在于，包括以下步骤：
提供第一天线封装体，所述第一天线封装体包括第一基板、第一芯片、第一金属件、第一封装层及第一金属凸块，其中，所述第一芯片及所述第一金属件均位于所述第一基板的第一面上且所述第一芯片及所述第一金属件通过所述第一基板电连接，所述第一封装层位于所述第一基板的第一面上包覆所述第一芯片及所述第一金属件且显露所述第一金属件的侧壁，所述第一金属凸块位于所述第一基板的第二面上且与所述第一基板电连接；
提供第二天线封装体，所述第二天线封装体包括第二基板、第二金属件、第二封装层及第二金属凸块，其中，所述第二金属件位于所述第二基板的第一面上，所述第二封装层位于所述第二基板的第一面上包覆所述第二金属件且显露所述第二金属件的侧壁，所述第二金属凸块位于所述第二基板的第二面上且与所述第二基板电连接；
提供第三基板，将所述第一天线封装体及所述第二天线封装体呈相邻状键合于所述第三基板上，键合后，所述第一金属件与所述第二金属件对应设置且两者之间形成自上而下贯通设置的空气隙；
所述第一天线封装体与所述第二天线封装体为基于同一基板同步制备获得，其中，形成所述第一天线封装体与所述第二天线封装体的步骤包括：
提供基板，所述基板包括第一面及相对的第二面；
提供第一芯片、第一金属件及第二金属件，将所述第一芯片、所述第一金属件及所述第二金属件均键合于所述基板的第一面上，且所述第一芯片及所述第一金属件通过所述基板电连接；
于所述基板的第一面上形成封装层，所述封装层覆盖所述第一芯片、所述第一金属件及所述第二金属件；
于所述基板的第二面上形成与所述基板电连接的金属凸块；
进行切割，形成包括所述基板、所述第一芯片、所述第一金属件、所述封装层及所述金属凸块且显露所述第一金属件的侧壁的所述第一天线封装体，以及形成包括所述基板、所述第二金属件、所述封装层及所述金属凸块且显露所述第二金属件的侧壁的所述第二天线封装体。
2.根据权利要求1所述的组合型空气耦合天线封装结构的制备方法，其特征在于：进行切割的方法包括机械切割法或激光切割法。
3.根据权利要求1所述的组合型空气耦合天线封装结构的制备方法，其特征在于：所述第一芯片为单个芯片或芯片组合体或是芯片封装体，所述第一芯片至少包含射频芯片。
4.根据权利要求1所述的组合型空气耦合天线封装结构的制备方法，其特征在于：所述第二天线封装体中还形成有与所述第二基板电连接的第二芯片，所述第二芯片为单个芯片或芯片组合体或是芯片封装体。
5.根据权利要求1所述的组合型空气耦合天线封装结构的制备方法，其特征在于：所述第三基板上键合有呈阵列排布的所述第一天线封装体及所述第二天线封装体。
6.根据权利要求1所述的组合型空气耦合天线封装结构的制备方法，其特征在于：形成的所述组合型空气耦合天线包括组合型单极化空气耦合天线或组合型双极化空气耦合天线中的一种或组合。
7.一种采用如权利要求1~6中任一制备方法制备的组合型空气耦合天线封装结构，其特征在于，包括：
第一天线封装体，所述第一天线封装体包括第一基板、第一芯片、第一金属件、第一封装层及第一金属凸块，其中，所述第一芯片及所述第一金属件均位于所述第一基板的第一面上且所述第一芯片及所述第一金属件通过所述第一基板电连接，所述第一封装层位于所述第一基板的第一面上包覆所述第一芯片及所述第一金属件且显露所述第一金属件的侧壁，所述第一金属凸块位于所述第一基板的第二面上且与所述第一基板电连接；
第二天线封装体，所述第二天线封装体包括第二基板、第二金属件、第二封装层及第二金属凸块，其中，所述第二金属件位于所述第二基板的第一面上，所述第二封装层位于所述第二基板的第一面上包覆所述第二金属件且显露所述第二金属件的侧壁，所述第二金属凸块位于所述第二基板的第二面上且与所述第二基板电连接；
第三基板，所述第一天线封装体及所述第二天线封装体呈相邻状键合于所述第三基板上，所述第一金属件与所述第二金属件对应设置且两者之间具有自上而下贯通设置的空气隙。
8.根据权利要求7所述的组合型空气耦合天线封装结构，其特征在于：所述第三基板上包括呈阵列排布的所述第一天线封装体及所述第二天线封装体。
9.根据权利要求7所述的组合型空气耦合天线封装结构，其特征在于：所述组合型空气耦合天线包括组合型单极化空气耦合天线或组合型双极化空气耦合天线中的一种或组合。
CN202310505788.0A 2023-05-08 2023-05-08 组合型空气耦合天线封装结构及制备方法 Active CN116246965B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310505788.0A CN116246965B (zh) 2023-05-08 2023-05-08 组合型空气耦合天线封装结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310505788.0A CN116246965B (zh) 2023-05-08 2023-05-08 组合型空气耦合天线封装结构及制备方法

Publications (2)

Publication Number Publication Date
CN116246965A CN116246965A (zh) 2023-06-09
CN116246965B true CN116246965B (zh) 2023-08-01

Family

ID=86629793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310505788.0A Active CN116246965B (zh) 2023-05-08 2023-05-08 组合型空气耦合天线封装结构及制备方法

Country Status (1)

Country Link
CN (1) CN116246965B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10852495B2 (en) * 2015-09-25 2020-12-01 Intel Corporation Microelectronic package communication using radio interfaces connected through wiring
US11581272B2 (en) * 2019-03-22 2023-02-14 Intel Corporation Contactless high-frequency interconnect
US20230420396A1 (en) * 2020-12-23 2023-12-28 Intel Corporation Device-to-device communication system, packages, and package system

Also Published As

Publication number Publication date
CN116246965A (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
US11721882B2 (en) Semiconductor package having discrete antenna device
TWI723885B (zh) 半導體封裝
US8648454B2 (en) Wafer-scale package structures with integrated antennas
US20200303806A1 (en) Semiconductor package having discrete antenna device
US11233324B2 (en) Packaging structure and method for fabricating the same
US10833394B2 (en) Electronic package and method for fabricating the same
US12057618B2 (en) Electronic package and fabrication method thereof
TW202038422A (zh) 電子封裝件及其製法
CN219350203U (zh) 一种三维射频模块系统封装结构
CN116246965B (zh) 组合型空气耦合天线封装结构及制备方法
CN116387799B (zh) 双极化空气耦合天线封装结构及制备方法
CN116435198B (zh) 单极化空气耦合天线封装结构及制备方法
CN116230558B (zh) 单极化空气耦合天线封装结构及制备方法
TWI789977B (zh) 電子裝置及其製造方法
KR20230064550A (ko) 패키지 인 안테나 장치 및 그 제조 방법
CN116073133A (zh) 电子装置及其制造方法
CN111261529B (zh) 天线封装结构及封装方法
TWI815314B (zh) 電子封裝件及其製法
EP4362086A1 (en) Chip package structure and electronic apparatus
US20240379590A1 (en) Electronic package and manufacturing method thereof
US20240145908A1 (en) Electronic package and manufacturing method thereof
CN117174669A (zh) 电子封装件及其制法
CN116995068A (zh) 芯片集成天线封装结构及封装方法
CN111261528A (zh) 天线封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant