[go: up one dir, main page]

CN1161490A - 能与阈电压无关地稳定产生中间电位的电压发生电路 - Google Patents

能与阈电压无关地稳定产生中间电位的电压发生电路 Download PDF

Info

Publication number
CN1161490A
CN1161490A CN96111252A CN96111252A CN1161490A CN 1161490 A CN1161490 A CN 1161490A CN 96111252 A CN96111252 A CN 96111252A CN 96111252 A CN96111252 A CN 96111252A CN 1161490 A CN1161490 A CN 1161490A
Authority
CN
China
Prior art keywords
voltage
node
power supply
supply node
vcc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96111252A
Other languages
English (en)
Other versions
CN1103950C (zh
Inventor
飞田洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1161490A publication Critical patent/CN1161490A/zh
Application granted granted Critical
Publication of CN1103950C publication Critical patent/CN1103950C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种电压发生电路包括：连接在第一电源节点(4a)与输出节点(3)之间并按源输出器模式工作的第一MOS晶体管(Q5)；连接在该输出节点与第二电源节点(4b)之间并按源输出器模式工作的第二MOS晶体管(Q6)；以及电压发生部分(VGA)，该电压发生部分利用具有大于来自输出节点(3)的电压(VO)的两倍的电平的第三电源节点(5)上的电压，和接收一个比输出节点(3)的电压的测量基准电压更低的电压的第四电源节点(6)上的电压(VBB)。

Description

能与阈电压无关地稳定产生中间电位的电压发生电路
本发明涉及一种用来产生一个预定电平的电压的电路，确切地说，涉及一种设置在一个集成半导体器件中的内部电压发生电路，该器件作为一个元件包括一个MOS晶体管(绝缘栅型场效应晶体管)。更确切地说，本发明涉及一种用来在一个动态半导体存储器(DRAM)中产生一个中间电压的电路，该中间电压的电平约为工作电源电压的一半。
图23表示在一个动态半导体存储器(下文称为DRAM)中利用一个内部电压的诸元件的一种结构。一个存储单元阵列的一种结构示意地画在图23中。在该存储单元阵列中，多个存储单元MC排列成一些行和一些列的一个矩阵。对应每行存储单元布置一根字线WL。同样，对应每列存储单元布置一对位线。一行的诸存储单元连接于一根对应的字线WL。同样，一列的诸存储单元连接于一个对应的位线对。在图23中，分别画出两根字线WL1和WL2，及一对位线BL和/BL。
对应字线WL1与位线BL的交叉点布置一个存储单元MC1。对应字线WL2与位线/BL的交叉点布置一个存储单元MC2。存储单元MC1包括一个以电荷的形式存储信息的电容器Ca1，及一个响应于在一根对应的字线WL1上的一个信号电位而变成导通的，以便把电容器Ca1连接于位线BL，从而向对应的位线BL读出存储在电容器Ca1中的该信息的存取晶体管MT1。与存储单元MC1类似，存储单元MC2包括一个电容器Ca2，及一个响应于在一根对应的字线WL2上的一个信号电位而变成导通的存取晶体管MT2。两个存取晶体管MT1和MT2均由一种n沟道MOS晶体管(绝缘栅场效应晶体管)形成。
在位线对BL和/BL处设置一个预充电/均衡电路PE，以便在一种备用模式中把位线BL和/BL预充电到一个中间电位VBL。预充电/均衡电路包括一个响应于一个均衡信号EQ以便使位线BL和/BL电气上短路的均衡晶体管T1，及响应于均衡信号EQ变成导通的以便向位线BL和/BL发射预充电电位VBL的预充电晶体管T2和T3。晶体管T1-T3均由一种n沟道MOS晶体管形成。预充电电位VBL被设定成在工作电源电压VCC与地电压VSS之间的一个中间电位(VCC/2∶VSS＝0V)。
一个中间电位电平的单元阳极(plate)电压VCP施加于存储单元电容器Ca1和Ca2的一个单元阳极(公共电极：未与存取晶体管MT1和MT2相连的节点)。预充电电压VBL和单元阳极电压VCP由设置在该DRAM内的一个中间电压发生电路MV来供给。预充电电压VBL和单元阳极电压VCP之所以被设定成中间电位VCC/2的该电平的理由将在下文述及。将参照图24的操作波形图来描述图23的该DRAM的一次操作。
在一个DRAM中，一次操作周期(一个处于等待状态的备用周期和一个其中进行一次存储单元选择操作的活动周期)取决于一个外加的行地址选通信号/RAS。当行地址选通信号/RAS达到高电平(逻辑高)时，该DRAM进入一个备用周期，其中该内部存储单元阵列被保持于一种预充电状态。在此备用周期期间，均衡信号EQ达到一个高电平，预充电/均衡电路PE中的所有晶体管T1-T3均达到接通状态，而位线BL和/BL被预充电到由中间电压发生电路MV供给的预充电电压VBL的电平。字线WL1和WL2达到非选择状态，并被保持于地电压的低电平(逻辑低)。
当行地址选通信号/RAS下降到低电平时，起动一个活动周期以开始一次存储单元选择操作。响应于行地址选通信号/RAS的这一下降，均衡信号EQ被驱动到一个低电平，而预充电/均衡电路PE中的所有晶体管T1-T3被断开。在此状态下，位线BL和/BL在一个预充电电压VBL下达到一种浮动状态。
然后，响应于此行地址选通信号/RAS的该下降，一个外加行地址信号被锁存和译码。位于与由此行地址信号选址的该行相对应的字线WL被选择，而所选字线WL的电位被驱动到一个高电位(一般来说，一个比工作电源电压VCC要高的电平电压)。当所选字线WL的电位上升时，连接于该所选字线WL的存储单元MC的存取晶体管MT变成导通的，借此存储单元电容器Ca电气上连接于一根对应的位线。为简化起见，这里假定字线WL1被选择。在此状态下，存储单元MC1的存取晶体管MT1被接通，借此电容器Ca1电气上连接于位线BL。根据在存储单元电容器Ca1中所存储电荷的数量(所存储信息)在位线BL与电容器Ca1之间出现电荷转移，借此位线BL的该电位改变。图24表示一种状态，其中存储单元MC1存储着高电平的数据，而位线BL的该电位被提高。由于一个存储单元电容器不连接在另一位线/BL中，故位线/BL保持预充电电压VBL的电压电平。
当位线BL与/BL之间的电位差足够大时，一个未画出的读出放大器被起动。位线BL和/BL的电位被差动地放大，借此具有较高电平的位线BL的电位被设定成电源电压VCC的电平，而具有较低电位的位线/BL的电位被设定成地电压VSS的电平。然后，一个未画出的列地址信号被供应和译码，借此一个由此所译码的列地址信号所选列的存储单元被选择。对该所选列上的该存储单元进行数据写/读。
当对一个存储单元的一次存取操作完成时，行地址选通信号/RAS被驱动到一个高电平，而该所选字线WL的该电位被驱动到一个低电平。与该所选字线WL1相连接的存储单元MC的存取晶体管MT1被断开。然后，该读出放大器被停用，而位线BL和/BL的该电位的锁存操作被停止。然后，均衡信号EQ被驱动到一个高电平，借此位线BL和/BL被预充电/均衡电路PE预充电成一个处于中间电压VCC/2的电平的预充电电压VBL。
从图24的操作波形图看出，位线BL和/BL的诸电压实现从预充电电压VBL向工作电源电压VCC或地电压VSS的转变。因而，位线BL和/BL的电压振幅变成VCC/2，以致根据读出存储单元数据把位线BL和/BL设定成一个高电平或一个低电平所需的时间被缩短。这意味着位线BL和/BL的诸电压电平能以一个较快的定时被确定。结果，对一个所选存储单元的存取可以被加快以便允许高速存取。
之所以把单元阳极电压VCP设定成中间电压VCC/2的理由在下面提出。当一个DRAM的存储容量和集成密度二者都提高时，一个存储单元的占用面积减小，以便引起该存储单元电容器的占用面积的减小。图24中所示的位线BL与/BL的电位差(读出电压)ΔV被一个未画出的读出放大器读出并放大，借此读出存储单元数据。因而希望尽可能加大这一读出电压ΔV以便准确地进行一次读出操作。读出电压ΔV的量值大体上与位线BL或/BL的电容量Cb与存储单元电容器Ca的电容量Cs的比值即Cs/Cb成比例。因而，必须加大存储单元电容器Ca的电容量。存储单元电容器的该电容量值取决于一个存储节点(一个与存取晶体管相连接的电极节点)与一个单元阳极之间的对置面积和距离。为了对一个存储单元电容器实现一个足够的电容量值，使存储单元电容器的一个绝缘膜的厚度尽可能薄。为了保证包含这样一种薄电容器绝缘膜的存储单元电容器的击穿电压特性，作为单元阳极电压VCP施加一个中间电压VCC/2，以便把跨越该存储节点与存储单元电容器Ca的该单元阳极所施加的该电压保持为中间电压VCC/2的电平。
图25表示一种常规的中间电压发生电路的一个例子。参见图25，一种中间电压发生电路包括一个用来从电源节点4a上的电压VCC和地节点4b上的电压VSS产生第一电压的第一电压发生部分VG1，一个用来从电源节点4a上的电压VCC和地节点4b上的电压VSS产生第二电压的第二电压发生部分VG2，以及一个连接在电源节点4a与地节点4b之间的，用来根据由电压发生部分VG1和VG2所产生的第一电压和第二电压而产生一个内部电压VO的输出电路OUT。
第一电压发生部分VG1包括一个连接在电源节点4a与内部节点1a之间的高电阻值的电阻元件R1，一个连接在内部节点1a与1b之间的高电阻值的电阻元件R2，以及串联连接在内部节点1b与地节点4b之间并按二极管模式工作的n沟道MOS晶体管Q1和Q2。MOS晶体管Q1和Q2中的每一个带有它的彼此相连的栅与漏(接成二极管)，并由一个来自电阻元件R1和R2的小电流按二极管模式工作。
第二电压发生部分VG2包括串联连接在电源节点4a与内部节点2b之间的p沟道MOS晶体管Q3和Q4，一个连接在内部节点2b与2a之间的高电阻值的电阻元件R3，以及连接在内部节点2a与地节点4b之间的高电阻值的电阻元件R4。MOS晶体管Q3和Q4中的每一个带有它的彼此相连的栅与漏，并由一个来自电阻元件R3和R4的小电流按二极管模式工作。
从内部节点1a产生一个第一电压，而从内部节点2a产生一个第二电压。
输出电路OUT包括一个连接在电源节点4a与输出节点3之间，而且它的栅连接于内部节点1a的n沟道MOS晶体管Q5，以及一个连接在输出节点3与地节点4b之间，而且在其控制电极节点(栅)接收在内部节点2a上的第二电压的p沟道MOS晶体管Q6。下文将描述该工作。
电阻元件R1和R2的各自的电阻值被设定成足够地大于n沟道MOS晶体管Q1和Q2的接通电阻(沟道电阻)。在此一状态，MOS晶状管Q1和Q2按二极管模式工作以引起阈电压VTN的电压降。因而，内部节点1b上的电压达到2·VTN的电平(地电压VSS为0V)。当电阻元件R1和R2的电阻值各设定成R值时，一个等于被1∶1的比值所电阻分压的电源节点4a与内部节点1b之间电位差的电平的电压施加于内部节点1a。更具体地说，一个电平：
            (VCC+2·VTN)/2＝VCC/2+VTN的电压作为第一电压从内部节点1a施加于MOS晶体管的栅极。同理在第二电压发生部分中，电阻元件R3和R4的电阻值被设定成足够地大于MOS晶体管Q3和Q4的接通电阻(沟道电阻)。MOS晶体管Q3和Q4按二极管模式工作，因而跨越它们产生一个具有各自的阈电压的绝对值的电压降。因而，内部节点2b的电位变为VCC-2·|VTP|。由于电阻元件R3和R4的电阻值彼此相等而且跨越电阻元件R3和R4的电压彼此相等，内部节点2a的电位表达为：
            VCC/2-|VTP|
在输出电路OUT中，施加在MOS晶体管Q5的控制电极节点(栅)上的电压电平低于施加在电源节点4a上的电源电压VCC。因而，MOS晶体管Q5按一种源输出器模式工作，借此MOS晶体管Q5向输出节点3发送一个栅电压减去阈电压的电压。换句话说，MOS晶体管Q5向输出节点3提供一个VCC/2的电位。当输出节点3的电位VO变成高于VCC/2的电平时，MOS晶体管Q5的栅-源电位变成低于阈电压VTN，借此MOS晶体管Q5断开。相反，当输出节点3的电压VO变成低于VCC/2时，MOS晶体管Q5的栅-源电压变成高于它的阈电压VTN，借此MOS晶体管接通。一个电流从电源节点4a供给节点3以提高它的电位。
由于MOS晶体管Q6具有它的比它的漏的电位即地节点4b的电位要高的栅电位，故MOS晶体管Q6同样按源输出器模式工作，把输出节点3的电位放电到阈电压的绝对值加上它的栅电位的电平。更具体地说，MOS晶体管Q6把输出节点3的电压VO驱动到VCC/2的电压平。当输出节点3的电压VO变成高于VCC/2时，MOS晶体管Q6具有比将接通的阈电压要高的栅-源电位。结果，输出节点3的电位被降低。当输出节点3的电压VO变成低于VCC/2时，MOS晶体管Q6的栅-源电位变成低于阈电压VTP，借此MOS晶体管Q6断开。
因而，在输出电路OUT中，MOS晶体管Q5和Q6按推挽模式工作，其中一个达到接通状态而另一个达到断开状态。由于MOS晶体管Q5和Q6在它们的栅-源电压处于等于各自的阈电压的区域附近的情况下工作，即由于MOS晶体管Q5和Q6工作于接通状态与断开状态的边界，几乎没有直通电流从电源节点4a流到地节点4b，从而降低功率消耗。此外，在电压发生部分VG1和VG2中为了使MOS晶体管Q1-Q4按二极管模式工作仅需要一个小电流。电阻元件R1-R4的诸电阻值被设定成足够高，而穿过它们流过的电流被设定成足够低。因而功率消耗很小。
图26表示一种常规的中间电压发生电路的另一种结构。参见图26，该中间电压发生电路包括一个用来产生一个基准电压的电压发生部分VG，以及一个用来根据来自电压发生部分VG的该基准电压产生一个预定电压电平的中间电压VO的输出电路OUT。电压发生部分VG包括一个连接在电源节点4a与内部节点1之间的高电阻值的电阻元件R5，一个连接在内部节点1与内部节点7之间的接成二极管的n沟道MOS晶体管Q7，一个连接在内部节点7与2之间的接成二极管的p沟道MOS晶体管Q8，以及一个连接在内部节点2与地节点4b之间的高电阻值的电阻元件R6。像图25中所示的结构那样，输出电路OUT包括一个用来给输出节点3充电的n沟道MOS晶体管Q5，以及一个用来使输出节点3放电的p沟道MOS晶体管Q6。
电阻元件R5和R6的电阻值被设定成足够地大于MOS晶体管Q7和Q8的接通电阻(沟道电阻)。MOS晶体管Q7和Q8按二极管模式工作以引起各自的阈电压的电压降。当电阻元件R5和R6二者的电阻值均等于R，MOS晶体管Q7和Q8的阈电压分别为VTN和VTP，而从电源节点4a经电压发生部分VG流到地节点4b的电流为I时，得到下式。
           2·I·R+VTN+|VTP|＝VCC
           I·R＝(VCC-VTN-|VTP|)/2
因而，内部节点1和2的电压VN1和VN2分别由以下诸式得到。
           VN1＝VCC-I·R
              ＝VCC/2+(VTN+|VTP|)/2
           VN2＝VN1-VTN-|VTP|
              ＝VCC/2-(VTN+|VTP|)/2
MOS晶体管Q5和Q6各按一种源输出器模式工作，借此从该漏向源发射一个栅电位减去阈电压的电压。因而，来自输出节点3的一个电压VN3由下式表达为：
           VN3＝VCC/2+(|VTP|-VTN)/2
当输出节点3的电压VN3升高时，p沟道MOS晶体管Q6接通，借此把输出节点3的电压VN3的电平拉低。相反，当输出节点3的电压电平降低时，MOS晶体管Q5接通，借此把来自输出节点3的电压VN3的电压电平提高。由于阈电压|VTP|和VTN大体上彼此相等，故由输出节点3所提供的电压VN3的电平约等于VCC/2。由于输出电路OUT中的MOS晶体管Q5和Q6工作于接通状态与断开状态之间的边界区，而且根据图26中所示的中间电压发生电路的结构还按一种推挽模式工作，所以几乎没有电流从电源节点4a流到地节点4b，而且功率消耗很低。此外，由于在电压发生部分VG中电阻元件R5和R6的电阻值足够高，故电流极低，造成很低的功率消耗。
DRAM广泛用于诸如笔记本式个人计算机之类的便携式设备。在这样一些便携式设备中，由于用一个电池作电源，特别需要低功率消耗的器件。在降低功率消耗的各种措施中，降低工作电源电压的方法是最有效的，因为功率消耗与工作电源电压的二次方成比例。根据此一观点，对工作电源电压强加一项1.8V±0.15(1.65～1.95V)的要求。虽然一个MOS晶体管的尺寸根据电源电压的降低而按比例缩小，但是由于下文将要描述的亚阈电流的加大，根据电源电压的降低而降低阈电压一般来说是困难的。
图27表示一个n沟道MOS晶体管的栅电压与漏电流之间的关系。漏电流Ids沿纵坐标绘制，而栅电压(以源电压为基准的栅电压)Vgs沿横坐标绘制。一个MOS晶体管的阈电压定义为一定量的漏电流被导通时的栅电压。例如，在一个栅极宽度10μm的MOS晶体管中，阈电压Vth定义为1μA的电流被导通时的栅电压Vgs。虽然在一个MOS晶体管中当栅电压低于阈电压时漏电流Ids按指数关系减小，但是即使当栅电压Vgs变成0V时该漏电流Ids不变为0。
当一个MOS晶体管的阈电压从Vth1降低到Vth2时，此MOS晶体管的特性曲线从曲线I移到曲线II。在此一状态下，当栅电压Vgs为0V时流过的电流(亚阈电流)从I1加大到I2。因而，存在着一个问题，即如果只是降低阈电压，则亚阈电流加大而造成较大的功率消耗。通过把图27中的Vgs变号而得到一个p沟道MOS晶体管的特性，而且引起类似的问题。例如，目前用于DRAM中的MOS晶体管的阈电压的量值大约有以下数值
            VTN＝0.7+0.1V，|VTP|0.75+0.1V.
图28表示图25中所示的中间电压发生电路的节点1a的电压V1与电源电压VCC之间的关系。当电源电压VCC低于2·VTN时，MOS晶体管Q1和Q2中至少一个断开，致使在第一电压发生部分VG1中没有电流流过。因而，节点1a上的电压V1根据电源电压VCC而升高(V1＝VCC)。
当电源电压VCC超过2·VTN时，MOS晶体管Q1和Q2二者都接通，借此在第一电压发生部分VG1中电流从电源节点4a流向地节点4b。因而，节点1a的电压V1变成VCC/2+VTN。当MOS晶体管Q1和Q2具有上述数值的阈电压VTN时，2·VTN＝1.4±0.2V。因而，当电源电压VCC低于1.4±0.2V时，节点1a的电压V1变成等于工作电压VCC，致使不能产生所需电平VCC/2+VTN的电压。相反，电源电压VCC的最低允许值为1.8-0.15＝1.65V。第一电压发生部分VG1正确工作所需要的电压为1.4+0.2＝1.6V，致使它们之间的差别为0.05V，这是个极小的值。同理在第二电压发生部分VG2中，当电源电压VCC高于2|VTP|时供应一个想要的电压VCC/2-|VTP|。当电源电压VCC低于2|VTP|时，第二电压发生部分VG2的节点2a的电位达到地电压即0V的电平。
当在电源电压上产生噪声而引起电源电压VCC的电平降低时，或者当地电压上产生噪声而引起它提高到在一般工作状态下大于0V时，节点1a和2b的电压分别变成V1＝VCC和V2＝VSS。因而，存在一个问题，即无法供应想要的电压电平(中间电压VCC/2)的电压VO。
上述情况也适用于图26中所示的中间电压发生电路。更具体地说，当电源电压VCC变成低于图26中MOS晶体管Q7和Q8的阈电压的绝对值之和，即低于0.7+0.1+0.75+0.1＝1.65V时，MOS晶体管Q7和Q8断开，借此节点1的电压达到电源电压VCC的电平而节点2的电位达到地电压的电平。
因而，在两种中间电压发生电路的输出电路OUT中，MOS晶体管Q5的栅和漏二者均达到电源电压VCC的电平，而MOS晶体管Q6的栅和漏二者均达到地电压VSS的电平，因而，MOS晶体管Q5的栅电压VCC与源电压(输出电压VO或VN3)之间的差值变成小于MOS晶体管Q5的阈电压，借此MOS晶体管Q5断开。更具体地说，在图25中的输出电路OUT中，MOS晶体管Q5的栅-源电压变成VCC/2，借此MOS晶体管Q5的栅-源电压变成小于阈电压VTN，因为VCC＜2·VTN。同理，根据图25中所示的结构，在MOS晶体管Q6中，栅-源电压变成VCC/2(＜|VTP|)，借此MOS晶体管Q6断开。因而，MOS晶体管Q5和Q6二者均断开，致使从输出节点3所提供的电压VO的电平变成不稳定的。
同理，根据图26中所示的结构，在MOS晶体管Q5中栅与源(输出节点)之间的电位差
VCC-VN3为：
                VCC/2-(|VTP|-VTN)/2
由于电源电压VCC小于MOS晶体管Q7和Q8的阈电压之和，故MOS晶体管Q5的栅-源电位差变成小于根据此式的阈电压VTN。因而MOS晶体管Q5断开。同理在MOS晶体管R6中，栅-源电压-VN3为：
                VCC/2+(|VTP|-VTN)/2
在此情况下，MOS晶体管Q6的栅-源电压变成小于|VTP|，借此MOS晶体管Q6断开。于是，MOS晶体管Q5和Q6二者均断开，致使来自输出节点3的电压VO(VN3)变成不稳定的。
在电源接通后当工作电压VCC达到一种稳定状态但却未达到一个预定电压(2·VTN，2|VTP|或VTN+|VTP|)的电平时，MOS晶体管Q5的栅-源电压变成低于阈电压(VCC-VTN＜VTN)而始终保持该晶体管Q5断开。因而，存在一个问题，即不产生想要的电压。
此外，在其中作为构成元件的一个MOS晶体管的阈电压的绝对值根据制作参数的变化而加大的场合，无法稳定地产生想要的电压。
本发明的一个目的在于，提供一种电压发生电路，该电压路相对于放大的电源电压具有裕度。
本发明的另一个目的在于，提供一种适合用于DRAM用途的电压发生电路，该电路能在一个很低的电源电压中产生一个具有想要的电平的内部电压。
根据本发明的一种电压发生电路包括一个属于第一导电型的第一MOS晶体管，该晶体管带有一个与第一电源节点耦合的电极节点和另一个与用来产生预定电压平的电压的输出节点相连接的电极节点，一个属于第二导电型的第二MOS晶体管，该晶体管带有一个与第二电源节点耦合的电极节点和另一个与输出节点相连接的电极节点，以及一个电压发生部分，以便在至少第三和第四电源节点上接收电压，用以产生第一和第二电压并把它们分别供给第一和第二MOS晶体管的控制电极节点。
第一和第二电压之差设定成等于第一和第二MOS晶体管的阈电压绝对之和。第三电源节点的电压设定成高于由输出节点提供的电压与作为输出节点的电压值的测量基准的测量基准电压之间的差值的两倍。第四电源节点的电压设定成低于一个特定测量基准电压的电平。
通过利用大于将要输出的电压电平的两倍的电压，和比为从输出节点供应的电压提供测量基准的测量基准电压更低的电平的电压，第三与第四电源节点之间的电压差设定得足够大。由于第一和第二电压被产生为具有等于第一和第二MOS晶体管的阈电压绝对值之和的电压差，根据这些第三和第四电压，该第一和第二电压可以比在利用电源电压和地电压的场合更稳定地产生。这防止第一和第二MOS晶体管断开。因而，即使在很低的电源电压的条件下也能稳定地产生一个想要的电平的电压。
本发明的上述及其他目的、特征、方面和优点将从以下结合附图对本发明的详细描述中变得更加明朗。
图1-11分别表示根据本发明的第一至第十一实施例的一种电压发生电路的结构。
图12A和12B是用来说明由一个电压发生电路所产生的电压的电平的图。
图13A和13B各为用来说明一个MOS晶体管的源输出器的工作的图。
图14A表示一个用来产生一个施加于第三电源节点的电压VPP的电路的结构，而图14B表示它的操作波形。
图15用来获得钳位电压VPP所需电源电压的该电平的图。
图16表示VPP发生电路的另一种结构。
图17表示VPP发生电路的又一种结构。
图18表示一个用来产生施加于第四电源节点的电压VBB的电路的结构。
图19是表示图18的VBB发生电路的一次操作的波形图。
图20是用来获得用以实现图18的VBB发生电路的钳位功能的电源电压的图。
图21表示VBB发生电路的另一种结构。
图22表示VBB发生电路的又一种结构。
图23表示运用了本发明的一个DRAM的主要部分的结构。
图电24是表示图23中所示的DRAM的一次操作的波形图。
图25表示一种常规的中间电压发生电路的结构。
图26表示一种常规的中间电压发生电路的另一种结构。
图27表示一个MOS晶体管的亚阈电流特性。
图28是用来说明常规的中间电压发生电路的问题的图。
第一实施例
图1表示根据本发明的第一实施例的一种电压发生电路的一种结构。参见图1，该电压发生电路包括一个连接在作为第一电源节点的一个电源节点4a与作为第二电源节点的一个地节点4b之间的，用来向一个输出节点3产生一个具有预定电压电平的内部电压VO的输出电路OUT，以及一个用来利用第三电源节点5上的电压VPP和第四电源节点6上的电压VBB产生决定施加于输出节点3的电压VO的电压电平的第一和第二电压，并向输出电路OUT供应该第一和第二电压的电压发生部分VGA。如下文所述，供应于输出节点3的电压VO具有电压VCC/2的电平。输出节点3的电压VO的电压值用地节点4b上的地电压作为基准来测量。更具体地说，VO＝VCC/2-VSS。施加于第三电源节点5的电压VPP具有大于输出节点3上的电压VO与用于输出节点3上的电压VO的测量基准电压VSS(0V)之间差值的两倍的电平。更具体地说，第三电源节点5上的电压VPP具有一个高于电源电压VCC的电压电平。一个低于作为此测量基准电压的地电压的电压，即一个负电压施加于第四电源节点6。
输出电路OUT包括一个带有连接于第一电源节点4a的一个电极节点(漏)和连接于输出节点3的另一个电极节点(源)的n沟道MOS晶体管Q5，以及一个带有连接于作为第二电源节点的地节点4b的一个电极节点(漏)和连接于输出节点3的另一个电极节点(源)的p沟道MOS晶体管Q6。
电压发生部分VGA包括一个用来接收在第三电源节点5上的电压VPP和在地节点4上的电压VSS以产生第一电压并向MOS晶体管Q5的栅(控制电极节点)供应该第一电压的第一电压发生部分VGAa，以及一个用来接收在电源节点4a上的电压VCC和在电源节点6上的电压VBB以产生施加于MOS晶体管Q6的栅上的第二电压的第二电压发生部分VGAb。
第一电压发生部分VGAa包括一个连接在第三电源节点5与内部节点1之间的高电阻值的电阻元件R1，以及串联地连接在节点1与地节点4b之间的一个高电阻值的电阻元件R2和一个n沟道MOS晶体管Q1N。MOS晶体管Q1N带有它的彼此相连接(接成二极管)的栅与漏并按二极管模式工作。
第二电压发生部分VGAb包括串联地连接在电源节点4a与节点2之间的一个p沟道MOS晶体管Q3P和一个高电阻值的电阻元件R3，以及一个连接在节点2与第四电源节点6之间的高电阻值的电阻元件R4。MOS晶体管Q3P带有它的彼此相连接的栅和漏，并按二极管模式工作。电阻元件R1和R2的电阻值设定成大于MOS晶体管Q1N的导通电阻(沟道电阻)。电阻元件R3和R4的电阻值设定成大于MOS晶体管Q3P的导通电阻。它们的工作将在下文描述。下面，电压的量值用作为测量基准电压的地电压指明。
施加于第三电源节点5的高电压VPP设定成VCC+VTN的电平。这里，VTN指MOS晶体管Q1N的阈电压。施加于第四电源节点6的电压VBB设定成-|VTP|的电压电平。这里，VTP指MOS晶体管Q3P的阈电压。在以下的描述中，所有n沟道MOS晶体管均有VTN的阈电压，而所有p沟道MOS晶体管均有VTP的阈电压。电阻元件R1-R4的电阻值设定成足够高。MOS晶体管Q1N和Q3P各按二极管模式工作以便引起该阈电压的绝对值的电压降。电阻元件R1和R2具有相同的电阻值。此外，电阻元件R3和R4具有相同的电阻值。电阻元件R1和R2具有相同的电阻值，而且跨越电阻元件R1和R2的电压具有相同的值。因而，节点1的电V1由下式获得：
V1＝(VCC+VTN-VTN)/2+VTN
  ＝VCC/2+VTN                               …(1)
在第二电压发生部分VGAb中，跨越电阻元件R3和R4的电压相同。因而，从节点2供应的电压V2由下式获得：
V2＝(VCC-|VTP|-(-|VTP|))/2-|VTP|
  ＝VCC/2-|VTP|                             …(2)
MOS晶体管Q5具有低于漏电位(电源电压VCC)的栅电位(VCC/2-VTN≥0)以便按源输出器模式工作。因而，MOS晶体管Q5向输出节点3发送VCC/2的电压。MOS晶体管Q6具有大于漏电位的栅电位，并把输出节点3的电压钳位于VCC/2的电平。响应于输出节点3处电压VO的降低，MOS晶体管Q5的栅-源电压加大，借此MOS晶体管Q5导通。从电源节点4a向输出节点3供应电流，以便提高输出节点3上的电压VO的电平。当输出节点3处的电压VO升高时，MOS晶体管Q6的栅-源电压加大而使它导通。因而，电流从输出节点3流到地节点4b，引起电压VO的电平降低。靠这一推挽工作，输出节点3的电压VO保持于VCC/2的电压电平。
与图25中所示的结构相比，从图1中所示的电压发生电路的结构中人们意识到，在每个电压发生部分VGAa和VGAb中所需的MOS晶体管在数量上少一个。此外，在第三电源节点5上的电压VPP设定成高于MOS晶体管Q1N阈电压的绝对值，而在第四电源节点6上的电压VBB设定成低于MOS晶体管Q3P阈电压的绝对值。因而，与一种常规的结构相比，在本发明中在第一和第二电压发生部分VGAa和VGAb中电源节点之间的电压差加大一个阈电压绝对值。在第一电压发生部分VGAa中，VCC+VTN＞VTN。当产生电源电压VCC以提高高电压VPP的电平时，MOS晶体管Q1N能可靠地接通以便稳定地产生电压VCC/2+VTN。同理在第二电压发生部分VGAb中，当电压VBB的电压平为-|VTP|时，VCC-|VTP|＞-|VTP|，致使只要产生电源电压VCC，电流就流到第二电压发生部分VGAb。因而，能稳定地产生VCC/2-|VTP|的电压。
更具体地说，即使当电源电压VCC的电平很低时在第一和第二电压发生部分VGAa和VGAb中电流也导通。能稳定地产生一个想要电平的电压，从而加大电源电压VCC的工作范围。换句话说，即使当电源电压几乎降低到0V时，也能从输出节点3产生预定电平的电压VO。
在输出节点3上的电压VO与在节点1上的电压V1之间的差值近似等于阈电压VTN。此外，输出节点3与内部节点2之间的电压差近似等于|VTP|。MOS晶体管Q5和Q6工作于导通状态与断开状态之间的边界区。在输出电路OUT中几乎没有电流从电源节点4a流到地节点4b。因而，能以很低的功率消耗产生想要电平的电压。
在图1中，对于电阻元件R1-R4可以采用具有足够大的沟道电阻(导通电阻)的MOS晶体管。
第二实施例
图2表示根据本发明的第二实施例的一种电压发生电路的一种结构。图2的该电压发生电路类似于图1中所示者，但是在第一电压发生部分VGAa中用一个接成二极管的p沟道MOS晶体管Q1P代替n沟道MOS晶体管Q1N，并在第二电压发生部分VGAb中用一个接成二极管的n沟道MOS晶体管Q3N代替P沟道MOS晶体管Q3P。
电阻元件R1和R2的电阻值设定成比p沟道MOS晶体管Q1P的沟道电阻足够地大的值。此外，电阻元件R3和R4的电阻值设定成比n沟道MOS晶体管Q3N的沟道道电阻足够地大的值。电阻元件R1和R2具有相等的电阻值，并且电阻元件R3和R4有相等的电阻值。由于MOS晶体管Q1P和Q3N按二极管模式工作，故节点1上的电压V1和节点2上的电压V2按以下诸式提供。
         V1＝(VCC+VTN-|VTP|)/2+|VTP|
           ＝VCC/2+(VTN+|VTP|)/2
         V2＝(VCC-VTN+|VTP|)/2-|VTP|
           ＝VCC/2-(VTN+|VTP|)/2
MOS晶体管Q5和Q6按源输出器模式作。因而，输出节点3的电压VO由下式提供：
VO＝VCC/2+(|VTP|-VTN)/2                        …(3)
由于阈电压VTN和|VTP|的绝对值大体上彼此相等，来自输出节点3的电压VO达到VCC/2的电平。
MOS晶体管Q5和Q6具有等于阈电压绝对值的各自的栅-源电压，并且也在图2中所示的结构中工作在接通状态与断开状态之间的边界区中。当MOS晶体管Q5接通时，MOS晶体管Q6断开。当MOS晶体管Q6接通时MOS晶体管Q5断开。由于实现了这样一种推挽工作，几乎没有电流从电源节点4a流到地节点4b，从而实现很低的功率消耗。此外，在电压发生部分VGAa和VGAb中，电源节点之间的电压设定成电源电压VCC与MOS晶体管的阈电压VTN或|VTP|之和。即使当仅包括一个MOS晶体管而且电源电压VCC很低(原理上即使当VCC＝0V时)时，MOS晶体管Q1P和Q3N也能可靠地接通。因而，能稳定地产生一个预定电压电平的电压，以便供给输出电路OUT。根据图2中所示的结构，即使当电源电压VCC的电平很低时，也能从电压发生部分可靠产生一个想要电平的电压，从而加大电源电压VCC的工作范围。
第三实施例
图3表示根据本发明的第三实施例的一种电压发生电路的一种结构。图3的该电压发生电路具有与图2的该电压发生电路的结构相类似的结构，但是施加于第三和第四电源节点5和6的电压电平不同。在图3中所示的该结构中，施加于第三电源节点5的电压VPP设定成电压VCC+|VTP|的电平。施加于第四电源节点6的电压VBB设定为-VTN的电平，在此条件下，节点1的电压V1和节点2的电压V2由下式获得：
            V1＝(VCC+|VTP|-|VTP|)/2+|VTP|
              ＝VCC/2+|VTP|
            V2＝(VCC-VTN-(-VTN))/2-VTN
              ＝VCC/2-VTN
由于MOS晶体管Q5和Q6按源输出器模式工作，故输出节点3的电压VO表达为：
                   VO＝VCC/2+|VTP|-VTN
由于阈电压VTN大体上等于|VTP|，故来自输出节点3的电压VO大体上达到VCC/2的电平。
与第一和第二实施例中所示的电压发生电路相类似，根据图3的结构能实现一个具有很宽的电源电压工作范围的、以很低的功率消耗工作的电压发生电路。
第四实施例
图4表示根据本发明的第四实施例的一种电压发生电路的一种结构。图4的该电压发生电路除了以下几点之外类似于图1的该电压发生电路。就是说，施加于第三电源节点5的电压VPP设定成VCC+|VTP|的电压电平。施加于第四电源节点6的电压VBB设定成-VTN的电平。VTP是p沟道MOS晶体管Q3P的阈电压而VTN是n沟道MOS晶体管Q1N的阈电压。根据图4中所示的结构，从第一电压发生部分VGAa的节点1供应由下式表达的电压V1。
                V1＝(VCC+|VTP|-VTN)/2+VTN
                  ＝VCC/2+VTN/2+|VTP|/2
此外，从第二电压发生部分VGAb的节点2供应由下式表达的电压V2。
                V2＝(VCC-|VTP|+VTN)/2-VTN
                  ＝VCC/2-VTN-|VTP|/2
因而，从输出电路OUT的输出节点3供应由下式表达的电压VO。
                  VO＝VCC/2+|VTP|/2-VTN/2
由于阈电压VTN大体上等于|VTP|，故根据图4中所示的结构，输出电压VO大休上达到VCC/2的电平。
第三电源节点5上的电压VPP和输出节点3的电压VO(以地电压的电平为基准的电压)满足以下关系式：
                             VPP＞2VO
因为，
              VCC+|VTP|-VCC-|VTP|+VTN
                  ＝VTN＞0
在图3中所示的该结构中也满足VPP＞2·VO这一关系式。更具体地说，
              VCC+|VTP|-VCC-2|VTP|+2·VTN
              ＝2·VTN-|VTP|＞0
通过向第三电源节点5供应一个满足VPP＞2(VO-VSS)的关系式的电压，并通过向第四电源节点6供应一个负电压，即使当电源电压VCC的电平很低时也能稳定地产生一个想要电平的电压。
第五实施例
图5表示根据本发明的第五实施例的一种电压发生电路的一种结构。图5的该电压发生电路从第三电源节点5上的电压VPP和第四电源节点6上的电压VBB产生施加于输出电路OUT中的MOS晶体管Q5和Q6的栅的第一和第二电压。电压发生部分VGA包括一个连接在第三电源节点5与内部节点1之间的高电阻值的电阻元件R5，一个连接在内部节点1与7之间的n沟道MOS晶体管Q7N，一个连接在节点7与2之间的p沟道晶体管Q8P，以及一个连接在节点2与第四电源节点6之间的高电阻值的电阻元件R6。
施加于第三电源节点5的电压VPP设定成VCC+VTN的电压电平。这里，VTN指的是MOS晶体管Q7N的阈电压。第四电压节点6上的电压VBB设定成-|VTP|。VTP指的是MOS晶体管Q8P的阈电压。电阻元件R5和R6具有比MOS晶体管Q7N和Q8P的沟道电阻足够地大，并且彼此相等的电阻值。它们的工作将在下文描述。
令R代表电阻元件R5和R6的电阻值；I代表从第三电源节点5流到第四电源节点6的电流；以及VX代表节点7上的电压；则：
        VCC+VTN-Vx＝I·R+VTN
        Vx+|VTP|＝|VTP|+I·R           …(4)
从式(4)，得到下式(5)。
        I.R＝Vx                        …(5)
把式(5)代入第一式，得到下式(6)：
        Vx＝VCC/2                      …(6)
根据式(6)，内部节点1和2上的电压V1和V2分别由以下诸式来表达。
        V1＝VCC/2+VTN
        V2＝VCC/2-|VTP|
MOS晶体管Q5和Q6分别在它们的栅接收电压V1和V2，以便按源输出器模式工作。因而，VCC/2的电压供应给输出节点3。
在图5中所示的结构中，输出电路OUT中的MOS晶体管Q5和Q6具有等于阈电压绝对值的栅-源电压，并工作于接通状态与断开状态之间的边界区。因而，在输出电路OUT中几乎没有电流从电源节点4a流到地节点4b。在电压发生部分VGA中，两个接成二极管的MOS晶体管串联连接。然而，第三电源节点5上的电压VPP与第四电源节点6上的电压VBB之间的差值为VCC+VTN+|VTP|。原理上，即使当电源电压VCC接近于0V时MOS晶体管Q7N和Q8P二者也均变成导通的，而一个小电流经电阻元件R5和R6流到MOS晶体管Q7N和Q8P。MOS晶体管Q7N和Q8P按二极管模式工作。因而，即使当电源电压VCC具有很低的电平时也能可靠地产生一个想要电平的电压。
于是，根据图5的结构能以很低的功率消耗稳定地产生想要电平的电压VO。可以实现一种具有很宽的电源电压VCC的工作范围的电压发生电路。
第六实施例
图6表示根据本发明的第六实施例的一种电压发生电路的一种结构。
参见图6，该电压发生部分VGA包括一个连接在第三电源节点5与节点1之间的高电阻值的电阻元件R5，一个连接在节点1与节点7之间的p沟道MOS晶体管Q7P，一个连接于节点2与7之间的接成二极管的n沟道MOS晶体管Q8N，以及一个连接于节点2与第四电源节点6之间的高电阻值的电阻元件R6。施加于第三电源节点5的电压VPP设定成VCC+|VTP|的电平。施加于第四电源节点6的电压VBB设定成-VTN。VTP和VTN分别表示MOS晶体管Q7P和Q8N的阈电压。节点1上的电压施加于输出电路OUT中MOS晶体管Q5的栅。节点2上的电压施加于输出电路OUT中p沟道MOS晶体管Q6的栅。它们的工作将在下文描述。
假定电阻元件R5和R6的电阻值为彼此相等的值R。此电阻值R比MOS晶体管Q7P和Q8N的沟道电阻足够地大。在此场合，MOS晶体管Q7P和Q8N按二极管模式工作而引起各自的阈电压的绝对值的电压降。从第三电源节点5与节点7之间的电压，得到下式：
                  VCC+|VTP|-Vx＝I·R+|VTP|
式中VX为节点7上的电压。此外，由下式得到跨越节点7与第四电源节点6的电压：
                  Vx+VTN＝I·R+VTN
根据以上两式，
                  Vx＝VCC/2
因而，节点1上的电压V1和节点2上的电压V2以下诸式表达：
                  V1＝VCC/2+|VTP|
                  V2＝VCC/2-VTN
在输出电路OUT中，MOS晶体管Q5从第一电源节点4a向输出节点3供应由下式表达的电压。
                  VCC/2+|VTP|-VTN
输出电路OUT的MOS晶体管Q6把输出节点3的电压平放电到由下式表达的电平：
                  VCC/2-VTN+|VTP|
因而，输出节点3上的电压V0表达为：
                  VO＝VCC/2+|VTP|-VTN
由于在图6中所示的该结构中VTN大体上等于|VTP|，故输出节点3的电压VO近似为VCC/2。
根据图6中所示的该结构，一个具有施加于输出节点3的电压VO(地电压为基准)的两倍值的电压供应给第三电源节点5：
                  VCC+|VTP|-VCC-2|VTP|+2·VTN＝2·VTN-|VTP|＞0
在电压发生单元VGA中，两个接成二极管的MOS晶体管串联连接。即使当电源电压VCC为一个极低的值，第三电源节点5和第四电源节点6的电压被偏移各自的阈电压，而MOS晶体管Q7P和Q8N都接通，类似于第五实施例的该电压发生电路。因而，能在节点1和2可靠地产生一个想要电平的电压。此外，在输出电路OUT中MOS晶体管Q5和Q6具有等于它们的阈电压绝对值的各自的源电压。因而，它们工作于接通状态与断开状态之间的边界区，并按推挽模式工作，而且几乎没有直通电流从电源节点4a流到地节点4b。根据图6的电压发生电路，能以很低的功率消耗稳定地产生一个想要电平的电压。于是，可以得到一种具有很宽的电源电压VCC的工作范围的电压发生电路。
在第五和第六实施例中，电阻元件R5和R6可以由具有很大的沟道电阻的MOS晶体管来形成。
第七实施例
图7表示根据本发明的第七实施例的一种电压发生电路的一种结构。参见图7，该电压发生电路VGB包括一个用来从第三电源节点5上的电压VPP和第四电源节点6上的电压VBB，分别在节点8和9上产生第三和第四电压的电压发生部分VGBa，一个用来从第三电源节点5上的电压VPP和第四电源节点6上的电压VBB产生第五电压以便把该第五电压供应到节点10上的电压发生部分VGBb，一个接收第三电源节点5上的电压VPP和地节点4b上的电压，用来根据来自电压发生部分VGBa和VGBb的第三和第五电压产生施加于输出电路OUT中MOS晶体管Q5的栅上的第一电压的电压发生部分VGBc，以及一个连接在电源节点4a和第四电源节点6之间，用来根据来自电压发生部分VGBa和GBb的第四和第五电压产生施加于输出电路OUT中MOS晶体管Q6的栅上的第二电压的电压发生部分VGBd。输出电路OUT包括n沟道MOS晶体管Q5和p沟道MOS晶体管Q6，类似于以上第一至第六实施例。
电压发生部分VGBa包括一个连接在第三电源节点5和节点8之间的高电阻值的电阻元件R5，串联连接于节点8与7之间的接成二极管的n沟道MOS晶体管Q9N和Q7N，串联连接于节点7与9之间的接成二极管的p沟道MOS晶体管Q8P和Q10P，以及连接在节点9与第四电源节点6之间的高电阻值的电阻元件R6。电阻元件R5和R6的电阻值设定成比MOS晶体管Q7N、Q8P、Q9N和Q10P各自的沟道电阻足够地大的一个值。
电压发生部分VGBb包括串联连接在第三电源节点5与节点10之间的一个高电阻值的电阻元件R7，一个n沟道MOS晶体管Q13N，以及一个p沟道MOS晶体管Q11P。MOS晶体管Q13N和Q11P中每一个都是接成二极管的，并引起一个从第三电源节点5到节点10的等于阈电压的绝对值的电压降。
电压发生部分VGBb还包括串联连接在节点10与电源节点6之间的一个n沟道MOS晶体管Q12N，一个p沟道MOS晶体管Q14P，以及一个高电阻值的电阻元件R9。MOS晶体管Q12N和Q14P中每一个都是接成二极管的，并引起一个从节点10到第四电源节点6的等于阈电压的绝对值的电压降。
电压发生部分VGBc包括一个连接在第三电源节点5与节点1之间的，用来在它的栅处从电压发生部分VBGa接收节点8上所产生的第三电压的n沟道MOS晶体管Q15，以及一个连接在节点1与地节点4b之间，并在它的栅处接收在电压发生部分VGBb的节点10上所产生的第五电压的p沟道MOS晶体管Q16。
电压发生部分VGBd包括一个连接在电源节点4a与节点2之间，并带有它的连接于电压发生部分VGBb的节点10的栅的n沟道MOS晶体管Q17，以及一个连接在节点2与第四电源节点6之间，并带有一个从电压发生部分VGBa接收节点9上所产生的第四电压的栅的p沟道MOS晶体管Q18。节点1连接于输出电路OUT中n沟道MOS晶体管Q5的栅。节点2连接于输出电路OUT中p沟道MOS晶体管Q6的栅。它们的工作将在下文描述。
施加于第三电源节点5的电压VPP设定成VCC+2·VTN的电平。在第四电源节点6上的电压VBB设定成-2|VTP|的电平。电阻元件R5和R6的电阻值各设定成一个比相应通路中MOS晶体管的沟道电阻足够地大的值。MOS晶体管Q7N、Q8P、Q9N和Q10P按二极管模式工作以引起一个各自的阈电压的绝对值的电压降。电阻元件R5和R6各有一个等于R的电阻值。当在电压发生部分VGBa中一个电流I导通时，节点7与第三电源节点5之间的电压由下式表达：
                  VCC+2·VTN-Vx＝I·R+VTN+|VTP|
式中Vx指的是节点7上的电压。节点7与第四电源节点6之间的电压表达为：
                  Vx+2|VTP|＝2|VTP|+I·R
从上式中消去I·R项，节点7上的电压Vx表达为：
                  Vx＝VCC/2
因而，节点8上的电压V8和节点9上的电压V9由以下诸式表达：
      V8＝VCC/2+2·VTN                        …(7)
      V9＝VCC/2-2|VTP|                        …(8)
在一个电压发生电路或电压发生部分VGBb中，电阻元件R7和R8的电阻值各设定成比包括在相应通路中的MOS晶体管的沟道电阻足够地大。此外，用电阻元件R7和R8的电值R、流过此通路的电流I及节点10上的电压VY，得到以下诸式。
      VCC+2·VTN-Vy＝I·R+VTN+|VTP|
      Vy+2|VTP|＝VTN+|VTP|+I·R
从以上两式中消去I·R项，得到到下式。
      Vy＝VCC/2+VTN-|VTP|                     …(9)
在电压发生部分VGBc中，由于MOS晶体管具有一个比漏电位(第三电源节点5的电位)低的栅电位，MOS晶体管Q15按源输出器模式工作。因而，节点1的电压被MOS晶体管Q15充电到VCC/2+VTN的电平。当节点1的电压变成大于此充电电平时，由式(9)表达的电压VV与节点1上的电压V1之间的差值变成大于MOS晶体管Q16的阈电压的绝对值，借此MOS晶体管Q16接通而降低节点1的电位。MOS晶体管Q16把节点1的电压V1放电到VCC/2+VTN的电平。因而，节点1的电压V1由下式表达：
         V1＝VCC/2+VTN
同理，在电压发生部分VGBd中，MOS晶体管Q17按源输出器模式工作，把节点2的电位电平充电到VCC/2-|VTP|。当超过此电压电平时，MOS晶体管Q18接通，借此把节点2的电位放电到VCC/2-|VTP|的电平。因而，节点2的电压V2表达为：
                  V2＝VCC/2-|VTP|
在输出电路OUT中，MOS晶体管Q5和Q6按源输出器模式工作。因而，输出节点3上的电压VO达到VCC/2的电压电平。在输出电路OUT中，MOS晶体管Q5和Q6的栅-源电压分别等于各自的阈电压的绝对值，并工作于接通状态与断开状态之间的边界区，从而把功率消耗抑制到足够低的水平。如果输出节点3上的电压升高，则MOS晶体管Q6接通。当输出节点3上的电压VO降低时，MOS晶体管Q5接通。因而，能以很低的功率消耗稳定地提供VCC/2电平的电压VO。
在电压发生部分VGBc和VGBd中，MOS晶体管Q15-Q18工作于接通状态与断开状态之间的边界区。在稳定状态下它们的功率消耗是极低的。此外，由于MOS晶体管Q15和Q16进行推挽工作，其中一个断开时另一个接通，故MOS晶体管Q5的电压能稳定地保持于预定的电压电平。MOS晶体管Q17和Q18同样进行推挽工作，把MOS晶体管Q6的栅电位稳定地保持于预定的电平。
当由这一电压发生电路所供应的电压VO在一个DRAM中用作位线预充电电压VBL或单元阳极电压VCP时，由于位线电容或单元阳极电容而在输出节点3存在一个很大的寄生电容。为了以很高的速度给这一大寄生电容充电并稳定地保持它们的预定电压电平，MOS晶体管Q5和Q6中每一个的尺寸(沟道宽度W，或沟道宽度W对沟道长度L之比)设定成很大的量值。因而，MOS晶体管Q5和Q6的栅电容变成一个极大的值。当经一个具有大电阻值的电阻器对一个具有这样一个大电容的栅充电时，由于该电阻器和该栅电容的RC延迟，在它们的电位提高时，MOS晶体管Q5和Q6的栅电位的提高被减慢。更具体地说，当电源接通时，MOS晶体管Q5和Q6的栅电位稳定于预定的电平是很费时间的，而在接通电源后DRAM达到可操作状态的时间期拖长。引起一个问题，即在电源接通之后DRAM不能快速地达到可操作状态。
如图7中所示通过用MOS晶体管Q15-Q18来驱动输出电路OUT的MOS晶体管Q5和Q6的栅能解决这个电位提高延迟的问题。更具体地说，仅为驱动MOS晶体管Q5和Q6的诸栅的电容的目的而需要MOS晶体管Q15-Q18。与位线电容和单元阳极电容相比MOS晶体管Q5和Q6的栅电容是非常小的。因而，MOS晶体管Q15-Q18的尺寸(沟道宽度，或沟道宽度对沟道长度的比值)可设定成约为MOS晶体管Q5和Q6的尺寸的1/10至1/100。因而，MOS晶体管Q15-Q18的栅电容相应地减小。根据其中经一个大电阻值的电阻元件给MOS晶体管Q15-Q18的诸栅充电的结构，它们的电位提高速度能提高到在经一个电阻元件驱动MOS晶体管Q5和Q6的栅电位的场合的该速度的10至100倍。结果，来自输出节点3的电压VO的提高能增加。
因而，通过采用图7中所示结构的电压发生电路，在电源接通这后能快速而稳定地产生电压VO。在电压发生部分VGBa和VGBb中，第三电源节点5与第四电源节点6的电压之间的差值能设定成VCC+2·VTN+2|VTP|的电平。即使当电源电压VCC很低时，每个通路中的MOS晶体管也能可靠地接通。于是，MOS晶体管能按二极管模式工作，即使当电源电压VCC的值很低时也产生一个所需电平的电压。
根据图7中所示的结构，在电压发生部分VGBb中MOS晶体管Q13N和MOS晶体管Q18P的位置可以互换。此外，MOS晶体管Q12N和Q10P的位置可以互换。
第八实施例
图8表示根据本发明的第八实施例的一种电压发生电路的一种结构。除了电压发生部分VGBa之外，图8的电压发生电路的结构类似于图7的电压发生电路的结构。对应的元件带有所分配的相同的标号。
在电压发生部分VGBa中，接成二极管的p沟道MOS晶体管Q9P和Q7P串联连接在节点8与7之间。此外，接成二极管的n沟道MOS晶体管Q8N和Q1ON串联连接在节点7与9之间。将描述它们的工作。
电阻元件R5和R6的电阻值设定成比MOS晶体管Q9P、Q7P、Q8N和Q10N的沟道电阻足够地大，因而，这些MOS晶体管各引起一个从第三电源节点5至第四电源节点6的阈电压绝对值的电压降。假定流过电压发生部分VGBa的电流为I，得到以下关系式。
                VCC+2·VTN-Vx＝I·R+2|VTP|
                Vx+2|VTP|＝2·VTN+I·R
从以下两式中消去I·R项，得到下式。
                Vx＝VCC/2+2·VTN-2|VTP|
因而，节点8上的电压V8和节点9上的电压V9由以下诸式表达：
                V8＝VCC/2+2·VTN
                V9＝VCC/2-2|VTP|
更具体地说，节点8和9上的电压V8和V9各达到与图7的电压发生电路中节点8和9上各电压相同的电压电平。因而，根据图8中所示的电路能实现类似于第七实施例的电压发生电路的那些优点。
只要两个p沟道MOS晶体管和两个n沟道MOS晶体管彼此串联地连接在节点8和9之间并各为二极管连接的，即能实现类似的优点。这些MOS晶体管的配置次序是随意的。
第九实施例
图9表示根据本发明的第九实施例的一种电压发生电路的一种结构。图9的电压发生电路类似于图7中所示者，除了电压发生部分VGBb的结构，及分别供应第三电源节点5和第四电源节点6的电压VPP和VBB的电平之外。对应的元件带有所分配的相同标号。
电压发生部分VGBb包括一个连接在第三电源节点5与节点10之间的高电阻值的电阻元件R9，以及一个连接在节点10与第四电源节点6之间的高电阻值的电阻元件R1O。电阻元件R9和R10具有相同的电阻值。根据降低功率消耗的观点，电阻元件R9和R10具有一个高电阻值。电阻元件R9和R10可以由具有很高的沟道电阻的MOS晶体管来形成。
施加于第三电源节点5的电压VPP设定成VCC+VTN+|VTP|的电平。施加于第四电源节点6的电压VBB设定成-(|VTP|+VTN)的电平。|VTP|代表电压发生部分VGBa中p沟道MOS晶体管阈电压的绝对值。VTN代表电压发生部分VGBa中n沟道MOS晶体管的阈电压。它们的工作将在下文描述。
电阻R9和R10具有相同的电阻值，而节点10上的电压VY设定成(VPP+VBB)/2＝VCC/2的电压电平。当电压发生部分VGBa中节点7上的电压为Vx时，得到下式：
         VCC+VTN+|VTP|-Vx＝2·VTN+I·R
         Vx+VTN+|VTP|＝2|VTP|+I·R
从以上两式中消去I·R项，得到下式。
         Vx＝VCC/2+|VTP|-VTN
因而，节点8上的电压V8和节点9上的电压V9由以下诸式表示：
         V8＝Vx+2·VTN＝VCC/2+|VTP|+VTN
         V9＝Vx-2|VTP|＝VCC/2-|VTP|-VTN
因而，从电压发生部分VGBc的节点1供应由下式表达的电压V1。
         V1＝VCC/2+|VTP|
而且从电压发生部分VGBd的节点2供应由下式表达的电压V2。
         V2＝VCC/2-VTN
因而，从输出电路OUT供应由下式表达的电压VO。
         VO＝VCC/2+|VTP|-VTN
由于VTN大体上等于|VTP|，故来自输出节点3的电压VO达到大约VCC/2的电压电平。
由于根据图9中所示的结构在电压发生部分VGBb中没有设置MOS晶体管，故与前面第七和第八实施例的结构对比元件数能减少。根据图9中所示的结构，第三电源节点5上的电压VPP与第四电源节点6上的电压VBB之间的差值能用下式表达：
        VPP-VBB＝VCC+2·VTN+2|VTP|
因而，在此电压发生部分VGBa中即使当两个n沟道MOS晶体管和两个p沟道MOS晶体管串联连接时，这些MOS晶体管也能可靠地接通。于是，即使在很低的电源电压VCC的场合也能可靠地产生一个想要电压电平的电压。
MOS晶体管Q15和Q18的漏分别连接于第三电源节点5和第四电源节点6，以便按源输出器模式运行MOS晶体管Q15和Q18。(这一源输出模式将在下文详细描述)。
根据图9中所示的结构，第三电源节点5上的电压VPP满足针对输出节点3上的电压VO的关系VPP＞2·VO
           VPP-2·VO＝3·VTN-|VTP|＞0
根据本第九实施例的电压发生电路，可以得到一个能以很低的功率消耗在很宽的电源电压VCC的范围内稳定地产生一个想要电平的电压的电压发生电路。此外，在电源接通之后能以很高的速度把电压VO设定成一个预定电平。
第十实施例
图10表示根据本发明的第十实施例的一种电压发生电路的一种结构。除以下诸点之外图10的电压发生电路具有与图9所示者类似的结构。图10的电压发生电路的电压发生部分VGBa带有串联连接在节点8与7之间的接成二极管的p沟道MOS晶体管Q9P和Q7P，以及串联连接在节点7与9之间的接成二极管的n沟道MOS晶体管Q8N和Q10N。
它们的工作将在下文描述。假定电阻元件R5和R6的电阻值为R。电阻值R设定成比MOS晶体管Q7P、Q8N、Q9P和Q10N的沟道电阻足够地大。假定流过电压发生部分VGBa的电流为I，得到以下关系式：
                VPP-Vx＝VCC+VTN+|VTP|-Vx
                      ＝I·R-2|VTP|
                Vx-VBB＝Vx+|VTP|+VTN
                      ＝2|VTP|+I·R
从以上两式中消去I·R项，得到下式。
                Vx＝VCC/2+VTN-|VTP|
因而，节点8和9上的电压V8和V9分别由以下诸式表达：
                V8＝Vx+2|VTP|＝VCC/2+VTN+|VTP|
                V9＝Vx-2|VTP|＝VCC/2-|VTP|-VTN
节点8和9上的电压V8和V9与图9的电压发生电路中节点8和9上的诸电压相同。因而，根据图10中所示的结构进行与图9的电压发生电路相同的工作，并实现类似的优点。
至于电压发生部分VGBa，只要两个接成二极管的p沟道MOS晶体管和两个接成二极管的n沟道MOS晶体管串联连接在节点8和9之间，即能得到类似的优点。
第十一实施例
图11表示根据本发明的第十一实施例的一种电压发生电路的一种结构。图11的电压发生电路缺少用来产生第五电压VY的电压发生部分VGBb。电压发生部分VGBa产生该第五电压。电压发生部分VGBa包括连接在第三电源节点5与节点8之间的高电阻值的电阻元件R5，串联连接在节点8与7之间的接成二极管的n沟道MOS晶体管Q9N和p沟道MOS晶体管Q7P，串联连接在节点7与9之间的接成二极管的n沟道MOS晶体管Q8N和p沟道MOS晶体管Q10P，以及一个连接在节点9与第四电源节点6之间的高电阻值电阻元件R6。
电阻元件R5和R6各有一个比MOS晶体管Q7P、Q8N、Q9N和Q10P的沟道电阻足够地大的电阻值。电压发生部分VGBc和VGBd及输出电路OUT的结构与前面第七至第十实施例的电压发生电路的结构类似，而且对应的元件带有所分配的相同标号。施加于第三电源节点5的电压VPP具有VCC+VTN+|VTP|的电压电平。施加于第四电源节点6的电压VBB具有-(|VTP|+VTN)  的电压电平。它们的工作将在下文描述。
电阻R5和R6二者均有一个电阻值R。假定在电压发生部分BGBa中从第三电源节点5流到第四电源节点6的电流为I。假定节点7上的电压为Vx，得到以下关系式。
             VPP-Vx＝VCC+VTN+|VTP|-Vx
                   ＝I·R+VTN+|VTP|
             Vx-VBB＝Vx+|VTP|+VTN
                   ＝VTN+|VTP|+I·R
从以上两式中消去I·R项，得到下式：
                 Vx＝VCC/2
因而，节点8和9上的电压V8和V9分别表达为：
                 V8＝VCC/2+|VTP|+VTN，
                 V9＝VCC/2-|VTP|-VTN.
MOS晶体管Q15和Q17按源输出器模式工作。来自节点1和2的电压V1和V2分别由以下诸式表达。
                 V1＝VCC/2+|VTP|
                 V2＝VCC/2-VTN.
当节点1上的电压V1变成高于此电压电平时，p沟道MOS晶体管Q16接通，借此降低节点1上的电压V1的电平。MOS晶体管Q16能放电降低到的电压电平为VCC/2+|VTP|。
同理，当节点2上的电压V2升高时，MOS晶体管Q18工作，借此把节点2上的电压V2放电到VCC/2-VTN的电平。因而，节点1和2上的电压V1和V2分别保持于由下式表达的电压电平：
                 V1＝VCC/2+|VTP|
                 V2＝VCC/2-VTN
由于在输出电路OUT中MOS晶体管Q5和Q6按源输出器模式工作，故输出节点3上的电压VO表达为：
               VO＝VCC/2+|VTP|-VTN
由于在图11中所示的电路中，电压发生部分VGBc和VGBd及输出电路OUT分别按推挽模式工作，故能以很低的功率消耗稳定地产生一个想要电平的电压。
第三电源节点5上的电压VPP与第四电源节点6上的电压VBB之间的电压差设定成比电压发生部分VGBa中诸MOS晶体管的阈电压绝对值之和高出电源电压VCC。因而，即使当电源电压VCC很低时电压发生部分VGBa中的所有MOS晶体管也都能可靠地接通。因而，即使在低电源电压的条件下也能以预定的电压电平稳定地产生第三至第五电压。
由于电源发生部分VGBa也产生第五电压，故不必要设置用来产生第五电压的电压发生部分VGBb。因而，能消除电压发生部分VGBb的功率消耗和占用面积，从而实现一种具有很低的功率消耗和很小的占用面积的电压发生电路。
在图11中所示的结构中，MOS晶体管Q9N和MOS晶体管Q7P的位置可以互换。此外，MOS晶体管Q8N和Q10P的位置可以互换。
其他实施例
从电压发生电路VGB供应的电压VO被描述成具有大约电源电压VCC的一半的电压电平。这仅仅是为了方便起见，而在一个DRAM中实际需要的电压值是分别对应着一个存储单元电容器的存储节点的存储状态“1”和“0”  的电压VH和VL的中间值(VH+VL)/2，或者当从一个存储单元读出数据时该位线的电压(在字线选择期间的位线电压)。该情况将在下文描述。
考虑一种状态，其中存储单元电容器Cs的存储节点连接于位线BL，如图12A中所示。一个单元阳极电压VCP施加于存储单元电容器Cs的单元阳极。寄生电容Cb存在于位线BL中。考虑到位线BL预充电到电压VBL的电平。当“1”的电压存储在存储单元电位器Cs的存储节点中时，位线BL的电位在该存储单元被选择时升高ΔVh，如图12B中所示。当“0”的电压存储在存储单元电位器Cs的存储节点中时，位线BL的电位从预充电电压VBL的电平降低ΔVl，如图12职所示。这些读出电压ΔVh和ΔVl概述如下。
假定存储单元电容器Cs中存储状态“1”和“0”的电压分别为VH和VL。在存储信息“1”和“0”时存储单元电容器Cs的存储节点中的存储电荷Q由以下式(10)和式(11)来代表
＂1＂∶Q＝Cs·(VH-VCP)                  …(10)
＂O＂∶Q＝Cs·(VL-VCP)                  …(11)
如果读出电压ΔVh的电平不同于ΔVl的电平，对于该读出放大器来说数据“1”的裕度不同于数据“0”的裕度。因而，读出放大器的工作裕度按较低的读出电压确定，以便减小读出裕度。为了均衡ΔVh和ΔVl的电平，式(10)和(11)中所示的存储电荷Q的量必须彼此相等并带有相反的符号。
就是说，Cs·(VH-VCP)+Cs·(VL-VCP)＝0
上式经过变换，得到式(12)。
     VCP＝(VH+VL)/2                     …(12)
更具体地说，需要单元阳极电压VCP取对应着存储状态“1”的电压VH与对应着存储状态“0”的电压VL之间的一个中间值。
同理在位线BL中必须取电压VH与VL之间的一个中间值。如果位线电位VBL偏离电压VH与VL之间的一个中间值，虽然产生具有相同电平的读出电压ΔVh和ΔVl，但在读出数据“1”时的位线电位与读出数据“0”时的位线电位不同。因而，读出裕度降低。于是，位线预充电电压VBL和单元阳极电压VCP设定成与在存储单元阳极(plate)电容器Cs的存储节点中的存储状态“1”相对应的电压VH和与存储状态“0”相对应的电压VL之间的一个中间值。由电压发生电路VGB产生的电压VO相当于电压VH与VL之间的该中间值的电压电平，或者在字线选择期间位线BL的电压电平，而不是大约电源电压的一半。
图13A和13B各是用来说明一个MOS晶体管的源输出器模式工作的图，其中图13A表示一个n沟道MOS晶体管而图13B表示一个p沟道MOS晶体管。
当一个n沟道MOS晶体管NQ如图13A中所示按源输出器模式工作时，在栅G的电压Vg与源S的电压Vs之间建立起以下关系式。
                Vs＝Vg-VTN
由于需要一个n沟道MOS晶体管NQ工作于饱和区，故施加于漏D的电压Vd必须满足以下关系式。
                Vd≥Vg-VTN
只要满足上式，漏D的电压Vd可以取任意值。因而，用来给输出电路OUT中的输出节点充电的MOS晶体管Q5的漏不得耦合于电源节点4a接收电源电压VCC。需要一个处于VCC±ΔVCC范围之内的电压(以便工作于饱和区)。例如，在一个从内部降压转换外电源电压EXTVCC而产生一个内电源电压INTVCC的DRAM中，MOS晶体管Q5的漏可以设定成接收外电源电压EXTVCC。在此场合，电压发生部分VGB以内部工作电源电压INTVCC为基准产生一个电压。此漏电压也施加于电压发生部分VGBc和VGBd中按源输出器模式工作的MOS晶体管Q15和Q17。
当p沟道MOS晶体管PQ如图13B中所示按源输出器模式工作时，在栅G的电压Vg与源S的电压Vs之间建立起一个类似于n沟道MOS晶体管NQ的关系式。
           Vs＝Vg-VTP＝Vg+|VTP|
由于需要工作于饱和区，故在该p沟道MOS晶体管中漏D的电压Vd与栅电压Vg满足以下关系式。
           Vd≤Vg-VTP＝Vg+|VTP|
这里，VTP是P沟道MOS晶体管PQ的阈电压并有负值。n沟道MOS晶体管NQ的阈电压VTN有正值。
只要保证工作于饱和区，p沟道MOS晶体管PQ中漏电压Pd可以取任意值。因而，没有必要向输出电路OUT中MOS晶体管Q6的漏提供地电压VSS的电平，并且只要保证工作于饱和区可以适用于接收0±ΔVSS范围内的一个电压。这也适用于电压发生部分VGBc和VGBd中的MOS晶体管Q16和Q18的诸漏电压。
更具体地说，按源输出器模式工作的MOS晶体管的源电压Vs仅取决于栅电压Vg和阈电压VTN或VTP的值，而与漏电压Vd的值(只要保证工作于饱和区)无关。因而，在以上诸实施例中地节点4b可以适用于接收第四电源节点6上的电压。
〔产生施加于第三电源节点的电压的电路1〕
图14A表示一种用来产生施加于第三电源节点的电压VPP的结构，而且14B表示其操作波形。一个VPP发生电路包括串联连接在电源节点4a与第三电源节点5之间的二极管元件D1-D4，一个用来使第三电源节点5的电压稳定的稳压电容器CL1，以及一个连接在第三电源节点5与电源节点4a之间并按二极管模式工作的n沟道MOS晶体管Q50。二极管元件D1-D4从电源节点4a向第三电源节点5沿正向方向配置。
VPP发生电路还包括一个连接在时钟信号输入节点60和二极管元件D1与D2之间的节点50之间的升压电容器C1，一个连接在时钟信号输入节点61和二极管元件D2与D3之间的节点51之间的升压电容器C2，以及一个连接在时钟信号输入节点60和二极管元件D3与D4之间的节点52之间的升压电容器C3。互补时钟信号Ф和/Ф分别施加于时钟信号输入节点60和61。时钟信号Ф和/Ф在0V与电源电压VCC之间振荡。它们的工作将在下文中参照图14B来描述。
当时钟信号Ф达到高电平而时钟信号/Ф达低电平时，节点50和52的电位被升压电容器C1和C3的电荷抽运作用升高。节点51的电位根据升压电容器C2的电荷抽运作用而降低。二极管元件D1从电源节点4a接收电源电压VCC，把节点50的电位预充电到VCC-VF的电位电平。这里，VF是二极管元件D1-D4中每一个的正向压降。因而，当时钟信号Ф被驱动成高电平时，节点5的电位被升压电容器C1的电荷抽运作用上拉到2·VCC-VF的电平。节点50的电荷经二极管元件D2转移到节点51而提高节点51的电位。当节点50与节点51的电位之间的差值变成VF时，二极管元件D2达到断开状态。这里二极管元件D3达到断开状态。当节点52的电位升高时，电荷经二极管元件D4供应给稳压电容器CL1，借此节点5的电位升高。
当时钟信号Ф被驱动成低电平而时钟信号/Ф被驱动成高电平时，节点50和52的电位降低，而节点51的电位升高。在此状态下，二极管元件D接通，借此电荷从节点51向节点52流入而提高节点52的电位。通过重复此操作，在稳定的状态下节点50的电位在VCC-VF与2·VCC-VF之间进行变换。由于节点51从节点50经二极管元件D2预充电，故其电位在2·VCC-2·VF与3·VCC-2·VF之间进行变换。由于节点52从节点51经二极管元件D3预充电，故该电位在3·VCC-3·VF与4·VCC-3·VF之间进行变换。因而，从二极管元件D4作为最大生成电压VPP’产生一个4(VCC-VF)的电压。MOS晶体管Q50连接在第三电源节点5与电源节点4a之间以便把第三电源节点5上的电压VPP与电源节点4a上的电源电压VCC之差保持于其阈电压VTN的电平。因而，供应给第三电源节点5的电压VPP为：
               VPP＝VCC+VTN
当这一n沟道MOS晶体管Q50被用作一个钳位晶体管以产生比电源电压VCC高的电压VPP时，靠一个由二极管元件D1-D4及升压电容器C1-C3形成的电荷抽运电路所产生的电压VPP’必定高于电压VPP。
图15表示电源电压VCC与电压VPP及VPP’之间的关系。电源电压VCC沿横坐标绘制，而电压VPP和VPP’沿纵坐标绘制。为了通过MOS晶体管Q50的钳位操作来产生所需电平的电压VPP，必须满足VPP≤VPP’。就是说，
         VPP’≥VPP＝VCC+VTN·
更具体地说，必须满足关系式：
         4(VCC-VF)≥VCC+VTN.
         VCC≥(4VF+VTN)/3
假定二极管元件D1-D4中每一个的正向压降VF为0.7V，而n沟道MOS晶体管Q50的阈电压VTN为0.8V，建立起下式。
         VCC≥(2.8+0.8)/3＝1.2V
更具体地说，如果电源电压VCC大于1.2V，则能产生所需电平的电压VPP。这意味着电源电压VCC能降低到1.2V的电平。
〔VPP发生电路2〕
图16表示一种VPP发生电路的另一种结构。参见图16，该VPP发生电路包括一个用来根据电源电压VCC和时钟信号Ф和/Ф产生电压VPP’的VPP’发生器100，以及串联连接在第三电源节点5与电源节点4a之间的一个n沟道MOS晶体管Q50和一个P沟道MOS晶体管Q51。MOS晶体管Q50和Q51分别接成二极管。VPP’发生器100包括图14A中所示的二极管元件D1-D4，升压电容器C1-C3，以及稳压电容器CL1。根据图16中所示的结构，第三电源节点5的电压VPP的电平由下式表达：
              VPP＝VCC+VTN+|VTP|
这里，VTN和VTP分别表示MOS晶体管Q50和Q51的阈电压。
〔VPP发生电路3〕
图17表示一种VPP发生电路的又一种结构。参见图17，该VPP发生电路包括一个VPP’发生器100，以及一个连接在第三电源节点5与电源节点4a之间的p沟道MOS晶体管Q51。MOS晶体管Q51带有它的连接于电源节点4a的栅和漏及它的连接于第三电源节点5的源。当第三电源节点5上的电压VPP高于VCC+|VTP|时MOS晶体管Q51接通，从而降低电压VPP的电平。根据MOS晶体管Q51的钳位功能，从第三电源节点5供应由下式表达的电平的电压VPP。
              VPP＝VCC+|VTP|
这里，VTP指的是MOS晶体管Q51的阈电压。
为了产生一个VPP＝VCC+2VTN的电压，可以采用串联连接的两个接成二极管的n沟道MOS晶体管。
〔VBB发生电路1〕
图18表示一个用来产生施加于第四电源节点的电压VBB的电路的又一种结构。参见图18，该VBB发生电路包括串联连接在第四电源节点6与地节点4b之间的二极管元件D11-D14，一个连接在二极管元件D11和D12的节点70与时钟信号输入节点60之间的电荷抽运电容器C11，一个连接在二极管元件D12和D13的节点71与时钟信号输入节点61之间的电荷抽运电容器C12，以及一个连接在二极管元件D13和D14的节点72与时钟信号输入节点60之间的电荷抽运电容器C13。二极管元件D11-D14从第四电源节点6向地节点4b沿正向方向连接。互补的时钟信号Ф和/Ф分别供应给时钟信号输入节点60和61。
该VBB发生电路还包括一个连接在第四电源节点6与地节点4b之间的稳压电容器CL2，以及一个连接在第四电源节点6与地节点4b之间的p沟道MOS晶体管Q60。MOS晶体管Q60带有它的连接于第四电源节点6的栅和漏。MOS晶体管Q60具有一个阈电压VTP。二极管元件D11-D14各有一个正向压降VF。它们的工作将在下文中参照图19来描述。
时钟信号Ф和/Ф在地电压0V与电源电压VCC之间进行转换。当施加于时钟信号输入节点60的时钟信号Ф被上拉到高电平时，施加于时钟信号输入节点61的时钟信号/Ф被下拉到低电平。虽然节点70的电位响应于时钟信号Ф的上升被电荷抽运电容器C11提高，但该电位被二极管元件D11放电成VF的电平。响应于时钟信号/Ф的下降，节点71的电位被电荷抽运电容器C12所降低，而二极管元件D12断开。由于节点72的电位响应于时钟信号Ф的上升被电荷抽运电容器C13的电荷抽运作用所提高，故二极管元件D13变成导通的。电荷从节点72经二极管元件D13向节点71移动。当节点71的电位变成比节点72的电位低正向压降VF时，二极管元件D13断开。由于节点72的电位高于二极管元件D14的阳极电位，故二极管元件D14断开。
当时钟信号Ф被下拉到低电平而时钟信号/Ф被上拉到高电平时，节点70和72的电位被电荷抽运电容器C11和C13变成较低的。节点71的电位被电荷抽运电容器C12上拉。在此状态下，二极管元件D12导通，借此电荷从节点71向节点70移动而降低节点71的电位。由于节点72的电位低于节点71的电位，故二极管元件D13达到断开状态。节点72的电位的降低使电荷经二极管元件D14流向它从而降低二极管元件D14的阳极电位。当二极管元件D14的阳极与阴极之间的电位差变成VF时，二极管元件D14断开。
在稳定的状态下，节点70的电位在VF与VF-VCC之间变化。当二极管元件D12导通时由于节点70的电位达到VF-VCC的电平，故节点71被放电到2·VF-VCC的电平。因而，节点71的电位在2·VF-VCC与2·VF-2·VCC之间变化。由于二极管元件D13导通而在其电位上升期间节点71的电位达到2·VF-2·VCC的电平，故节点72被放电到3·VF-2·VCC的电平。因而，节点72的电位在3·VF-2·VCC与3·VF-3·VCC之间进行转换。于是，可以达到的并被二极管元件D14施加的最低电位VBB’由下式表达。
            VBB’＝3·VF-3·VCC+VF＝4·VF-3·VCC
应该指出，在第四电源节点6与地节点4b之间设置一个p沟道MOS晶体管Q60。当第四电源节点6上的电压变成低于VTP，即-|VTP|时，MOS晶体管Q60接通，以便从地节点4b向第四电源节点6供应电流，从而提高其电位。因而，从第四电源节点6提供的VBB的电压电平由下式来表达：
                  VBB＝-|VTP|
稳压电容器CL2的设置使得即使当产生噪声时也能从该电容器供应负电荷或正电荷，以便把电压VBB稳定地保持于预定的电平。
为了实现一种钳位功能对MOS晶体管Q60来说必须满足以下关系式。
                  VBB’≤VBB
图20表示电压VBB与VBB’之间的关系。在图20中电压VBB与电压VBB’之间的交点以上的电源电压区域内实现电压VBB的钳位。这一钳位区根据图20由下式得到。
                  -3(VCC-VF)+VF≤-|VTP|
                  VCC≥(4·VF+|VTP|)/3
假定
                  VF＝0.7V，|VTP|＝0.85V，
                  VCC≥(2.8+0.85)/31·2V
根据上式，当电源电压VCC处于1.2V以上的范围内时靠MOS晶体管Q60实现一种钳位操作，从而能产生-|VTP|电平的电压VBB。这意味着通过采用图18中所示的电荷抽运电路能把电源电压VCC降低到1.2V。
〔VBB发生电路2〕
图21表示一个VBB发生电路的另一种结构。参见图21，该VBB发生电路包括一个用来产生电压VBB’的VBB’发生器110，以及一个连接在第四电源节点6与地节点4b之间的n沟道MOS晶在体管Q60N。MOS晶体管Q60N带有它的连接于地节点4b的栅和漏及它的连接于第四电源节点6的源。当第四电源节点6上的电压VBB变成低于-VTN时MOS晶体管Q60N导通，借此从地节点4b向电源节点6供应电流以便提高电压VBB的电平。因而，MOS晶体管Q60N把电压VBB钳位于-VTN的电平。
VBB’发生器110包括图18中所示的二极管元件D11-D14，电荷抽运电容器C11-C13，以及稳压电容器CL2。从VBB’发生器110靠电荷抽运作用而产生的负电压VBB’被MOS晶体管Q60N所钳位，以便产生具有一个-VTN的预定电压的电压VBB。
〔VBB发生电路3〕
图22表示一个VBB发生电路的又一种结构。图22中所示的该VBB发生电路带有串联连接在第四电源节点6与地节点4b之间的一个n沟道MOS晶体管Q60N和一个p沟道MOS晶体管Q61。MOS晶体管Q60N和Q61为接成二极管的，以至从地节点4b朝着第四电源节点6沿正向方向按二极管模式工作。
VBB’发生单元110包括图18中所示的二极管元件D11-D14，电荷抽运电容器C11-C13，以及稳压电容器CL2。从VBB’发生单元110靠电荷抽运作用而产生的电压被MOS晶体管Q60N和Q61所钳位。当在各自的栅和源之间分别产生VTN和|VTP|的电压差时，MOS晶体管Q60N和Q61接通。因而，从第四电源节点6产生的电压VBB具有由下式表达的电平。
              VBB＝-VTN-|VTP|
应该指出，图22中MOS晶体管Q60N和Q61的位置可以互换。
为了产生一个VBB＝-2|VTP|的电压，可以采用一种结构，其中串联连接着两个接成二极管的p沟道MOS晶体管。
虽然已经详细地描述并图示了本发明，但是应该明确地指出，这些描述和图示仅为了说明和例证而不构成限制，本发明的精神和范围仅由所附权利要求书来限定。

Claims (20)

1.一种用来对一个输出节点产生一个具有一个预定电平的电压的电压发生电路，该电路包括：
一个属于第一导电型的第一绝缘栅型场效应晶体管(Q5)，该场效应晶体管带有一个耦合于一个第一电源节点(4a)的电极节点和另一个耦合于所述输出节点(3)的电极节点，
一个属于第二导电型的第二绝缘栅型场效应晶体管(Q6)，该场效应晶体管带有一个耦合于一个第二电源节点(4b)的电极节点和另一个耦合于所述输出节点的电极节点，以及
接收至少第三和第四电源节点(5，6)上的电压，用来根据所接收的诸电压产生用来供应所述第一和第二绝缘栅型场效应晶体管的控制电极节点的第一和第二电压的电压发生装置(VGa；VGB)；
其中所述第一与第二电压之间的差值等于所述第一绝缘栅场效应晶体管的阈电压绝对值与所述第二绝缘栅场效应晶体管的阈电压绝对值之和，
其中所述第三电源节点(5)的电压呈现一个高于从所述输出节点所供应的电压与一个测量基准电压之间的差值的两倍的电压电平，该测量基准电压为测量所述输出节点的电压提供一个基准值，以及
其中所述第四电源节点(6)的电压呈现一个低于所述测量基准电压的电压电平。
2.根据权利要求1中所述的电压发生电路，其中所述电压发生装置(VGA；VGB)包括
一个耦合在所述第三电源节点(5)与一个对其施加一个低于所述第三电源节点上的电压的电压的第五电源节点(4b)之间的，用来从所述第三和第五电源节点上的诸电压产生所述第一电压的第一电压发生部分(VGAa)，以及
一个连接在所述第四电源节点与一个对其施加一个高于所述第四电源节点上的电压的电压的第六电源节点(4a)之间的，用来从所述第四和第六电源节点上的诸电压产生所述第二电压的第二电压发生部分(VGAb)。
3.根据权利要求2中所述的电压发生电路，其中所述第一电压发生部分(VGAa)包括
连接在所述第三电源节点(5)与一个第一内部节点之间的，用来对所述第三电源节点上的电压和所述第一内部节点上的电压分压以产生所述第一电压的第一分压器装置(R1，R2)，以及
一个连接在所述第一内部节点与所述第五电源节点(4b)之间的，并按二极管模式工作的第三绝缘栅场效应晶体管(Q1N；Q1P)，
其中所述第三电源节点的电压大体上等于一个来自所述输出节点的电压与所述测量基准电压之差的两倍的电压，与一个所述第三绝缘栅场效应晶体管的阈电压绝对值之和，以及
其中所述第五电源节点上的电压为一个所述测量基准电压电平的电压。
4.根据权利要求2中所述的电压发生电路，其中所述第二电压发生部分(VGAb)包括：
一个连接在所述第六电源节点(4a)与一个第二内部节点之间的，并按二极管模式工作的第四绝缘栅场效应晶体管(Q3P；Q3N)，以及
连接在所述第二内部节点与所述第四电源节点之间的，用来对所述第二内部节点上的电压和所述第四电源节点上的电压分压以产生所述第二电压的第二分压器装置(R3，R4)。
其中所述第六电源节点的电压为一个来自所述输出节点的电压与所述测量基准电压之差的两倍的电压，而所述第四电源节点上的电压为一个比所述测量基准电压低一个所述第四绝缘栅场效应晶体管的阈电压绝对值的电压。
5.根据权利要求1中所述的电压发生电路，其中所述电压发生装置包括
连接在所述第三电源节点与一个第一内部节点之间的，用来对所述第三电源节点上的电压和所述第一内部节点上的电压分压以产生所述第一电压的第一分压器装置(R1，R2)，
一个连接在一个对其施加所述测量基准电压电平的电压的第五电源节点(4b)与所述第一内部节点之间的，并按二极管模式工作的第三绝缘栅场效应晶体管(Q1N，Q1P)，
连接在所述第四电源节点(6)与一个第二内部节点之间的，用来对所述第四电源节点上的电压和所述第二内部节点上的电压分压以产生所述第二电压的第二分压器装置(R3，R4)，以及
一个连接在所述第二内部节点与一个对其施加一个大体上等于所述第一和第二电压之和的电平的电压的第六电源节点(4a)之间的，并按二极管模式工作的第四绝缘栅场效应晶体管(Q3P；Q3N)，
其中所述第三电源节点上的电压与所述第六电源节点上的电压之差大体上等于一个所述第三和第四绝缘栅场效应晶体管之一的阈电压绝对值，以及
所述第四电源节点上的电压具有比所述测量基准电压低一个所述第三和第四绝缘栅场效应晶体管中另一个的阈电压绝对值的电平。
6.根据权利要求1中所述的电压发生电路，其中所述电压发生装置(VGA)包括
一个由串联连接在所述第三电源节点(5)与一个第一内部节点(7)之间的一个第一电阻元件(R5)和一个接成二极管的第三绝缘栅场效应晶体管(Q7N；Q7P)形成的，用来从所述第一电阻元件与所述第三绝缘栅场效应晶体管的一个连接产生所述第一电压的第一电压发生部分，以及
一个由串联连接在所述第一内部节点与所述第四电源节点(6)之间的一个第二电阻元件(R6)和一个第四绝缘栅场效应晶体管(Q8P；Q8N)形成的，用来从所述第二电阻元件和所述第四绝缘栅场效应晶体管的一个连接产生所述第二电压的第二电压发生部分。
7.根据权利要求6中所述的电压发生电路，其中所述第三电源节点(5)上的电压高于从所述输出节点(3)供应的电压与所述测量基准电压之间差值的两倍，而所述第三和第四电源节点上的电压之和等于所述第一和第二电压之和，以及
所述第四电源节点(6)上的电压大体上等于一个比所述测量基准电压低一个所述第四绝缘栅场效应晶体管的阈电压绝对值的电压电平。
8.根据权利要求7中所述的电压发生电路，其中所述第三和第四绝缘栅场效应晶体管(Q7N，Q8P；Q7P，Q8N)中的一个属于所述第一导电型，而所述第三和第四绝缘栅场效应晶体管中的另一个属于第二导电型。
9.根据权利要求1中所述的电压发生电路，其中所述电压发生装置(VGB)包括
一个连接在所述第三电源节点(5)与所述第四电源节点(6)之间的，用来从所述第三电源节点上的电压和所述第四电源节点上的电压产生第三、第四和第五电压的第一电压发生部分(VGBa，VGBb)，
一个在一个控制电极节点处接收所述第三电压并按源极跟随器模式工作以产生所述第一电压的第三绝缘栅场效应晶体管(Q15)，以及
一个在一个控制电极节点处接收所述第四电压并按源极跟随器模式工作以产生所述第二电压的第四绝缘栅场效应晶体管(Q18)，
其中所述第三电压与所述第四电压之间的差值大体上等于所述第一与第二电压之间差值的两倍，而所述第五电压大体上为所述第三和第四控制电极节点上的所述第三和第四电压之和的一半。
10.根据权利要求9中所述的电压发生电路，其中所述电压发生装置还包括
一个在一个控制电极节点处接收所述第五电压，并按源极跟随器模式工作以便钳位所述第一电压的上限电位的第五绝缘栅场效应晶体管(Q16)，以及
一个在一个控制电极处接收所述第四电压，并按源极跟随器模式工作以便钳位所述第二电平的下限电位的第六绝缘栅场效应晶体管(Q17)。
11.根据权利要求9中所述的电压发生电路，其中所述电压发生装置(VGBa，VGBb)包括
一个包括串联连接在所述第三电压节点与一个第一内部节点(7)之间的一个第一电阻元件(R5)和第五及第六接成二极管的绝缘栅场效应晶体管(Q9N，Q7N；Q9P，Q7P)在内的，用来从所述第一电阻元件和所述第五绝缘栅场效应晶体管的一个连接提供所述第三电压的第一电压发生部分，以及
一个包括串联连接在所述第四内部节点与所述第一电源节点之间的一个第二电阻元件(R6)和接成二极管的第七和第八绝缘栅场效应晶体管(Q8P，Q10P；Q8N，Q10N)在内的，用来从所述第二电阻元件和所述第七绝缘栅型场效应晶体管的一个连接提供所述第四电压的第二电压发生部分。
12.根据权利要求11中所述的电压发生电路，其中所述第三电源节点(5)的电压和所述第四电源节点(6)上的电压之和等于所述第三和第四电压之和，而所述第四电源节点的电压比所述测量基准电压低所述第五至第八绝缘栅场效应晶体管中两个的阈电压绝对值之和。
13.根据权利要求9中所述的电压发生电路，其中所述第五至第八绝缘栅场效应晶体管(Q9N，Q7N，Q8P，Q10P；Q9P，Q8N，Q10N)中的两个具有相同的共导电型，而所述第五至第八绝缘栅场效应晶体管中的另外两个各具有与所述相同的共导电型相反的导电型。
14.根据权利要求9中所述的电压发生电路，其中所述第三电压节点(5)上的电压为等于所述第一电压的两倍的电平。
15.根据权利要求9中所述的电压发生电路，其中所述第三电源节点(5)上的电压具有一个比所述第一电压的两倍与所述第五绝缘栅场效应晶体管(Q9N；Q9P)的阈电压绝缘值之和低一个所述第七绝缘栅场效应晶体管(Q8P；Q8N)的阈电压绝对值的电压电平，
其中所述第四电源节点(6)的电压具有一个比所述测量基准电压低所述第五和第七绝缘栅场效应晶体管各自的阈电压的绝对值之和的电压电平，以及
所述第五和第七绝缘栅场效应晶体管具有彼此不同的导电型。
16.根据权利要求9中所述的电压发生电路，其中所述电压发生装置还包括
一个连接在所述第三电源节点(5)与一个对其供应所述第五电压的第三内部节点(10)之间的，并且包括彼此串联连接的一个第三电阻元件(R7)和各按二极管模式工作的第九和第十绝缘栅场效应晶体管(Q13N，Q11P)在内的第三电压发生部分，以及
一个包括彼此串联地连接在所述第三内部节点与所述第四电源节点(6)之间的一个第四电阻元件(R8)和接成二极管的第十一和第十二绝缘栅场效应晶体管(Q12N，Q14P)在内的第四电压发生部分。
17.根据权利要求9中所述的电压发生电路，其中所述第五电压(VY)由所述第一内部节点提供。
18.根据权利要求1中所述的电压发生电路，其中从所述电压发生电路的输出节点(3)供应的电压用于一个动态型半导体存储器，其中所述动态半导体存储器包括多个位线对(BL，/BL)，这些位线对各带有一列与之相连接的存储单元并且在备用状态下接收从所述输出节点提供的该电压。
19.根据权利要求1中所述的电压发生电路，其中从所述输出节点(3)供应的该电压用于一个动态型半导体存储器，其中所述动态型半导体存储器包括多个存储单元，这些存储单元各包括一个用来以电荷的形式存储信息的电容器(Ca)，以及一个用来读出存储在所述电容器中的信息的存取晶体管(MT)，每个所述电容器包括一个连接于一个相应的存取晶体管的存储电极节点，以及一个从所述电压发生电路的所述输出节点接收该电压的公共电极。
20.根据权利要求9中所述的电压发生电路，其中所述电压发生装置(VGB)还包括耦合在所述第三电源节点(5)与所述第四电源节点(6)之间的，用来对所述第三和第四电源节点上的诸电压进行电阻器分压以产生所述第五电压的分压器装置。
CN96111252A 1995-09-04 1996-08-30 能与阈电压无关地稳定产生中间电位的电压发生电路 Expired - Fee Related CN1103950C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP226452/95 1995-09-04
JP22645295A JP3586502B2 (ja) 1995-09-04 1995-09-04 電圧発生回路
JP226452/1995 1995-09-04

Publications (2)

Publication Number Publication Date
CN1161490A true CN1161490A (zh) 1997-10-08
CN1103950C CN1103950C (zh) 2003-03-26

Family

ID=16845328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96111252A Expired - Fee Related CN1103950C (zh) 1995-09-04 1996-08-30 能与阈电压无关地稳定产生中间电位的电压发生电路

Country Status (5)

Country Link
US (1) US5757225A (zh)
JP (1) JP3586502B2 (zh)
KR (1) KR100218759B1 (zh)
CN (1) CN1103950C (zh)
TW (1) TW318972B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103235631A (zh) * 2013-04-15 2013-08-07 无锡普雅半导体有限公司 一种电压稳定器电路

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
JP3626521B2 (ja) * 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
JP3351503B2 (ja) * 1996-10-09 2002-11-25 シャープ株式会社 固体撮像装置
KR100234701B1 (ko) * 1996-12-05 1999-12-15 김영환 외부전압에 둔감한 백바이어스전압 레벨 감지기
JP3963990B2 (ja) * 1997-01-07 2007-08-22 株式会社ルネサステクノロジ 内部電源電圧発生回路
JP3022815B2 (ja) * 1997-07-24 2000-03-21 日本電気アイシーマイコンシステム株式会社 中間電位生成回路
US5959444A (en) * 1997-12-12 1999-09-28 Micron Technology, Inc. MOS transistor circuit and method for biasing a voltage generator
US6043690A (en) * 1998-03-10 2000-03-28 Photobit Corporation Bidirectional follower for driving a capacitive load
KR100336751B1 (ko) * 1999-07-28 2002-05-13 박종섭 전압 조정회로
US6242972B1 (en) * 1999-10-27 2001-06-05 Silicon Storage Technology, Inc. Clamp circuit using PMOS-transistors with a weak temperature dependency
US6624670B2 (en) * 2001-03-21 2003-09-23 Texas Instruments Incorporated High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization
JP3947044B2 (ja) * 2002-05-31 2007-07-18 富士通株式会社 入出力バッファ
KR100500928B1 (ko) * 2002-06-29 2005-07-14 주식회사 하이닉스반도체 스위칭포인트 감지회로 및 그를 이용한 반도체 장치
KR100464435B1 (ko) * 2002-11-08 2004-12-31 삼성전자주식회사 저 전력의 하프 전압 발생 장치
KR100529386B1 (ko) * 2004-04-27 2005-11-17 주식회사 하이닉스반도체 래치-업 방지용 클램프를 구비한 반도체 메모리 소자
JP4579656B2 (ja) * 2004-11-16 2010-11-10 富士通セミコンダクター株式会社 バッファ回路
WO2008001255A1 (en) * 2006-06-26 2008-01-03 Nxp B.V. A constant voltage generating device
TWI319935B (en) * 2006-08-31 2010-01-21 Signal generating and switching apparatus and method thereof
US7638990B1 (en) * 2007-05-27 2009-12-29 Altera Corporation Techniques for power management on integrated circuits
US8704591B1 (en) * 2012-11-08 2014-04-22 Lsi Corporation High-voltage tolerant biasing arrangement using low-voltage devices
CN103092245B (zh) * 2013-01-09 2014-08-20 卓捷创芯科技（深圳）有限公司 一种超低功耗的低压差稳压电源电路与射频识别标签
US9158320B1 (en) * 2014-08-07 2015-10-13 Psikick, Inc. Methods and apparatus for low input voltage bandgap reference architecture and circuits
CN108242221B (zh) * 2016-12-27 2023-10-17 无锡中微爱芯电子有限公司 一种集成于mcu中的低功耗高驱动lcd偏压驱动电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157315A (en) * 1981-03-24 1982-09-28 Nec Corp Intermediate voltage generating circuit
JPS60103827A (ja) * 1983-11-11 1985-06-08 Fujitsu Ltd 電圧変換回路
JPS61221812A (ja) * 1985-03-27 1986-10-02 Mitsubishi Electric Corp 電圧発生回路
JP3114391B2 (ja) * 1992-10-14 2000-12-04 三菱電機株式会社 中間電圧発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103235631A (zh) * 2013-04-15 2013-08-07 无锡普雅半导体有限公司 一种电压稳定器电路

Also Published As

Publication number Publication date
JPH0973330A (ja) 1997-03-18
TW318972B (zh) 1997-11-01
KR970017596A (ko) 1997-04-30
KR100218759B1 (ko) 1999-09-01
JP3586502B2 (ja) 2004-11-10
US5757225A (en) 1998-05-26
CN1103950C (zh) 2003-03-26

Similar Documents

Publication Publication Date Title
CN1161490A (zh) 能与阈电压无关地稳定产生中间电位的电压发生电路
CN1262066C (zh) 定时电路以及内设该定时电路的半导体存储装置
CN1200510C (zh) 反馈型放大电路及驱动电路
CN1213436C (zh) 以低功耗工作的半导体存储器
CN1130775C (zh) 中间电压发生电路及含有该电路的非易失半导体存储器
CN1260889C (zh) 低消耗电流的驱动电路
CN1252914C (zh) 差动电路、放大电路及使用它们的显示装置
CN1232986C (zh) 内部电压电平控制电路和半导体存储装置以及其控制方法
CN1197084C (zh) 磁随机存取存储器
CN1153222C (zh) 减小漏电流的半导体存储器
CN1925058A (zh) 半导体装置
CN1126010C (zh) 内部电源电路
CN1671031A (zh) 升压电路、半导体装置以及电子设备
CN1568569A (zh) 电压检测电路和使用它的内部电压发生电路
CN1976229A (zh) 半导体集成电路及泄漏电流降低方法
CN1461009A (zh) 半导体装置
CN1277247C (zh) 电平移动电路及包括其的显示装置
CN1542847A (zh) 半导体存储器件
CN1627435A (zh) 栅控二极管存储器单元及其写入方法
CN1707689A (zh) 磁性随机存取存储器
CN1629760A (zh) 使输出电压稳定化的电流放大电路和具备其的液晶显示装置
CN1551236A (zh) 电压发生电路
CN1526200A (zh) 电平变换电路
CN100352059C (zh) 半导体集成电路装置
CN1905075A (zh) 半导体存储器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030326

Termination date: 20140830

EXPY Termination of patent right or utility model