[go: up one dir, main page]

CN116088407A - 一种优化输入滤波功能的plc输入回路 - Google Patents

一种优化输入滤波功能的plc输入回路 Download PDF

Info

Publication number
CN116088407A
CN116088407A CN202310006618.8A CN202310006618A CN116088407A CN 116088407 A CN116088407 A CN 116088407A CN 202310006618 A CN202310006618 A CN 202310006618A CN 116088407 A CN116088407 A CN 116088407A
Authority
CN
China
Prior art keywords
input
port
mpu
signal
plc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310006618.8A
Other languages
English (en)
Inventor
吴小萍
高夏铭
宋丽杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lexing Electric Wuxi Co ltd
Original Assignee
Lexing Electric Wuxi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lexing Electric Wuxi Co ltd filed Critical Lexing Electric Wuxi Co ltd
Priority to CN202310006618.8A priority Critical patent/CN116088407A/zh
Publication of CN116088407A publication Critical patent/CN116088407A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Programmable Controllers (AREA)

Abstract

本申请公开了一种优化输入滤波功能的PLC输入回路，涉及工业控制应用领域，该PLC输入回路中，边沿提取电路提取输入信号的上升沿和下降沿并输出到MPU的IRQ端口，输入信号经过隔离电路后连接到D触发器的输入端，D触发器的输出端连接MPU，并利用MPU内置的定时器功能控制D触发器回路的触发信号，从而可以准确检测输入信号的持续时间，只传递持续时间超过预定滤波时长的信号，不仅可以准确感知输入信号的变化，还可以有效去除滤波时间的误差，从而提高PLC的输入滤波功能的准确度和检出能力。

Description

一种优化输入滤波功能的PLC输入回路
技术领域
本申请涉及工业控制应用领域，尤其是一种优化输入滤波功能的PLC输入回路。
背景技术
PLC(Programmable Logic Controller)一般都提供外部输入滤波功能，PLC的输入滤波功能用于滤除宽度小于用户设置的滤波时间的宽度的输入信号，可以防止部输入设备的干扰噪声流入而导致错误输入。
PLC的输入滤波功能通常利用MPU的内部定时器功能来实现，请参考图1示出了PLC的输入回路的常用电路图，输入信号Vin通过隔离电路输入MPU(Micro Processor Unit)的输入端口IN_PORT，隔离电路主要通过光耦实现。MPU按照固定的采样周期对输入端口IN_PORT接收到的实际信号进行采样，只有当连续采样的值都相同且保持时长在滤波时间以上时，才更新对输入信号Vin执行输入滤波功能后得到的输入图像数据。比如假设用户设置的滤波时间为3ms，MPU按照1ms的采样周期进行采样，则仅当连续4次读取到相同值时，才更新输入图像数据。比如请结合图2所示的波形图，MPU在t0时刻开始连续4次的采样值都为高电平1，则在t1时刻连续第4次读取到高电平时，更新输入图像数据为高电平。然后一直保持输入图像数据为高电平，直至然后MPU从t2开始连续4次的采样值都为低电平0，则在t3时刻连续第4次读取到低电平时，更新输入图像数据为低电平，从而实现对输入信号Vin第一次高电平波形的读取。而同样的工作过程中，对于输入信号Vin的第二次高电平波形，MPU从t4时刻开始连续三次采样到高电平，但在t5时刻会采样到低电平，因此不会更新输入图像数据，输入信号Vin的第二次高电平波形由于宽度较窄，会被滤除掉，从而实现输入滤波功能。
但是在现有的这种输入滤波功能的实现过程中，请结合图2所示的波形图，当MPU的两次采样之间出现短幅的输入变化时，MPU并无法感知到二回存在误差，比如图2中，输入信号Vin在采样时刻t8和t9之间存在短幅输入信号时，并影响MPU对输入图像数据的更新。另外，设置的滤波动作至少需要[(滤波时间/采样时间)+1]个采样次数，因此存在误差多达1个采样周期的问题。例如，用户设置的滤波时间为10ms、MPU的采样周期为2ms时，最少只有6次相同的值才能更新输入图像数据，因此存在2ms的误差。上述两种情况都会导致输入滤波存在误差，准确性不高。
发明内容
本申请人针对上述问题及技术需求，提出了一种优化输入滤波功能的PLC输入回路，本申请的技术方案如下：
一种优化输入滤波功能的PLC输入回路，该PLC输入回路包括MPU、隔离电路以及D触发器，PLC输入回路的输入信号连接隔离电路的输入端，隔离电路的输出端连接D触发器的输入端，D触发器的输出端连接MPU的输入端口IN_PORT；MPU的输出端口OUT_PORT连接D触发器的时钟端；隔离电路的输出端还通过边沿提取电路连接MPU的IRQ端口，边沿提取电路在输入信号的上升沿和下降沿处提取脉冲形式的中断信号输出给MPU的IRQ端口；
MPU执行的方法包括：
当通过IRQ端口检测到中断信号时，通过输出端口OUT_PORT输出无效电平的时钟信号，并对内置的定时器的定时时长清零后启动；当内置的定时器的定时时长累积达到预定滤波时长时，通过输出端口OUT_PORT输出有效电平的时钟信号，并暂停定时器的定时时长；MPU通过读取输入端口IN_PORT的信号得到对输入信号完成输入滤波后的输入图像数据。
其进一步的技术方案为，边沿提取电路包括若干个级联的缓冲器以及异或门，隔离电路的输出端连接异或门的一个输入端，隔离电路的输出端通过依次级联的若干个缓冲器连接异或门的另一个输入端，异或门的输出端连接MPU的IRQ端口。
其进一步的技术方案为，D触发器在有效电平的时钟信号的上升沿将输入端的信号锁存至输出端并输出到MPU的输入端口IN_PORT；MPU读取输入端口IN_PORT的信号得到输入图像数据。
其进一步的技术方案为，当MPU在内置的定时器的定时时长累积达到预定滤波时长之前通过IRQ端口检测到中断信号，内置的定时器的定时时长清零后启动，MPU通过输出端口OUT_PORT持续输出无效电平的时钟信号。
本申请的有益技术效果是：
本申请公开了一种优化输入滤波功能的PLC输入回路，该PLC输入回路利用边沿提取电路提取输入信号的上升沿和下降沿并输出到MPU的IRQ端口，利用MPU内置的定时器功能控制D触发器回路的触发信号，从而可以准确检测输入信号的持续时间，只传递持续时间超过预定滤波时长的信号，不仅可以准确感知输入信号的变化，还可以有效去除滤波时间的误差，从而提高PLC的输入滤波功能的准确度和检出能力。
另外无需另外使用缓冲器，因此可以减少存储器的浪费，中断程序可以简化，无需进行另外的运算，因此，PLC的处理时间也会加快。
附图说明
图1是现有的PLC输入回路的电路图。
图2是图1所示的电路的波形时序图。
图3是本申请一个实施例的PLC输入回路的电路图。
图4是图3所示的电路的波形时序图。
具体实施方式
下面结合附图对本申请的具体实施方式做进一步说明。
本申请公开了一种优化输入滤波功能的PLC输入回路，请参考图3所示的PLC输入回路的电路图，该PLC输入回路包括MPU、隔离电路以及D触发器，隔离电路可以采用与常规的PLC输入回路中的隔离电路相同的电路结构，主要基于光耦构造实现，本申请对其电路结构不作具体赘述。
PLC输入回路的输入信号Vin连接隔离电路的输入端，隔离电路的输出端连接D触发器的输入端D，D触发器的输出端Q连接MPU的输入端口IN_PORT。MPU的输出端口OUT_PORT连接D触发器的时钟端。
隔离电路的输出端还通过边沿提取电路连接MPU的IRQ端口(中断请求端口)，边沿提取电路在输入信号的上升沿和下降沿处提取脉冲形式的中断信号输出给MPU的IRQ端口。在一个实施例中，边沿提取电路包括若干个级联的缓冲器以及异或门，隔离电路的输出端连接异或门XOR1的一个输入端，将隔离电路的输出端的信号Sig1传输给异或门XOR1，隔离电路的输出端的信号Sig1与输入信号Vin的波形相同。隔离电路的输出端还通过依次级联的若干个缓冲器连接异或门XOR2的另一个输入端，图3以隔离电路的输出端通过依次级联的两个缓冲器连接异或门XOR2为例。隔离电路的输出端的信号Sig1经过依次级联的若干个缓冲器的延时作用后得到信号Sig2传输给异或门XOR1。异或门XOR1的输出端连接MPU的IRQ端口，由此异或门XOR1在隔离电路的输出端的信号Sig1的上升沿和下降沿处都会产生单脉冲的中断信号Sig3。请结合图4所示的波形图，信号Sig2相对于信号Sig1的延时时长通过设置的缓冲器的级数来调节，异或门XOR1输出给MPU的IRQ端口的中断信号Sig3的脉冲宽度与信号Sig2相对于信号Sig1的延时时长相等。
MPU执行的方法包括：当MPU通过IRQ端口检测到中断信号Sig3时，通过输出端口OUT_PORT输出无效电平的时钟信号CLK，并对内置的定时器的定时时长T清零后启动。请结合图4所示的波形图，在每个中断信号Sig3的上升沿处，MPU内置的定时器的定时时长T清零并启动。
当内置的定时器的定时时长T累积达到预定滤波时长Tmax时，MPU通过输出端口OUT_PORT输出有效电平的时钟信号CLK，并暂停定时器的定时时长T。当MPU在内置的定时器的定时时长T累积达到预定滤波时长Tmax之前通过IRQ端口检测到中断信号Sig3时，内置的定时器的定时时长T直接清零后启动，此时由于定时时长T还未累积达到预定滤波时长Tmax，因此MPU通过输出端口OUT_PORT持续输出无效电平的时钟信号。
MPU通过读取输入端口IN_PORT的信号得到对输入信号完成输入滤波后的输入图像数据。D触发器在有效电平的时钟信号CLK的上升沿将输入端D的信号锁存至输出端Q并输出到MPU的输入端口IN_PORT，则MPU读取输入端口IN_PORT的信号得到输入图像数据。无需再有其他单独的操作，只需简单地将D触发器的输出端的输出至读取到MPU的输入端口IN_PORT，即可实现输入滤波功能，无需另外使用缓冲器，因此可以减少存储器的浪费，中断程序可以简化，无需进行另外的运算，因此，PLC的处理时间也会加快。
另外在实际实现时，D触发器的SET端口和RESET端口分别连接工作电压VCC，当工作电压VCC正常供电时，D触发器正常工作。
请参考图4所示的波形图，在一个实例中，信号Sig1在t0时刻从低电平变为高电平，因此会在t0时刻处产生中断信号Sig3。MPU通过输出端口OUT_PORT输出无效电平的时钟信号CLK，CLK信号持续保持低电平，MPU还在t0时刻对内置的定时器的定时时长T清零后启动。定时器的定时时长T累计达到设定的滤波时间Tmax时，MPU在t1时刻输出有效电平的CLK，因此CLK信号在t1时刻处产生上升沿，且MPU暂停定时器的定时时长T。由于在t1时刻产生了CLK信号的上升沿，所以D触发器的输入端D的信号锁存至输出端Q，D触发器的输出端Q在t1时刻被锁存为高电平并传输到并MPU的输入端口IN_PORT，这是此时实际的输入信号Vin。
此后，信号Sig1在t2时刻从高电平切换为低电平，则MPU在t2时刻检测到中断信号Sig3，CLK在t2时刻处由高电平切换为低电平，MPU还在t2时刻处对内置的定时器的定时时长T清零后启动。MPU内置的定时器在t3时刻时累计达到Tmax，MPU的输出端口OUT_PORT在t3时刻再次输出CLK信号的上升沿，D触发器的输入端D的信号锁存至输出端Q，D触发器的输出端Q在t3时刻被锁存为低电平。
当信号Sig1在t4时刻再次从低电平切换为高电平时，MPU在t4时刻检测到中断信号Sig3，MPU通过输出端口OUT_PORT输出无效电平的时钟信号CLK，CLK信号持续保持低电平，MPU还在t3时刻对内置的定时器的定时时长T清零后启动。信号Sig1在t5时刻从高电平切换至低电平，MPU再次在t5时刻检测到中断信号Sig3，并对定时器的定时时长T清零后启动。信号Sig1在t6时刻从低电平切换至高电平，MPU再次在t6时刻检测到中断信号Sig3，并对定时器的定时时长T清零后启动。信号Sig1在t7时刻从高电平切换至低电平，MPU再次在t7时刻检测到中断信号Sig3，并对定时器的定时时长T清零后启动。在此过程中，定时器的定时时长T每次还未达到Tmax就被清零重启，因此MPU始终保持输出低电平的CLK信号，D触发器的输出端Q始终保持锁存为低电平。
直到信号Sig1在t8时刻从低电平变为高电平，MPU在t8时刻检测到中断信号Sig3，并对定时器的定时时长T清零后启动，并在t9时刻达到Tmax时，MPU输出高电平的CLK信号，因此CLK信号在t9时刻产生上升沿，D触发器将输入端D的信号锁存至输出端Q。
因此，只在维持定时器的预定滤波时长Tmax期间，发生CLK信号，如果在此之前发生变动，在那个时间点重新启动定时器的动作，因此比预定滤波时长Tmax短的输入信号不会通过D触发器输出。即，比用户设定的预定滤波时长Tmax短的输入信号Vin，无论大小都会被过滤掉忽视，在输入信号的宽度达到预定滤波时长Tmax的瞬间，可以立即用MPU进行传达。可以避免现有做法在MPU的采样周期之间无法感知输入信号的短幅输入变化的问题和采样期间出现误差的问题。
以上所述的仅是本申请的优选实施方式，本申请不限于以上实施例。可以理解，本领域技术人员在不脱离本申请的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本申请的保护范围之内。

Claims (4)

1.一种优化输入滤波功能的PLC输入回路，其特征在于，所述PLC输入回路包括MPU、隔离电路以及D触发器，所述PLC输入回路的输入信号连接所述隔离电路的输入端，所述隔离电路的输出端连接D触发器的输入端，所述D触发器的输出端连接MPU的输入端口IN_PORT；MPU的输出端口OUT_PORT连接所述D触发器的时钟端；所述隔离电路的输出端还通过边沿提取电路连接MPU的IRQ端口，所述边沿提取电路在输入信号的上升沿和下降沿处提取脉冲形式的中断信号输出给MPU的IRQ端口；
MPU执行的方法包括：
当通过IRQ端口检测到中断信号时，通过输出端口OUT_PORT输出无效电平的时钟信号，并对内置的定时器的定时时长清零后启动；当内置的定时器的定时时长累积达到预定滤波时长时，通过输出端口OUT_PORT输出有效电平的时钟信号，并暂停定时器的定时时长；MPU通过读取输入端口IN_PORT的信号得到对所述输入信号完成输入滤波后的输入图像数据。
2.根据权利要求1所述的PLC输入回路，其特征在于，所述边沿提取电路包括若干个级联的缓冲器以及异或门，所述隔离电路的输出端连接所述异或门的一个输入端，所述隔离电路的输出端通过依次级联的若干个缓冲器连接所述异或门的另一个输入端，所述异或门的输出端连接MPU的IRQ端口。
3.根据权利要求1所述的PLC输入回路，其特征在于，D触发器在有效电平的时钟信号的上升沿将输入端的信号锁存至输出端并输出到MPU的输入端口IN_PORT；MPU读取输入端口IN_PORT的信号得到输入图像数据。
4.根据权利要求1所述的PLC输入回路，其特征在于，当MPU在内置的定时器的定时时长累积达到所述预定滤波时长之前通过IRQ端口检测到中断信号，内置的定时器的定时时长清零后启动，MPU通过输出端口OUT_PORT持续输出无效电平的时钟信号。
CN202310006618.8A 2023-01-04 2023-01-04 一种优化输入滤波功能的plc输入回路 Pending CN116088407A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310006618.8A CN116088407A (zh) 2023-01-04 2023-01-04 一种优化输入滤波功能的plc输入回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310006618.8A CN116088407A (zh) 2023-01-04 2023-01-04 一种优化输入滤波功能的plc输入回路

Publications (1)

Publication Number Publication Date
CN116088407A true CN116088407A (zh) 2023-05-09

Family

ID=86203905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310006618.8A Pending CN116088407A (zh) 2023-01-04 2023-01-04 一种优化输入滤波功能的plc输入回路

Country Status (1)

Country Link
CN (1) CN116088407A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130028440A (ko) * 2011-09-09 2013-03-19 엘에스산전 주식회사 Ｐｌｃ 고속 카운터 및 ｐｌｃ 고속 카운팅 방법
CN103955255A (zh) * 2014-04-28 2014-07-30 国家电网公司 基于fpga的开入量事件精确测量的系统及其方法
CN104901657A (zh) * 2015-05-22 2015-09-09 浙江大学 一种全数字去抖动电路及方法
KR20190127108A (ko) * 2018-05-03 2019-11-13 엘에스산전 주식회사 Ｐｌｃ의 입력 신호 필터링 장치
CN112910439A (zh) * 2021-01-14 2021-06-04 浙江瑞晟智能科技股份有限公司 信号滤波方法及滤波装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130028440A (ko) * 2011-09-09 2013-03-19 엘에스산전 주식회사 Ｐｌｃ 고속 카운터 및 ｐｌｃ 고속 카운팅 방법
CN103955255A (zh) * 2014-04-28 2014-07-30 国家电网公司 基于fpga的开入量事件精确测量的系统及其方法
CN104901657A (zh) * 2015-05-22 2015-09-09 浙江大学 一种全数字去抖动电路及方法
KR20190127108A (ko) * 2018-05-03 2019-11-13 엘에스산전 주식회사 Ｐｌｃ의 입력 신호 필터링 장치
CN112910439A (zh) * 2021-01-14 2021-06-04 浙江瑞晟智能科技股份有限公司 信号滤波方法及滤波装置

Similar Documents

Publication Publication Date Title
US20100220805A1 (en) Single-Wire Asynchronous Serial Interface
CN109062850B (zh) 一种单片机的数据发送和接收方法
WO2021041768A1 (en) Daisy chain mode entry sequence
KR100230451B1 (ko) 디지털 신호처리 프로세서의 비동기방식 직렬데이터 송수신 방법
TW201702894A (zh) 獨立式通用非同步接收器／傳輸器brk偵測
US9342097B2 (en) Microcontroller and method of controlling the same
US20070053301A1 (en) Network hardware device
CN116088407A (zh) 一种优化输入滤波功能的plc输入回路
CN114253879B (zh) 一种基于软件模拟的多通道串口通信方法及系统
CN110175145B (zh) Mdio接口通信方法和电路
CN113836075B (zh) 一种基于fpga平台的spi接口信号消除毛刺的方法
CN110635854A (zh) 一种传输协议自适应解码系统及方法
KR20190127108A (ko) Ｐｌｃ의 입력 신호 필터링 장치
CN210201839U (zh) 一种传输协议自适应解码系统
CN211406003U (zh) 一种曼彻斯特码的解码系统
EP1164483B1 (en) System and method for reducing jitter in a signal
JP3894787B2 (ja) 受信回路
CN114691582B (zh) 可编程串列输入输出控制器、操作系统及方法
CN118209151B (zh) 基于tc234的传感器识别方法及系统
JP2983959B1 (ja) シリアルインターフェイス、及びこれを用いたモデム装置
CN110727216B (zh) 一种编码器的数据读取方法、装置和读取数据的装置
JP4508072B2 (ja) シリアル通信回路及びａ／ｄ変換システム
JP2008236178A (ja) シリアルデータ受信回路
RU2122233C1 (ru) Устройство для контроля работы микроэвм
CN111290978A (zh) 一种可配置异步接口时序中数据去干扰系统及工作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination