CN116087609A

CN116087609A - 一种基于数字信号隔离的电压传感器

Info

Publication number: CN116087609A
Application number: CN202310109906.6A
Authority: CN
Inventors: 苟轩; 王厚军; 程玉华; 马旭光; 徐敬松; 邹松庭
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2023-02-09
Filing date: 2023-02-09
Publication date: 2023-05-09
Anticipated expiration: 2043-02-09
Also published as: CN116087609B

Abstract

本发明公开了一种基于数字信号隔离的电压传感器。相较于隔离放大器法的电压传感器，增加了ADC、DAC和逻辑电路等电路，使得其从模拟信号的相互隔离，变为了数字信号的相互隔离。由于ADC与DAC时序可能存在较大差异，因此，通过逻辑电路对串行数据输出adc_sdo_1、数据时钟adc_sck_1以及ADC忙信号adc_busy_1/ADC使能信号adc_cs_1进行信号同步缓冲以及额外延迟等时序调整，使得ADC输出满足DAC输入时序满足要求，实现基于数字信号隔离的电压变换。由于使用数字信号隔离，结合高性能的ADC和DAC芯片，使得电压变换的准确度得以提高，增益温度漂移系数得以减小，本发明具有显著的性能优势。

Description

一种基于数字信号隔离的电压传感器

技术领域

本发明属于电压传感器技术领域，更为具体地讲，涉及一种基于数字信号隔离的电压传感器。

背景技术

电压传感器是把大电压变换为信号电路能直接处理的小电压或小电流(0-20mA或4-20mA)。电压传感器的输入端和输出端具有电气隔离功能，以保证输出信号端的安全性；同时还具有较高的共模抑制比，从而减小输入端浮动的参考信号对输出端信号的干扰，保证使用的通用性和便利性。

在原理上，现有电压传感器一般采用以下两种方式实现：

1、霍尔元件法

在输入端串入大电阻，把电压转换为电流；电流流过绕制磁芯上的线圈，转换为磁场；在磁芯开口处垂直方向装配霍尔元件，把磁场转换为电压。绕制在磁芯上的线圈带绝缘涂层，装配时霍尔片和磁芯之间也相互绝缘，从而在电流-磁场-电压转换时实现电气隔离。上述的电流、磁场、电压信号均为模拟信号。

2、隔离放大器法

前级电路通过衰减、放大、滤波等电路把大电压转换为小电压，然后送入隔离放大器芯片，隔离放大器芯片输出端和输入端均为电压信号，且呈一定比例关系。隔离放大器输入端和输出端均为模拟信号，且相互隔离。

上述两种电压传感器实现形式，均为模拟信号隔离方案。在性能上，霍尔元件法准确度可达到1％，增益温度漂移系数可达到200ppm/℃；隔离放大器法准确度可达到0.3％，增益温度漂移系数可达到50ppm/℃。

发明内容

本发明的目的在于克服现有技术的不足，提供一种基于数字信号隔离的电压传感器，以提高准确度，减小增益温度漂移系数。

为实现上述发明目的，本发明基于数字信号隔离的电压传感器，其特征在于，包括：

调理电路，用于对输入电压进行调理，使其符合ADC采样的要求；

模数转换器即ADC，其数据接口为SPI协议，用于对经过调理电路调理后的输入电压进行模数转换，得到串行数据输出adc_sdo并连接到数字隔离器；

数字隔离器，串行数据输出adc_sdo经过数字隔离器隔离后传输到逻辑电路；

逻辑电路，用于产生ADC所需的采样时钟adc_cnv和SPI数据传输时钟adc_sck，如果ADC没有ADC忙信号adc_busy，则还需要产生ADC使能信号adc_cs；

逻辑电路除了用于产生上述ADC输入时序，还用于调整ADC输出信号的时序，以满足DAC的时序要求，具体而言：逻辑电路产生的SPI数据传输时钟adc_sck_0经过数字隔离器隔离后分为两路，一路作为SPI数据传输时钟adc_sck送入ADC中，另一路经过数字隔离器隔离后得到adc_sck_1，返回逻辑电路进行同步缓冲后作为DAC的时钟dac_sck；

如果逻辑电路还产生了ADC使能信号adc_cs_0，则同样，经过数字隔离器隔离后分为两路，一路作为ADC使能信号adc_cs送入ADC中，另一路经过数字隔离器隔离后得到adc_cs_1，返回逻辑电路进行同步缓冲后作为DAC的使能信号dac_cs输入DAC中；

如果ADC有ADC忙信号adc_busy，则将其输出到数字隔离器，经隔离后得到adc_busy_1，送入逻辑电路进行同步缓冲后作为DAC的使能信号dac_cs输入DAC中；

经过隔离后的串行数据输出adc_sdo_1在逻辑电路进行同步缓冲后作为DAC的串行数据输入dac_sdi输入DAC中。送入DAC的SPI使能信号dac_cs、时钟信号dac_sck和数据信号dac_sdi需要满足一定时序要求，其中dac_cs相对于其他两路信号时序简单，在设计时比较容易满足。若ADC和DAC工作在较高采样率时，经隔离后送入逻辑电路的信号adc_sck_1和adc_sdo_1只做缓冲处理，通常无法满足DAC时序要求，还需要做额外的相对延时处理，以满足以下时序要求：

T_c-t₁-t_DS≥t₂

t₀-t_DS≥t₃

其中，T_c为SPI数据传输时钟adc_sck的周期，t₀为ADC的当前位数据最小保持时间值，t₁为ADC的下一位数据最大生效时间，t₂为DAC的最小数据建立时间，t₃为DAC的最小数据保持时间，t_DS为数字隔离器同方向不同通道间的延迟差；

数模转换器即DAC，其数据接口为SPI协议，用于在DAC的时钟dac_sck控制下，当DAC的使能信号dac_cs使能时，将串行数据输入dac_sdi恢复为模拟信号；

输出滤波器，为低通滤波器，用于对DAC恢复出的阶梯状模拟信号进行高频杂波滤除，得到与输入电压相应的输出电压，完成电压变换。其中，输出滤波器的截止角频率应大于输入电压的角频率ω_M，且小于ω_S-ω_M，角频率ω_S为采样时钟adc_cnv的角频率。

本发明的目的是这样实现的。

本发明基于数字信号隔离的电压传感器相较于隔离放大器法的电压传感器，增加了ADC、DAC和逻辑电路等电路，使得其从模拟信号的相互隔离，变为了数字信号的相互隔离。由于ADC与DAC时序可能存在较大差异，不能将数字隔离器隔离后的ADC串行数据输出adc_sdo_1与DAC串行数据输入dac_sdi，ADC数据时钟adc_sck_1与DAC数据时钟dac_sck以及ADC忙信号adc_busy_1/ADC使能信号adc_cs_1与DAC使能信号dac_cs直接连接起来。因此，通过逻辑电路对串行数据输出adc_sdo_1、数据时钟adc_sck_1以及ADC忙信号adc_busy_1/ADC使能信号adc_cs_1进行信号同步缓冲以及额外延迟等时序调整，使得ADC输出满足DAC输入时序满足要求，实现基于数字信号隔离的电压变换。由于使用数字信号隔离，结合高性能的ADC和DAC芯片，使得电压变换的准确度得以提高，增益温度漂移系数得以减小，本发明具有显著的性能优势。

附图说明

图1是本发明基于数字信号隔离的电压传感器一种具体实施方式原理示意图；

图2是冲激串函数采样过程示意图，其中，(a)为输入电压的频域图，(b)为冲激串函数的频域图，(c)为输入电压采样信号的频谱图(未混叠)，(d)为输入电压采样信号的频谱图(混叠)；

图3是图1所示中ADC、数字隔离器、逻辑电路以及DAC的信号连接示意图，其中，(a)为ADC有ADC忙信号adc_busy的情形，(b)为ADC没有ADC忙信号adc_busy的情形；

图4是一种ADC的时序图；

图5是一种DAC的时序图；

图6是DAC输出阶梯波形示意图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

图1是本发明基于数字信号隔离的电压传感器一种具体实施方式原理框图。

在本实施例中，如图1所述，本发明基于数字信号隔离的电压传感器包括调理电路1、模数转换器2、数字隔离器3、逻辑电路4、数模转换器5、极性转换电路6、输出滤波器7以及隔离电源模块8。

在本实施例中，如图1所示，调理电路1包括RC衰减器101、放大电路102以及输入滤波器103；供电电源通过隔离电源模块8隔离后提供给输入端，即调理电路1的放大电路102以及输入滤波器103、模数转换器2。调理电路1用于对输入电压进行调理，使其符合ADC采样的要求，在本实施例中，具体而言：

1、RC衰减器101由高精度低温漂电阻和电容组成，形成对输入电压的衰减功能，一般取固定衰减比例。在本实施例中，衰减比例为1:1000。

2、放大电路102对衰减后的输入电压进行放大，其由运算放大器、模拟开关和反馈电阻组成。通过模拟开关选择不同的反馈比例，形成多档位增益电路。增益控制可以由拨码开关给定。在本实施例中，通过两位拨码开关给四选一模拟开关00、01、10、11四种控制指令，实现×1、×2、×5、×10四档增益，从而实现电压传感器1:1000、1:500、1:200、1:100四种衰减比例。

3、输入滤波器103用于限制进入数模转换器5即ADC的模拟信号带宽。输入电压的频谱图如2(a)所示，角频率为ω_M。利用ADC对模拟信号进行离散化的过程等效为一个冲激串函数对信号进行采样，该函数的频率即为ADC的采样率，设置ADC采样率为f_s，角频率ω_S＝2πf_s，采样角频率ω_S的冲激串函数在频域中的表达式为

其中，T为采样周期，δ_(t)为冲激串函数表达式。冲激串函数的频域图如图2(b)所示，以采样角频率ω_S为周期。

若输入电压的函数表达式设为x(t)，则冲激串函数对输入电压的函数的采样在时域上的表达式为：

转化为在频域上的表达式为：

式(3)表明，如图2(c)所示，经过离散化采样的信号在频域上x_p(jω)表现以采样角频率ω_S为周期，在采样率的整数倍的频率上重现，即说明采样点组成的信号是由一系列原始信号在不同频率上叠加在一起形成的，冲激串函数采样过程如图2所示。

由图2(c)可知，输入信号角频率ω_M小于ω_S/2时，采样过程不会造成信号混叠。由图2(d)可知，输入信号角频率ω_M大于ω_S/2时，采样过程会造成信号混叠。即由奈奎斯特采样定理可知，ADC无法采集恢复超过其采样率一半即f_s/2的信号。为了防止输入高频信号混叠至低频信号中，输入滤波器103为低通滤波器，其截止频率应小于f_s/2。

模数转换器即ADC 2把模拟信号转换为数字信号。对于高精度电压传感器，最合适的ADC为逐次逼近(SAR)型，可获得线性度好、高分辨率、低功耗、低温漂等优点。数据接口类型为SPI串行接口，从而减少对数字隔离器通道数的要求。ADC若为差分输入型，其前级还需加单端转差分的驱动电路。

模数转换器用于对经过调理电路调理后的输入电压进行模数转换，得到串行数据输出adc_sdo并连接到数字隔离器。

数字隔离器3用于实现双向数字信号的隔离传输。数字隔离器3应具有较高的耐压能力，从而保证电压传感器输入端可以承受较大的共模电压。在本实施例中，选用的数字隔离器具有5000Vrms耐压，可承受1000Vrms共模电压。由于输入电压的采样数据通过SPI串行接口进行传输，数字隔离器还应具有较高的数据吞吐率，同方向的多通道间还应具有较小的传输延时差。在本实施例中，采用的数字隔离器3最大吞吐率为150Mbps，多通道间最大传输延时差为2.5ns。

串行数据输出adc_sdo经过数字隔离器3隔离传输到逻辑电路。

逻辑电路4用于产生ADC采样控制及SPI输入时序，并调整ADC输出信号的时序，以满足DAC的时序要求。电压传感器需要实现一些基本组合及时序逻辑电路，可通过多片离散逻辑芯片搭建构成，也可以通过可编程逻辑芯片实现，考虑到电压传感器小体积的设计要求，在本实施例中，采用了复杂可编程逻辑器件即CPLD。CPLD的程序一旦烧写完成，会在内部形成固定的逻辑电路，电源多次上电时不发生变化，本质上为硬件电路形式，使得产品的可靠性提高，同时兼具低成本的优点。

具体而言：在本实施例中，如图3所示，逻辑电路4产生ADC 2所需的采样时钟adc_cnv和SPI数据传输时钟adc_sck，如果ADC 2没有ADC忙信号adc_busy，如图3(b)所示，则还需要产生ADC使能信号adc_cs。

如图3(a)、(b)所示，逻辑电路4产生的数据时钟adc_sck_0经过数字隔离器3隔离后分为两路，一路作为ADC的SPI数据传输时钟adc_sck送入ADC2中，另一路再经过数字隔离器3隔离返回逻辑电路4进行同步缓冲后作为DAC5的时钟dac_sck。

如图3(b)所示，如果逻辑电路4还产生了使能信号adc_cs_0，则同样，经过数字隔离器3隔离后分为两路，一路作为ADC使能信号adc_cs送入ADC 2中，另一路经过数字隔离器3隔离返回逻辑电路4进行同步缓冲后作为DAC 5的使能信号dac_cs输入DAC 5中。

如图3(a)所示，如果ADC有ADC忙信号adc_busy，则将其输出到数字隔离器3，再隔离输出到逻辑电路4进行同步缓冲后作为DAC 5的使能信号dac_cs输入DAC 5中。

不同公司生产的ADC、DAC时序可能存在较大差异，甚至同一公司生产的不同型号ADC、DAC时序也可能不同。在本实施例中，数据接口都为SPI协议，通过在CPLD中对ADC输出时序做一些简单的逻辑时序调整，以达到DAC的时序要求。下面以其中一种典型时序进行分析，以说明CPLD内部的逻辑功能。

图4是一种ADC的时序图。

ADC在adc_cnv的每个上升沿进行一次数据采集，adc_cnv的频率即为ADC采样率。ADC可能是在adc_sck上升沿或者下降沿切换数据位，图4中的ADC为上升沿切换数据位。上升沿之后，当前位数据最小保持时间为t₀，下一位数据最大生效时间为t₁，均在ADC数据手册中给出。部分ADC会输出adc_busy信号，高电平表示ADC当前数据采样点处于数据转换阶段，不可读取。低电平表示数据已转换完成，可以读取。若ADC不具有adc_busy状态信号，则需要由CPLD输出一个adc_cs信号，以选通ADC的数据输出缓冲单元。

图5是一种DAC的时序图。

DAC可能是在dac_sck上升沿或者下降沿采集数据位，图5中的DAC为上升沿采集数据位。在DAC数据手册中会给出最小数据建立时间t₂和最小数据保持时间t₃。

以图4的ADC和图5的DAC为例进行时序分析，电压传感器设计时要在CPLD做下面的逻辑处理：

(1)、adc_busy(adc_cs)经隔离及CPLD同步缓冲后输出为dac_cs。需要注意，若为adc_cs信号，不能把CPLD输出的adc_cs_0信号直接连至dac_cs。需要考虑数字隔离器延迟对时序的影响，要把送至ADC端的adc_cs通过数字隔离器返回至CPLD，在CPLD内经数据缓冲器与adc_sck、adc_sdo信号同步后，再输出为dac_cs。

(2)、adc_sck和adc_sdo分别经隔离和CPLD同步缓冲后输出为dac_sck和dac_sdi。除此之外，还需考虑数字隔离器同方向不同通道间的延迟差，在数据手册中会给出其最大值t_DS。

经过隔离输出的串行数据输出adc_sdo_1在逻辑电路4进行同步缓冲后再做额外的延迟，然后作为DAC 5的串行数据输入dac_sdi输入DAC 5中，其中，额外延迟使得ADC 2、DAC 5的时序满足以下要求：

T_c-t₁-t_DS≥t₂

t₀-t_DS≥t₃

其中，T_c为采样时钟adc_sck的周期，t₀为ADC的当前位数据最小保持时间值，t₁为ADC的下一位数据最大生效时间，t₂为DAC的最小数据建立时间，t₃为DAC的最小数据保持时间，t_DS为数字隔离器同方向不同通道间的延迟差。

数模转换器即DAC 5的数据接口同样为SPI协议，在DAC 5的时钟dac_sck控制下，当DAC 5的使能信号dac_cs使能时，将串行数据输入dac_sdi恢复为模拟信号。

在本实施例中，还包括一极性转换电路6，把DAC 5输出的单极性信号转换为双极性信号。大部分DAC都只能输出正信号(带偏移的模拟信号)，模拟信号的参考地为1/2基准电压。极性转换电路把带偏移的模拟信号转换为双极性模拟信号。

输出滤波器7用于对DAC恢复出的模拟信号进行带宽限制，得到输入电压相应的输出电压，完成电压变换，其中，输出滤波器的截止角频率大于输入电压的角频率ω_M，且小于ω_S-ω_M，角频率ω_S为采样时钟adc_cnv的角频率。

高分辨率DAC输出受较长的建立时间限制，采样率较低，输出波形在时域下呈阶梯状，在频域下呈现出高频杂波。当输出滤波器配置恰当时，可以消除大部分高频杂波，让输出波形变得平滑。在本实施例中选用的滤波器为四阶巴特沃斯低通滤波器。

在电压传感器中，输入电压经过信号调理处理后经过ADC离散化成数字信号，数字信号经过CPLD处理后经过DAC重新转换为模拟信号，而由于DAC本身结构和原理的限制，其输出的模拟波形是由一系列阶梯型的方波构成，DAC输出波形如图6所示：

由图6可以看出，该波形是由每个采样点保持一段时间构成，因此，可以将DAC看成是一个零阶保持系统。其频域特性如图2(c)所示，输入信号在采样率的整数倍的频率上重现。要想恢复出原始信号X(jω)，输出滤波器的截止频率应该设置为大于ω_M，且小于ω_S-ω_M。

当级联的滤波器的阶数越高，其特性就越接近理想滤波器，另一方面由于成本、设计复杂度等方面的原因滤波器的阶数不能无限增加。综合考虑复杂程度与滤波效果，结合通带内平坦度的需求，在本实施例中，选择构建一个四阶巴特沃斯有源低通滤波器作为DAC的重构滤波器即输出滤波器将原始信号即输入电压恢复出来。在满足变送器带宽要求的情况下，输出滤波器截止频率ω_o应尽可能远离ω_S-ω_M，从而减小高频镜像频率的影响，消除图6中的采样阶梯，使波形变得平滑。

在本实施例中，还包括隔离电源模块，其为输入端提供隔离供电。电压传感器供电电源由输出端提供，供电电源输入经过稳压后可直接供输出端使用。输入端供电则需要通过隔离电源模块进行转换，稳压后再供应给输入端电路使用。隔离电源模块应该具有低隔离电容、高耐压等特性，从而保证电压传感器的高共模耐压特性。实验板中选用的隔离电源具有5000Vrms耐压，可承受1000Vrms共模电压。

ADC与DAC数字端的数据编码格式可能为2的补码或偏移二进制两种类型。若选用的ADC和DAC数据编码格式相同，则不需要做额外处理；若不同，则需要在CPLD中做编码转换。

对于高精度ADC和DAC芯片，最常见的编码格式为：ADC输出数据为2的补码，DAC输入为偏移二进制，

在二进制数据中，原码、反码、补码的转换规则是：

(1)当传输的二进制为正数时，原码、反码及补码是一样的，如+2在四位二进制中用三种形式都表示为0010(最高位为符号位)；

(2)当传输的二进制为负数时，保持原码最高符号位不变，余下诸位都取反即可得到反码的表示形式，在反码的基础上加1即可得到补码，如-2在四位二进制中表示为1010(最高位为符号位)，反码表示为1101，补码表示形式为1110。

偏移二进制数与2的补码之间的转换规则是：

(1)偏移二进制数＝2的补码+100…0，如+2的在四位偏移二进制中表示为1010；-2在四位偏移二进制中表示为0110。

综上可知，对于2的补码和偏移二进制数，只需要把最高位取反，即可在两种数据编码之间转换。因此，若ADC和DAC的数据编码格式不同，最高位取反操作需要在CPLD中进行。

本发明还具有可扩展性，电压传感器输入级是把大电压通过阻容分压网络衰减为小电压。若把输入级电路修改为采样电阻，则可把电压传感器变化为电流传感器。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims

1.一种基于数字信号隔离的电压传感器，其特征在于，包括：

T_c-t₁-t_DS≥t₂

t₀-t_DS≥t₃

2.根据权利要求1所述的基于数字信号隔离的电压传感器，其特征在于，若ADC和DAC的数据编码格式不同，在CPLD中需要进行最高位取反操作。

3.根据权利要求1所述的基于数字信号隔离的电压传感器，其特征在于，还包括隔离电源模块，为输入端提供隔离供电。