[go: up one dir, main page]

CN116009818A - 一种基于任意余数基的前向转换装置 - Google Patents

一种基于任意余数基的前向转换装置 Download PDF

Info

Publication number
CN116009818A
CN116009818A CN202211681261.5A CN202211681261A CN116009818A CN 116009818 A CN116009818 A CN 116009818A CN 202211681261 A CN202211681261 A CN 202211681261A CN 116009818 A CN116009818 A CN 116009818A
Authority
CN
China
Prior art keywords
remainder
value
processing module
data
forward conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211681261.5A
Other languages
English (en)
Inventor
王天雄
刘飞扬
王明杰
纪金伟
马上
李博文
高恺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
CETC 54 Research Institute
Original Assignee
University of Electronic Science and Technology of China
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, CETC 54 Research Institute filed Critical University of Electronic Science and Technology of China
Priority to CN202211681261.5A priority Critical patent/CN116009818A/zh
Publication of CN116009818A publication Critical patent/CN116009818A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种基于任意余数基的前向转换装置，属于无线通信技术领域。本发明包括数据分段模块、段内处理模块和段外处理模块，基于任意余数基，实现将位宽较大的二进制数转换为位宽较小的RNS数的前向转换。本发明利用余数系统并行计算与无进位的特点，为RNS数在数字信号处理系统的数据输入端提供了一种转换方式，降低了DSP装置的硬件复杂度，提高了数据处理速度。

Description

一种基于任意余数基的前向转换装置
技术领域
本发明属于无线通信技术领域，特别是指一种基于任意余数基的前向转换装置，适应于扩频通信系统的长周期扩频码和跳频通信系统长周期跳频序列的实时确定相位生成过程。
背景技术
二进制数通过对余数基的取模运算，所得余数的集合构成的数值表征系统称为余数系统，由于余数基两两互质，各个余数之间具有完全独立的结构，形成了余数系统并行、无权、无进位传播的优良特性。利用余数系统可以将位宽较大的运算分解为多个位宽较小的运算来并行实现，在DSP所处理数据动态范围一定的情况下，适当地增加余数基通道数量可以相应地缩短关键路径的长度，降低系统的时延与面积，进而减小DSP实现的复杂度、资源消耗与功耗。传统的二进制形式的加法器和乘法器，其性能受进位传播延时的影响，与之相比，余数系统的特性可显著提高算术单元的运算效率，因而广泛应用于乘加密集型的数字信号处理系统中，如FIR数字滤波器。如今，对信号处理的处理能力、速度及系统的实时性、功耗等的要求越来越高，余数系统在数据或信号处理系统的最前端引入了并行优势，降低了运算的复杂度，降低了实现所需资源与功耗，提高了系统的工作效率，因而余数系统是符合DSP期望的数值表征系统，基于余数系统的DSP技术也成为数据通道设计的热点之一。
二进制转RNS数的前向转换方法中，有的方法限制了余数基的大小，如要求余数基为11,17,19等数值较小的数；有的方法限定了余数基的构成形式，如2n±1，2n±3等，或由其变体或扩展形成的固定形式的余数基，如rn±1，rn±2等。这使得开发者在算法的设计与优化时需考虑算法前端的数值转换与表征，或是基于特定的数值表征形式展开设计与优化，极大地限制了余数系统应用的灵活性与通用性。
任意余数基的前向转换方法可以实现二进制数向任意余数基的RNS数的转换，对于待转换数据与余数基的大小及结构形式没有特殊要求，增大了数值表征的范围，有效地避免了前向转换的局限性，有助于更普遍的信号处理系统的并行实现，对低复杂度、高速、低功耗、大动态范围的系统设计有着重要意义。
发明内容
本发明提出一种基于任意余数基的前向转换装置，可以实现任意余数基的二进制数转RNS数的前向转换，能够将二进制数表征为R NS数。
本发明采用的技术方案为：
一种基于任意余数基的前向转换装置，包括数据分段模块、段内处理模块和段外处理模块；
数据分段模块将待处理数据的二进制表示形式分为s段，求出每段对应的数值Kj,j＝0,1,2,...,s-1，并向相应的寄存器存储Kj；计算并向相应的寄存器中存储
Figure BDA0004019487920000021
q为mi二进制表示形式所需最少比特数，
Figure BDA0004019487920000022
表示关于mi求余；通过2输入1输出乘法器单元计算
Figure BDA0004019487920000023
并向相应的寄存器存储Xj；
段内处理模块将每个Xj,j＝0,1,2,...,s-1按位表示，转换为二进制表示形式(b2q-1b2q-2...b1b0)2；计算并向相应的寄存器中存储
Figure BDA0004019487920000031
通过2选1选择器单元，根据Xj的位的取值情况，为0的位输出0，为1的位输出相应的
Figure BDA0004019487920000032
通过2输入-模mi加法器单元，将所有为1的位对应输出的
Figure BDA0004019487920000033
两两通过模加法器求模和，求出
Figure BDA0004019487920000034
的值；
段外处理模块通过2输入-模mi加法器单元，将所有
Figure BDA0004019487920000035
两两通过模加法器求模和，求出
Figure BDA0004019487920000036
的值，即
Figure BDA0004019487920000037
的值。
本发明的有益效果在于：
1、本发明可将数据的处理分解到多个独立的通道中并行实现，减小信号处理系统的复杂度，有效提高系统运行速度，降低系统功耗。
2、本发明可以实现任意余数基的二进制数转RNS数的前向转换，能够将二进制数表征为RNS(余数系统，Residue Number System)数，即基于任意余数基，实现将位宽较大的二进制数转换为位宽较小的RNS数的前向转换。
3、本发明利用余数系统并行计算与无进位的特点，为RNS数在数字信号处理(DSP)系统的数据输入端提供了一种转换方式，降低了DSP装置的硬件复杂度，提高了数据处理速度。其中，余数基的大小及结构形式均不受约束(例如不必为2n±1或其他形式)，待转换数据的大小也不受限制；余数基可以为某一具体整数数值，也可以为某一数值范围。
附图说明
图1为本发明的原理示意图。
图2为本发明的结构示意图。
图3为本发明中2输入-模mi加法器的示意图。
具体实施方式
下面结合附图和具体实施装置对本发明作进一步的详细说明。
如图2所示，一种基于任意余数基的前向转换装置，包括数据分段模块、段内处理模块和段外处理模块，各模块的功能如下：
(1)数据分段模块
1)将待处理数据转换为二进制表示形式(当待处理数据为其他表示形式时)；
2)补零(当待处理数据的二进制表示位数不足余数基位数的整数倍时)；
3)分段，分为s段，求出每段对应的数值Kj,j＝0,1,2,...,s-1，即K0,K1,K2,...,Ks-1，并向相应的寄存器存储Kj；
4)计算并向相应的寄存器中存储
Figure BDA0004019487920000041
5)2输入1输出乘法器单元，根据3)和4)计算
Figure BDA0004019487920000042
并向相应的寄存器存储Xj。
(2)段内处理模块
1)将每个Xj,j＝0,1,2,...,s-1按位表示，即转换为二进制表示形式，即(b2q- 1b2q-2...b1b0)2；
2)计算并向相应的寄存器中存储
Figure BDA0004019487920000043
3)2选1选择器单元，根据Xj的位的取值情况，为0的位输出0，为1的位输出相应的
Figure BDA0004019487920000051
4)2输入-模mi加法器单元，将所有为1的位对应输出的
Figure BDA0004019487920000052
两两通过模加法器求模和，至此求出
Figure BDA0004019487920000053
的值。
(3)段外处理模块
如图3所示，2输入-模mi加法器单元，将所有
Figure BDA0004019487920000054
两两通过模加法器求模和，至此求出
Figure BDA0004019487920000055
的值，也即
Figure BDA0004019487920000056
的值。
该装置的原理如图1所示，具体如下：
步骤一：若是已知余数基数值大小mi,2q-1＜mi＜2q，q为mi二进制表示形式所需最少比特数；
步骤二：已知待处理数据X,2n-1＜X＜2n，n为X二进制表示形式所需最少比特数，X的二进制表示为X＝(xn-1...x1x0)2＝xn-12n-1+...+x121+x020，其中xi∈{0,1},i＝0,1,...,n，(·)2表示数的二进制形式；
步骤三：求出X能以每段q比特表示的总段数s，即
Figure BDA0004019487920000057
X不足位数在高位补零得到X′，则X′的位数为n′＝sq，X′＝xn′-1...x1x0＝xn′-12n′-1+...+xn2n+...+x121+x020，
Figure BDA0004019487920000058
表示向上取整；
步骤四：将X′按每段q位取出相应数值K0,K1,K2,...,Ks-1，Kj数值范围为[0,2q-1],j＝0,1,2,...,s-1，记X′＝Ks-1*2(s-1)q+...+K1*2q+K0*20，则X′(也即X)基于余数基mi的RNS数如式(1-1)所示，
Figure BDA0004019487920000061
其中
Figure BDA00040194879200000611
表示关于mi求余；
步骤五：由步骤四可知，和式
Figure BDA0004019487920000062
的
Figure BDA0004019487920000063
中，每项
Figure BDA0004019487920000064
的数值范围为[0,22q-1]，则将每项Xj表示为2q位二进制数，如式(1-2)所示，
Figure BDA0004019487920000065
其中，bh∈{0,1},h＝0,1,...,2q-1；
步骤六：则将步骤五中bh＝1对应的
Figure BDA0004019487920000066
作为2输入模加法器的输入，根据式(1-2)求出所有
Figure BDA0004019487920000067
步骤七：将所有Xj,j＝0,1,2,...s-1作为2输入模加法器的输入，根据式(1-3)求出
Figure BDA0004019487920000068
Figure BDA0004019487920000069
步骤八：特别地，对于步骤五，不需展开所有的2的幂次，求出第n-1位至第2q-1位对应的2的幂次模mi即可，如式(1-4)所示，
Figure BDA00040194879200000610
bh∈{0,1},h＝n-1,n,...,2q-2,2q-1；
步骤九：若是已知余数基数值范围(mmin,mmax)，2a＜mmin,mmax＜2b，a，b分别为余数基数值范围二进制表示形式对应的比特数，数值范围可为开区间、闭区间、半开半闭区间任一种；则对于步骤五，不需要展开所有的2的幂次，求出第a位至第2q-1位对应的2的幂次模mi即可，如式(1-5)所示，
Figure BDA0004019487920000071
bh∈{0,1},h＝a,...,2q-2,2q-1。
总之，本发明利用余数系统并行计算与无进位的特点，为RNS数在数字信号处理(DSP)系统的数据输入端提供了一种转换方法，可以实现任意余数基的二进制数转RNS数的前向转换，也即，将二进制数表征为RNS数。本发明降低了DSP装置的硬件复杂度，提高了数据处理速度。

Claims (1)

1.一种基于任意余数基的前向转换装置，其特征在于，包括数据分段模块、段内处理模块和段外处理模块；
数据分段模块将待处理数据的二进制表示形式分为s段，求出每段对应的数值Kj,j＝0,1,2,...,s-1，并向相应的寄存器存储Kj；计算并向相应的寄存器中存储
Figure FDA0004019487910000011
q为mi二进制表示形式所需最少比特数，
Figure FDA0004019487910000012
表示关于mi求余；通过2输入1输出乘法器单元计算
Figure FDA0004019487910000013
并向相应的寄存器存储Xj；
段内处理模块将每个Xj,j＝0,1,2,...,s-1按位表示，转换为二进制表示形式(b2q- 1b2q-2...b1b0)2；计算并向相应的寄存器中存储
Figure FDA0004019487910000014
通过2选1选择器单元，根据Xj的位的取值情况，为0的位输出0，为1的位输出相应的
Figure FDA0004019487910000015
通过2输入-模mi加法器单元，将所有为1的位对应输出的
Figure FDA0004019487910000016
两两通过模加法器求模和，求出
Figure FDA0004019487910000017
的值；
段外处理模块通过2输入-模mi加法器单元，将所有
Figure FDA0004019487910000018
两两通过模加法器求模和，求出
Figure FDA0004019487910000019
的值，即
Figure FDA00040194879100000110
的值。
CN202211681261.5A 2022-12-27 2022-12-27 一种基于任意余数基的前向转换装置 Pending CN116009818A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211681261.5A CN116009818A (zh) 2022-12-27 2022-12-27 一种基于任意余数基的前向转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211681261.5A CN116009818A (zh) 2022-12-27 2022-12-27 一种基于任意余数基的前向转换装置

Publications (1)

Publication Number Publication Date
CN116009818A true CN116009818A (zh) 2023-04-25

Family

ID=86029185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211681261.5A Pending CN116009818A (zh) 2022-12-27 2022-12-27 一种基于任意余数基的前向转换装置

Country Status (1)

Country Link
CN (1) CN116009818A (zh)

Similar Documents

Publication Publication Date Title
Samimi et al. Res-DNN: A residue number system-based DNN accelerator unit
Esmaeildoust et al. Efficient RNS Implementation of Elliptic Curve Point Multiplication Over ${\rm GF}(p) $
Wang et al. A study of the residue-to-binary converters for the three-moduli sets
Wang et al. A high-speed residue-to-binary converter for three-moduli (2/sup k/, 2/sup k/-1, 2/sup k-1/-1) RNS and a scheme for its VLSI implementation
CN106685663A (zh) 一种环域上误差学习问题的加密方法及电路
Wang et al. Moduli selection in RNS for efficient VLSI implementation
CN102184161A (zh) 基于余数系统的矩阵求逆装置及方法
Sousa et al. On the Design of RNS Reverse Converters for the Four-Moduli Set ${\bf\{2^{\mmb n}+ 1, 2^{\mmb n}-1, 2^{\mmb n}, 2^{{\mmb n}+ 1}+ 1\}} $
CN110620566B (zh) 基于随机计算与余数系统相结合的fir滤波系统
Balaji et al. Design of FIR filter with fast adders and fast multipliers using RNS algorithm
CN100435088C (zh) 优化的标准带符号数字的系数乘法器
Pathan et al. FPGA Based performance analysis of multiplier policies for FIR filter
Wu et al. Efficient high-radix GF (p) montgomery modular multiplication via deep use of multipliers
CN116009818A (zh) 一种基于任意余数基的前向转换装置
Ram et al. Delay enhancement of Wallace tree multiplier with binary to excess-1 converter
CN110705196A (zh) 一种基于随机计算的无误差加法器
Goel Design of FIR Filter using reconfigurable MAC unit
Jaiswal et al. Area Efficient Memoryless Reverse Converter for New Four Moduli Set {2 n− 1, 2 n− 1, 2 n+ 1, 2 2 n+ 1− 1}
Verma et al. FPGA implementation of RSA based on carry save Montgomery modular multiplication
Stamenković Digital fir filter architecture based on the residue number system
CN115268839A (zh) 一种以2为基的蒙哥马利模乘方法及装置
Pathan et al. An optimised 3× 3 shift and add multiplier on FPGA
Ghosh et al. FPGA implementation of RNS adder based MAC unit in ternary value logic domain for signal processing algorithm and its performance analysis
Wen et al. A length-scalable modular multiplier implemented with multi-bit scanning
Esmaeildoust et al. High speed reverse converter for new five-moduli set {2n, 22n+ 1-1, 2n/2-1, 2n/2+ 1, 2n+ 1}

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination