[go: up one dir, main page]

CN115942838A - 显示面板及其制作方法和显示装置 - Google Patents

显示面板及其制作方法和显示装置 Download PDF

Info

Publication number
CN115942838A
CN115942838A CN202110939190.3A CN202110939190A CN115942838A CN 115942838 A CN115942838 A CN 115942838A CN 202110939190 A CN202110939190 A CN 202110939190A CN 115942838 A CN115942838 A CN 115942838A
Authority
CN
China
Prior art keywords
signal line
display area
display
layer
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110939190.3A
Other languages
English (en)
Other versions
CN115942838B (zh
Inventor
方飞
刘珂
石领
李若湘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110939190.3A priority Critical patent/CN115942838B/zh
Priority claimed from CN202110939190.3A external-priority patent/CN115942838B/zh
Priority to US18/275,807 priority patent/US12183304B2/en
Priority to JP2023549091A priority patent/JP2024530848A/ja
Priority to PCT/CN2022/111019 priority patent/WO2023020326A1/zh
Publication of CN115942838A publication Critical patent/CN115942838A/zh
Priority to US18/950,211 priority patent/US20250078777A1/en
Application granted granted Critical
Publication of CN115942838B publication Critical patent/CN115942838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/0208—Simultaneous scanning of several lines in flat panels using active addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)

Abstract

本公开是关于一种显示面板及其制作方法和显示装置，属于显示技术领域。显示面板包括衬底基板、多个第一像素单元和多根信号线；衬底基板具有显示区域和周边区域，显示区域包括第一显示区域和第二显示区域，第一显示区域的透光率大于第二显示区域的透光率；多个第一像素单元位于衬底基板上且位于第一显示区域；多根信号线至少位于第一显示区域且与多个第一像素单元电连接；其中，多根信号线包括多根第一信号线和多根第二信号线，多根第一信号线中的每根第一信号线的第一部分为金属信号线，多根第二信号线中的每根第二信号线的第一部分为金属氧化物信号线，第一信号线的第一部分至少位于第一显示区域，第二信号线的第一部分至少位于第一显示区域。

Description

显示面板及其制作方法和显示装置
技术领域
本公开涉及显示技术领域，特别涉及一种显示面板及其制作方法和显示装置。
背景技术
全面屏显示装置的屏占比较高，具有很好的观感效果，为了提高全面屏显示装置的屏占比，屏下摄像头技术已经逐渐在手机等显示装置中发展起来。
全面屏显示装置包括显示面板和全显示摄像头(Full Display Camera，FDC)，显示面板具有摄像头显示区域，摄像头显示区域中布置有像素单元，使得摄像头显示区域能够显示画面。FDC布置在显示面板的下方，且与摄像头显示区域相对。
发明内容
本公开实施例提供了一种显示面板及其制作方法和显示装置，可以提高显示装置的显示均一性。所述技术方案如下：
一方面，本公开提供了一种显示面板，所述显示面板包括：衬底基板，具有显示区域和至少部分围绕所述显示区域的周边区域，所述显示区域包括第一显示区域和至少位于所述第一显示区域一侧的第二显示区域，所述第一显示区域的透光率大于所述第二显示区域的透光率；多个第一像素单元，位于所述衬底基板上且位于所述第一显示区域；多根信号线，至少位于所述第一显示区域且与所述多个第一像素单元电连接；其中，所述多根信号线包括多根第一信号线和多根第二信号线，所述多根第一信号线中的每根第一信号线的第一部分为金属信号线，所述第一信号线的第一部分至少位于所述第一显示区域；所述多根第二信号线中的每根第二信号线的第一部分为金属氧化物信号线，所述第二信号线的第一部分至少位于所述第一显示区域。
在本公开实施例的一种实现方式中，所述第一信号线包括以下信号线中的至少一种：栅极信号线、数据信号线、复位信号线、发光控制信号线、初始电压信号线和电源信号线。
在本公开实施例的一种实现方式中，所述第一信号线包括栅极信号线和数据信号线。
在本公开实施例的一种实现方式中，所述第一信号线还包括位于所述第二显示区域的第二部分，所述第二信号线还包括位于所述第二显示区域的第二部分，所述第一信号线的第二部分和所述第二信号线的第二部分均为金属信号线。
在本公开实施例的一种实现方式中，所述显示面板还包括沿远离所述衬底基板的方向依次位于所述衬底基板上的第一金属层、第一绝缘层以及金属氧化物层；所述第一信号线位于所述第一金属层；所述多根第二信号线中的至少一根第二信号线在所述第一显示区域内的第一部分位于所述金属氧化物层，在所述第二显示区域的第二部分位于所述第一金属层，所述第二信号线的第一部分和第二部分通过贯穿所述第一绝缘层的第一过孔连接，所述第一过孔在所述第一显示区域和所述第二显示区域的交界处。
在本公开实施例的一种实现方式中，所述第一金属层包括第一栅极金属层和第一源漏金属层，所述第一绝缘层包括第一钝化层和层间介电层；沿远离所述衬底基板的方向，所述第一栅极金属层、所述层间介电层、所述第一源漏金属层和所述第一钝化层依次层叠。
在本公开实施例的一种实现方式中，所述显示面板还包括第二绝缘层和第二金属层，沿远离所述衬底基板的方向，所述第二金属层、所述第二绝缘层、所述第一金属层、所述第一绝缘层和金属氧化物层依次层叠；所述多根第二信号线中的另一部分第二信号线在所述第一显示区域内的第一部分位于所述金属氧化物层，在所述第二显示区域的第二部分位于所述第二金属层内，所述第二信号线的第一部分和第二部分通过贯穿所述第一绝缘层和所述第二绝缘层的第二过孔连接，所述第二过孔在所述第一显示区域和所述第二显示区域的交界处。
在本公开实施例的一种实现方式中，所述第二金属层包括第二栅极金属层，所述第二绝缘层包括第一栅极绝缘层。
在本公开实施例的一种实现方式中，所述第一显示区域的第一尺寸与所述第一显示区域的第二尺寸的比值大于2时，所述第一信号线为栅极信号线，所述第一显示区域的第一尺寸为所述第一显示区域在所述栅极信号线的延伸方向上的尺寸，所述第一显示区域的第二尺寸为所述第一显示区域在数据信号线的延伸方向上的尺寸。
在本公开实施例的一种实现方式中，所述第一显示区域的第一尺寸与所述第一显示区域的第二尺寸的比值小于0.5时，所述第一信号线为数据信号线，所述第一显示区域的第一尺寸为所述第一显示区域在栅极信号线延的伸方向上的第一尺寸，所述第一显示区域的第二尺寸为所述第一显示区域在所述数据信号线的延伸方向上的尺寸。
在本公开实施例的一种实现方式中，所述第一显示区域的第一尺寸与所述第一显示区域的第二尺寸的比值在0.5至2之间时，所述第一信号线包括栅极信号线和数据信号线，所述第一显示区域的第一尺寸为所述第一显示区域在栅极信号线的延伸方向上的尺寸，所述第一显示区域的第二尺寸为所述第一显示区域在所述数据信号线的延伸方向上的尺寸。
在本公开实施例的一种实现方式中，所述显示面板还包括多个第二像素单元，所述多个第二像素单元位于所述第二显示区域，所述多个第一像素单元和所述多个第二像素单元排成多行像素单元，在一行像素单元的排列方向上，相邻两行像素单元中的像素单元相互错开；相邻两行像素单元中的像素单元通过一根栅极信号线相连。
在本公开实施例的一种实现方式中，所述栅极信号线呈波浪线型，且所述栅极信号线的波峰和波谷分别连接相邻两行像素单元中的像素单元。
在本公开实施例的一种实现方式中，所述数据信号线呈波浪线型，且所述数据信号线的波峰和波谷分别连接同一列像素单元中的相邻两个像素单元。
在本公开实施例的一种实现方式中，所述金属信号线包含钼信号线或包含钛信号线。
在本公开实施例的一种实现方式中，所述金属氧化物信号线为透明的金属氧化物信号线。
在本公开实施例的一种实现方式中，所述金属氧化物信号线为氧化铟锡信号线。
另一方面，本公开提供了一种显示面板的制作方法，所述制作方法包括：
提供一衬底基板，所述衬底基板具有显示区域和至少部分围绕所述显示区域的周边区域，所述显示区域包括第一显示区域和至少位于所述第一显示区域一侧的第二显示区域，所述第一显示区域的透光率大于所述第二显示区域的透光率；在所述衬底基板上形成多个第一像素单元和多根信号线，所述多个第一像素单元位于所述第一显示区域；多根信号线至少位于所述第一显示区域且与所述多个第一像素单元电连接，所述多根信号线包括多根第一信号线和多根第二信号线，所述多根第一信号线中的每根第一信号线的第一部分为金属信号线，所述第一信号线的第一部分至少位于所述第一显示区域；所述多根第二信号线中的每根第二信号线的第一部分为金属氧化物信号线，所述第二信号线的第一部分至少位于所述第一显示区域。
另一方面，本公开提供了一种显示装置，所述显示装置包括供电组件，以及上述任一方面所述的显示面板，所述供电组件用于为所述显示面板供电。
在本公开实施例的一种实现方式中，所述显示装置还包括光感传感器，所述光感传感器位于所述显示面板远离所述多个第一像素单元的一侧，且所述光感传感器在所述衬底基板的正投影与所述第一显示区域至少部分重叠。
本公开实施例提供的技术方案带来的有益效果至少包括：
在本公开实施例中，第一显示区域的透光率较高，光感传感器(例如：全面屏摄像头)可布置在与第一显示区域对应的区域，使得光线能够透过第一显示区域传播至光感传感器。第一信号线在第一显示区域内的第一部分为金属信号线，金属的电阻相对于金属氧化物的电阻要小一些，可以减小第一信号线的电阻，减小第一信号线的负载，使得第一显示区域内的像素单元接收到的电压增大，位于第一显示区域内的像素单元接收到的电压与其他区域的像素单元接收到的电压相差较小，改善显示不均一的现象。同时第二信号线的第一部分为金属氧化物信号线，从而保证第一显示区域的透光率。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种显示面板的平面示意图；
图2是本公开实施例提供的一种显示面板的结构示意图；
图3是本公开实施例提供的一种显示面板的结构示意图；
图4是图2中A-A面的截面图；
图5是本公开实施例提供的一种显示面板的结构示意图；
图6是本公开实施例提供的一种显示面板的结构示意图；
图7是本公开实施例提供的一种显示面板的结构示意图；
图8是本公开实施例提供的一种显示面板的结构示意图；
图9是本公开实施例提供的一种显示面板的结构示意图；
图10是本公开实施例提供的一种像素的膜层示意图；
图11是本公开实施例提供的一种第一显示区域的俯视图；
图12是本公开实施例提供的另一种第一显示区域的俯视图；
图13是本公开实施例提供的一种第一显示区域的像素排布图；
图14是本公开实施例提供的另一种第一显示区域的俯视图；
图15是本公开实施例提供的另一种第一显示区域的俯视图；
图16是本公开实施例提供的另一种第一显示区域的俯视图；
图17是本公开实施例提供的另一种第一显示区域的俯视图；
图18是本公开实施例提供的另一种第一显示区域的像素排布图；
图19是本公开实施例提供的另一种第一显示区域的俯视图；
图20是本公开实施例提供的另一种第一显示区域的俯视图；
图21是本公开实施例提供的另一种第一显示区域的俯视图；
图22是本公开实施例提供的另一种第一显示区域的俯视图；
图23是本公开实施例提供的另一种第一显示区域的像素排布图；
图24是本公开实施例提供的一种显示面板的结构示意图；
图25是本公开实施例提供的一种7T1C像素电路图；
图26是本公开实施提供的一种显示面板的制作方法的流程图；
图27是本公开实施提供的一种显示面板的制作方法的流程图；
图28是本公开实施例提供的一种显示面板的制作方法的过程图；
图29是本公开实施例提供的一种显示面板的制作方法的过程图；
图30是本公开实施例提供的一种显示面板的制作方法的过程图；
图31是本公开实施例提供的一种显示面板的制作方法的过程图；
图32是本公开实施例提供的一种显示面板的制作方法的过程图；
图33是本公开实施例提供的一种显示面板的制作方法的过程图；
图34是本公开实施例提供的一种显示面板的制作方法的过程图；
图35是本公开实施例提供的一种显示面板的制作方法的过程图。
附图标记：
100、显示区域；200、周边区域；10、衬底基板；101、第一显示区域；102、第二显示区域；20、像素单元；30、信号线；301、第一信号线；302、第二信号线；201、第一金属层；202、第一绝缘层；203、金属氧化物层；221、第一过孔；211、第一栅极金属层；212、第一源漏金属层；222、第一钝化层；223、层间介电层；204、第二绝缘层；205、第二金属层；241、第二过孔；251、第二栅极金属层；242、第一栅极绝缘层；206、有源层；207、第二栅极绝缘层；208、第二钝化层；209、第二源漏金属层；2010、缓冲层；2011、平坦化层；2012、阳极层；2013、像素界定层；2014、隔垫物层；2015、发光层；2016、阴极层；2017、第一无机封装层；2018、有机封装层；2019、第二无机封装层；L1、第一尺寸；L2、第二尺寸；40、第二像素单元；50、光感传感器；60、电容；601、第一极板；602、第二极板。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
相关技术中，为提高摄像头显示区域的透光率，使得FDC能够接收到足够的光线成像，位于摄像头显示区域中的像素单元之间的信号线均为透明的金属氧化物信号线，例如，氧化铟锡(Indium Tin Oxide，ITO)信号线。
金属氧化物信号线的电阻较大会产生较大的负载，使得与金属氧化物信号线连接的像素单元接收到的电压比其他显示区域的像素单元接收到的电压小，从而使得摄像头显示区域的显示效果与其他显示区域的显示效果的差异较大，造成显示不均一。
图1是本公开实施例提供的一种显示面板的平面示意图。参见图1，显示面板包括衬底基板10，衬底基板10具有显示区域100和至少部分围绕显示区域100的周边区域200。显示区域100可用于布置像素电路，周边区域200可用于布置集成电路，集成电路用于驱动像素电路工作。示例性地，周边区域200至少部分围绕显示区域100表示，周边区域200可以包围显示区域100；或者，显示区域100的两侧与周边区域200相接；或者，显示区域100与周边区域200并排，此时显示区域100的一侧与周边区域200相接。
显示区域100包括第一显示区域101和至少位于第一显示区域101一侧的第二显示区域102，第一显示区域101的透光率大于第二显示区域102的透光率。第一显示区域101的透光率较高，如此，无需在衬底基板10上进行挖孔处理，可以将光感传感器等所需硬件结构直接设置在与第一显示区域101相对的位置，实现真全面屏显示装置。示例性地，光感传感器可以为摄像头。
在图1中，第一显示区域101的形状为矩形，在其他实现方式中，第一显示区域101的形状可以为圆形、多边形、以及其他规则或不规则的形状等。
示例性地，至少位于第一显示区域101一侧的第二显示区域102表示，第二显示区域102可以围绕第一显示区域101；或者，第一显示区域101的两侧与第二显示区域102相接；或者，第一显示区域101与第二显示区域102并排，此时第一显示区域101的一侧与第二显示区域102相接。
再次参见图1，第二显示区域102包围第一显示区域101。示例性地，第一显示区域101位于衬底基板10的顶部区域的中间位置。
在一些实施例中，该第一显示区域101也可以位于衬底基板10的其他位置。例如，结合图1，第一显示区域101可以位于衬底基板10的左上角位置或右上角位置处。
图2是本公开实施例提供的一种显示面板的结构示意图。参见图2，显示面板还包括多个第一像素单元20和多根信号线30。多个第一像素单元20位于衬底基板10上且位于第一显示区域101。多根信号线30至少位于第一显示区域101且与多个第一像素单元20电连接。
图3是本公开实施例提供的一种显示面板的结构示意图。参见图3，多根信号线30包括多根第一信号线301和多根第二信号线302。例如，第一信号线301可以包括栅极信号线和数据信号线，第二信号线302可以包括复位信号线。多个第一像素单元20排成多行像素单元，在一行像素单元的排列方向上，相邻两行像素单元中的像素单元相互错开，相邻两行像素单元中的像素单元通过一根第一信号线301或一根第二信号线302相连。第一信号线301和第二信号线302线均呈波浪线型。
多根第一信号线301中的每根第一信号线301的第一部分为金属信号线，第一信号线301的第一部分至少位于第一显示区域101。多根第二信号线302中的每根第二信号线302的第一部分为金属氧化物信号线，第二信号线302的第一部分至少位于第一显示区域101。
在本公开实施例中，第一显示区域101的透光率较高，光感传感器(例如：全面屏摄像头)可布置在与第一显示区域101对应的区域，使得光线能够透过第一显示区域101传播至光感传感器。第一信号线301在第一显示区域101内的第一部分为金属信号线，金属的电阻相对于金属氧化物的电阻要小一些，可以减小第一信号线301的电阻，减小第一信号线的负载，使得第一显示区域101内的像素单元20接收到的电压增大，位于第一显示区域101内的像素单元20接收到的电压与其他区域的像素单元20接收到的电压相差较小，改善显示不均一的现象。同时第二信号线302的第一部分为金属氧化物信号线，从而保证第一显示区域101的透光率。
同时，由于第一显示区域101内的第一像素单元20是规律排布的，像素单元20之间的缝隙也是规律排布的，光线经过于第一显示区域101中的缝隙时容易产生衍射现象，产生衍射现象的光线再传播至全面屏摄像头处，会影响全面屏摄像头的摄像效果。在本公开实施例中，将经过第一显示区域101的第一信号线301中的每根第一信号线301的第一部分布置为金属信号线，金属信号线不是透明的，从而打破了像素单元20之间的缝隙的规律排布现象，对于光线的衍射有一定的改善，从而可以提高全面屏摄像头的摄像效果。
在本公开实施例中，第一信号线301还包括位于第二显示区域102的第二部分，第二信号线302还包括位于第二显示区域102的第二部分，第一信号线301的第二部分和第二信号线302的第二部分均为金属信号线。
在本公开实施例中，第二显示区域102中无需布置光感传感器，所以第二显示区域102不需要具备较高的透光率，将第二显示区域102中的第一信号线301和第二信号线302均布置为金属信号线，可以减小第一信号线301和第二信号线302的负载，提高显示面板的显示亮度，改善显示效果。
在本公开实施例中，多根第二信号线302中的每根第二信号线302的第一部分为透明金属氧化物信号线，使得第一显示区域101的部分信号线30是透明的信号线，从而保证第一显示区域101的透光率。
在本公开实施例的一种实现方式中，第一信号线301包括栅极(Gate)信号线和数据(Data)信号线中的至少一种。
每一个第一像素单元20均包括开关晶体管和驱动晶体管，栅极信号线负责给开关晶体管的栅极提供导通电压，数据信号线负责给驱动晶体管的栅极提供导通电压。透明金属氧化物信号线的电阻较大，采用透明金属氧化物信号线会导致导通电压较小，使得开关薄膜晶体管无法导通，或者开关薄膜晶体管导通的时间较短，与采用金属信号线的区域相比亮度不一致，影响了显示面板的显示均一性。在本公开实施例中，通过将第一显示区域101内的栅极信号线和数据信号线中的至少一种信号线替换成金属信号线，从而可以减小栅极信号线或数据信号线的电阻，提高位于第一显示区域101内的第一像素单元20的导通电压，从而改善显示均一性。
示例性地，金属氧化物信号线可以为氧化铟锡信号线，氧化铟锡的透明性好，保证金属氧化物信号线的透明性。
再次参见图2，显示面板还包括多个第二像素单元40，多个第二像素单元40位于第二显示区域102，多个第二像素单元40和多个第一像素单元20排成多行像素单元。
由于第一像素单元20和第二像素单元40的透光率都较差，为提高第一显示区域101的透光率，可以在制作时，将第一像素单元20的尺寸设计成小于第二像素单元40的尺寸，来提高第一显示区域101的透光率。
在本公开实施例的一种实现方式中，信号线30还包括复位(Reset)信号线、发光控制(EM)信号线、初始电压(Vinit)信号线和电源(VDD)信号线。信号线30中除第一信号线301外均为第二信号线302，也即复位信号线、发光控制信号线、初始电压信号线和电源信号线均为第二信号线302。
金属信号线的电阻小，但透光率较差，透明金属氧化物信号线的电阻大，但透光率较高。由于显示装置中与第一显示区域101对应的区域布置有光感传感器，在减小第一显示区域101内信号线电阻的同时，还需要保证第一显示区域101的透光率。通过实验模拟发现复位信号线、发光控制信号线、初始电压信号线和电源信号线等信号线对显示亮度的影响较小，将这些信号线布置为透明金属氧化物信号线，可以保证第一显示区域101的透光率。
在本公开实施例的一种实现方式中，第一信号线301包括栅极信号线和数据信号线，第二信号线302包括复位信号线、发光控制信号线、初始电压信号线和电源信号线。
在本公开实施例的一种实现方式中，栅极信号线包含钼信号线。数据信号线包含钛信号线。
在相关技术中，经过第一显示区域的第一信号线的第一部分的材质是金属氧化物，在本公开实施例中，经过第一显示区域的第一信号线的第一部分的材质是金属，这样，经过第一显示区域的第一信号线和未经过第一显示区域的第一信号线可以采用相同方式制作，也即整条信号线都在同一层。
图4是图2中A-A面的截面示意图。参见图4，显示面板包括沿远离衬底基板10的方向依次位于衬底基板10上的第一金属层201、第一绝缘层202和金属氧化物层203，第一信号线301(图4未示出)位于第一金属层201内，位于第一显示区域101内的多根第二信号线302中的至少一根第二信号线302在第一显示区域101内的第一部分位于金属氧化物层203，在第二显示区域102的第二部分位于第一金属层201内，第二信号线302的第一部分和第二部分通过贯穿第一绝缘层202的第一过孔221连接，第一过孔221在第一显示区域101和第二显示区域102的交界处。其中，第一显示区域101和第二显示区域102的交界处指第一显示区域101与第二显示区域102连接的边界所在的区域。多根第二信号线302中的至少一根第二信号线302，表示可以是一根第二信号线302，或者多根第二信号线302，或者全部第二信号线302。
在本公开实施例中，第一信号线301为金属信号线，布置在第一金属层201中，第二信号线302在第一显示区域101内为透明金属氧化物信号线，在第二显示区域102内为金属线，将第一显示区域101内的第二信号线302布置在金属氧化物层203中，保证第二信号线302的第一部分的透光率。将第二显示区域102内的第二信号线302布置在第一金属层201中，减小第二信号线302的第二部分的电阻。同时通过第一过孔221将第二信号线302的第一部分和第二部分连接起来，保证电连接的有效性。
在本公开实施例中，第一金属层201包括第一栅极金属层和第一源漏金属层，第一绝缘层202包括第一钝化层和层间介电层。
示例性地，第一信号线301包括栅极信号线和数据信号线中一种，第二信号线302包括栅极信号线和数据信号线中另一种。例如，第一信号线301为栅极信号线，第二信号线302为数据信号线，栅极信号线位于第一栅极金属层211，在第一显示区域101中的数据信号线位于金属氧化物层203，在第二显示区域102中的数据信号线位于第一源漏金属层212。
图5是本公开实施例提供的一种显示面板的结构示意图。其中图4和图5分别为不同截面处的截面图，参见图5，显示面板包括沿远离衬底基板10的方向依次位于衬底基板10上的第一栅极金属层211、第一钝化层222、第一源漏金属层212、层间介电层223和金属氧化物层203。此时显示面板只包括一层栅极金属层和一层源漏金属层，前述第一金属层201包括第一栅极金属层211和第一源漏金属层212，前述第一绝缘层202包括第一钝化层222和层间介电层223。第一信号线301既包括栅极信号线又包括数据信号线，在第一显示区域101和第二显示区域102内，栅极信号线均位于第一栅极金属层211，在第一显示区域101和第二显示区域102内，数据信号线均位于第一源漏金属层212中。在图5中只示出了第一信号线301。
图6是本公开实施例提供的一种显示面板的结构示意图。参见图6，显示面板包括第一栅极金属层211、第一钝化层222、第一源漏金属层212、层间介电层223和金属氧化物层203，沿远离衬底基板10的方向，第一栅极金属层211、第一钝化层222、第一源漏金属层212、层间介电层223和金属氧化物层203依次层叠。
示例性地，第二信号线302包括初始电压信号线。在第一显示区域101内，第二信号线302位于金属氧化物层203，在第二显示区域102内，第二信号线302位于第一栅极金属层211。在图6中只示出了第二信号线302。
示例性地，第二信号线302还包括复位信号线和发光控制信号线。在第二显示区域102内，复位信号线和发光控制信号线位于第一栅极金属层211，在第一显示区域101内，复位信号线和发光控制信号线位于金属氧化物层203。位于第一显示区域101内的复位信号线和位于第二显示区域102内的复位信号线通过第一过孔221电连接，位于第一显示区域101内的发光控制信号线和位于第二显示区域102内的发光控制信号线通过第一过孔221电连接，此时第一过孔221穿过第一钝化层222、第一源漏金属层212和层间介电层223。
图7是本公开实施例提供的一种显示面板的结构示意图。参见图7，显示面板包括位于衬底基板10上的第一栅极金属层211、第一钝化层222、第一源漏金属层212、层间介电层223和金属氧化物层203。此时，第二信号线302包括电源信号线。在第一显示区域101内，第二信号线302位于金属氧化物层203，在第二显示区域102内，第二信号线302位于第一源漏金属层212。在图7中只示出了第二信号线302。
再次参见图7，第二信号线302为电源信号线，在第二显示区域102内，电源信号线位于第一源漏金属层212，在第一显示区域101内，电源信号线位于金属氧化物层203。位于第一显示区域101内的电源信号线和位于第二显示区域102内的电源信号线通过第一过孔221电连接，此时第一过孔221穿过层间介电层223。在其他实现发生中，电源信号线还可以位于第二源漏金属层中。
图8是本公开实施例提供的一种显示面板的结构示意图。参见图8，相比于图4，该显示面板还包括第二绝缘层204和第二金属层205，第二绝缘层204位于第一金属层201和第二金属层205之间。多根第二信号线302中的另一部分第二信号线302在第一显示区域101内的第一部分位于金属氧化物层203，在第二显示区域102的第二部分位于第二金属层205内，第二信号线302的第一部分和第二部分通过贯穿第一绝缘层202和第二绝缘层204的第二过孔241连接，第二过孔241在第一显示区域101和第二显示区域102的交界处。
在本公开实施例的一种实现方式中，第二金属层205为第二栅极金属层，第二绝缘层204为第一栅极绝缘层。
示例性地，第二信号线302还可以包括复位信号线、发光控制信号线、初始电压信号线和电源信号线，在第一显示区域101内，复位信号线、发光控制信号线、初始电压信号线和电源信号线位于金属氧化物层203，在第二显示区域102中，复位信号线、发光控制信号线、初始电压信号线和电源信号线位于第二栅极金属层。
在本公开实施例的一种实现方式中，第二金属层205为第二栅极金属层，第二绝缘层204为第一栅极绝缘层。
图9是本公开实施例提供的一种显示面板的结构示意图。参见图9，相比于图8，显示面板包括沿远离衬底基板10的方向依次位于衬底基板10上的第二栅极金属层251、第一栅极绝缘层242、第一栅极金属层211、第一钝化层222、第一源漏金属层212、层间介电层223和金属氧化物层203。
再次参见图9，第二信号线302为初始电压信号线，在第二显示区域102内，初始电压信号线位于第二栅极金属层251，在第一显示区域101内，初始电压信号线位于金属氧化物层203。位于第一显示区域101内的部分初始电压信号线和位于第二显示区域102内的部分初始电压信号线通过第二过孔241电连接，此时第二过孔241穿过第一栅极绝缘层242、第一栅极金属层211、第一钝化层222、第一源漏金属层212和层间介电层223。
需要说明的是，栅极信号线位于第一栅极金属层211，数据信号线位于第一源漏金属层212。
再次参见图9，显示面板还包括有源层206、第二栅极绝缘层207、第二钝化层208和第二源漏金属层209。第二栅极绝缘层207位于有源层206和第二栅极金属层251之间，第二钝化层208位于金属氧化物层203和第二源漏金属层209之间。
其中，有源层206可以为多晶硅(Polycrystalline Silicon)材料层，简称Poly层。第二栅极绝缘层207将有源层206和第二栅极金属层251隔开。第二源漏金属层209为转线层，第二钝化层208将第一源漏金属层212和第二源漏金属层209隔开。
在本公开实施例中，第一栅极金属层211和第二栅极金属层251包含金属钼层，第一源漏金属层212和第二源漏金属层209包含金属钛层。第二栅极绝缘层207、第一栅极绝缘层242、层间介电层223、第一钝化层222和第二钝化层208可以为氮化硅层、氧化硅层或环氧树脂层中的一种。
在本公开实施例中，衬底基板10可以为玻璃衬底或聚酰亚胺衬底。
前面图4至图9均示出的是显示面板的部分膜层，下面结合图10对显示面板较为完整的膜层结构进行介绍，图10的膜层结构对应前述图2中第一像素单元20的结构。
图10是本公开实施例提供的一种像素的膜层示意图。参见图10，显示面板包括沿远离衬底基板10的方向依次位于衬底基板10上的缓冲层(Buffer)2010、有源层206、第二栅极绝缘层207、第二栅极金属层251、第一栅极绝缘层242、第一栅极金属层211、层间介电层223、第一源漏金属层212、第二钝化层208、平坦化层2011、阳极层2012、像素界定层2013、隔垫物层2014、发光层2015、阴极层2016、第一无机封装层2017、有机封装层2018和第二无机封装层2019。此时显示面板只包括一层源漏金属层，也即第一源漏金属层212。
缓冲层2010位于衬底基板10和有源层206之间，缓冲层2010用于减小刻蚀有源层206时对衬底基板10的影响。
平坦化层2011位于第二钝化层208远离第一源漏金属层212的一侧，平坦化层2011用于使得制作的了第一源漏金属层212的显示面板的表面更加平坦。
阳极层2012位于平坦化层2011远离第一源漏金属层212的一侧，且阳极层2012与第一源漏金属层212电连接。像素界定层2013位于阳极层2012第一源漏金属层212的一侧，像素界定层2013中具有开口，该开口与阳极层2012连通，且发光层2015位于开口内。隔垫物层2014在蒸镀发光层2015时可用于支撑掩膜板。阴极层2016位于发光层2015远离第一源漏金属层212的一侧，阴极层2016和阳极层2012之间形成电压，从而控制发光层2015发光。第一无机封装层2017、有机封装层2018和第二无机封装层2019共同组成封装层，对显示面板进行封装，保证显示面板的完整性。
在本公开实施例中，像素单元包括电容60，再次参见图10，电容60的第一极板601位于第二栅极金属层251，电容的第二极板602位于第一栅极金属层211。
在图10中，第二栅极绝缘层207、第二栅极金属层251、第一栅极绝缘层242、第一栅极金属层211沿远离衬底基板10的方向依次排布。在其他实现方式中，可以是第二栅极绝缘层207、第一栅极金属层211、第一栅极绝缘层242和第二栅极金属层251依次排布的，本公开对此不作限制。
图11是本公开实施例提供的第一显示区域的俯视图。参见图11，第一显示区域101为长条状，第一显示区域101的第一尺寸L1大于第一显示区域101的第二尺寸L2，第一显示区域101的第一尺寸L1为第一显示区域101在栅极信号线的延伸方向上的尺寸，第一显示区域101的第二尺寸L2为第一显示区域101在数据信号线的延伸方向上的尺寸。显示装置包括多个光感传感器50，多个光感传感器50在显示面板上的正投影位于第一显示区域101内，多个光感传感器50的延伸方向与栅极信号线的延伸方向平行。
在图11中，显示装置中与第一显示区域101对应的区域内布置有3个光感传感器50。
图12是本公开实施例提供的另一种第一显示区域的俯视图。参见图12，显示装置包括4个光感传感器50。4个光感传感器50分为两组，一组包括两个光感传感器50，同一组中的两个光感传感器50之间的距离为0，相邻两组之间具有一定的间隙。
在其他实现方式中，显示装置内还可以布置有其他数量光感传感器50，本公开对此不做限制。
对于图11和图12所示的第一显示区域101，第一显示区域101的第一尺寸L1与第一显示区域101的第二尺寸的比值大于2。
图13是本公开实施例提供的一种第一显示区域的像素排布图。结合图11至图13，第一显示区域101的第一尺寸L1与第一显示区域101的第二尺寸的比值大于2时，第一信号线301为栅极信号线。
栅极信号线与多个第一像素单元20电连接，栅极信号线有负载，那么距离驱动电路较近的第一像素单元20接收到的栅极电压会大一些，距离驱动电路较远的第一像素单元20接收到的栅极电压会小一些。当第一显示区域101的第一尺寸L1与第一显示区域101的第二尺寸L2的比值大于2时，说明此时栅极信号线在第一显示区域101中的长度要大于数据信号线在第一显示区域101中的长度。而信号线的长度与电阻信号线的电阻负相关，那么在第一显示区域101中，栅极信号线造成的显示不均一下的现象更大一些。将栅极信号线布置为金属信号线，可以减小栅极信号线造成的显示不均一下的现象，改善显示不均一的现象。
在图11至图13中，第一显示区域101沿第一尺寸L1的延伸方向延伸，在其他实现中，第一显示区域101还可以沿其他方向延伸。
图14是本公开实施例提供的另一种第一显示区域的俯视图。参见图14，第一显示区域101同样为长条状，第一显示区域101的第一尺寸L1小于第一显示区域101的第二尺寸L2，第一显示区域101内布置有多个光感传感器50，多个光感传感器50的延伸方向为第二尺寸L2的延伸方向。
在图14中，显示装置包括2个光感传感器50。图15是本公开实施例提供的另一种第一显示区域的俯视图。参见图15，显示装置包括4个光感传感器50。4个光感传感器50分为两组，一组包括两个光感传感器50，同一组中的两个光感传感器50之间的距离为0，相邻两组之间具有一定的间隙。
图16是本公开实施例提供的另一种第一显示区域的俯视图。参见图16，显示装置包括4个光感传感器50，相邻的两个光感传感器50之间的距离为0。
图17是本公开实施例提供的另一种第一显示区域的俯视图。参见图17，显示装置包括3个光感传感器50，相邻的两个光感传感器50之间的距离为0。
在其他实现方式中，显示装置包括还可以布置有其他数量光感传感器50，本公开对此不做限制。
对于图14至图17所示的第一显示区域101，第一显示区域101的第一尺寸L1与第一显示区域101的第二尺寸L2的比值小于0.5。图18是本公开实施例提供的另一种第一显示区域的像素排布图。结合图14至图18，第一显示区域101的第一尺寸L1与第一显示区域101的第二尺寸L2的比值小于0.5时，第一信号线301为数据信号线。
数据信号线与栅极信号线相似，距离驱动电路较近的第一像素单元20接收到的数据电压会大一些，距离驱动电路较远的第一像素单元20接收到的数据电压会小一些。当第一显示区域101的第一尺寸L1与第一显示区域101的第二尺寸L2的比值小于0.5时，说明此时数据信号线在第一显示区域101中的长度要大于栅极信号线在第一显示区域101中的长度。在第一显示区域101中，数据信号线造成的显示不均一下的现象更大一些。将数据信号线布置为金属信号线，可以减小数据信号线造成的显示不均一下的现象，改善显示不均一的现象。
在图11至图18中，第一显示区域101均为长条状。在其他实现方式中，第一显示区域101还可以为方块状。
图19是本公开实施例提供的另一种第一显示区域的俯视图。参见图19，第一显示区域101为方块状，第一显示区域101的第一尺寸L1与第一显示区域101的第二尺寸L2相差不大，第一显示区域101内布置有3个光感传感器50，3个光感传感器50呈三角形布置。
在图19中，显示装置包括3个光感传感器50。图20是本公开实施例提供的另一种第一显示区域的俯视图。参见图20，显示装置包括4个光感传感器50，4个光感传感器50呈正方形布置。
图21是本公开实施例提供的另一种第一显示区域的俯视图。参见图21，显示装置包括5个光感传感器50，5个光感传感器50呈五边形布置。
图22是本公开实施例提供的另一种第一显示区域的俯视图。参见图22，显示装置包括6个光感传感器50，6个光感传感器50呈六边形布置。
在其他实现方式中，显示装置包括内还可以布置有其他数量光感传感器50，本公开对此不做限制。
对于图19至图22所示的第一显示区域101，第一显示区域101的第一尺寸与第一显示区域101的第二尺寸的比值在0.5至2之间。图23是本公开实施例提供的另一种第一显示区域的像素排布图。结合图19至图23，在第一显示区域101的第一尺寸L1与第一显示区域101的第二尺寸L2的比值在0.5至2之间时，第一信号线301包括栅极信号线和数据信号线。
当第一显示区域101的第一尺寸L1与第一显示区域101的第二尺寸L2的比值在0.5至2之间时，说明在第一显示区域101内，栅极信号线的长度和数据信号线的长度相差不大，栅极信号线和数据信号线造成的显示不均一下的现象也相差不大，将栅极信号线和数据信号线均布置为金属信号线，可以同时减小栅极信号线和数据信号线造成的显示不均一下的现象，改善显示不均一的现象。
图24是本公开实施例提供的一种显示面板的结构示意图。参见图24，显示面板包括多个第一像素单元20和多个第二像素单元40。多个第一像素单元20和多个第二像素单元40排成多行像素单元，在一行像素单元的排列方向上，相邻两行像素单元中的像素单元相互错开，相邻两行像素单元中的像素单元通过一根栅极信号线相连。
多排像素单元错开布置，在相同的面积上，可以布置更多的像素单元，提高像素单元的密度，从而提高显示面板的分辨率，进一步提高显示效果。同时，通过栅极信号线连接相邻两行像素单元中的像素单元，避免走线过于复杂，简化电路结构。
再次参见图3和图24，栅极信号线呈波浪线型，且栅极信号线的波峰和波谷分别连接第一像素单元20或第二像素单元40。
再次参见图3和图24，数据信号线同样呈波浪型。
在本公开实施例中，第一像素单元20和第二像素单元40均包括7T1C像素电路。
图25是本公开实施例提供的一种7T1C像素电路图。参见图25，像素电路包括第一开关晶体管T1、第一补偿晶体管T2、第一复位晶体管T3、第二复位晶体管T4、驱动晶体管T5、第一发光控制晶体管T6、第二发光控制晶体管T7和电容Cst。
第一开关晶体管T1的控制极通过第一扫描信号端(Scan[n])与一根栅线电连接，第一开关晶体管T1的第一极通过数据输入端(Data[m])与一根数据线电连接，第一开关晶体管T1的第二极和第一节点N1电连接。
第一补偿晶体管T2的控制极通过第一扫描信号端(Scan[n])与一根栅线电连接，第一补偿晶体管T2的第一极与第二节点N2电连接，第一补偿晶体管T2的第二极与第三节点N3电连接。
第一复位晶体管T3的控制极通过第二扫描信号端(Scan[n-1])与另一根栅线电连接，第一复位晶体管T3的第一极通过初始化电压端(Vinit)与初始电压信号线电连接，第一复位晶体管T3的第二极与第三节点N3电连接。
第二复位晶体管T4的控制极通过第一扫描信号端(Scan[n])与一根栅线电连接，第二复位晶体管T4的第一极通过初始化电压端(Vinit)与初始电压信号线电连接，第二复位晶体管T4的第二极与第四节点N4电连接。
驱动晶体管T5的控制极与第三节点N3电连接，驱动晶体管T5的第一极与第一节点N1电连接，驱动晶体管T5的第二极与第二节点N2电连接。
第一发光控制晶体管T6的控制极通过发光控制信号端(EM[n])与发光控制信号线电连接，第一发光控制晶体管T6的第一极与第一节点N1电连接，第一发光控制晶体管T6的第二极与第五节点N5电连接。第五节点N5通过第一电压信号端(ELVDD)与电源信号线电连接。
第二发光控制晶体管T7的控制极通过发光控制信号端(EM[n])与发光控制信号线电连接，第二发光控制晶体管T7的第一极与第二节点N2电连接，第二发光控制晶体管T7的第二极与第四节点N4电连接。
电容Cst的第一极板与第五节点N5电连接，电容Cst的第二极板与第三节点N3电连接。
再次参见图25，像素电路还包括发光二极管LED，第四节点N4与发光二极管LED的一端电连接，发光二极管LED的一端与第二电压信号端(ELVSS)电连接。
本公开实施例中的7T1C像素电路仅作为一种示例，在其他实现方式中，像素电路还可以为其他结构，例如，像素电路为2T1C像素电路。
图26是本公开实施提供的一种显示面板的制作方法的流程图。其中显示面板具有透光的第一显示区域，参见图26，制作方法包括：
在步骤S401中，提供一衬底基板。
其中，衬底基板具有显示区域和至少部分围绕所述显示区域的周边区域，显示区域包括第一显示区域和至少位于第一显示区域一侧的第二显示区域，第一显示区域的透光率大于第二显示区域的透光率。
在本公开实施例中，衬底基板可以为玻璃衬底或聚酰亚胺衬底。
在步骤S402中，在衬底基板上形成多个第一像素单元和多根信号线。
其中，多个第一像素单元位于第一显示区域；多根信号线至少位于第一显示区域且与多个第一像素单元电连接，多根信号线包括多根第一信号线和多根第二信号线，多根第一信号线中的每根第一信号线的第一部分为金属信号线，第一信号线的第一部分至少位于第一显示区域，多根第二信号线中的每根第二信号线的第一部分为金属氧化物信号线，第二信号线的第一部分至少位于第一显示区域。
示例性地，步骤S402可包括以下步骤：
图27是本公开实施提供的一种显示面板的制作方法的流程图。参见图27，该方法包括：
S421：在衬底基板的一侧形成有源层。
示例性地，有源层可以为多晶硅层。图28是本公开实施例提供的一种显示面板的制作方法的过程图。参见图28，可以通过蒸镀的方式在衬底基板的一侧形成有源薄膜，然后通过构图工艺对有源薄膜进行图形化处理，得到如图28所示的有源层206。值得说明的是，有源层206包括对应多个像素单元的有源图案，如图28所示，中部为一个完整的有源图案，四角分别为其他四个有源图案的部分。图29至图35与图28类似，均是中部为一个像素单元的图案，四角分别为其他像素单元的部分。其中图28至图35所示的显示面板位于第一显示区域内。
S422：在有源层远离衬底基板的一侧形成第二栅极绝缘层。
示例性地，第二栅极绝缘层可以为氮化硅层，可以通过蒸镀的方式在有源层的一侧形成第二栅极绝缘层，第二栅极绝缘层覆盖有源层。
S423：在第二栅极绝缘层远离衬底基板的一侧形成第一栅极金属层。
图29是本公开实施例提供的一种显示面板的制作方法的过程图。参见图29，在第二栅极绝缘层上形成第一栅极金属层211。在第一显示区域中，第一栅极金属层包括电容的第二极板602和薄膜晶体管的控制极G以及栅极信号线Gate。
在本公开实施中，在第一显示区域和第二显示区域中栅极信号线Gate均位于第一栅极金属层中，在第二显示区域中，复位信号线和发光控制信号线的第一部分位于第一栅极金属层中。
示例性地，第一栅极金属层可以为金属钼层，可以通过溅射的方式在第一栅极绝缘层的一侧形成第一栅极金属薄膜，然后通过构图工艺对第一栅极金属薄膜进行图形化处理，得到第一栅极金属层。
S424：在第一栅极金属层远离衬底基板的一侧形成第一栅极绝缘层。
示例性地，第一栅极绝缘层可以为氮化硅层，可以通过蒸镀的方式在第二栅极金属层的一侧形成第一栅极绝缘层，第一栅极绝缘层覆盖第二栅极金属层。
S425：在第一栅极绝缘层远离衬底基板的一侧形成第二栅极金属层。
示例性地，第二栅极金属层可以为金属钼层。图30是本公开实施例提供的一种显示面板的制作方法的过程图。参见图30，可以通过溅射的方式在第一栅极绝缘层的一侧形成第二栅极金属薄膜，然后通过构图工艺对第二栅极金属薄膜进行图形化处理，得到第二栅极金属层251。在第一显示区域中，第二栅极金属层251包括电容的第一极板601。
S426：在第二栅极金属层远离衬底基板的一侧形成第一钝化层。
示例性地，第一钝化层可以为氮化硅层，可以通过蒸镀的方式在第二栅极金属层的一侧形成第一钝化层。
图31是本公开实施例提供的一种显示面板的制作方法的过程图。参见图31，在第一钝化层中形成第一过孔221。
示例性地，可以通过刻蚀的方式形成第一过孔221。
S427：在第一钝化层远离衬底基板的一侧形成第一源漏金属层。
图32是本公开实施例提供的一种显示面板的制作方法的过程图。参见图32，可以通过溅射的方式在第一钝化层的一侧形成第一源漏金属薄膜，然后通过构图工艺对第一源漏金属薄膜进行图形化处理，得到第一源漏金属层212。
在本公开实施例中，数据信号线Data位于第一源漏金属层中。
S428：在第一源漏金属层远离衬底基板的一侧形成层间介电层。
示例性地，层间介电层可以为氮化硅层，可以通过蒸镀的方式在金属氧化物层的一侧形成层间介电层。
S429：在层间介电层远离衬底基板的一侧形成金属氧化物层。
图33是本公开实施例提供的一种显示面板的制作方法的过程图。参见图33，可以通过溅射的方式在层间介电层的一侧形成金属氧化物薄膜，然后通过构图工艺对金属氧化物薄膜进行图形化处理，得到金属氧化物层203。
在本公开实施例中，在第一显示区域中，复位信号线Reset、发光控制信号线EM和初始电压信号线Vinit的第二部分均位于金属氧化物层203中，以及电源信号线VDD的第一部分位于金属氧化物层中。
其中，复位信号线的第一部分和第二部分通过第一过孔电连接，发光控制信号线的第一部分和第二部分通过第一过孔电连接，初始电压信号线的第一部分和第二部分通过第二过孔电连接。
S4210：在金属氧化物层远离衬底基板的一侧形成第二钝化层。
示例性地，第二钝化层可以为氮化硅层，可以通过蒸镀的方式在第一源漏金属层的一侧形成第一钝化层。
S4211：在第二钝化层远离衬底基板的一侧形成第二源漏金属层。
示例性地，第二源漏金属层可以为金属钛层。图34是本公开实施例提供的一种显示面板的制作方法的过程图。参见图34，可以通过溅射的方式在第二钝化层的一侧形成第二源漏金属薄膜，然后通过构图工艺对第二源漏金属薄膜进行图形化处理，得到第二源漏金属层209。在图34中，第二源漏金属层209将第一源漏金属层212遮挡。电源信号线的第二部分位于第二源漏金属层209中。
最后在第二源漏金属层上形成显示面板的其他膜层，例如平坦化层、像素界定层、发光层和封装层等，完成显示面板的制作。
示例性地，图35是本公开实施例提供的一种显示面板的制作方法的过程图。参见图35，在第二源漏金属层209上形成阳极层2012。
需要说明的是，为了将金属层和金属氧化物层的制作过程体现清楚，上述制作过程图中，将绝缘层的制作过程图省去了。
本公开实施例还提供了一种显示装置，显示装置包括供电组件，以及上述的显示面板，供电组件用于为显示面板供电。
在具体实施时，本公开实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本公开实施例的一种实现方式中，显示装置还包括光感传感器，光感传感器位于显示面板远离多个第一像素单元的一侧，且光感传感器在衬底基板的正投影与第一显示区域至少部分重叠。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (20)

1.一种显示面板，其特征在于，所述显示面板包括：
衬底基板，具有显示区域和至少部分围绕所述显示区域的周边区域，所述显示区域包括第一显示区域和至少位于所述第一显示区域一侧的第二显示区域，所述第一显示区域的透光率大于所述第二显示区域的透光率；
多个第一像素单元，位于所述衬底基板上且位于所述第一显示区域；
多根信号线，至少位于所述第一显示区域且与所述多个第一像素单元电连接；
其中，所述多根信号线包括多根第一信号线和多根第二信号线，所述多根第一信号线中的每根第一信号线的第一部分为金属信号线，所述第一信号线的第一部分至少位于所述第一显示区域；所述多根第二信号线中的每根第二信号线的第一部分为金属氧化物信号线，所述第二信号线的第一部分至少位于所述第一显示区域。
2.根据权利要求1所述的显示面板，其特征在于，所述第一信号线包括以下信号线中的至少一种：栅极信号线、数据信号线、复位信号线、发光控制信号线、初始电压信号线和电源信号线。
3.根据权利要求2所述的显示面板，其特征在于，所述第一信号线包括栅极信号线和数据信号线。
4.根据权利要求1至3任一项所述的显示面板，其特征在于，所述第一信号线还包括位于所述第二显示区域的第二部分，所述第二信号线还包括位于所述第二显示区域的第二部分，所述第一信号线的第二部分和所述第二信号线的第二部分均为金属信号线。
5.根据权利要求4所述的显示面板，其特征在于，所述显示面板还包括沿远离所述衬底基板的方向依次位于所述衬底基板上的第一金属层、第一绝缘层以及金属氧化物层；
所述第一信号线位于所述第一金属层；
所述多根第二信号线中的至少一根第二信号线在所述第一显示区域内的第一部分位于所述金属氧化物层，在所述第二显示区域的第二部分位于所述第一金属层，所述第二信号线的第一部分和第二部分通过贯穿所述第一绝缘层的第一过孔连接，所述第一过孔在所述第一显示区域和所述第二显示区域的交界处。
6.根据权利要求5所述的显示面板，其特征在于，所述第一金属层包括第一栅极金属层和第一源漏金属层，所述第一绝缘层包括第一钝化层和层间介电层；
沿远离所述衬底基板的方向，所述第一栅极金属层、所述层间介电层、所述第一源漏金属层和所述第一钝化层依次层叠。
7.根据权利要求5所述的显示面板，其特征在于，所述显示面板还包括第二绝缘层和第二金属层，沿远离所述衬底基板的方向，所述第二金属层、所述第二绝缘层、所述第一金属层、所述第一绝缘层和金属氧化物层依次层叠；
所述多根第二信号线中的另一部分第二信号线在所述第一显示区域内的第一部分位于所述金属氧化物层，在所述第二显示区域的第二部分位于所述第二金属层内，所述第二信号线的第一部分和第二部分通过贯穿所述第一绝缘层和所述第二绝缘层的第二过孔连接，所述第二过孔在所述第一显示区域和所述第二显示区域的交界处。
8.根据权利要求7所述的显示面板，其特征在于，所述第二金属层包括第二栅极金属层，所述第二绝缘层包括第一栅极绝缘层。
9.根据权利要求1至3和权利要求5至8任一项所述的显示面板，其特征在于，所述第一显示区域的第一尺寸与所述第一显示区域的第二尺寸的比值大于2时，所述第一信号线为栅极信号线，所述第一显示区域的第一尺寸为所述第一显示区域在所述栅极信号线的延伸方向上的尺寸，所述第一显示区域的第二尺寸为所述第一显示区域在数据信号线的延伸方向上的尺寸。
10.根据权利要求1至3和权利要求5至8任一项所述的显示面板，其特征在于，所述第一显示区域的第一尺寸与所述第一显示区域的第二尺寸的比值小于0.5时，所述第一信号线为数据信号线，所述第一显示区域的第一尺寸为所述第一显示区域在栅极信号线延的伸方向上的第一尺寸，所述第一显示区域的第二尺寸为所述第一显示区域在所述数据信号线的延伸方向上的尺寸。
11.根据权利要求1至3和权利要求5至8任一项所述的显示面板，其特征在于，所述第一显示区域的第一尺寸与所述第一显示区域的第二尺寸的比值在0.5至2之间时，所述第一信号线包括栅极信号线和数据信号线，所述第一显示区域的第一尺寸为所述第一显示区域在栅极信号线的延伸方向上的尺寸，所述第一显示区域的第二尺寸为所述第一显示区域在所述数据信号线的延伸方向上的尺寸。
12.根据权利要求1至3和权利要求5至8任一项所述的显示面板，其特征在于，所述显示面板还包括多个第二像素单元，所述多个第二像素单元位于所述第二显示区域，所述多个第一像素单元和所述多个第二像素单元排成多行像素单元，在一行像素单元的排列方向上，相邻两行像素单元中的像素单元相互错开；
相邻两行像素单元中的像素单元通过一根栅极信号线相连。
13.根据权利要求12所述的显示面板，其特征在于，所述栅极信号线呈波浪线型，且所述栅极信号线的波峰和波谷分别连接相邻两行像素单元中的像素单元。
14.根据权利要求12所述的显示面板，其特征在于，所述数据信号线呈波浪线型，且所述数据信号线的波峰和波谷分别连接同一列像素单元中的相邻两个像素单元。
15.根据权利要求1至3和权利要求5至8任一项所述的显示面板，其特征在于，所述金属信号线包含钼信号线或包含钛信号线。
16.根据权利要求1至3和权利要求5至8任一项所述的显示面板，其特征在于，所述金属氧化物信号线为透明的金属氧化物信号线。
17.根据权利要求16所述的显示面板，其特征在于，所述金属氧化物信号线为氧化铟锡信号线。
18.一种显示面板的制作方法，其特征在于，所述制作方法包括：
提供一衬底基板，所述衬底基板具有显示区域和至少部分围绕所述显示区域的周边区域，所述显示区域包括第一显示区域和至少位于所述第一显示区域一侧的第二显示区域，所述第一显示区域的透光率大于所述第二显示区域的透光率；
在所述衬底基板上形成多个第一像素单元和多根信号线，所述多个第一像素单元位于所述第一显示区域；多根信号线至少位于所述第一显示区域且与所述多个第一像素单元电连接，所述多根信号线包括多根第一信号线和多根第二信号线，所述多根第一信号线中的每根第一信号线的第一部分为金属信号线，所述第一信号线的第一部分至少位于所述第一显示区域；所述多根第二信号线中的每根第二信号线的第一部分为金属氧化物信号线，所述第二信号线的第一部分至少位于所述第一显示区域。
19.一种显示装置，其特征在于，所述显示装置包括供电组件，以及如权利要求1至17中任一项所述的显示面板，所述供电组件用于为所述显示面板供电。
20.根据权利要求19所述的显示装置，其特征在于，所述显示装置还包括光感传感器，所述光感传感器位于所述显示面板远离所述多个第一像素单元的一侧，且所述光感传感器在所述衬底基板的正投影与所述第一显示区域至少部分重叠。
CN202110939190.3A 2021-08-16 2021-08-16 显示面板及其制作方法和显示装置 Active CN115942838B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202110939190.3A CN115942838B (zh) 2021-08-16 显示面板及其制作方法和显示装置
US18/275,807 US12183304B2 (en) 2021-08-16 2022-08-09 Display panel and method for manufacturing same, and display device
JP2023549091A JP2024530848A (ja) 2021-08-16 2022-08-09 表示パネル、その製造方法、および表示装置
PCT/CN2022/111019 WO2023020326A1 (zh) 2021-08-16 2022-08-09 显示面板及其制作方法和显示装置
US18/950,211 US20250078777A1 (en) 2021-08-16 2024-11-18 Display panel and method for manufacturing same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110939190.3A CN115942838B (zh) 2021-08-16 显示面板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN115942838A true CN115942838A (zh) 2023-04-07
CN115942838B CN115942838B (zh) 2025-04-18

Family

ID=

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916486A (zh) * 2020-08-27 2020-11-10 武汉天马微电子有限公司 显示面板及显示装置
CN112445038A (zh) * 2020-11-30 2021-03-05 厦门天马微电子有限公司 显示面板和显示装置
CN113096581A (zh) * 2021-04-16 2021-07-09 武汉天马微电子有限公司 一种显示面板和显示装置
CN113224123A (zh) * 2021-05-06 2021-08-06 京东方科技集团股份有限公司 显示面板、显示装置
CN216389369U (zh) * 2021-08-16 2022-04-26 京东方科技集团股份有限公司 显示面板和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916486A (zh) * 2020-08-27 2020-11-10 武汉天马微电子有限公司 显示面板及显示装置
CN112445038A (zh) * 2020-11-30 2021-03-05 厦门天马微电子有限公司 显示面板和显示装置
CN113096581A (zh) * 2021-04-16 2021-07-09 武汉天马微电子有限公司 一种显示面板和显示装置
CN113224123A (zh) * 2021-05-06 2021-08-06 京东方科技集团股份有限公司 显示面板、显示装置
CN216389369U (zh) * 2021-08-16 2022-04-26 京东方科技集团股份有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US12183304B2 (en) 2024-12-31
WO2023020326A1 (zh) 2023-02-23
US20250078777A1 (en) 2025-03-06
US20240119914A1 (en) 2024-04-11
JP2024530848A (ja) 2024-08-27

Similar Documents

Publication Publication Date Title
CN109860259B (zh) 一种oled阵列基板及oled显示装置
US11925079B2 (en) Display panel and display device
US20240334797A1 (en) Display substrate and display apparatus
CN107123621A (zh) 一种oled触控显示面板及其制作方法、触控显示装置
US20240321000A1 (en) Display substrate and display device
CN111584757A (zh) 显示母板和显示基板的制作方法
US20210296419A1 (en) Display substrate, display panel and display apparatus
US11527735B2 (en) Flexible display panel with connecting portion and flexible bridging portion, method for manufacturing the same and display device
US20240206267A1 (en) Display substrate, manufacturing method thereof and display device
CN112997241B (zh) 阵列基板以及显示面板
US20240188354A1 (en) Display panel and display device
CN107634087A (zh) 一种显示面板及显示装置
US11758770B2 (en) Display panel and display device with pixel electrode overlapping transparent wires configured to reduce laser-etching damage
CN211506123U (zh) 一种阵列基板、显示面板及显示装置
CN112164714A (zh) 一种显示面板及显示装置
US20250081828A1 (en) Display panel and display apparatus
CN216389369U (zh) 显示面板和显示装置
CN115942838B (zh) 显示面板及其制作方法和显示装置
WO2023020326A1 (zh) 显示面板及其制作方法和显示装置
CN213278096U (zh) 一种显示面板及显示装置
KR20250003452A (ko) 디스플레이 기판 및 디스플레이 장치
WO2021184274A1 (zh) 显示面板及显示装置
US20240397780A1 (en) Display substrate and display device
CN113574678B (zh) 显示装置、显示面板及其制造方法
US20240274767A1 (en) Display substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant