[go: up one dir, main page]

CN115836476A - 用于管芯前侧的柱连接和背侧的无源装置集成的方法 - Google Patents

用于管芯前侧的柱连接和背侧的无源装置集成的方法 Download PDF

Info

Publication number
CN115836476A
CN115836476A CN202180039664.7A CN202180039664A CN115836476A CN 115836476 A CN115836476 A CN 115836476A CN 202180039664 A CN202180039664 A CN 202180039664A CN 115836476 A CN115836476 A CN 115836476A
Authority
CN
China
Prior art keywords
die
substrate
terminals
conductive
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180039664.7A
Other languages
English (en)
Inventor
T·阿尔科恩
D·纳米什亚
F·拉都勒斯库
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Publication of CN115836476A publication Critical patent/CN115836476A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/101—Three-dimensional [3D] integrated devices comprising components on opposite major surfaces of semiconductor substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路装置包括射频晶体管放大器管芯，该管芯具有第一表面、第二表面、位于第一表面与第二表面之间且包括邻近第一表面的多个晶体管单元的半导体层结构、以及耦接到晶体管单元的端子。至少一个无源电子组件设置在管芯的第二表面上并且例如通过至少一个导电通孔电连接到端子中的至少一个端子。一个或多个导电柱结构可以从管芯的第一表面突出以提供到端子中的一个或多个端子的电连接。

Description

用于管芯前侧的柱连接和背侧的无源装置集成的方法
优先权要求
本申请要求于2020年6月1日向美国专利商标局提交的美国专利申请序列No.16/889,432的优先权，该美国专利申请的公开内容通过引用并入本文。
技术领域
本公开涉及集成电路装置，并且更具体地，涉及功率放大器装置、装置封装和相关制造方法。
背景技术
在诸如R频带(0.5-1GHz)、S频带(3GHz)和X频带(10GHz)之类的高频下操作的同时要求高功率处置能力的电气电路近年来变得越来越流行。特别地，现在对射频(“RF”)功率放大器有高需求，这些放大器用于在诸如用于无线通信系统的基站等的各种应用中放大无线电(包括微波)频率下的RF信号。由RF功率放大器放大的信号常常包括具有频率在兆赫(MHz)至千兆赫(GHz)范围内的经调制的载波的信号。这些RF功率放大器可能需要表现出高可靠性、良好的线性度并处置高输出功率水平。
许多RF功率放大器设计利用半导体开关装置作为放大装置。这些开关装置的示例包括功率晶体管装置，诸如场效应晶体管(FET)装置，包括MOSFET(金属氧化物半导体场效应晶体管)、DMOS(双扩散金属氧化物半导体)晶体管、HEMT(高电子迁移率晶体管)、MESFET(金属半导体场效应晶体管)、LDMOS(横向扩散金属氧化物半导体)晶体管等。
RF放大器通常形成为半导体集成电路芯片。大多数RF放大器在硅中实现或使用宽带隙半导体材料(即，带隙大于1.40eV)实现，该宽带隙半导体材料诸如是碳化硅(“SiC”)和III族氮化物材料。如本文所使用的，术语“III族氮化物”是指在氮与元素周期表的III族元素之间形成的那些半导体化合物，该III族元素通常是铝(Al)、镓(Ga)和/或铟(In)。该术语还指三元和四元化合物，诸如AlGaN和AlInGaN。这些化合物具有经验式，其中一摩尔氮与总共一摩尔III族元素结合。
RF晶体管放大器可以包括一个或多个放大级，每个放大级通常被实现为晶体管放大器。为了增加输出功率和电流处置能力，RF晶体管放大器通常以“单位单元”配置实现，其中大量个体“单位单元”晶体管结构电并联布置。RF晶体管放大器可以被实现为单个集成电路芯片或“管芯”，或者可以包括多个管芯。管芯或芯片可以指一小块半导体材料或在其上制造电子电路元件的其它基板。当使用多个RF晶体管放大器管芯时，它们可以串联和/或并联连接。
基于硅的RF放大器通常使用LDMOS晶体管来实现，并且可以以相对便宜的制造表现出高水平的线性度。基于III族氮化物的RF放大器通常使用HEMT实现，主要用在要求高功率和/或高频操作的应用中，在这些应用中LDMOS晶体管放大器可能具有固有的性能限制。
在HEMT装置的操作中，二维电子气(2DEG)形成在具有不同带隙能量的两种半导体材料的异质结处，其中越小带隙的材料具有越高的电子亲和力。2DEG是较小带隙的材料中的累积层并且可以包含非常高的片电子浓度。此外，源自较宽带隙的半导体材料的电子转移到2DEG层，从而由于电离的杂质散射减少而允许高电子迁移率。这种高载流子浓度和高载流子迁移率的组合可以向HEMT给出非常大的跨导并且可以为高频应用提供优于金属氧化物半导体场效应晶体管(MOSFET)的强大性能优势。由于包括上面提到的高击穿场、宽带隙、大导带偏移量和/或高饱和电子漂移速度在内的材料特性的组合，在基于III族氮化物的材料系统中制造的高电子迁移率晶体管还有可能生成大量射频(RF)功率。
RF放大器常常包括匹配电路或电路系统，诸如被设计为改善有源晶体管管芯(例如，包括MOSFET、HEMT、LDMOS等)和与其连接的传输线之间的阻抗匹配用于基波操作频率处的RF信号的阻抗匹配电路以及被设计为至少部分地终止装置操作期间可能生成的诸如二阶和三阶谐波产物之类的谐波产物的谐波终止电路。谐波产物的终止也会影响互调失真产物的生成。
(一个或多个)RF晶体管放大器管芯以及阻抗匹配和谐波终止电路可以被封在装置封装中。集成电路封装可以指将一个或多个管芯包封在保护管芯免受物理损坏和/或腐蚀的支撑外壳或封装中，并支撑用于连接到外部电路的电接触。电引线可以从封装延伸以将RF放大器电连接到外部系统和/或电路元件，诸如输入和输出RF传输线和偏置电压源。
集成电路装置封装中的输入和输出匹配电路系统通常包括提供阻抗匹配电路的至少一部分的LC网络，该阻抗匹配电路被配置为将有源晶体管管芯的阻抗匹配到固定值。通常，输入和输出RF匹配电路系统采用管芯外组件和实施方式，这可能增加封装占用尺寸。而且，封装内的连接，诸如管芯与管芯外组件之间的连接，可能依赖线接合。此类常规连接的几何形状可能难以控制和/或可能限制更复杂的RF IC设计的精度。
发明内容
根据一些实施例，一种集成电路装置包括射频(“RF”)晶体管放大器管芯，该管芯具有第一表面、第二表面、位于第一表面与第二表面之间且包括邻近第一表面的多个晶体管单元的半导体层结构、以及耦接到晶体管单元的端子。至少一个无源电子组件在管芯的第二表面上并且电连接到端子中的至少一个端子。
在一些实施例中，端子可以包括由晶体管单元限定的RF晶体管放大器的输入端子、输出端子和/或接地端子。
在一些实施例中，至少一个无源电子组件可以在管芯的第二表面上限定用于RF晶体管放大器的输入阻抗匹配电路、输出阻抗匹配电路和/或谐波终止电路的至少一部分。
在一些实施例中，至少一个无源电子组件可以是或可以包括至少一个集成无源装置(IPD)，该至少一个集成无源装置(IPD)包括管芯的第二表面上的分立电容器、电感器和/或电阻器。
在一些实施例中，金属层可以在管芯的第二表面上延伸，将至少一个无源电子组件电连接到端子中的至少一个端子。
在一些实施例中，金属层可以是第一金属层，并且绝缘体层可以与第二表面相对地设置在第一金属层上。至少一个无源电子组件可以与第一金属层相对地在绝缘体层上，并且可以包括限定一个或多个分立电容器、电感器和/或电阻器的第二金属层的图案。
在一些实施例中，至少一个导电通孔可以延伸到管芯的第二表面和半导体层结构中以将管芯的第二表面上的金属层电连接到端子中的至少一个端子。
在一些实施例中，半导体层结构可以包括III族氮化物材料，并且管芯可以是III族氮化物材料与第二表面之间的碳化硅基板。
在一些实施例中，一个或多个导电柱结构可以从管芯的第一表面突出并且提供到端子中的一个或多个端子的电连接。
在一些实施例中，可以提供包括一个或多个导电连接的封装基板。一个或多个导电柱结构可以将管芯附接到邻近管芯的第一表面的封装基板，并且可以将端子中的一个或多个端子电连接到一个或多个导电连接。
根据一些实施例，一种集成电路装置包括射频(“RF”)晶体管放大器管芯，该管芯具有第一表面、第二表面、位于第一表面与第二表面之间且包括邻近第一表面的多个晶体管单元的半导体层结构、以及耦接到晶体管单元的端子。一个或多个导电柱结构从管芯的第一表面突出并且电连接到端子中的一个或多个端子。至少一个导电通孔延伸到管芯的第二表面和半导体层结构中并且电连接到端子中的至少一个端子。
在一些实施例中，端子可以包括由晶体管单元限定的RF晶体管放大器的输入端子、输出端子和/或接地端子。
在一些实施例中，一个或多个导电柱结构可以提供到输入端子和/或输出端子的电连接，并且至少一个导电通孔可以提供到接地端子的电连接。
在一些实施例中，管芯可以包括在半导体层结构与管芯的第二表面之间的基板，至少一个导电通孔可以延伸穿过基板，并且半导体层结构可以包括基板上的一个或多个外延层。
在一些实施例中，半导体层结构可以包括III族氮化物材料，并且基板可以是碳化硅基板。
在一些实施例中，可以提供包括一个或多个导电连接的封装基板。一个或多个导电柱结构可以将管芯附接到邻近管芯的第一表面的封装基板，并且可以将端子中的一个或多个端子电连接到一个或多个导电连接。
在一些实施例中，可以提供包括至少一个导电连接的封装基板，并且可以将管芯附接到邻近管芯的第二表面的封装基板。至少一个导电通孔可以将端子中的至少一个端子电连接到至少一个导电连接。
在一些实施例中，至少一个无源电子组件可以设置在管芯的第二表面上。至少一个无源电子组件可以通过至少一个导电通孔电连接到端子中的至少一个端子。
根据一些实施例，一种制造集成电路装置的方法包括：形成射频(“RF”)晶体管放大器结构，该结构具有第一表面、第二表面、位于第一表面与第二表面之间且包括邻近第一表面的多个晶体管单元的半导体层结构、半导体层结构与第二表面之间的基板、以及耦接到晶体管单元的端子；形成从第一表面突出以提供到端子中的一个或多个端子的电连接的一个或多个导电柱结构；以及切单RF晶体管放大器结构以限定RF晶体管放大器管芯。RF晶体管放大器管芯包括基板的具有大约50至大约200微米或更厚、例如大约75至大约175微米、大约100至大约150微米、大约200微米至大约500微米或大约500至大约800微米的厚度的一部分。
在一些实施例中，管芯的在第一表面与第二表面之间延伸的侧壁可以包括邻近第一表面的第一部分，该第一部分具有与邻近第二表面的第二部分不同的表面特性。
在一些实施例中，该方法可以包括在半导体层结构中形成沟槽，该沟槽从第一表面朝着第二表面延伸穿过半导体层结构并进入基板以限定管芯的侧壁的第一部分。
在一些实施例中，可以在形成一个或多个导电柱结构之前执行形成沟槽。
在一些实施例中，切单可以包括切割或锯切通过基板中沟槽的底部以限定管芯的侧壁的第二部分。
在一些实施例中，半导体层结构可以包括III族氮化物材料，并且基板可以包括碳化硅。
根据一些实施例，一种制造集成电路装置的方法包括：形成射频(“RF”)晶体管放大器结构，该结构包括第一表面、第二表面、位于第一表面与第二表面之间且包括邻近第一表面的多个晶体管单元的半导体层结构、以及耦接到晶体管单元的端子；形成从第一表面突出以提供到端子中的一个或多个端子的电连接的一个或多个导电柱结构；以及形成至少一个导电通孔，该至少一个导电通孔延伸到第二表面中并穿过半导体层结构以提供到端子中的至少一个端子的电连接。
在一些实施例中，RF晶体管放大器可以包括在半导体层结构与第二表面之间的基板。形成至少一个导电通孔可以包括将第一表面附接到晶片载体；对第二表面执行减薄操作以减小基板的厚度；以及响应于减薄操作并在第一表面附接到晶片载体的情况下形成延伸到第二表面中的至少一个导电通孔。
在一些实施例中，可以在将第一表面附接到晶片载体之前执行形成一个或多个导电柱结构。
在一些实施例中，晶片载体可以是第一晶片载体。形成一个或多个导电柱结构可以包括将第一表面与第一晶片载体分离；将第二表面附接到第二晶片载体；以及在第二表面附接到第二晶片载体的情况下在第一表面上形成一个或多个导电柱结构。
在一些实施例中，该方法还可以包括在第一表面附接到晶片载体的情况下在第二表面上形成至少一个无源电子组件。至少一个无源电子组件可以通过至少一个导电通孔电连接到端子中的至少一个端子。
在一些实施例中，形成至少一个无源电子组件可以包括响应于减薄操作而在第二表面上形成第一金属层；与第二表面相对地在第一金属层上形成绝缘体层；以及与第一金属层相对地在绝缘体层上形成并图案化第二金属层。至少一个无源电子组件可以包括限定一个或多个分立电容器、电感器和/或电阻器的第二金属层的图案。
在阅读以下附图和详细描述后，根据一些实施例的其它装置、设备和/或方法对于本领域技术人员将变得清楚。除了以上实施例的任何和所有组合之外，所有这样的附加实施例都旨在被包括在本说明书内、在本发明的范围内并受所附权利要求的保护。
附图说明
图1是根据本公开的一些实施例的RF晶体管放大器管芯或装置的示意性平面图。
图2是沿着图1的线II-II'截取的RF晶体管放大器管芯的晶体管结构的示意性截面图。
图3A、图3B、图3C和图3D是图示根据本公开的一些实施例的制造包括前侧柱结构的晶体管结构的方法的截面图。
图4A、图4B和图4C是图示根据本公开的一些实施例的制造包括前侧柱结构和用于管芯切单的沟槽的晶体管结构的方法的截面图。
图5A、图5B、图5C、图5D、图5E和图5F是图示根据本公开的一些实施例的使用晶片载体接合来制造包括前侧柱结构和导电通孔的晶体管结构的方法的截面图。
图6A和图6B是图示根据本公开的一些实施例的制造包括前侧柱结构和管芯的背侧的无源装置的晶体管结构的方法的截面图。
图7A、图7B、图7C、图7D、图7E、图7F和图7G是图示根据本公开的一些实施例的使用多晶片载体接合来制造包括前侧柱结构和导电通孔的晶体管结构的方法的截面图。
图8A、图8B、图8C和图8D是图示根据本公开的一些实施例的使用多晶片载体接合制造包括前侧柱结构和管芯的背侧的无源装置的晶体管结构的方法的截面图。
图9A、图9B和图9C是图示根据本公开的一些实施例的包括具有前侧柱结构的晶体管结构的RF晶体管放大器管芯的基板附接的示例的截面图。
图10、图11和图12是图示根据本公开的一些实施例的包括RF晶体管放大器管芯的装置封装或包括晶体管结构的装置的示例的截面图。
具体实施方式
本公开的实施例涉及可以减少或消除集成电路装置封装中的线接合的装置和制造方法。除了对封装尺寸和组装施加限制之外，线接合还可能引入不期望的串联电感，这可能降低或抵消匹配电路(包括输入/输出阻抗匹配和/或谐波终止电路)的有效性，特别是在高频RF应用中。
因此，本公开的一些实施例提供了在RF晶体管放大器管芯或装置的前侧或前表面上使用电连接结构的集成装置和制造方法，该电连接结构诸如是导电柱(本文也称为前侧柱结构或前侧柱)。如本文所使用的，管芯或装置的“前侧”或“前表面”可以邻近装置的半导体层结构中的有源晶体管单元，而管芯或装置的“背侧”或“背表面”可以与前侧相对(并且在一些实施例中可以包括在其上形成或以其它方式提供半导体层结构的基板)。前侧柱可以是可以集成在晶片上的导电结构(包括金属镀敷或其它金属结构)，并且可以通过关于前侧柱的相应位置或定位的设计灵活性来改善对几何形状的控制。前侧柱可以将装置的一个或多个端子(例如，晶体管管芯的源极、漏极和/或栅极端子)连接到印刷电路板(PCB)、再分布层(RDL)结构和/或其它封装基板，包括热增强封装(例如，TEPAC或T3PAC封装)，用于外部连接(例如，输入、输出和/或接地连接，也称为“片外”连接)，从而减少或消除线接合。
本公开的进一步的实施例提供了使用管芯的背侧来集成无源电子组件或装置(例如，分立电容器、电感器和电阻器)例如以降低或消除与匹配电路系统的片外连接(例如，使用线接合)相关联的复杂性的集成装置和制造方法。在管芯的背侧添加图案化的金属层和绝缘体允许更高的集成水平，并提供设计各种无源组件所需的构建块。在一些实施例中，管芯的背侧的无源组件或电路可以通过从背侧朝着前侧延伸的一个或多个导电贯通基板通孔(在本文中也称为背侧通孔)连接到前侧的有源晶体管装置。在一些实施例中，无源装置可以设置在管芯的背侧，与管芯的前侧的前侧柱结合。因此，本文描述的实施例可以改善电路精度并减小封装尺寸。
在根据本公开的实施例将前侧柱集成到装置和制造方法中时考虑了若干设计权衡，这将在下面参考附图进行详细描述。例如，在一些实施例中，所有三个FET端子(例如，源极/地、栅极和漏极)都可以被路由到管芯的同一侧(例如，前侧)，而在一些实施例中，这种布置可能不是最优的。在可以要求背侧接地平面的RF IC设计中，可以使用导电贯通基板通孔(例如，用于连接到FET源极端子)。在一些实施例中，前侧柱连接可以消除对背侧通孔连接的需要。在一些实施例中，可以不要求背侧通孔连接，但是切单过程可以对基板厚度施加限制。
图1是根据本公开的实施例的半导体管芯100的一部分的示意性平面图。管芯100可以包括功率晶体管装置、例如RF功率放大器的晶体管单元。图2是沿着图1的线II-II'截取的装置或管芯100的单位单元晶体管结构(本文中也称为晶体管结构或晶体管单元)300的示意性截面图。
如图1和图2中所示，诸如用于III族氮化物半导体HEMT或MOSFET的半导体结构之类的半导体层结构390可以形成在诸如碳化硅基板或蓝宝石基板之类的基板322上。基板322可以是半绝缘碳化硅基板，其可以是例如碳化硅的4H多型体。其它碳化硅候选多型体可以包括3C、6H和15R多型体。基板322可以是高纯度半绝缘(HPSI)基板，可从Cree公司获得。术语“半绝缘”在本文中是描述性使用的，而不是绝对意义上的。
如本文所使用的，术语“III族氮化物”是指在氮(N)与周期表的III族元素之间形成的那些半导体化合物，该III族元素通常是铝(Al)、镓(Ga)和/或铟(In)。该术语还指三元和四元(或更高元)化合物，诸如例如AlGaN和AlInGaN。如本领域技术人员所熟知的，III族元素可以与氮结合以形成二元(例如，GaN)、三元(例如，AlGaN、AlInN)和四元(例如，AlInGaN)化合物。这些化合物都具有经验式，其中一摩尔氮与总共一摩尔III族元素结合。
在本公开的一些实施例中，基板322的碳化硅块状晶体在室温下可以具有等于或高于大约1x105欧姆-厘米的电阻率。可以在本公开的一些实施例中使用的SiC基板的示例由例如位于Durham,N.C.的Cree公司(本公开的受让人)制造，并且例如在美国专利No.Re.34,861、美国专利No.4,946,547、美国专利No.5,200,022和美国专利No.6,218,680中描述了用于生产此类基板的方法，这些美国专利的公开内容通过引用整体并入本文。应该理解的是，虽然碳化硅可以用作基板322，但是本公开的实施例可以使用任何合适的基板作为基板322，诸如蓝宝石(Al2O3)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化镓(GaN)、硅(Si)、GaAs、LGO、氧化锌(ZnO)、LAO、磷化铟(InP)等。
基板322可以是碳化硅晶片，并且装置100可以至少部分地经由晶片级处理形成，然后晶片可以被切割以提供包括多个个体或单位单元晶体管(本文分别指定为300或300-n，其中n是整数)的装置100。在一些实施例中，基板322的厚度(例如，在图2中的垂直Z方向上)可以大于100μm、大于200μm或大于400μm。
在一些实施例中，例如，如下文参考图3A-图3D、图5A-图5F和图7A-图7G所描述的，晶体管结构300可以包括减薄的基板322'。在一些实施例中，基板322'的厚度(例如，在图2中的垂直Z方向上)可以是100μm或更小。在一些实施例中，基板322'的厚度可以是75μm或更小。在一些实施例中，基板322'的厚度可以为50μm或更小。
半导体层结构390形成在基板322的表面上(或在本文进一步描述的可选层上)。在图示的示例中，半导体层结构390通过外延生长形成，因此包括一个或多个外延层324。III族氮化物的外延生长技术已经在例如美国专利No.5,210,051、美国专利No.5,393,993和美国专利No.5,523,589中进行了描述，这些美国专利的公开内容也通过引用整体并入本文。
与蓝宝石(Al2O3)相比，碳化硅与III族氮化物(可以在半导体层结构390中采用)具有更接近的晶格匹配，蓝宝石(Al2O3)可以是用于III族氮化物装置的常见基板材料。更接近的晶格匹配可以导致III族氮化物膜的质量高于蓝宝石上一般可用的那些。碳化硅还具有相对高的导热率，因此，在碳化硅上形成的III族氮化物装置的总输出功率可以不像形成在蓝宝石和/或硅上的类似装置那样受基板热耗散的限制。而且，半绝缘碳化硅基板可以提供装置隔离和减小的寄生电容。
虽然出于说明的目的参考一个或多个外延层324示出了半导体层结构390，但是半导体层结构390可以包括附加层/结构/元件，诸如位于基板322与一个或多个外延层324上或之间的缓冲层和/或(一个或多个)成核层和/或外延层324的上表面324A上的帽层。例如，可以在基板322的上表面322A上形成AlN缓冲层以提供碳化硅基板322与晶体管结构300的其余层之间的适当晶体结构过渡。此外，还可以和/或可替代地提供(一个或多个)应变平衡过渡层，例如在共同受让的美国专利No.7,030,428中所描述的那样，该美国专利的公开内容通过引用并入本文，如同在本文中完整阐述一样。可选的缓冲层/成核层/过渡层可以通过金属-有机化学气相沉积(MOCVD)、分子束外延(MBE)和/或氢化物气相外延(HVPE)来沉积。
仍然参考图1和图2，在管芯100的前侧100f，源极接触件315和漏极接触件305可以形成在外延层324的表面324A上，并且可以彼此横向间隔开。单位单元晶体管300的源极区域是半导体层结构390的直接在源极接触件315下面的部分，并且单位单元晶体管300的漏极区域是半导体层结构390的直接在漏极接触件305下面的部分。栅极接触件310可以在源极接触件315与漏极接触件305之间形成在外延层324上。栅极接触件310的材料可以基于外延层324的组成来选择，并且在一些实施例中可以是肖特基接触。可以使用一些能够与基于III族氮化物的半导体材料形成肖特基接触的材料，诸如例如镍(Ni)、铂(Pt)、硅化镍(NiSix)、铜(Cu)、钯(Pd)、铬(Cr)、钨(W)和/或氮化硅钨(WSiN)。
源极接触件315和/或漏极接触件305可以包括可以与基于III族氮化物的半导体材料形成欧姆接触的金属。合适的金属可以包括难熔金属，诸如Ti、W、钛钨(TiW)、硅(Si)、氮化钛钨(TiWN)、硅化钨(WSi)、铼(Re)、铌(Nb)、Ni、金(Au)、铝(Al)、钽(Ta)、钼(Mo)、NiSix、硅化钛(TiSi)、氮化钛(TiN)、WSiN、Pt等。因此，源极接触件315和/或漏极接触件305可以包含与外延层324直接接触的欧姆接触部分(例如，HEMT装置中的势垒层)。在一些实施例中，源极接触件315和/或漏极接触件305可以由多层形成以形成欧姆接触，欧姆接触可以如例如在共同受让的美国专利No.8,563,372和美国专利No.9,214,352中所描述的那样提供，这些美国专利的公开内容通过引用整体并入本文。
在一些实施例中，晶体管单元300可以是HEMT结构，并且外延层结构324可以包括形成在基板322的表面322A上的沟道层和形成在沟道层的表面上的势垒层。沟道层的带隙可以小于势垒层的带隙，并且沟道层也可以具有比势垒层大的电子亲和力。沟道层和势垒层可以包括基于III族氮化物的材料。如上面关于常规HEMT装置所讨论的，在沟道层与势垒层之间的结处在沟道层中感应出2DEG层。2DEG层充当高度导电层，允许分别在源极接触件315和漏极接触件305下方的装置的源极区域与漏极区域之间的导电。在美国专利No.5,192,987、美国专利No.5,296,395、美国专利No.6,316,793、美国专利No.6,548,333、美国专利No.7,544,963、美国专利No.7,548,112、美国专利No.7,592,211、美国专利No.7,615,774、美国专利No.7,548,112和美国专利No.7,709,269中通过示例讨论了包括基板、沟道层、势垒层和其它层的HEMT结构，这些美国专利的公开内容通过引用整体并入本文。
如本领域普通技术人员将理解的，晶体管单元300(例如，HEMT、MOSFET、LDMOS等)可以在栅极接触件310的控制下由源极接触件315与漏极接触件305之间的有源极区域来限定。在一些实施例中，源极接触件315、漏极接触件305和栅极接触件310可以被形成为交替布置在基板322上的多个源极接触件315、漏极接触件305和栅极接触件310，栅极接触件310部署在邻近的漏极接触件305与源极接触件315之间以形成多个晶体管单元300。如图1中所示，装置100可以包括共享源极接触件315的邻近晶体管单元300。为了便于讨论，本文的截面图图示了源极接触件315、漏极接触件305和栅极接触件310的子集，但是应该理解的是，装置100可以具有附加的结构，包括未图示的附加的源极接触件315、漏极接触件305和栅极接触件310。
通常，数百个或更常见地数千个单位单元、诸如单位单元300可以形成在半导体基板上并且并联电连接以提供RF晶体管放大器管芯或装置100。在一些实施例中，管芯100可以包括多个晶体管单元300，多个晶体管单元300可以并联连接到装置端子或电极(例如，输入端子、输出端子和接地端子)。例如，栅极接触件310、漏极接触件305和源极接触件315中的每一个都可以在第一方向(例如，Y方向)上延伸以限定栅极、漏极和/或源极“指”，它们可以通过半导体层结构390的上表面324A上的一个或多个相应总线(例如，通过栅极总线310b和漏极总线305b；在图1中以虚线示出)连接。栅极指310、漏极指305和源极指315(和连接总线)可以分别限定装置100的栅极连接电极、漏极连接电极和源极连接电极的一部分，如由顶部或前侧金属化结构所限定的那样。为了简化绘图，图1中未示出将前侧金属化结构的各种导电元件彼此隔离的电介质层。由于栅极指310电连接到共同栅极总线310b，漏极指305电连接到共同漏极总线305b，并且源极指315电连接在一起(例如，通过本文描述的相应的通孔开口335和背金属层345)，可以看出单位单元晶体管300全部并联电连接在一起。
RF晶体管放大器管芯或装置100的端子之一(例如，连接到(一个或多个)源极接触件315的源极端子)可以被配置为耦接到参考信号，诸如例如电气地。在一些实施例中，导电贯通基板通孔连接或结构(例如，如本文所述在贯通基板通孔开口335中形成的背侧通孔346)可以延伸穿过基板322或322'和外延层324以将源极接触件315耦接到地。在其它实施例中，可以在有源极区域之外，例如在管芯100的外围区域中提供到RF晶体管放大器管芯或装置100的端子之一(例如，源极端子)的接地连接。在一些实施例中，管芯100的背侧100b的背金属层345可以提供背侧接地平面，例如，在可能期望接近地的应用中。
如图2中所示，晶体管结构300还可以包括一个或多个电介质或绝缘层，如邻近前侧100f的350、355和360所示。第一绝缘层350可以直接接触半导体层结构390的上表面(例如，接触外延层324的上表面324A)。第二绝缘层355可以形成在第一绝缘层350上，并且第三绝缘层360可以形成在第二绝缘层355上。还应认识到的是，在一些实施例中可以包括少于或多于三个的绝缘层。绝缘层350、355和/或360中的一个或多个可以用作用于晶体管结构300的钝化层。绝缘层350、355、360可以是电介质材料，诸如氮化硅(SixNy)、氮化铝(AlN)、二氧化硅(SiO2)、氮氧化硅和/或其它合适的保护材料，例如，氧化镁、氧化钪、氧化铝和/或氮氧化铝。更一般地，绝缘层350、355、360可以是单层或者可以包括均匀和/或不均匀组成的多层，和/或可以足够厚以在随后的欧姆接触的退火期间保护下面的(一个或多个)外延层324(例如，以提供源极接触件315和/或漏极接触件305)。
源极接触件315、漏极接触件305和栅极接触件310可以邻近管芯100的前侧100f形成在第一绝缘层350中。在一些实施例中，栅极接触件310的至少一部分可以在第一绝缘层350的表面上。在一些实施例中，栅极接触件310可以被形成为T形栅极和/或伽马栅极，T形栅极和/或伽马栅极的形成在美国专利No.8,049,252、美国专利No.7,045,404和美国专利No.8,120,064中以示例的方式进行了讨论，这些美国专利的公开内容通过引用整体并入本文。第二绝缘层355可以形成在第一绝缘层350上以及漏极接触件305、栅极接触件310和源极接触件315的部分上。
相应的金属接触件365可以被形成为延伸穿过第二绝缘层355中的开口以接触接触件305、310、315中的一个或多个，例如，源极和漏极接触件315和305。例如，第二绝缘层355可以被图案化以形成暴露源极接触件315和/或漏极接触件305的窗口用于放置金属接触件365。可以利用图案化的掩模和相对于源极接触件315和/或漏极接触件305的低损伤蚀刻来蚀刻窗口。可以在源极接触件315和/或漏极接触件305的暴露部分上形成导电金属以形成金属接触件365。
金属接触件365可以在管芯100的前侧100f处直接接触晶体管单元300的接触件305、310、315中的相应接触件。在图1和图2的示例中，在漏极接触件305和源极接触件315上提供金属接触件365。但是，在其它实施例中，金属接触件365可以设置在管芯100的前侧100f处的所有三个FET端子(源极、栅极和漏极)上。而且，金属接触件365可以提供到栅极总线310b和漏极总线305b的连接，例如，以提供外部输入/输出连接(例如，向栅极310提供输入信号以及从漏极305提供输出信号)。特别地，在一些实施例中，金属接触件365可以提供栅极总线310b与漏极总线305b之间的连接以及用于提供输入/输出连接的相应线接合的相应连接/接触焊盘。
金属接触件365可以包含金属或其它高导电材料，包括例如铜、钴、金和/或复合金属。为了便于图示，图1中未图示第二绝缘层355、第三绝缘层360和金属接触件365。第三绝缘层360(与绝缘层350和/或355具有类似或不同的组成)可以形成在金属接触件365上作为最终的钝化层，该最终的钝化层可以被图案化以限定暴露金属接触件365以用于电连接的开口325，电连接例如用于到一个或多个外部装置的“片外”输入或和/或输出连接和/或用于接地连接。金属接触件365因此可以限定输入(例如，栅极)、输出(例如，漏极)和/或接地(例如，源极)接触焊盘或端子，它们可以直接或间接地连接到管芯100的一个或多个晶体管结构300的对应端子(例如，FET(诸如HEMT或LDMOS晶体管)的栅极端子310、漏极端子305和源极端子315)。
本文参考图2的晶体管结构300描述根据本公开的实施例的用于制造前侧柱、背侧通孔和/或背侧无源装置的进一步操作。
图3A-图3D是图示根据本公开的一些实施例的制造包括前侧柱结构的晶体管结构的方法的截面图。特别地，图3A-图3D的操作图示了用于使用体背侧研磨过程来减小基板322的厚度以用于管芯切单、在没有到装置的背侧的导电贯通基板通孔连接的情况下形成包括晶体管单元300的装置100的过程序列。
现在参考图3A，在图2中暴露用于片外连接的金属接触件365之后，在管芯100的前侧100f的金属接触件365上形成相应的导电连接366(本文称为前侧连接或柱)。在平面图中，前侧柱366可以具有椭圆形或圆形形状(例如，与暴露金属接触件365的开口325类似或对应)。在一些实施例中，前侧柱366可以是相对厚的导电镀敷结构。例如，前侧柱366可以是镀Cu或其它金属结构。前侧柱366因此可以提供装置100的一个或多个端子(例如，输入、输出、接地)与一个或多个外部装置之间的电连接，例如作为“倒装芯片”(其中装置100通过邻近装置100的前侧100f的柱366附接并电连接到其上的基板或(一个或多个)装置)和/或在堆叠的多芯片封装中。如图3A中所示，焊料层367可以设置在前侧柱366上以用于电连接和/或附接。此外，取决于封装集成，前侧柱366可以提供某种芯片到芯片或芯片到板的分离，增加从装置100的前侧100f的热耗散，增加机械强度，和/或(特别是在“倒装芯片”封装中)通过允许将连接焊盘或柱放置在远离管芯100的边缘或周边的位置来增加设计灵活性。
如图3B中所示，包括从其突出的前侧柱366的装置100的前侧100f例如通过临时晶片胶328被“倒装”并附接(前侧向下)到晶片载体326。晶片载体326可以是被配置为增加刚度并因此在后续制造过程期间支撑和保护前侧柱366的任何基板或结构。
特别地，装置或管芯100可以是在共同晶片上形成的多个管芯之一，因此，装置100的制造可以包括例如通过切割或锯切过程从晶片上的其它管芯切单。取决于基板322的材料，可以通过减小基板322的厚度来简化切单。例如，在一些实施例中，基板322可以是具有硬度的材料(诸如碳化硅)，随着厚度增加，这可能使切单更困难。
因而，如图3C中所示，减小基板322的厚度以用于切单。在一些实施例中，基板322的厚度可以使用诸如进给或缓进给研磨机之类的研磨机来减小。在其它实施例中，基板322的厚度可以使用抛光、化学或反应离子蚀刻或这些方法的组合在有或没有研磨的情况下减小。在还有其它实施例中，蚀刻可以用于处理基板322的背侧以减少可能由减薄操作导致的对基板322的损坏。减薄晶片的方法在例如共同受让的美国专利No.7,291,529、美国专利No.7,932,111、美国专利No.7,259,402以及美国专利No.8,513,686中描述，这些美国专利的公开内容通过引用整体并入本文。在一些实施例中，基板322可以被减薄至大约40μm至大约100μm之间的厚度。在其它实施例中，基板322被减薄至大约50μm至大约75μm之间的厚度。
晶片载体326和/或通过临时胶328对其的附接支撑并保护装置100的前侧柱366免受由基板322的减薄引起的应力。由于背侧研磨或其它减薄过程，基板322'由此具有减小但基本上均匀的厚度。如图3D中所示，在基板322'的减薄之后，包括晶体管结构300-1的装置100从晶片载体326上拆卸下来或以其它方式分离，并准备好在后续过程中用于切单和安装(例如，在如图10-图12中所示的封装中)。
图4A-图4C是图示根据本公开的一些实施例的制造晶体管结构的方法的截面图，该晶体管结构包括前侧柱结构和用于管芯切单的沟槽。特别地，图4A-图4C的操作图示了用于使用前侧图案化以在用于管芯切单的特定区域中选择性地减小基板322的厚度、在没有到装置的背侧的导电贯通基板通孔连接的情况下形成包括晶体管单元300的装置100的过程序列。
现在参考图4A，在图2中暴露用于片外连接的金属接触件365之后，在装置100的前侧100f的区域中选择性地形成前侧沟槽(或“道”)373。沟槽373延伸穿过外延层324并部分延伸到基板322中，使得其中包括沟槽373的基板322的部分具有减小的厚度(如在沟槽373的底表面或“底部”与基板322的背侧之间限定的)。基板322的减小的厚度可以足以在柱形成期间提供稳定性，同时允许随后的切单。例如，基板322可以具有大约500μm至1000μm的厚度，而沟槽373可以延伸到基板322中以在沟槽373的底部提供大约40μm至200μm之间的剩余厚度，例如，大约60μm至150μm之间的厚度。沟槽373可以通过选择性图案化过程形成，例如，通过在装置100的前侧100f的暴露的金属接触件365上形成一个或多个掩模图案并执行一个或多个选择性蚀刻过程以移除由(一个或多个)掩模图案暴露的外延层324的部分(以及下面基板322的对应部分)来形成。随后可以移除(一个或多个)掩模图案。
如图4B中所示，在装置100的前侧100f中形成沟槽373之后，以与上面参考图3A描述的类似或相同的方式在前侧100f的金属接触件365上形成相应的导电前侧柱366和焊料层367。通过在形成沟槽373之后形成前侧柱366，可以避免在沟槽形成和/或掩模移除操作期间对前侧柱366的损坏。
如图4C中所示，管芯100在基板322的具有由沟槽373限定的厚度减小的部分处从包括多个管芯的晶片被切单。例如，由于在沟槽373的底部与基板322的背侧之间基板322的厚度减小，可以利用切割或锯切过程将管芯100从晶片分离，而不执行背侧研磨过程以减薄基板322。在切单之后，管芯100的侧壁或边缘100e可以包括邻近前侧100f的第一部分371(例如，基板322的限定沟槽373的侧壁的部分)，该第一部分371具有与邻近背侧100b的第二部分372(例如，基板322的经受切割、锯切或其它切单过程的部分)不同的表面特性(例如，倾斜角和/或表面粗糙度)。例如，侧壁或边缘100e的通过选择性蚀刻过程形成的第一部分371可以具有与通过切割或锯切过程形成的第二部分372不同的斜率和/或不同的表面粗糙度。切割锯的宽度可以比沟槽373的宽度窄，从而在基板322的边缘100e处在第一部分371与第二部分372之间限定突出的唇缘374。因此，即使在包括具有高硬度的材料(诸如SiC)的晶片或基板322上形成时，也可以在不执行基板减薄操作的情况下将装置100切单。由此得到的晶体管结构300-2因此包括具有增加厚度的基板322(相对于晶体管结构300-1的基板322')，这可以增加例如在后续处理中的鲁棒性。在一些实施例中，切单的管芯100可以包括具有大约50至大约200μm、例如大约75至大约175μm、或大约100至大约150μm的厚度的基板322。在一些实施例中，切单的管芯100可以包括具有大于大约200μm、例如大约200至500μm、或大约500至大约800μm的厚度的基板322。
在图3A-图3D和图4A-图4C的实施例中，晶体管结构300-1和300-2没有到栅极接触件310、源极接触件315或漏极接触件305的导电贯通基板通孔连接。相反，如图9A中所示，导电连接/前侧柱366可以用于提供片外电连接，例如，通过将管芯100“倒装”到基板920a(例如，印刷PCB或RDL结构)上使得前侧柱366例如通过焊料层367物理附接并电连接到对应的导电迹线911，用于电信号路由。RDL结构是指具有导电层图案和/或导电通孔结构的基板或层叠。RDL结构可以使用半导体处理技术来制造，例如，通过在基座材料上沉积导电层和绝缘层和/或图案以及通过在结构内形成通孔和铜路由图案以通过RDL结构传输信号。因此，在一些实施例中，可以减少或消除对线接合的需要和/或使用(线接合可能引入串联电感，从而可能降低或抵消阻抗匹配网络和/或谐波终止电路的有效性，特别是在RF应用的较高频率下)。
本文描述的进一步的实施例涉及提供到栅极接触件310、源极接触件315和/或漏极接触件305的导电贯通基板通孔连接(或“导电通孔”)的装置和制造方法。例如，一些实施例可以包括被配置为将源极接触件315连接到电气地的背侧通孔，并且还可以包括背金属层以提供背侧接地平面。虽然可制造性可能受到背侧减薄之后的晶片处置量和/或前侧柱结构的几何形状的限制，但是本文描述的进一步的实施例可以解决这些和/或其它限制。
图5A-图5F是图示根据本公开的一些实施例的制造晶体管结构的方法的截面图，该晶体管结构包括前侧柱结构和到装置的背侧的导电贯通基板通孔连接。特别地，图5A-图5F的操作图示了用于使用少至一个晶片载体接合步骤或过程形成包括晶体管单元300的装置100的过程序列，因为晶片接合操作可能受到前侧柱的几何形状的限制。
现在参考图5A，在图2中暴露用于片外连接的金属接触件365之后，以与上面参考图3A描述的方式类似或相同的方式在管芯100的前侧100f在金属接触件365上形成相应的导电前侧柱366和焊料层367。如图5B中所示，以与上面参考图3B描述的方式类似或相同的方式例如通过临时晶片胶328将包括从其突出的前侧柱366的装置100的前侧100f“倒装”并附接(前侧向下)到晶片载体326。在图5C中，以与上面参考图3C描述的方式类似或相同的方式，为了切单和通孔形成这两个目的，减小基板322的厚度(例如，通过均匀的背侧研磨过程)。晶片载体326(和/或通过临时胶328到其的附接)支撑并保护装置100的前侧柱366免受由基板322的减薄引起的应力。由于背侧研磨或其它减薄过程，基板322'由此具有减小但基本上均匀的厚度。
如图5D中所示，穿过基板322'和外延层324形成通孔开口335，以暴露接触件305、310、315之一的一部分(参考源极接触件315进行图示)。特别地，通孔开口335从管芯100的背侧100b(由基板322'的背表面322B限定)延伸并穿过基板322'和外延层324到达外延层324的表面324A，使得源极接触件315的下侧或下表面被通孔开口335暴露。通孔开口335在平面图中可以具有椭圆形或多边形形状。在一些实施例中，通孔开口335的侧壁可以相对于基板322'的背表面322B倾斜和/或偏斜。例如，通孔开口335的维度(例如，直径或面积)“A”在基板322'的背表面322B中的开口处可以比邻近源极接触件315的开口处更大。
通孔开口335可以通过本领域技术人员理解的掩模和蚀刻技术来形成。例如，通孔开口335可以通过湿蚀刻或干蚀刻来形成。在一些实施例中，源极接触件315可以在通孔开口335的形成期间用作蚀刻停止材料。在一些实施例中，可以蚀刻通孔开口335使得通孔开口335的侧壁可以相对于基板322'的背表面322B倾斜或偏斜。在一些实施例中，蚀刻过程可以基于各向异性蚀刻平台或处理条件，其中调整蚀刻化学和/或其它过程参数使得通孔开口335的侧壁具有倾斜或偏斜的形状。即，用于限定通孔开口335的蚀刻过程可以包括各向异性和各向同性蚀刻方面的组合，以实现允许在沟槽或开口335的侧壁上有足够的金属覆盖的期望侧壁倾斜。由于蚀刻，通孔开口335的最大维度A可以邻近基板322'的背表面322B。通孔开口335的维度A也可以与基板322'的厚度有关，因为越厚的基板322的蚀刻可能导致越宽的通孔开口335。减小基板322'的厚度可以因此形成具有较小维度A的通孔开口335，这可以减小装置100的整体尺寸并降低电感。即，用于减薄基板322'的操作可以提供关于通孔形成的附加优点。
如图5E中所示，金属层345沉积或以其它方式形成在基板322'的背表面322B上以及通孔开口335的侧壁和底表面上，以限定导电贯通基板通孔连接或背侧通孔346。背金属层345和背侧通孔346可以包括接触源极接触件315以将电信号耦接到其的(一个或多个)导电层。例如，背金属层345可以包括诸如钛、铂和/或金之类的导电金属。在图5A-图5F的示例中，背金属层345可以被配置为将源极接触件315耦接到电气地。更一般地，背金属层345和耦接到其的参考信号可以通过延伸穿过通孔开口335的导电通孔346电连接到装置接触件305、310、315之一。
如图5F中所示，在形成背金属层345之后，包括晶体管结构300-3的装置100从晶片载体326上拆卸下来或以其它方式分离，并准备好在后续过程中用于切单和安装(例如，在如图10-图12中所示的封装中)。因此，前侧柱366可以提供到装置100的前侧100f的一个或多个端子(例如，输入、输出、接地)的连接，并且背金属层345/背侧通孔346可以提供到装置100的背侧100b的端子(例如，输入、输出、接地)中的另一个的连接。
在一些实施例中，如图9B中所示，包括图5F的晶体管结构300-3的管芯100可以倒装到封装基板920b(例如，PCB或RDL结构)上，使得前侧柱366物理附接并电连接到由基板920b提供的对应的导电迹线911，用于通过基板的电信号路由。在其它实施例中，如图9C中所示，包括晶体管结构300-3的管芯100可以安装在封装基板920c(例如，热增强封装的导电凸缘)上，使得背金属层345物理附接并且电连接到由基板920c提供的导热散热器，用于通过基板的电信号路由(例如，耦接到电气地)和热转移两者。例如，因为SiC基板322'可以是良好的导热体，所以管芯100可以安装在散热器上(可以被实现为如图所示的导电凸缘920c，或者实现为包括散热器的PCB或RDL结构)，其中背侧向下。利用图9C中所示的朝向，一个或多个附加管芯或无源组件(诸如IPD)可以与基板920c相对地电连接到柱366，例如，以堆叠配置。在一些实施例中，(一个或多个)管芯和/或(一个或多个)无源组件可以用于将柱366中的一个或多个(例如，漏极连接的柱366)电连接到封装引线，如例如在2020年4月3日提交的共同拥有的美国临时专利申请No.63/004,760中所描述的，该美国临时专利申请的公开内容通过引用并入本文。
图6A和图6B是图示根据本公开的一些实施例的制造包括前侧柱结构和管芯100的背侧的无源装置的晶体管结构的方法的截面图。特别地，背金属层345的形成可以用于通过在装置100的背侧100b的背金属层345上设置无源装置375(即，诸如电阻器375r之类的电阻性组件和/或诸如电容器375c和/或电感器375l之类的电抗性组件)来增加装置集成度。无源装置375可以是用于在装置100的背侧100b实现诸如阻抗匹配电路、谐波滤波器、耦接器、平衡-不平衡变换器和功率组合器/分配器之类的一个或多个功能块的分立组件。例如，分立组件375可以限定用于RF功率放大器的输入或输出阻抗匹配电路和/或谐波终止电路的至少一部分。在一些实施例中，在装置100的背侧100b实现阻抗匹配电路和/或谐波终止电路可以减少或消除与这种匹配电路系统的片外连接(例如，使用线接合)相关联的复杂性。在一些实施例中，无源电路系统375可以通过背侧通孔346连接到邻近装置100的前侧100f的有源晶体管单元300。但是，应理解的是，在一些实施例中可以不存在背侧通孔346和/或前侧柱366。
在一些实施例中，无源装置375可以包括集成无源装置(IPD)。IPD包括无源电气组件，并且可以使用诸如薄膜和/或光刻处理之类的标准半导体处理技术来制造。IPD可以是可倒装芯片安装的或可线接合的组件，并且可以包括薄膜基板，诸如硅、氧化铝或玻璃。
现在参考图6A，在图5E中形成第一背金属层345之后，在装置100的背侧100b的第一背金属层345上和通孔开口335中的背侧通孔346上形成绝缘体层370。绝缘体层370可以包括一种或多种电介质材料，诸如氮化硅(SixNy)、氮化铝(AlN)、二氧化硅(SiO2)。无源装置375形成在绝缘体层370上，例如，通过形成和图案化第二背金属层以限定一个或多个分立电容器375c(例如，由第二背金属层的图案化的部分、第一背金属层345以及其间的绝缘体层370的部分限定)、一个或多个分立电感器375l(例如，由图案化以限定导电迹线/线圈的第二背金属层的部分限定)和/或一个或多个分立电阻器375r(例如，由图案化以限定电阻性片段的第二背金属层的部分限定)来形成。绝缘体层370和无源装置375是在将基板322'和外延层324安装到晶片载体326(例如，通过临时胶328)的同时形成的，以保护装置100的前侧100f的导电柱366免受应力。
如图6B中所示，在形成无源装置375之后，包括晶体管结构300-4的装置100从晶片载体326上拆卸下来或以其它方式分离，并准备好在后续过程中用于切单和安装(例如，在如图10-图12中所示的封装中)。因此，前侧柱366可以提供到装置100的前侧100f的一个或多个端子(例如，输入、输出、接地)的连接，并且背金属层345上的无源电路系统可以实现装置100的端子中的一个或多个端子与外部装置或装置100的背侧100b的接地连接之间的匹配电路系统(例如，输入/输出阻抗匹配电路或谐波终止电路)。
在一些实施例中，以与参考图9B所描述的方式类似或相同的方式，可以将包括图6B的晶体管结构300-4的装置100通过前侧柱366连接到基板(例如，印刷电路板(PCB)或再分布层(RDL)结构)。即，管芯100可以倒装到封装基板上，使得前侧柱366物理附接并电连接到由基板提供的对应的导电迹线，用于通过基板的电信号路由。在其它实施例中，可以以与参考图9C所描述的方式类似或相同的方式将包括晶体管结构300-4的装置100连接到基板，背侧向下，在背侧100b与基板之间提供一个或多个附加金属层和/或保护性电介质层以保护和隔离无源装置375。
图7A-图7G是图示根据本公开的一些实施例的使用多晶片载体接合来制造包括前侧柱结构和导电通孔结构的晶体管结构的方法的截面图。特别地，图7A-图7G的操作图示了用于使用多个晶片载体接合步骤或过程形成包括晶体管单元300的装置100的过程序列，以避免在存在前侧柱时晶片载体的附接，这可以允许更多的前侧柱具有更进取几何形状，例如，与一些单晶片载体接合实施方式相比，前侧柱的纵横比(高度与宽度)增加了两到五倍。
现在参考图7A，在图2中暴露用于片外连接的金属接触件365之后，装置100例如通过临时晶片胶328被“倒装”并附接(前侧向下)到第一晶片载体326。在图7B中，以与上面参考图3C所描述的方式类似或相同的方式，为了切单和通孔形成这两个目的，将基板322的厚度减小(例如，通过均匀的背侧研磨过程)。由于背侧研磨或其它减薄过程，基板322'因而具有减小但基本上均匀的厚度。
如图7C中所示，以与上面参考图5D所描述的方式类似或相同的方式，在装置100仍然附接到第一晶片载体326的情况下，穿过基板322'和外延层324形成通孔开口335以暴露接触件305、310、315之一的一部分(参考源极接触件315图示)。在图7D中，以与上面参考图5E所描述的方式类似或相同的方式，在基板322的背表面322B上并且还在通孔开口335的侧壁和底表面上沉积或以其它方式形成背金属层345，以限定背侧通孔346。
如图7E中所示，在形成背金属层345之后，装置100例如通过临时晶片胶329再次“倒装”并附接(背侧朝下)到第二晶片载体327。装置100也从晶片载体326上拆卸下来或以其它方式分离。在图7F中，以与上面参考图3A所描述的方式类似或相同的方式，在前侧100f的金属接触件365上形成相应的导电前侧柱366和焊料层367。如图7G中所示，以与上面参考图5F所描述的方式类似或相同的方式，在形成导电前侧柱366之后，将包括晶体管结构300-3的装置100从第二晶片载体327上拆卸下来或以其它方式分离，并准备好在后续过程中用于切单和安装(例如，在如图10-图12中所示的封装中)。
图8A-图8D是图示根据本公开的一些实施例的使用多晶片载体接合制造根据本公开的一些实施例的包括前侧柱结构和管芯的背侧的无源装置的晶体管结构的方法的截面图。
现在参考图8A，例如，以与上面参考图6A所描述的方式类似或相同的方式，在图7D中形成背金属层345之后，在装置100的背侧100b的背金属层345上和通孔开口335中的背侧通孔346上形成绝缘体层370，并且在绝缘体层370上形成无源装置375(包括一个或多个电容器375c、一个或多个电感器375l和/或一个或多个电阻器375r)。在将基板322'和外延层324安装到第一晶片载体326(例如，通过临时胶328)的同时形成绝缘体层370和无源装置375。
如图8B中所示，以与上面参考图7E所描述的方式类似或相同的方式，在形成无源装置375之后，将装置100再次“倒装”并附接(背侧向下)到第二晶片载体327(例如，通过临时晶片胶329)并且将装置100从第一晶片载体326拆卸下来或以其它方式分离。在图8C中，以与上面参考图7F所描述的方式类似或相同的方式，在前侧100f的金属接触件365上形成相应的导电前侧柱366和焊料层367。如图8D中所示，以与上面参考图7G所描述的方式类似或相同的方式，在形成导电前侧柱366之后，将装置100从第二晶片载体327拆卸下来或以其它方式分离。以与上面参考图6B所描述的方式类似或相同的方式，包括晶体管结构300-4的装置100准备好在后续过程中用于切单和安装(例如，在如图10-图12中所示的封装中)。
虽然主要参考HEMT晶体管结构进行了描述，但是应理解的是，根据本公开的实施例的制造过程和晶体管结构不限于此。例如，本文描述的装置和制造方法可以应用于其它晶体管结构，包括但不限于垂直或横向MOSFET结构，其中栅极接触件310通过氧化物或其它绝缘层与外延层324的表面分开。在具有横向结构的装置中，装置的端子(例如，用于功率MOSFET装置的漏极、栅极和源极端子)位于半导体层结构的同一主表面(即，顶部或底部)上。相比之下，在具有垂直结构的装置中，在半导体层结构的每个主表面上提供至少一个端子(例如，在垂直MOSFET装置中，源极可以在半导体层结构的顶表面上并且漏极可以在半导体层结构的底表面上)。包括MOSFET晶体管的垂直功率半导体装置可以具有标准栅极电极设计，其中晶体管的栅极电极形成在半导体层结构的顶部，或者可替代地，可以具有掩埋在半导体层结构内的沟槽中的栅极电极，通常称为栅极沟槽MOSFET。
图10是图示根据本公开的一些实施例的包括RF晶体管放大器管芯100的包覆成型类型集成电路装置封装的示例的截面图。如图10中所示，封装1000包括具有与本文所述的任何实施例类似的组件和连接的装置100(参考晶体管结构300-4作为示例示出)，装置100由前侧柱366和管芯附接材料层(例如，焊料层367)倒装并安装到诸如PCB或RDL结构之类的基板1020上的相应导电迹线1021。在图10的示例中，包覆成型类型封装材料1013基本上围绕或包封装置100，同时提供经由线接合连接1025对封装引线(例如，栅极和漏极引线)1011i、1011o(统称为1011)的接入，用于连接到封装1000外部的电路或装置。包覆成型件1013可以由塑料或塑料聚合物化合物形成，从而提供免受外部环境影响的保护。包覆成型类型封装材料1013的一些优点包括降低封装1000的总高度或厚度以及用于引线1011之间的布置和/或间距的设计灵活性。
特别地，在图10的示例中，输入引线1011i通过线接合1025、管芯100的背侧100b的限定输入阻抗匹配网络的无源装置375中的一个或多个以及通向栅极310的贯通基板通孔(在所示截面之外)耦接到栅极310；输出引线1011o通过线接合1025、导电迹线1021和对应的前侧柱366耦接到漏极305；并且源极315通过对应的前侧柱366接地。虽然图10图示了使用背侧无源装置375仅用于输入阻抗匹配，但是应理解的是，背侧无源装置375中的一个或多个可以类似地用于输出阻抗匹配(利用线接合1025将输出引线1011o连接到背侧100b处的一个或多个无源装置375)，或者用于输入和输出阻抗匹配两者，如图11和图12的示例中所示。同样，虽然图示为通过前侧柱366提供到源极315的接地连接，但是在其它实施例中，到源极315的接地连接可以使用通孔346来实现，在一些实施例中，无源装置375中的一个或多个限定背侧100b的谐波终止电路。
图11和图12是图示根据本公开的一些实施例的包括RF晶体管放大器管芯100的热增强集成电路装置封装的示例的截面图。如图11和图12中所示，开腔封装1100、1200包括装置100，该装置100具有类似于本文所述的任何实施例的组件和连接(参考晶体管结构300-4作为示例示出)，但安装在导电基座或凸缘1120、1220上并且由热增强封装的盖构件1113、1213保护。特别地，图11图示了根据本公开的实施例的热增强封装的第一实施方式(称为TEPAC封装1100)并且图12图示了第二实施方式(称为T3PAC封装1200)。在一些实施例中，凸缘1120、1220可以提供用于管芯100(和/或封装的其它组件)的附接表面以及导热性(例如，散热器)用于消散或以其它方式将由组件生成的热量传输到封装1100、1200之外这两者。凸缘1120、1220还可以为封装1100、1200提供端子之一。例如，凸缘1120、1220可以被配置为提供电接地连接。
图11的TEPAC封装1100可以是基于陶瓷的封装，包括由盖构件1113和框架构件(在截面中示为侧壁1110f)限定的上部壳体。盖构件1113和/或侧壁1110f可以包括陶瓷材料(例如，氧化铝)并且可以在导电基座或凸缘1120上限定围绕管芯100的开腔。盖构件1113可以使用环氧胶而胶粘到侧壁1110f。侧壁1110f可以经由钎焊附接到基座1120。
图12的T3PAC封装1200也可以是基于陶瓷的封装，包括基座1220和具有盖构件1213和框架构件(在截面中示为侧壁1210f)的上部壳体。盖构件1213和侧壁1210f类似地在导电基座或凸缘1220上限定围绕管芯100的开腔。在封装1200中，盖构件1213可以是陶瓷材料(例如，氧化铝)，而侧壁1210f可以是印刷电路板(PCB)。
在图11和图12中，凸缘1120、1220可以是导电材料，例如铜层/层叠或其合金或金属-基质复合物。在一些实施例中，凸缘1120可以包括铜-钼(CuMo)层、CPC(Cu/MoCu/Cu)或其它铜合金，诸如铜-钨CuW，和/或其它层叠/多层结构。在图11的示例中，凸缘1120可以是基于CPC的结构，侧壁1110f和/或盖构件1113附接到其上。在图12的示例中，凸缘1220可以是基于铜-钼(RCM60)的结构，侧壁1210f和/或盖构件1213例如通过导电胶附接到该结构上。
在图11和图12中，管芯100的端子之一(例如，源极接触件315)可以附接到凸缘1120、1220，并且凸缘1120、1220可以因此提供用于封装1100、1200的源极引线。导电引线1111、1211可以提供封装1100的栅极和漏极引线，并且附接到凸缘1120、1220并由相应的侧壁1110f、1210f支撑。在图11和图12的示例中，相应的线接合1125、1225因此用于将封装引线1111、1211连接到管芯100，以连接到封装1100、1200外部的电路或装置。
特别地，在图11和图12的示例中，输入引线1111i、1211i通过线接合1125、1225、管芯100的背侧100b的限定输入阻抗匹配网络的无源装置375中的一个或多个以及通向栅极310的贯通基板通孔(在所示截面之外)耦接到栅极310；输出引线1111o、1211o通过线接合1125、1225、管芯100的背侧100b的限定输出阻抗匹配网络的无源装置375中的一个或多个以及通向漏极305的贯通基板通孔(在所示截面之外)耦接到漏极305；并且源极315通过对应的前侧柱366接地。但是，将认识到的是，背侧无源装置375可以仅用于输入阻抗匹配，或仅用于输出阻抗匹配。同样，在一些实施例中，背侧无源装置375可以用于实现谐波终止。而且，在其它实施例中可以省略线接合1125、1225并且可以使用不同的电连接。更一般地，本文描述的封装1000、1100、1200可以包括导电通孔、线接合和/或导电柱的任何组合以将端子310、305、315电连接到封装的输入、输出和/或接地引线，使用或不使用背侧无源装置375。
在图中，导电柱366被示为独立的，没有被其它非导电材料包封。此类独立的柱366可以提供好处，包括但不限于减少RF寄生耦合，例如，柱到柱、芯片到芯片/板和/或柱到芯片/板的RF寄生耦合。但是，将认识到的是，如本文所述的具有导电柱366的任何实施例还可以包括在绝缘层350、355、360与附接基板之间的柱366上或覆盖柱366的包封材料，诸如包覆成型件，以提供对柱366的附加保护(机械、湿度等)和/或支撑。在一些实施例中，柱366是独立的还是由包封材料支撑可以基于设计元素(例如，功率、频率、匹配电路系统、封装等)而变化。
本公开的实施例可以组装在基板或层叠(例如，再分布层(RDL)层叠)上，并使用现代增强型晶片级封装技术成批组装。通过直接在管芯100的背侧提供无源装置375，可以减少或消除线接合过程，从而减少制造时间、成本和封装维度。管芯100可以包括功率晶体管装置的晶体管单元，例如，限定RF功率放大器。在一些实施例中，管芯100可以包括分立的多级和单片微波集成电路(MMIC)和/或多路径(例如，Doherty)晶体管装置。
本公开的实施例可以用在各种蜂窝基础设施(CIFR)RF功率产品中(包括但不限于5W、10W、20W、40W、60W、80W和不同频带)，例如，用于5G和基站应用。本公开的实施例还可以应用于雷达和MMIC类型应用。更一般地，本公开的实施例可以应用于GaN HEMT分立和RF IC技术，以及应用于功率MOSFET、肖特基或可以使用线接合进行外部连接和/或可以受益于无源装置元件的集成的任何装置中。
本文已经参考其中示出了示例实施例的附图描述了各种实施例。但是，这些实施例可以以不同的形式实施并且不应当被解释为限于本文阐述的实施例。更确切地说，提供这些实施例是为了使本公开彻底和完整，并且向本领域技术人员完整且充分传达本发明构思。对本文描述的示例实施例以及一般原理和特征的各种修改将是清楚的。在附图中，层和区域的尺寸和相对尺寸未按比例示出，并且在一些情况下为了清楚起见可能被夸大。
将理解的是，虽然本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应当受到这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，可以将第一元件称为第二元件，并且类似地，可以将第二元件称为第一元件，而不脱离本公开的范围。如本文所使用的，术语“和/或”包括相关联列出的项中的一个或多个的任何和所有组合。
本文使用的术语仅出于描述特定实施例的目的并且不旨在限制本发明。如本文所使用的，单数形式“一个”、“一种”和“该”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解的是，术语“包括”、“包括有”、“包含”和/或“包含有”在本文中使用时指定所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
除非另有限定，否则本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同含义。将进一步理解的是，本文使用的术语应当被解释为具有与其在本说明书和相关领域的上下文中的含义一致的含义，并且除非本文明确如此限定，否则不会以理想化或过于正式的意义进行解释。
将理解的是，当诸如层、区域或基板之类的元件被称为“在另一个元件上”、“附接到另一个元件”或“延伸到另一个元件上”时，它可以直接在另一个元件上或者也可以存在中间元件。相反，当元件被称为“直接在另一个元件上”、或“直接附接到另一个元件”或“直接延伸到另一个元件上”时，不存在中间元件。还将理解的是，当元件被称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在中间元件。
诸如“下方”或“上方”或“上”或“下”或“水平”或“横向”或“垂直”之类的相对术语可以在本文中用于描述一个元件、层或区域与另一个元件、层或区域的如图所示的关系。将理解的是，这些术语旨在涵盖除了图中描绘的朝向之外的装置的不同朝向。
本文参考作为本发明的理想化实施例(和中间结构)的示意图的截面图来描述本发明的实施例。为了清楚起见，图中的层和区域的厚度可能被夸大。此外，由于例如制造技术和/或公差而导致的图示形状的变化是可以预料的。因此，本发明的实施例不应当被解释为限于本文所示区域的特定形状，而是应包括例如由制造引起的形状偏差。由点线图示的元件在所示实施例中可以是可选的。
相同的标号始终指代相同的元件。因此，即使在对应的附图中既没有提及也没有描述，也可以参考其它附图来描述相同或类似的标号。而且，可以参考其它附图来描述未由附图标记表示的元件。
在附图和说明书中，已经公开了本发明的典型实施例，并且虽然采用了特定术语，但它们仅用于一般和描述性意义，而不是为了限制的目的，本发明的范围在所附权利要求书中阐述。

Claims (30)

1.一种集成电路装置，包括：
射频RF晶体管放大器管芯，包括第一表面、第二表面、位于所述第一表面与所述第二表面之间且包括邻近所述第一表面的多个晶体管单元的半导体层结构、以及耦接到所述晶体管单元的端子；以及
至少一个无源电子组件，在所述管芯的第二表面上并且电连接到所述端子中的至少一个端子。
2.根据权利要求1所述的集成电路装置，其中，所述端子包括由所述晶体管单元限定的RF晶体管放大器的输入端子、输出端子和/或接地端子。
3.根据权利要求2所述的集成电路装置，其中，所述至少一个无源电子组件在所述管芯的第二表面上限定用于所述RF晶体管放大器的输入阻抗匹配电路、输出阻抗匹配电路和/或谐波终止电路的至少一部分。
4.根据权利要求1至3中的任一项所述的集成电路装置，其中，所述至少一个无源电子组件是至少一个集成无源装置IPD，所述至少一个集成无源装置IPD包括所述管芯的第二表面上的分立电容器、电感器和/或电阻器。
5.根据权利要求1至3中的任一项所述的集成电路装置，还包括：
金属层，在所述管芯的第二表面上延伸，将所述至少一个无源电子组件电连接到所述端子中的所述至少一个端子。
6.根据权利要求5所述的集成电路装置，其中，所述金属层是第一金属层，并且还包括：
绝缘体层，与所述第二表面相对地在所述第一金属层上，
其中，所述至少一个无源电子组件与所述第一金属层相对地在所述绝缘体层上，并且包括限定一个或多个分立电容器、电感器和/或电阻器的第二金属层的图案。
7.根据权利要求5所述的集成电路装置，还包括：
至少一个导电通孔，延伸到所述管芯的第二表面和所述半导体层结构中以将所述管芯的第二表面上的所述金属层电连接到所述端子中的所述至少一个端子。
8.根据前述权利要求中的任一项所述的集成电路装置，其中，所述半导体层结构包括III族氮化物材料，并且所述管芯包括所述III族氮化物材料与所述第二表面之间的碳化硅基板。
9.根据权利要求1至3中的任一项所述的集成电路装置，还包括：
一个或多个导电柱结构，从所述管芯的第一表面突出并且提供到所述端子中的一个或多个端子的电连接。
10.根据权利要求9所述的集成电路装置，还包括：
封装基板，包括一个或多个导电连接，
其中，所述一个或多个导电柱结构将所述管芯附接到邻近所述管芯的第一表面的所述封装基板，并且将所述端子中的所述一个或多个端子电连接到所述一个或多个导电连接。
11.一种集成电路装置，包括：
射频RF晶体管放大器管芯，包括第一表面、第二表面、位于所述第一表面与所述第二表面之间且包括邻近所述第一表面的多个晶体管单元的半导体层结构、以及耦接到所述晶体管单元的端子；
一个或多个导电柱结构，从所述管芯的第一表面突出并且电连接到所述端子中的一个或多个端子；以及
至少一个导电通孔，延伸到所述管芯的第二表面和所述半导体层结构中并且电连接到所述端子中的至少一个端子。
12.根据权利要求11所述的集成电路装置，其中，所述端子包括由所述晶体管单元限定的RF晶体管放大器的输入端子、输出端子和/或接地端子。
13.根据权利要求12所述的集成电路装置，其中，所述一个或多个导电柱结构提供到所述输入端子和/或所述输出端子的电连接，并且其中所述至少一个导电通孔提供到所述接地端子的电连接。
14.根据权利要求11至13中的任一项所述的集成电路装置，其中，所述管芯包括在所述半导体层结构与所述管芯的第二表面之间的基板，所述至少一个导电通孔延伸穿过所述基板，并且所述半导体层结构包括所述基板上的一个或多个外延层。
15.根据权利要求14所述的集成电路装置，其中，所述半导体层结构包括III族氮化物材料，并且所述基板包括碳化硅基板。
16.根据权利要求11至13中的任一项所述的集成电路装置，还包括：
封装基板，包括一个或多个导电连接，
其中，所述一个或多个导电柱结构将所述管芯附接到邻近所述管芯的第一表面的所述封装基板，并且将所述端子中的所述一个或多个端子电连接到所述一个或多个导电连接。
17.根据权利要求11至13中的任一项所述的集成电路装置，还包括：
封装基板，包括至少一个导电连接，
其中，所述管芯被附接到邻近所述管芯的第二表面的所述封装基板，并且所述至少一个导电通孔将所述端子中的所述至少一个端子电连接到所述至少一个导电连接。
18.根据权利要求11至13中的任一项所述的集成电路装置，还包括：
至少一个无源电子组件，在所述管芯的第二表面上，其中所述至少一个无源电子组件通过所述至少一个导电通孔电连接到所述端子中的所述至少一个端子。
19.一种制造集成电路装置的方法，该方法包括：
形成射频RF晶体管放大器结构，该结构具有第一表面、第二表面、位于所述第一表面与所述第二表面之间且包括邻近所述第一表面的多个晶体管单元的半导体层结构、所述半导体层结构与所述第二表面之间的基板、以及耦接到所述晶体管单元的端子；
形成从所述第一表面突出以提供到所述端子中的一个或多个端子的电连接的一个或多个导电柱结构；以及
切单所述RF晶体管放大器结构以限定RF晶体管放大器管芯，所述RF晶体管放大器管芯包括所述基板的具有大约50至大约200微米或更厚的厚度的一部分。
20.根据权利要求19所述的方法，其中，所述管芯的在所述第一表面与所述第二表面之间延伸的侧壁包括邻近所述第一表面的第一部分，所述第一部分具有与邻近所述第二表面的第二部分不同的表面特性。
21.根据权利要求20所述的方法，还包括：
在所述半导体层结构中形成沟槽，所述沟槽从所述第一表面朝着所述第二表面延伸穿过所述半导体层结构并进入所述基板以限定所述管芯的侧壁的所述第一部分。
22.根据权利要求21所述的方法，其中，在形成所述一个或多个导电柱结构之前执行形成所述沟槽。
23.根据权利要求21或22所述的方法，其中切单包括切割或锯切通过所述基板中的所述沟槽的底部以限定所述管芯的侧壁的所述第二部分。
24.根据权利要求19至23中的任一项所述的方法，其中，所述半导体层结构包括III族氮化物材料，并且所述基板包括碳化硅。
25.一种制造集成电路装置的方法，该方法包括：
形成射频RF晶体管放大器结构，该结构包括第一表面、第二表面、位于所述第一表面与所述第二表面之间且包括邻近所述第一表面的多个晶体管单元的半导体层结构、以及耦接到所述晶体管单元的端子；
形成从所述第一表面突出以提供到所述端子中的一个或多个端子的电连接的一个或多个导电柱结构；以及
形成至少一个导电通孔，所述至少一个导电通孔延伸到所述第二表面中并穿过所述半导体层结构以提供到所述端子中的至少一个端子的电连接。
26.根据权利要求25所述的方法，其中，所述RF晶体管放大器还包括在所述半导体层结构与所述第二表面之间的基板，其中形成所述至少一个导电通孔包括：
将所述第一表面附接到晶片载体；
对所述第二表面执行减薄操作以减小所述基板的厚度；以及
响应于所述减薄操作并在所述第一表面附接到所述晶片载体的情况下形成延伸到所述第二表面中的所述至少一个导电通孔。
27.根据权利要求26所述的方法，其中，在将所述第一表面附接到所述晶片载体之前执行形成所述一个或多个导电柱结构。
28.根据权利要求26所述的方法，其中，所述晶片载体是第一晶片载体，并且其中形成所述一个或多个导电柱结构包括：
将所述第一表面与所述第一晶片载体分离；
将所述第二表面附接到第二晶片载体；以及
在所述第二表面附接到所述第二晶片载体的情况下在所述第一表面上形成所述一个或多个导电柱结构。
29.根据权利要求26至28中的任一项所述的方法，还包括：
在所述第一表面附接到所述晶片载体的情况下在所述第二表面上形成至少一个无源电子组件，
其中，所述至少一个无源电子组件通过所述至少一个导电通孔电连接到所述端子中的所述至少一个端子。
30.根据权利要求29所述的方法，其中，形成所述至少一个无源电子组件包括：
响应于所述减薄操作而在所述第二表面上形成第一金属层；
与所述第二表面相对地在所述第一金属层上形成绝缘体层；以及
与所述第一金属层相对地在所述绝缘体层上形成并图案化第二金属层，其中所述至少一个无源电子组件包括限定一个或多个分立电容器、电感器和/或电阻器的所述第二金属层的图案。
CN202180039664.7A 2020-06-01 2021-05-25 用于管芯前侧的柱连接和背侧的无源装置集成的方法 Pending CN115836476A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/889,432 2020-06-01
US16/889,432 US11769768B2 (en) 2020-06-01 2020-06-01 Methods for pillar connection on frontside and passive device integration on backside of die
PCT/US2021/033981 WO2021247276A2 (en) 2020-06-01 2021-05-25 Methods for pillar connection on frontside and passive device integration on backside of die

Publications (1)

Publication Number Publication Date
CN115836476A true CN115836476A (zh) 2023-03-21

Family

ID=76641773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180039664.7A Pending CN115836476A (zh) 2020-06-01 2021-05-25 用于管芯前侧的柱连接和背侧的无源装置集成的方法

Country Status (7)

Country Link
US (2) US11769768B2 (zh)
EP (1) EP4158775A2 (zh)
JP (1) JP7520154B2 (zh)
KR (1) KR20230018451A (zh)
CN (1) CN115836476A (zh)
TW (1) TWI836222B (zh)
WO (1) WO2021247276A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025031420A1 (zh) * 2023-08-10 2025-02-13 华为技术有限公司 半导体装置及其制作方法、相关产品

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319670B2 (en) 2017-10-20 2019-06-11 Semiconductor Components Industries, Llc Package including multiple semiconductor devices
US11770115B2 (en) * 2020-10-16 2023-09-26 Qualcomm Incorporated Tunable circuit including integrated filter circuit coupled to variable capacitance, and related integrated circuit (IC) packages and fabrication methods
US11949008B2 (en) * 2020-12-30 2024-04-02 Win Semiconductors Corp. Semiconductor structure and method for forming the same
US11784111B2 (en) 2021-05-28 2023-10-10 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US11631631B2 (en) * 2021-05-28 2023-04-18 Advanced Semiconductor Engineering, Inc. Semiconductor device including via structure for vertical electrical connection
US12249578B2 (en) * 2021-06-23 2025-03-11 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
TWI813100B (zh) * 2021-12-17 2023-08-21 世界先進積體電路股份有限公司 半導體結構與其製造方法
CN114334918A (zh) * 2021-12-28 2022-04-12 厦门市三安集成电路有限公司 混合单片微波集成电路及其制作方法
TW202331986A (zh) * 2022-01-18 2023-08-01 聯華電子股份有限公司 具有背部穿矽孔的半導體結構及其得出晶粒識別碼的方法
EP4343831A1 (en) * 2022-09-25 2024-03-27 Wolfspeed, Inc. Field effect transistor with integrated series capacitance
TWI837931B (zh) * 2022-11-08 2024-04-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
EP4528807A1 (en) * 2023-09-19 2025-03-26 Wolfspeed, Inc. Rf amplifiers with intrinsic harmonic termination and/or multistage impedance matching

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6825559B2 (en) 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
KR20060131774A (ko) 2003-11-12 2006-12-20 크리 인코포레이티드 반도체 웨이퍼 후면들 상에 발광 소자들을 가지는 상기반도체 웨이퍼 후면들의 가공 방법들 및 상기 방법들에의해 형성된 발광 소자들
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US8513686B2 (en) 2004-09-22 2013-08-20 Cree, Inc. High output small area group III nitride LEDs
US7259402B2 (en) 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
EP1670055A1 (en) 2004-12-09 2006-06-14 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method for chip singulation
US7932111B2 (en) 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7304541B2 (en) 2005-06-15 2007-12-04 Fairchild Semiconductor Corporation Temperature compensated voltage regulator integrated with MMIC's
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
CN101517719B (zh) 2006-09-18 2012-08-29 Nxp股份有限公司 制造半导体基板中的垂直接触的方法
JP2008226871A (ja) 2007-03-08 2008-09-25 Nec Corp 半導体装置及びその製造方法
US8003525B2 (en) 2007-06-29 2011-08-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
ATE543213T1 (de) * 2008-04-15 2012-02-15 Nxp Bv Hochfrequenz-feldeffekttransistor
US8563372B2 (en) 2010-02-11 2013-10-22 Cree, Inc. Methods of forming contact structures including alternating metal and silicon layers and related devices
US9214352B2 (en) 2010-02-11 2015-12-15 Cree, Inc. Ohmic contact to semiconductor device
US8252682B2 (en) 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer
JP2011259083A (ja) 2010-06-07 2011-12-22 Renesas Electronics Corp Ｒｆ電力増幅装置およびその動作方法
EP2461479B1 (en) 2010-12-01 2013-03-06 Nxp B.V. Radio frequency circuit with impedance matching
JP5676766B2 (ja) * 2011-08-22 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2013131623A (ja) 2011-12-21 2013-07-04 Murata Mfg Co Ltd 半導体装置およびその製造方法
JP2014011349A (ja) 2012-06-29 2014-01-20 Sumitomo Electric Ind Ltd 半導体装置
US10615133B2 (en) 2013-09-27 2020-04-07 Intel Corporation Die package with superposer substrate for passive components
US9401682B2 (en) * 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
US10236209B2 (en) 2014-12-24 2019-03-19 Intel Corporation Passive components in vias in a stacked integrated circuit package
US9629246B2 (en) * 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
JP2017157585A (ja) 2016-02-29 2017-09-07 株式会社アドバンテスト 半導体デバイスおよびその製造方法
US10062636B2 (en) * 2016-06-27 2018-08-28 Newport Fab, Llc Integration of thermally conductive but electrically isolating layers with semiconductor devices
US9966301B2 (en) * 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
US10304804B2 (en) 2017-03-31 2019-05-28 Intel Corporation System on package architecture including structures on die back side
US10978583B2 (en) * 2017-06-21 2021-04-13 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
US11575036B2 (en) 2017-09-28 2023-02-07 Intel Corporation Gallium nitride transistors with source and drain field plates and their methods of fabrication
US10103233B1 (en) * 2017-09-29 2018-10-16 Nxp Usa, Inc. Transistor die with drain via arrangement, and methods of manufacture thereof
US10594266B2 (en) * 2017-12-04 2020-03-17 Nxp Usa, Inc. Multiple-path amplifier with series component along inverter between amplifier outputs
CN108598158B (zh) 2018-03-09 2019-06-07 苏州闻颂智能科技有限公司 一种共射共基异质结双极型晶体管
US10629552B2 (en) * 2018-04-30 2020-04-21 Nxp Usa, Inc. Amplifiers and amplifier modules with ground plane height variation structures
JP2020027974A (ja) 2018-08-09 2020-02-20 株式会社村田製作所 高周波モジュールおよび通信装置
US11462463B2 (en) * 2018-09-27 2022-10-04 Intel Corporation Microelectronic assemblies having an integrated voltage regulator chiplet
US10923585B2 (en) * 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
US11094614B2 (en) * 2019-09-23 2021-08-17 Littelfuse, Inc. Semiconductor chip contact structure, device assembly, and method of fabrication
US11715679B2 (en) * 2019-10-09 2023-08-01 Texas Instruments Incorporated Power stage package including flexible circuit and stacked die
US11342887B2 (en) * 2019-12-18 2022-05-24 Nxp Usa, Inc. Wideband RF power splitters and amplifiers including wideband RF power splitters
US11444044B2 (en) * 2019-12-31 2022-09-13 Nxp Usa, Inc. Transistor die with output bondpad at the input side of the die, and power amplifiers including such dies
EP4128344A1 (en) * 2020-04-03 2023-02-08 Wolfspeed, Inc. Rf amplifier package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025031420A1 (zh) * 2023-08-10 2025-02-13 华为技术有限公司 半导体装置及其制作方法、相关产品

Also Published As

Publication number Publication date
US20210375856A1 (en) 2021-12-02
TWI836222B (zh) 2024-03-21
WO2021247276A3 (en) 2022-01-20
TW202211380A (zh) 2022-03-16
EP4158775A2 (en) 2023-04-05
JP2023528051A (ja) 2023-07-03
US11842997B2 (en) 2023-12-12
US20220208758A1 (en) 2022-06-30
KR20230018451A (ko) 2023-02-07
JP7520154B2 (ja) 2024-07-22
US11769768B2 (en) 2023-09-26
WO2021247276A2 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
JP7520154B2 (ja) ダイの前面でのピラー接続及び裏面での受動デバイス集積のための方法
US12166003B2 (en) RF amplifier devices including top side contacts and methods of manufacturing
US11863130B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
US20230075505A1 (en) Metal pillar connection topologies for heterogeneous packaging
JP2023520029A (ja) 裏面ソース端子、ゲート端子及び／又はドレイン端子を有するｉｉｉ族窒化物ベースの高周波増幅器
US20220321071A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
US20230421119A1 (en) Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same
US20230421117A1 (en) Packages with backside mounted die and exposed die interconnects and methods of fabricating the same
JP7555436B2 (ja) 無線周波数トランジスタ増幅器パッケージ
US12100630B2 (en) Packaged RF power device with PCB routing outside protective member
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
US12272660B2 (en) Transistor packages with improved die attach

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination