[go: up one dir, main page]

CN115642973A - 用于异步设备的重调度机制 - Google Patents

用于异步设备的重调度机制 Download PDF

Info

Publication number
CN115642973A
CN115642973A CN202210847583.6A CN202210847583A CN115642973A CN 115642973 A CN115642973 A CN 115642973A CN 202210847583 A CN202210847583 A CN 202210847583A CN 115642973 A CN115642973 A CN 115642973A
Authority
CN
China
Prior art keywords
rescheduling
master frame
frame
signal
asynchronous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210847583.6A
Other languages
English (en)
Inventor
A·布歇
P·加兰瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ratier Figeac SAS
Original Assignee
Ratier Figeac SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ratier Figeac SAS filed Critical Ratier Figeac SAS
Publication of CN115642973A publication Critical patent/CN115642973A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本文描述了与异步第二设备(11)通信的异步第一设备(1)；其中第一设备(1)完成处理周期的时间为第一设备主帧(3)；其中第一设备主帧(3)在第一设备主帧(3)结束时包括第一设备专用处理时隙(5)，其中第一设备(1)被配置为在其已完成第一设备主帧(3)时向第二设备(11)发送重调度信号；并且其中第一设备(1)被配置为在每个第一设备专用处理时隙(5)期间：监控从第二设备(11)发送到第一设备(1)的重调度信号；且如果接收到来自第二设备(11)的重调度信号，则：将当前第一设备主帧(3)重调度为重调度第一设备主帧(3’)；其中重调度第一设备主帧(3’)的结束与接收到来自第二设备(11)的重调度信号的时间一致，并且其中前一个重调度第一设备主帧(3’)一已结束，每个后续的重调度第一设备主帧(3’)就开始。

Description

用于异步设备的重调度机制
技术领域
本文公开的示例涉及用于异步设备的重调度机制的系统和方法。
背景技术
异步设备是在不参考全局时钟系统的情况下操作的设备。因此，异步设备的处理时钟独立于设备连接到的系统中的任何频率操作。当考虑两个异步设备时，这些设备相对于彼此将表现出异步行为，即使从硬件和软件角度来看它们看起来相同。这是由于部件和处理时钟的公差造成的。这种异步行为的结果是一个设备的处理周期将慢于另一个设备的处理周期。这可造成使用两个异步设备的系统(诸如双电机控制系统)出现差异。在此类情况下，需要附加机制来防止这种差异。
解决此问题的一种方法是将设备中的一者与另一个设备同步。这导致设备之间存在所谓的主/从关系的依赖关系。可由此导致三个主要问题。第一个是必须决定哪个设备成为“主”设备，“从”设备将与该“主”设备同步。第二个问题是如何处置“主”设备丢失并且从设备因此丢失其对“主”设备的参考的情况。第三个问题是如何处置“主”设备的“不停发送(babbling idiot)”事件。不停发送甚至与设备发生故障并且在不适当时间发送数据的情况有关。
发明内容
根据第一方面，本文描述了与异步第二设备通信的异步第一设备。所述第一设备完成处理周期的时间为第一设备主帧。所述第一设备主帧在所述第一设备主帧结束时包括第一设备专用处理时隙。所述第一设备被配置为在其已完成第一设备主帧时向所述第二设备发送重调度信号。所述第一设备被配置为在每个第一设备专用处理时隙期间：监控从所述第二设备发送到所述第一设备的重调度信号；并且如果接收到来自所述第二设备的重调度信号，则：将所述当前第一设备主帧的结束移位设定持续时间以导致重调度第一设备主帧；并且重调度所述后续的第一设备主帧，使得前一个重调度第一设备主帧一已结束，每个后续的重调度第一设备主帧就开始。
任选地，所述第一设备被进一步配置为在启动之后，监控从所述第二设备发送到所述第一设备的重调度信号；并且如果接收到来自所述第二设备的重调度信号，则：发起所述第一设备主帧，使得所述第一设备主帧的开始与接收到来自所述第二设备的所述重调度信号的时间一致。
任选地，所述第一设备被进一步配置为在启动之后，监控从所述第二设备发送到所述第一设备的重调度信号；并且如果在等待时段之后未接收到来自所述第二设备的重调度信号，则：在超时时段之后发起所述第一设备主帧。
任选地，所述第一设备被进一步配置为在将所述当前第一设备主帧的结束移位设定持续时间以导致重调度第一设备主帧时，将所述当前第一设备主帧的持续时间修改所述设定持续时间。
任选地，所述设定持续时间是基于所述第一设备与所述第二设备之间的时钟容差的最大误差确定的。
任选地，所述设定持续时间是所述第一设备与所述第二设备中的每一者的所述时钟容差之和的舍入值。
根据第二方面，所述异步第二设备可以与所述异步第一设备相同的方式运行。即，所述第二设备完成处理周期的时间为第二设备主帧；其中所述第二设备主帧在所述第二设备主帧结束时包括第二设备专用处理时隙，其中所述第二设备被配置为在其已完成第二设备主帧时向所述第一设备发送重调度信号；并且其中所述第二设备被配置为在每个第二设备专用处理时隙期间：监控从所述第一设备发送到所述第二设备的重调度信号；并且如果接收到来自所述第一设备的重调度信号，则：将当前第二设备主帧的结束移位设定持续时间至重调度第二设备主帧，重调度后续的第二设备主帧，使得所述前一个重调度第二设备主帧一已结束，每个后续的重调度第二设备主帧就开始。
根据第三方面，本文描述了一种用于重调度与异步第二设备通信的异步第一设备的方法。所述第一设备完成处理周期的时间为第一设备主帧。所述第一设备主帧在所述第一设备主帧结束时包括第一设备专用处理时隙；所述方法包括：在第一设备主帧完成时向所述第二设备发送重调度信号；以及在所述专用处理时隙期间监控从所述第二设备发送到所述第一设备的重调度信号；如果接收到来自所述第二设备的重调度信号，则：将所述第一设备主帧的结束移位设定持续时间以导致重调度第一设备主帧，并且重调度每个后续的第一设备主帧，使得所述前一个重调度第一设备主帧一已结束，每个后续的重调度第一设备主帧就调度开始。
任选地，所述方法还包括：在启动之后，监控从所述第二设备发送到所述第一设备的重调度信号；以及如果接收到来自所述第二设备的重调度信号，则：发起所述第一设备主帧，使得所述第一设备主帧的开始与接收到来自所述第二设备的所述重调度信号的时间一致。
任选地，所述方法还包括：在启动之后，监控从所述第二设备发送到所述第一设备的重调度信号；以及如果在等待时段之时或之后未接收到来自所述第二设备的重调度信号，则：在超时时段之后发起所述第一设备主帧。
任选地，所述设定持续时间是基于所述第一设备与所述第二设备之间的时钟容差的最大误差确定的。
任选地，所述设定持续时间是所述第一设备与所述第二设备中的每一者的所述时钟容差之和的舍入值。
关于上述设备，所述方法可以如下方式运行：使得第二设备执行与第一设备相同的方法步骤，其中第二设备完成处理周期的时间为第二设备主帧。第二设备主帧在第二设备主帧结束时包括第二设备专用处理时隙。所述方法包括：在第一设备主帧完成时向所述第一设备发送重调度信号；以及在所述专用处理时隙期间监控从所述第一设备发送到所述第二设备的重调度信号；如果接收到来自所述第一设备的重调度信号，则：将所述第二设备主帧的结束移位设定持续时间以导致重调度第二设备主帧，并且重调度每个后续的第二设备主帧，使得所述前一个重调度第二设备主帧一已结束，每个后续的重调度第二设备主帧就调度开始。
附图说明
图1示出了根据本文描述的第一示例的用于两个异步设备的重调度机制。
图2示出了根据本文描述的示例的在异步设备中的一个启动期间在另一个异步设备正在运行时的重调度机制。
图3示出了根据本文描述的示例的在异步设备中的一个启动期间在另一个异步设备未运行时的重调度机制。
具体实施方式
本文描述的示例提供用于两个异步设备的重调度机制，所述重调度机制不依赖于使用主/从原理来使两个设备同步，使得重调度不受设备之一失效的影响。此外，本文描述的重调度机制是简单的、对失效具有鲁棒性、实现成本低并且不影响设备的内在特性。
因此，本文公开了用于两个异步设备的重调度机制，所述重调度机制是简单的并且不涉及使用主/从原理来使两个设备同步。“不涉及同步”意指这种重调度机制在实时排序方面不修改异步设备中的每一者的内在特性。
如图1所示，第一设备1具有以第一频率操作的第一处理时钟2。第二设备11具有以第二频率操作的第二处理时钟12。由于第一设备1和第二设备11的制造公差，第一频率不同于第二频率。
第一设备1和第二设备2中的每一者完成相应处理周期的轮次。第一设备1的处理周期发生在称为第一设备主帧3的时间段内，并且第二设备1的处理周期发生在称为第二设备主帧13的时间段内。如图1所示，第一设备主帧3的持续时间长于第二个设备主帧13。然而，也设想了替代情况，其中第一设备主帧3的持续时间短于第二设备主帧13。
在第一设备主帧3和第二设备主帧13中的每一者即将结束时，第一设备1和第二设备11中的每一者具有相应的专用处理时隙5、15，在所述专用处理时隙5、15内重调度第一设备1或第二设备11是可能的。第一设备1具有第一设备专用处理时隙5，并且第二设备11具有第二设备专用处理时隙15。第一设备专用处理时隙5具有称为第一设备子帧4的持续时间，并且第二设备专用处理时隙15具有称为第二设备子帧14的持续时间。一旦设备1、11进入其相应的专用处理时隙5、15，设备1、11的处理周期的主要执行就将已完成。因此，专用处理时隙5、15对应于其中处理周期尚未结束但处理周期的主要步骤已完成的短时间段。因此，在其专用处理时隙5、15期间重调度设备1、11不会影响设备1、11的实时排序。
第一设备1和第二设备11中的每一者被配置为在其已完成其相应的主帧3、13时向另一设备1、11发送重调度信号。第一主帧3或第二主帧13的结束与第一专用处理时隙5或第二专用处理时隙15的结束一致。重调度信号可包括指示设备1、11的处理周期已完成的一个或多个信号。重调度信号可以是简单的诸如离散接口，这实现起来成本低。
如果设备1、11在其相应的专用处理时隙5、15期间接收到重调度信号，则设备1、11将仅监控所述重调度信号并对所述重调度信号作出响应。如果设备1、11中的一者在其专用处理时隙5、15期间接收到重调度信号，则设备1、11的当前主帧3、13的结束将被修改为提前(或延迟)设定持续时间结束，这导致重调度主帧3’、13’。重调度主帧3’、13’的结束在相位上将更接近于发送重调度信号的设备1、11的主帧3、13的结束。将当前主帧3、13更改为更短(或更长)的结果是与没有发生重调度的情形相比，下一个重调度主帧3’、13’和所有后续的重调度主帧3’、13’的开始将更早(或延迟)。这种重调度将保持不变，直到设备1、11在其重调度主帧3’、13’结束时在其专用处理时隙5、15期间接收到另一个重调度信号。
在重调度期间缩短或延长当前主帧3、13的情况下，应当理解，将仅针对当前主帧3、13修改主帧特性。所有后续的重调度主帧3’、13’将具有默认主帧持续时间。仅重调度主帧3’、13’的开始时间和结束时间发生了改变。在重调度再次发生之前，调度将不会改变。
如果设备1、11中的任一者在其相应的专用处理时隙5、15期间没有接收到重调度信号，则对于任一设备1、11将不会发生主帧3、13的重调度。
设备1、11可被配置成使得当发生重调度时，设备1，11的当前主帧3、13偏移的设定持续时间可以是更小量或更大量。如果当前主帧3、13偏移少的量，则重调度事件将更频繁地发生。这样做的优点是设备1、11的主帧3、13最终将非常接近并且具有少量起伏。这样做的缺点是由于温度改变或硬件老化，重调度的设备1、11的重调度条件可丢失。
替代方案是将主帧3、13偏移大的量。有利地，重调度条件将不会由于温度改变或设备1、11的老化而丢失。与当主帧3、13移位更小量时相比，当主帧3、13移位更大量时，设备1、11之间将存在相对较高起伏。然而，起伏在这种情况下可能没有问题，如下所示。
主帧3、13偏移的设定持续时间的值可基于设备1、11的时钟容差确定。例如，设定持续时间可以是设备1、11中的每一者的时钟容差之和的舍入值。如果设备1、11中的两者具有8ns的时钟容差，则设定持续时间可设置为20ns。在这种情况下，如果主帧3、13具有300µs的持续时间并且设备1、11中的一者被重调度20ns，则起伏量将仅为主帧3、13的0.5%，这是可忽略不计的。
在图1所示的示例中，第二设备11在第一设备1之前完成其第二个主帧13并且向第一设备1发送重调度信号。如案例#1所示，因为第一设备1在其专用处理时隙期间接收到重调度信号，所以第一设备1将其主帧3的结束移位设定持续时间，这导致重调度主帧3’。在此示例中，重调度主帧3’被重调度为提前结束，这使其在相位上更接近第二设备11。还设想了其他示例，其中重调度主帧3’被重调度为延迟结束。后续的主帧3’被重调度，使得前一个主帧3’一已结束，后续的主帧3’就开始。
如图1所示，第一设备1也在后续的第一设备主帧3’的专用处理时隙5期间接收重调度信号。因此第一设备主帧3’被重调度为提前设定持续时间结束，这导致重调度主帧3’’。
案例#2示出没有重调度发生的情况。由于当第二设备11在其专用处理时隙15之外时第一设备1已向第二设备11发送重调度信号，因此不存在第二设备主帧13的重调度。
应当理解，针对设备1、11中的任一者不修改主帧持续时间，但重调度将缩短当前主帧的长度或设备1、11在其专用处理时隙5、15期间从另一个设备1、11接收重调度信号的瞬时周期持续时间。
如果设备1、11中的一者例如通过变得“不停发送”而发生故障并且向另一个设备1、11发送一连串重调度信号，则另一个设备将仅在专用处理时隙期间考虑该错误重调度信号。因此，另一个设备1、11的内在功能将不会受到故障设备1、11的影响。因此，重调度机制是容错的。
转向图2，现在将在启动设备1中的一者之后描述异步设备1、11的重调度。在图2所示的示例中，第一设备1在重置之后启动，并且第二设备11正常运行。一旦第一设备1已完成其上电内置测试或上电自检(POST)，第一设备1就将等待，直到其接收到来自第二设备11的重调度信号。在接收到重调度信号后，第一设备1将开始其第一设备主帧3。因此，第一设备主帧3将与第二设备11的主帧13的开始同相。
在设备1、11中的一者在另一个设备1、11已被重置时不运行的情况下，另一个设备将在等待时段和专用超时之后利用其预定义主帧3、13执行其处理周期。如图3所示，第二设备11不运行，这可能是由于设备11未通电、出错或者其通信链路中断。由于第一设备1未接收到来自第二设备11的重调度信号，因此第一设备1中的专用超时将自动开始第一设备的第一设备主帧3。因此，重调度机制是容错的。
尽管关于图2和3的上述示例是关于第一设备1被重置并且第二设备11正常运行或不运行进行描述的，但上述示例也可应用于第二设备11被重置并且第一设备1正常运行或不运行的情况。
上述重调度机制的实现可以是低成本的，因为重调度信号可以是简单的，诸如离散接口。上述重调度机制对于失效也是鲁棒的，因为设备将仅在其专用处理时隙5、15期间被重调度，届时设备的处理周期的主步骤将已完成。因此，如果设备中的一者发生故障，另一个设备将不会受负面影响。上述重调度机制也可在设备启动期间应用。在这种情况下，重调度机制对于设备中的一者的故障或失效也是鲁棒的。
尽管已根据优选示例描述了本公开，但应当理解这些示例仅是说明性的并且权利要求不限于那些示例。考虑到本公开内容，本领域的技术人员将能够做出修改和替代，这些修改和替代被认为落入所附权利要求的范围内。

Claims (13)

1.一种与异步第二设备(11)通信的异步第一设备(1)；
其中所述第一设备(1)完成处理周期的时间为第一设备主帧(3)；
其中所述第一设备主帧(3, 3’)在所述第一设备主帧(3, 3’)结束时包括第一设备专用处理时隙(5)，
其中所述第一设备(1)被配置为在其已完成第一设备主帧(3, 3’)时向所述第二设备(11)发送重调度信号；并且
其中所述第一设备(1)被配置为在每个第一设备主帧(3, 3’)的每个第一设备专用处理时隙(5)期间：
监控从所述第二设备(11)发送到所述第一设备(1)的重调度信号；并且
如果接收到来自所述第二设备(11)的重调度信号，则：
将当前所述第一设备主帧(3)的所述结束移位设定持续时间以导致重调度第一设备主帧(3’)；
重调度后续的所述第一设备主帧(3)，使得前一个所述重调度第一设备主帧(3’)一已结束，每个后续的重调度第一设备主帧(3’)就开始。
2. 如权利要求1所述的异步第一设备(1)；其中所述第一设备(1)被进一步配置为：
在启动之后，监控从所述第二设备(11)发送到所述第一设备(1)的重调度信号；并且
如果接收到来自所述第二设备(11)的重调度信号，则：
发起所述第一设备主帧(3)，使得所述第一设备主帧(3’)的开始与接收到来自所述第二设备(11)的所述重调度信号的时间一致。
3. 如权利要求1或2所述的异步第一设备(1)；其中所述第一设备(1)被进一步配置为：
在启动之后，监控从所述第二设备(11)发送到所述第一设备(1)的重调度信号；并且
如果在等待时段之后未接收到来自所述第二设备(11)的重调度信号，则：
在超时时段之后发起所述第一设备主帧(3)。
4.如任一前述权利要求所述的异步第一设备(1)，其中所述第一设备(1)被进一步配置为当将所述当前第一设备主帧(3)的所述结束移位设定持续时间以导致重调度第一设备主帧(3’)时，将所述当前第一设备主帧(3)的持续时间修改所述设定持续时间。
5.如任一前述权利要求所述的异步第一设备(1)，其中所述设定持续时间是基于所述第一设备(1)与所述第二设备(11)之间的时钟容差的最大误差确定的。
6.如权利要求4所述的异步第一设备(1)，其中所述设定持续时间是所述第一设备(1)与所述第二设备(11)中的每一者的所述时钟容差之和的舍入值。
7.如任一前述权利要求所述的与所述异步第二设备(11)通信的异步第一设备(1)；
其中所述第二设备(11)完成处理周期的时间为第二设备主帧(13)；
其中所述第二设备主帧(13)在所述第二设备主帧(13, 13’)结束时包括第二设备专用处理时隙(15)，
其中所述第二设备(11)被配置为在其已完成第二设备主帧(13, 13’)时向所述第一设备(11)发送重调度信号；并且
其中所述第二设备(11)被配置为在每个第二设备专用处理时隙(15)期间：
监控从所述第一设备(1)发送到所述第二设备(11)的重调度信号；并且
如果接收到来自所述第一设备(1)的重调度信号，则：
将所述当前第二设备主帧(13)的所述结束移位设定持续时间以导致重调度第二设备主帧(13’)，
重调度所述后续的第二设备主帧(13)，使得所述前一个重调度第二设备主帧(13’)一已结束，每个后续的重调度第二设备主帧(13’)就开始。
8. 一种用于重调度与异步第二设备(11)通信的异步第一设备(1)的方法，其中所述第一设备(1)完成处理周期的时间为第一设备主帧(3)；并且其中所述第一设备主帧(3)在所述第一设备主帧(3)结束时包括第一设备专用处理时隙(5)；所述方法包括：
在第一设备主帧(3)完成时向所述第二设备(11)发送重调度信号；以及
在所述专用处理时隙(5)期间监控从所述第二设备(11)发送到所述第一设备(1)的重调度信号；
如果接收到来自所述第二设备(11)的重调度信号，则：
将当前所述第一设备主帧(3)的所述结束移位设定持续时间以导致重调度第一设备主帧(3’)；
重调度后续的所述第一设备主帧(3’)中的每一者，使得前一个所述重调度第一设备主帧(13’)一已结束，每个后续的重调度第一设备主帧(13’)就开始。
9. 如权利要求8所述的方法，其还包括：
在启动之后，监控从所述第二设备(11)发送到所述第一设备(1)的重调度信号；以及
如果接收到来自所述第二设备(11)的重调度信号，则：
发起所述第一设备主帧(3)，使得所述第一设备主帧(3’)的开始与接收到来自所述第二设备(11)的所述重调度信号的时间一致。
10. 如权利要求8或9所述的方法，其还包括：
在启动之后，监控从所述第二设备(11)发送到所述第一设备(1)的重调度信号；以及
如果在等待时段之时或之后未接收到来自所述第二设备(11)的重调度信号，则：
在超时时段之后发起所述第一设备主帧(3)。
11.如权利要求8至10中任一项所述的异步第一设备(1)，其中所述第一设备(1)被进一步配置为当将所述当前第一设备主帧(3)的所述结束移位设定持续时间以导致重调度第一设备主帧(3’)时，将所述当前第一设备主帧(3)的持续时间修改所述设定持续时间。
12.如权利要求8至11中任一项所述的方法，其中所述设定持续时间是基于所述第一设备(1)与所述第二设备(11)之间的时钟容差的最大误差确定的。
13.如权利要求12所述的方法，其中所述设定持续时间是所述第一设备(1)与所述第二设备(11)中的每一者的所述时钟容差之和的舍入值。
CN202210847583.6A 2021-07-19 2022-07-19 用于异步设备的重调度机制 Pending CN115642973A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21290048.4 2021-07-19
EP21290048.4A EP4123969B1 (en) 2021-07-19 2021-07-19 Rescheduling mechanism for asynchronous devices

Publications (1)

Publication Number Publication Date
CN115642973A true CN115642973A (zh) 2023-01-24

Family

ID=77358180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210847583.6A Pending CN115642973A (zh) 2021-07-19 2022-07-19 用于异步设备的重调度机制

Country Status (5)

Country Link
US (1) US11886371B2 (zh)
EP (1) EP4123969B1 (zh)
CN (1) CN115642973A (zh)
BR (1) BR102022013739A2 (zh)
CA (1) CA3161311A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12204485B2 (en) 2023-04-27 2025-01-21 Hamilton Sundstrand Corporation Data refresh cycle for asynchronous device communication

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750171A (en) * 1986-07-11 1988-06-07 Tadiran Electronics Industries Ltd. Data switching system and method
GB8711991D0 (en) 1987-05-21 1987-06-24 British Aerospace Asynchronous communication systems
GB2217064A (en) 1988-03-23 1989-10-18 Benchmark Technologies Interfacing asynchronous processors
US7206320B2 (en) * 2003-06-18 2007-04-17 Sony Corporation Method and apparatus for non-centralized network bandwidth management
US8407191B1 (en) * 2010-06-29 2013-03-26 Emc Corporation Priority based data scrubbing on a deduplicated data store
JP6339240B2 (ja) * 2014-06-24 2018-06-06 インテル コーポレイション 仮想マシン電力管理
JP7321851B2 (ja) * 2019-09-09 2023-08-07 キオクシア株式会社 メモリシステムおよびガベッジコレクション制御方法

Also Published As

Publication number Publication date
EP4123969A1 (en) 2023-01-25
US11886371B2 (en) 2024-01-30
BR102022013739A2 (pt) 2023-01-31
US20230013461A1 (en) 2023-01-19
CA3161311A1 (en) 2023-01-19
EP4123969B1 (en) 2025-06-25

Similar Documents

Publication Publication Date Title
JP4946646B2 (ja) 通信ネットワークシステム及び未ウェイクアップノードのウェイクアップ方法
CN102792591B (zh) 开关式变换器的脉宽调制同步技术
US7383458B2 (en) Method and device for synchronizing the cycle time of a plurality of TTCAN buses based on determined global time deviations and corresponding bus system
EP2376994B1 (en) Autonomous multi-device event synchronization and sequencing technique eliminating master and slave assignments
US20100166022A1 (en) Synchronization control device of slave devices connected to network and method thereof
US10986556B2 (en) Circuit for monitoring a data processing system
CN115642973A (zh) 用于异步设备的重调度机制
CN105900360B (zh) 用于监测通信网络中的第一节点的方法和监测系统
JP2001326626A (ja) 同期のための方法、モジュール、およびプログラムモジュール
CN113302595A (zh) 多芯片定时同步电路及方法
CN111045505A (zh) 一种片上系统的延时复位装置及方法
CN114730199A (zh) 用于同步多个处理器的系统和方法
JP4123946B2 (ja) 時刻同期システム
WO2009101550A1 (en) Method of correction of network synchronisation
JP4862521B2 (ja) 通信ネットワークシステム及びそのスタートアップ方法
CN116232299B (zh) 一种bmc复位控制硬件电路及方法
US11294421B2 (en) Precision timing between systems
US8599679B1 (en) Fast link down
KR100255381B1 (ko) 디지탈셀룰라시스템에서사용되는기준클럭공급장치및방법
JP2023074675A (ja) 安全ｐｌｃ
KR100466328B1 (ko) Ｉ２ｃ 통신의 신뢰성 확보방법
JPH1166020A (ja) マイクロコンピュータの異常検出回路
JP4753344B2 (ja) 分散コンピュータシステムの同期処理方法
CN119728374A (zh) 一种载波同步控制方法、装置、设备以及介质
Kosov Flex Ray Communication Protocol

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination