CN115567165B - 一种编码纠错方法、系统、终端设备及可读存储介质 - Google Patents

Abstract

本申请提供一种编码纠错方法、系统、终端设备及可读存储介质，其中编码纠错方法包括：获取发端参数和解调信号D；解调信号D通过发射端对信源信号进行编码生成编码信号，接收端接收并解调编码信号得到；对解调信号D进行与发端参数一致的译码，得到译码序列X^s；对译码序列X^s进行与发端参数一致的编码，得到编码序列Dc；获取编码序列D_c与解调信号D中极性相反的比特数，计算误码率R；判断误码率R小于等于设定门限R_th，则输出译码序列X^s。通过上述方法，避免了由于增加校验序列而导致的信息冗余和传输效率降低，消除了信号传输过程中被敌方截获校验序列的可能性，进而提升了己方通信抗截获和抗诱骗干扰的能力。

Description

一种编码纠错方法、系统、终端设备及可读存储介质

技术领域

本公开一般涉及编码技术技术领域，具体涉及一种编码纠错方法、系统、终端设备及可读存储介质。

背景技术

无线通信中，通常使用编译码实现低信噪比下的数据可靠传输；处于复杂电磁环境下的无线通信，需要同时抵抗噪声和干扰带来的多种影响，为了在此种环境下实现有效通信，需要在接收端将译码后包含错误信息的信号帧识别并丢弃，以提升整个通信系统的可靠性。

为此，通常需要在发送端的数据包中添加由收发双方约定的校验信息，当接收端完成解调、译码后，如果校验信息与约定相匹配则认为该帧数据有效，反则丢弃该帧数据；以上在数据包中添加校验信息的纠错方式存在数据冗余及易被截获的风险，不适用于时隙和频带资源紧张且抗截获需求高的军事通信。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供可解决上述技术问题的一种编码纠错方法、系统、终端设备及可读存储介质。

本申请第一方面提供一种编码纠错方法，包括：

获取发端参数和解调信号D；所述解调信号D通过发射端对信源信号进行编码生成编码信号，接收端接收并解调所述编码信号得到；

对所述解调信号D进行与所述发端参数一致的译码，得到译码序列X^s；

对所述译码序列X^s进行与所述发端参数一致的编码，得到编码序列D_c；

获取所述编码序列D_c与所述解调信号D中极性相反的比特数，计算误码率R；

判断所述误码率R小于等于设定门限R_th，则输出所述译码序列X^s。

根据本申请实施例提供的技术方案，所述发射端对所述信源信号进行Turbo编码得到所述编码信号；所述译码序列X^s通过Turbo迭代译码得到，所述编码序列D_c通过Turbo编码得到。

根据本申请实施例提供的技术方案，所述发端参数包括编码效率，删余序列以及交织规则。

根据本申请实施例提供的技术方案，所述设定门限R_th通过以下子步骤得到：

确定通信系统的信噪比和调制方式；

根据所述调试方式和信噪比，确定理论误码率；

基于所述理论误码率，确定所述设定门限R_th。

本申请第二方面提供了一种编码纠错系统，包括：

获取模块，所述获取模块用于获取发端参数和解调信号D；所述解调信号D通过发射端对信源信号进行编码生成编码信号，接收端接收并解调所述编码信号得到；

译码模块，所述译码模块的输入端与所述获取模块的输出端连接，用于对所述解调信号D进行与所述发端参数一致的译码，得到译码序列X^s；

编码模块，所述编码模块的输入端与所述译码模块的输出端连接，用于对所述译码序列X^s进行与所述发端参数一致的编码，得到编码序列D_c；

处理模块，所述处理模块的输入端与所述编码模块的输出端、译码模块的输出端连接，配置用于：

获取所述编码序列D_c与所述解调信号D中极性相反的比特数，计算误码率R；

判断所述误码率R小于等于设定门限R_th，则输出所述译码序列X^s。

根据本申请实施例提供的技术方案，所述发射端对所述信源信号进行Turbo编码得到编码信号；

所述译码模块为Turbo译码模块；

所述编码模块为Turbo编码模块。

根据本申请实施例提供的技术方案，所述发端参数包括编码效率，删余序列以及交织规则。

根据本申请实施例提供的技术方案，所述处理模块还配置用于：

确定通信系统的信噪比和调制方式；

根据所述调试方式和信噪比，确定理论误码率；

基于所述理论误码率，确定所述设定门限R_th。

本申请第三方面提供一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述所述的编码纠错方法步骤。

本申请第四方面提供一种计算机可读存储介质，所述计算机可读存储介质有计算机程序，所述计算机程序被处理器执行时实现如上述所述的编码纠错方法步骤。

本申请的有益效果在于：本申请通过对解调信号D进行与所述发端参数一致的译码、编码，获取所述编码序列D_c与所述解调信号D中极性相反的比特数，计算误码率R，进而判断误码率R小于等于设定门限R_th，输出该帧译码序列X^s。通过上述步骤，首先实现了对错误编码进行筛除，其次上述编码纠错过程无需在数据发送时刻添加校验序列，避免了由于增加校验序列而导致的信息冗余和传输效率降低，节省了系统时隙资源和频率资源，保证了系统的资源有效利用率；同时不需要通过收发两端对比校验序列来实现纠错，消除了信号传输过程中被敌方截获校验序列的可能性，进而提升了己方通信抗截获和抗诱骗干扰的能力。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本申请提供的一种编码纠错方法的流程图；

图2为本申请提供的一种编码纠错系统的原理图；

图3为图2所示译码模块的原理图；

图4为图2所示编码模块的原理图；

图5为本申请提供的一种终端设备。

图中标号：

1、获取模块；2、译码模块；21、第一分量译码器；22、第一减法器；23、第二分量译码器；24、第二减法器；25、解交织器；3、编码模块；31、第一分量编码器；32、第二分量编码器；33、删余器；34、复用器；4、处理模块。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

实施例1

请参考图1为本申请提供的一种编码纠错方法的流程图，包括：

S100：获取发端参数和解调信号D；所述解调信号D通过发射端对信源信号进行编码生成编码信号，接收端接收并解调所述编码信号得到；

需要进一步说明的是，本申请编码纠错步骤产生于接收端；即发射端通过对信源信号以发端参数进行编码得到编码信号，并将所述编码信号发送至接收端，接收端接收到所述编码信号后首先对其进行解调得到解调信号D；

从核心构思上，该步骤区别于现有技术的是，现有技术中需要在发射端的数据包中添加由收发双方约定的校验信息；接收端发生解调和译码后，判断校验信息与约定相匹配则认为该帧数据有效，反之则丢弃该数据；而在数据包中添加校验信息的纠错方式存在数据冗余且存在被截获的风险，不适用于时隙和频带资源紧张且抗截获需求高的军事通信。本申请中无需添加校验信息，不存在被截获的风险且减小了数据冗余，提高了通讯效率。

S200：对所述解调信号D进行与所述发端参数一致的译码，得到译码序列X^s；

S300：对所述译码序列X^s进行与所述发端参数一致的编码，得到编码序列D_c；

S400：获取所述编码序列D_c与所述解调信号D中极性相反的比特数，计算误码率R；

具体的，通过公式(一)计算所述误码率R；

其中，Q为所述解调信号D的比特数，Q₁为编码序列D_c与所述解调信号D中极性相反的比特数。

S500：判断所述误码率R小于等于设定门限R_th，则输出所述译码序列X^s。

具体的，所述设定门限R_th为设定值，可根据实际需求进行设置。

具体的，判断所述误码率R大于设定门限R_th，则丢弃该帧译码序列X^s。

在一些实施例中，所述发端参数包括编码效率，删余序列以及交织规则。

工作原理：本申请通过对解调信号D进行与所述发端参数一致的译码、编码，获取所述编码序列D_c与所述解调信号D中极性相反的比特数，计算误码率R，进而判断误码率R小于等于设定门限R_th，输出该帧译码序列X^s。通过上述步骤，首先实现了对错误编码进行筛除，其次上述编码纠错过程无需在数据发送时刻添加校验序列，避免了由于增加校验序列而导致的信息冗余和传输效率降低，节省了系统时隙资源和频率资源，保证了系统的资源有效利用率；同时不需要通过收发两端对比校验序列来实现纠错，消除了信号传输过程中被敌方截获校验序列的可能性，进而提升了己方通信抗截获和抗诱骗干扰的能力。

在一些实施例中，所述发射端对所述信源信号进行Turbo编码得到所述编码信号；所述译码序列X^s通过Turbo迭代译码得到，所述编码序列D_c通过Turbo编码得到。

需要进一步说明的是，Turbo编码作为一种常用的前向纠错(Forward ErrorCorrection，FEC)技术，其将卷积码和随机交织器结合，在实现随机编码的同时，通过交织器实现了短码构造长码，并采用软输出迭代译码来逼近最大似然译码。Turbo码充分利用了Shannon信道编码定理的基本条件，得到了接近Shannon极限的性能。

进一步的，步骤S200具体为：对所述解调信号D进行与所述发端参数一致的Turbo迭代译码，得到译码序列X^s；其原理如图3所示：

S201：将系统信息Λ_s和第一先验信息Λ_1a输入至第一分量译码器中，通过第一分量译码器输出得到第一对数似然比Λ_1k；其中，第一先验信息Λ_1a由第二分量译码器反馈得到，且第一先验信息Λ_1a的初始值为0；所述系统信息Λ_s为解调信号D；

S202：将第一对数似然比Λ_1k减去所述系统信息Λ_s、第一先验信息Λ_1a，得到第一外部信息Λ_1e；

S203：将所述第一外部信息Λ_1e输入至交织器中得到第二先验信息Λ_2a；

S204：将经过交织器后的系统信息Λ_s，以及第二先验信息Λ_2a输入至第二分量译码器中，输出第二对数似然比Λ_2k；

S205：将第二对数似然比Λ_2k减去经过交织器后的系统信息Λ_s、第二先验信息Λ_2a，得到第二外部信息Λ_2e；

S206：将所述第二外部信息Λ_2e经过解交织器后作为所述第一先验信息Λ_1a；

S207：重复步骤S201-S206，经过多次迭代完成Turbo迭代译码，获得译码后数据X^s。

进一步的，步骤S300具体为：对所述译码序列X^s进行与所述发端参数一致的Turbo编码，得到编码序列D_c；其原理如图4所示：

S301：对所述译码序列X^s进行交织，形成一个新序列；其中，新序列比特位置经过重新排列，且新序列长度未发生变化；

S302：将原序列(译码序列X^s)和新序列输入至相同的分量编码器中，分别生成第一编码序列X^1p和第二编码序列X^2p；

S303：将第一编码序列X^1p和第二编码序列X^2p输入至删余器中，形成校验位序列X^p；所述删余器的删余序列与发送端的删余序列相同；

S304：将校验位序列X^p与译码序列X^s经过复用，得到编码序列D_c。

在一些实施例中，所述设定门限R_th通过以下子步骤得到：

确定通信系统的信噪比和调制方式；

根据所述调试方式和信噪比，确定理论误码率；

基于所述理论误码率，确定所述设定门限R_th。

具体的，根据所述调试方式和信噪比，确定理论误码率为现有技术，在此不再赘述；

具体的，所述设定门限R_th可根据实际需求进行设置，例如：在一些实施例中，判断所述译码序列X^s的比特数较多时(例如比特数大于第一设定值)，将所述设定门限R_th设定为所述理论误码率。判断所述译码序列X^s的比特数较少时(例如比特数小于等于第一设定值)，将所述设定门限R_th设定为大于理论误码率，以提高门限值，减少所输出的错误编码。

为了便于本领域技术人员的理解，以具体实例进行说明：解调后的信号D为：

[2.18776629198085，-2.31411967323229，-0.460450090735320，-0.105239381523594,1.96572511677493,0.966099108963066，0.201536973941996，-1.18128817240202,1.17489915049788，-3.34722752752046，……]

上述解调后的信号D共976个符号，进行与发端参数相对应的Turbo迭代译码，获取译码后的译码序列X^s为[1,1,0,1,0,0,0,1,1,0…]共244比特；

对译码数据X^s进行与发端参数一致的Turbo编码，得到反馈编码后数据D_c为：[1,1,1,1,1,1,-1,-1,-1,1…]；

将Turbo编码序列D_c与解调后的数据D进行极性对比，统计极性相反的比特数为210，计算得到误码率R＝0.21516；

依据1/4Turbo编码解调门限为1dB进行计算，可得编码后符号信噪比为-5dB，依据BPSK调制理论误码率，-5dB对应的理论误码率数值应为0.2132；因此，可将所述设定门限设为R_th＝0.25，将误码率R与设定门限R_th对比，可知该帧数据误码率低于门限，判定该帧数据正确，保留该帧数据，输出所述译码序列X^s。

实施例2

本实施例提供一种编码纠错系统，如图2所示，包括：

获取模块1，所述获取模块1用于获取发端参数和解调信号D；所述解调信号D通过发射端对信源信号进行编码生成编码信号，接收端接收并解调所述编码信号得到；

译码模块2，所述译码模块2的输入端与所述获取模块1的输出端连接，用于对所述解调信号D进行与所述发端参数一致的译码，得到译码序列X^s；

编码模块3，所述编码模块3的输入端与所述译码模块2的输出端连接，用于对所述译码序列X^s进行与所述发端参数一致的编码，得到编码序列D_c；

处理模块4，所述处理模块4的输入端与所述编码模块3的输出端、译码模块2的输出端连接，配置用于：

获取所述译码序列X^s与编码序列D_c中极性相反的比特数，计算误码率R；

判断所述误码率R小于等于设定门限R_th，则输出所述译码序列X^s。

在一些实施例中，所述发射端对所述信源信号进行Turbo编码得到编码信号；

所述译码模块2为Turbo译码模块；

所述编码模块3为Turbo编码模块。

进一步的，如图3所示，所述Turbo译码模块包括：

第一分量译码器21，所述第一分量译码器21的输入端用于输入系统信息Λ_s和第一先验信息Λ_1a，输出第一对数似然比Λ_1k；第一先验信息Λ_1a由第二分量译码器反馈得到，且第一先验信息Λ_1a的初始值为0；所述系统信息Λ_s为解调信号D；

第一减法器22，所述第一减法器22用于将所述第一对数似然比Λ_1k减去所述系统信息Λ_s、第一先验信息Λ_1a，得到第一外部信息Λ_1e；

第二分量译码器23，所述第二分量译码器23的两个输入端均连接有交织器，两个交织器的输入端分别与第一外部信息Λ_1e、系统信息Λ_s连接；所述第二分量译码器23的输出端用于输出第二对数似然比Λ_2k；

第二减法器24，所述第二减法器24用于将第二对数似然比Λ_2k减去经过交织器后的系统信息Λ_s、第二先验信息Λ_2a，得到第二外部信息Λ_2e；

解交织器25，所述解交织器25的输入端与所述第二减法器24输出端连接，所述解交织器25的输出端与所述第一分量译码器21的输入端连接，用于将第二外部信息Λ_2e解交织后得到的第一先验信息Λ_1a并反馈至所述第一分量译码器21。

进一步的，如图4所示，所述Turbo编码模块包括：

第一分量编码器31，所述第一分量编码器31用于输入译码序列X^s，输出第一编码序列X^1p；

第二分量编码器32，所述第二分量编码器32的输入端连接有交织器，所述交织器用于将所述译码序列X^s进行交织，形成一个新序列，并将所述新序列输入至所述第二分量编码器32中，所述第二分量编码器32用于将所述新序列进行编码并生成第二编码序列X^2p；

删余器33，所述删余器33的输入端与所述第一分量编码器31和第二分量编码器32的输出端连接，输出校验位序列X^p；所述删余器33的删余序列与发送端的删余序列相同；

复用器34，所述复用器34的输入端用于输入校验位序列X^p和译码序列X^s，复用得到编码序列D_c。

在一些实施例中，所述发端参数包括编码效率，删余序列以及交织规则。

在一些实施例中，所述处理模块4还配置用于：

确定通信系统的信噪比和调制方式；

根据所述调试方式和信噪比，确定理论误码率；

基于所述理论误码率，确定所述设定门限R_th。

实施例3

本实施例提供一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述所述的编码纠错方法步骤。

如图5所示，所述终端设备600包括中央处理单元(CPU)601，其可以根据存储在只读存储器(ROM)602中的程序或者从存储部分加载到随机访问存储器(RAM)603中的程序而执行各种适当的动作和处理。在随机访问存储器(RAM)603中，还存储有系统操作所需的各种程序和数据。中央处理单元(CPU)601、只读存储器(ROM)602以及随机访问存储器(RAM)603通过总线604彼此相连。输入/输出(I/O)接口605也连接至总线604。

以下部件连接至输入/输出(I/O)接口605：包括键盘、鼠标等的输入部分606；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分607；包括硬盘等的存储部分608；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分609。通信部分609经由诸如因特网的网络执行通信处理。驱动器也根据需要连接至输入/输出(I/O)接口605。可拆卸介质611，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器610上，以便于从其上读出的计算机程序根据需要被安装入存储部分608。

特别地，根据本发明的实施例，上文参考流程图1描述的过程可以被实现为计算机软件程序。例如，本发明的实施例1包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分从网络上被下载和安装，和/或从可拆卸介质被安装。在该计算机程序被中央处理单元(CPU)501执行时，执行本申请的系统中限定的上述功能。

实施例4

本实施例提供一种计算机可读存储介质，所述计算机可读存储介质有计算机程序，所述计算机程序被处理器执行时实现如上述所述的编码纠错方法步骤。

需要说明的是，本发明所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本发明中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本发明中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、RF等等，或者上述的任意合适的组合。

附图中的流程图和框图，图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

描述于本发明实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现，所描述的单元也可以设置在处理器中。其中，这些单元的名称在某种情况下并不构成对该单元本身的限定。所描述的单元或模块也可以设置在处理器中，例如，可以描述为：一种处理器包括获取模块、处理模块。

其中，这些单元或模块的名称在某种情况下并不构成对该单元或模块本身的限定；

作为另一方面，本申请还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该电子设备执行时，使得该电子设备实现如上述实施例中所述的编码纠错方法步骤。

S100：获取发端参数和解调信号D；所述解调信号D通过发射端对信源信号进行编码生成编码信号，接收端接收并解调所述编码信号得到；

S200：对所述解调信号D进行与所述发端参数一致的译码，得到译码序列X^s；

S300：对所述译码序列X^s进行与所述发端参数一致的编码，得到编码序列D_c；

S400：获取所述编码序列D_c与所述解调信号D中极性相反的比特数，计算误码率R；

S500：判断所述误码率R小于等于设定门限R_th，则输出所述译码序列X^s。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (7)

1.一种编码纠错方法，其特征在于，包括：

获取发端参数和解调信号D；所述解调信号D通过发射端对信源信号进行编码生成编码信号，接收端接收并解调所述编码信号得到；

对所述解调信号D进行与所述发端参数一致的译码，得到译码序列X ^s；

对所述译码序列X ^s进行与所述发端参数一致的编码，得到编码序列D _c；

获取所述编码序列D _c与所述解调信号D中极性相反的比特数，计算误码率R；

判断所述误码率R小于等于设定门限R _th，则输出所述译码序列X ^s；

所述发射端对所述信源信号进行Turbo编码得到所述编码信号；所述译码序列X ^s通过Turbo迭代译码得到，所述编码序列D _c通过Turbo编码得到；

所述设定门限R _th通过以下子步骤得到：

确定通信系统的信噪比和调制方式；

根据所述调制方式和信噪比，确定理论误码率；

基于所述理论误码率，确定所述设定门限R _th。

2.根据权利要求1所述的编码纠错方法，其特征在于，所述发端参数包括编码效率，删余序列以及交织规则。

3.一种编码纠错系统，其特征在于，包括：

获取模块（1），所述获取模块（1）用于获取发端参数和解调信号D；所述解调信号D通过发射端对信源信号进行编码生成编码信号，接收端接收并解调所述编码信号得到；

译码模块（2），所述译码模块（2）的输入端与所述获取模块（1）的输出端连接，用于对所述解调信号D进行与所述发端参数一致的译码，得到译码序列X ^s；

编码模块（3），所述编码模块（3）的输入端与所述译码模块（2）的输出端连接，用于对所述译码序列X ^s进行与所述发端参数一致的编码，得到编码序列D _c；

处理模块（4），所述处理模块（4）的输入端与所述编码模块（3）的输出端、译码模块（2）的输出端连接，配置用于：

获取所述编码序列D _c与所述解调信号D中极性相反的比特数，计算误码率R；

判断所述误码率R小于等于设定门限R _th，则输出所述译码序列X ^s；

所述发射端对所述信源信号进行Turbo编码得到所述编码信号；所述译码序列X ^s通过Turbo迭代译码得到，所述编码序列D _c通过Turbo编码得到；

所述处理模块（4）还配置用于：

确定通信系统的信噪比和调制方式；

根据所述调制方式和信噪比，确定理论误码率；

基于所述理论误码率，确定所述设定门限R _th。

4.根据权利要求3所述的编码纠错系统，其特征在于，

所述译码模块（2）为Turbo译码模块；

所述编码模块（3）为Turbo编码模块。

5.根据权利要求4所述的编码纠错系统，其特征在于，所述发端参数包括编码效率，删余序列以及交织规则。

6.一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至2任意一项所述的编码纠错方法步骤。

7.一种计算机可读存储介质，所述计算机可读存储介质有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至2任意一项所述的编码纠错方法步骤。