JP4298170B2 - マップデコーダ用の区分されたデインターリーバメモリ - Google Patents
マップデコーダ用の区分されたデインターリーバメモリ Download PDFInfo
- Publication number
- JP4298170B2 JP4298170B2 JP2000565608A JP2000565608A JP4298170B2 JP 4298170 B2 JP4298170 B2 JP 4298170B2 JP 2000565608 A JP2000565608 A JP 2000565608A JP 2000565608 A JP2000565608 A JP 2000565608A JP 4298170 B2 JP4298170 B2 JP 4298170B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- symbol evaluation
- window
- evaluation values
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims abstract 6
- 238000011156 evaluation Methods 0.000 claims 19
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2771—Internal interleaver for turbo codes
- H03M13/2775—Contention or collision free turbo code internal interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
【発明の属する技術分野】
本発明はチャンネル符号化に関する。特に、本発明は、MAP復号を行う新しい改善された技術に関する。
【0002】
【従来の技術】
“ターボ符号化”は、順方向エラー補正(FEC)の分野の重要な発達を表している。ターボ符号化の多数の変形が存在するが、反復的な復号と組合せられたインターリーブステップによって分けられる多数の符号化ステップがもっとも使用されている。この組合せは、通信システムの雑音許容性に関して以前には利用できなかった性能を実現する。すなわち、ターボ符号化によりEb /N0 レベルでの通信が可能となり、このような通信は従来はその当時の利用可能な順方向エラー補正技術を使用したのでは許容できないものであった。
【0003】
多数のシステムは順方向エラー補正を使用し、したがってターボ符号化を使用することは有効である。たとえば、衛星の制限されたダウンリンク送信電力のために低いEb /N0 レベルで動作することのできる受信機システムが必要な場合に、ターボ符号によって無線衛星リンクの性能が改善されることができる。無線衛星リンクにおいてターボ符号を使用することにより、デジタルビデオ放送(DVB)システムのディッシュアンテナのサイズが減少されることが可能であり、あるいはさらに多量のデータが所定の周波数帯域幅内で送信されることが可能になる。
【0004】
デジタルセルラーおよびPCS電話システムのようなデジタル無線通信システムもまた、順方向エラー補正を使用する。たとえば、IS−95無線インターフェース標準およびIS−95Bの派生物が、システムの容量を増加させるように符号化利得を提供するために畳込み符号化を使用するデジタル無線通信システムを規定する。実質的にIS−95標準の使用にしたがってRF信号を処理するシステムおよび方法は、本出願人にその権利が譲渡され、ここにおいて参考文献('459特許明細書)とされている米国特許第 5,103,459号明細書(“System and Method for Generating Signal Waveforms in a CDMA Cellular Telephone System ”)に記載されている。
【0005】
【発明が解決しようとする課題】
IS−95のようなデジタル無線通信システムは主として移動通信用であるため、電力使用を最小にする小型で軽量な装置を有していることが重要である。このために、一般に必要な処理の大部分あるいは全てを行う半導体集積回路(“チップ”)の発達が要求される。畳込み符号化は比較的複雑であるが、畳込み符号化および復号を行うために必要な回路は、他の必要な回路と共に単一のチップ上に形成されることができる。
【0006】
ターボ符号化(とくに、復号動作)は、畳込み符号化(および復号)より著しく複雑である。それにもかかわらず、移動デジタル通信システムおよび衛星通信システムを含むデジタル無線通信システムにおいてはターボ符号化が含まれていることが非常に望ましい。したがって、本発明は、復号動作が行われることのできる速度を増加して、種々のシステムにおけるターボ符号化の使用を容易にすることを目的としている。
【0007】
【課題を解決するための手段】
本発明は、ターボ符号化、すなわち反復的な符号化技術にとくに適用される復号技術に対する新しい改善された技術である。本発明の1実施形態によると、復号システムは、シンボル評価値のブロックを記憶し、前記ブロックの3以上の異なった部分を実質的に同時に読出すチャンネルデインターリーバRAMを備えている。3つの状態メトリックカルキュレータのセットは、3つの部分を実質的に同時に受取り、チャンネルデインターリーバブロックの前記3つの部分から状態メトリックカルキュレータの対応したセットを生成する。
【0008】
【発明の実施の形態】
本発明の特徴、目的および利点は、以下の詳細な説明および添付図面からさらに明らかになるであろう。なお、図面において同じ参照符号が同じものを一貫して対応的に示している。
本発明は、ターボ符号化を行う新しい改善された技術である。例示的な実施形態はデジタルセルラー電話システムに関連して説明されている。この文脈内における使用は有効であるが、本発明の異なった実施形態は、異なった環境、構成、または衛星通信システムおよびデジタルケーブルおよび電話システムのような有線通信システムを含むデジタルデータ送信システムにおいて実施されることもできる。
【0009】
一般に、ここに記載されている種々のシステムは、ソフトウェア制御プロセッサ、集積回路またはディスクリートな論理装置を使用して形成されてもよいが、しかしながら、集積回路において実施されることが好ましい。この出願において引用される可能性のあるデータ、命令、コマンド、情報、信号、シンボルおよびチップは、電圧、電流、電磁波、磁界または粒子、光学フィールドまたは粒子、あるいはその組合せによって有効に表されている。さらに、各ブロック図で示されているブロックはハードウェアまたは方法ステップのいずれかを表している。
【0010】
図1のAは、本発明の1実施形態にしたがって構成されたセルラー電話システムの非常に簡単化された図である。電話呼またはその他通信を処理するために、加入者ユニット10はRF信号を介して基地局12とインターフェースする。基地局12は、基地局コントローラ(BSC)14を介して公衆交換網とインターフェースする。
【0011】
図1のBは、本発明の別の実施形態にしたがって構成された衛星通信システムの非常に簡単化された図である。アップリンク局40は、ビデオプログラムのような情報を含むRF信号を衛星42に送信する。衛星42はこのRF信号を中継して地球に送り返し、地球上において受信機44が受信RF信号をデジタルデータに変換する。
【0012】
図2は、本発明の1実施形態の使用にしたがって構成された例示的な送信システムのブロック図である。送信システムは、加入者ユニット10、基地局12、またはアップリンク局40、ならびに送信のためにデジタル信号を発生するその他任意のシステム内において使用されることができる。本発明の種々の実施形態の使用によって種々の他の送信処理方式が実施可能であり、利点が得られるので、示されている送信処理は本発明の可能な1実施形態を表しているに過ぎない。
【0013】
データ70は、所定の各予め定められた量の受信されたデータに対するCRCチェックサムデータを発生するCRC発生器72に供給される。結果的に得られたデータブロックはターボコーダ76に供給され、このターボコーダ76はチャンネルインターリーバ78に供給されるコードシンボルを発生する。コードシンボルは、典型的に元のデータ(システマチックシンボル)および1以上のパリティシンボルの再送信を含んでいる。
【0014】
各システマチックシンボルに対して送信されるパリティシンボルの数は、符号化速度に依存する。 の符号化速度に対して、あらゆるシステマチックシンボルに対して1つのパリティシンボルが送信され、合計2つのシンボルが受信された各データビット(CRCを含む)に対して発生される。速度1/3ターボコーダに対して、2つのパリティシンボルが各システマチックシンボルに対して発生され、合計3つのシンボルが受信された各データビットに対して発生される。
【0015】
ターボコーダ76からのコードシンボルは、チャンネルインターリーバ78に供給される。チャンネルインターリーバ78は、シンボルが受信されたときにブロック上でそのシンボルのインターリーブを行い、マッパ80によって受取られるインターリーブされたシンボルを出力する。典型的にチャンネルインターリーバ78はブロックまたはビットリバーサルインターリーブを行ない、実質的にはその他全てのタイプのインターリーバがチャンネルインターリーバとして使用されることができる。
【0016】
マッパ80はインターリーブされたコードシンボルを採取して予め定められたマッピング方式に基づいてあるビット幅のシンボルワードを発生する。その後、シンボルワードは変調器82に供給され、この変調器82は受信されたシンボルワードに基づいて変調された波形を発生する。その他種々の変調方式が使用されてもよいが、一般的な変調技術にはQPSK,8−PSKおよび16QAMが含まれる。その後、変調された波形は、RF周波数での送信のために上方変換される。
【0017】
図3のAは、本発明の第1の実施形態として構成されたターボコーダのブロック図である。本発明のこの第1の実施形態において、ターボコーダは並列連結ターボコーダとして構成されている。ターボコーダ76のバージョン内において、構成コーダ90およびコードインターリーバ92が、上述のように入力データおよびCRCチェックサムビットを出力するCRC発生器72からデータを受取る。
【0018】
よく知られているように、コードインターリーバ92は、最良の性能のために高度にランダム化されたインターリーバでなければならない。コードインターリーバとして最小の複雑さにより優れた性能を提供するインターリーバは、本出願に権利が譲渡され、ここにおいて参考文献とされている本出願人の別出願の米国特許出願第09/172,069号明細書(“Coding System Having State Machine Based Interleaver”)に記載されている。構成コーダ90は、システマチックシンボル94(典型的に、元の入力ビットのコピー)およびパリティシンボル96を出力する。構成コーダ98はコードインターリーバ92のインターリーブされた出力を受取り、付加的なパリティシンボル99を出力する。テールビットも付加されてよいが、それらはとくに本発明に関係ないので説明は省略する。
【0019】
構成コーダ90および98の出力は、1/3の合計符号化速度Rに対して出力データ流に多重化される。増加した順方向エラー補正のために符号化速度を減少させるために、付加的な構成コードおよびコードインターリーバ対が付加されてもよい。その代り、符号化速度を増加させるために、パリティシンボル96および99のあるものがパンクチャされてもよい(送信されない)。たとえば符号化速度は1つおきのパリティシンボル96および99ごとにパンクチャするか、あるいはパリティシンボル96を全く送信しないことによって に増加されることができる。
【0020】
構成コーダ90および98は、ブロックコーダまたは畳込みコーダを含む種々のタイプのコーダであってもよい。畳込みコーダとして、構成コーダ90および98は一般に複雑さを軽減するために4のような小さい制約長を有し、再帰的システマチック畳込み(RSC)エンコーダである。低い制約長は、受信システムにおける対応したデコーダの複雑さを軽減する。
【0021】
一般に、構成符号化速度R= に対して受信された各ビットに対して1つのシステマチックシンボルおよび1つのパリティシンボルを2個のコーダが出力する。しかしながら、構成コーダ98からのシステマチックビットは使用されないため、図1のAのターボコーダに対する合計符号化速度はR=1/3である。上述したように、符号化速度を減少させ、それによって高いエラー補正を行なうために、また付加的なインターリーバおよびコーダ対が並列に追加されてもよいし、あるいは符号化速度を増加するためにパンクチャリングが行われることができる。
【0022】
図3のBは、本発明の別の実施形態による直列連結ターボコーダとして構成されたターボコーダ76を示している。図3のBのターボコーダ内において、CRC発生器72からのデータは構成コーダ110 によって受信され、結果的に得られたコードシンボルはコードインターリーバ112 に供給される。結果的に得られたインターリーブされたパリティシンボルは構成コーダ114 に供給され、この構成コーダ114 が付加的な符号化を行って、パリティシンボル115 を発生する。一般に、構成コーダ110 (外部コーダ)はブロックエンコーダまたは畳込みエンコーダを含む種々のタイプのエンコーダであってよいが、構成コーダ114 (内部コーダ)は再帰的コーダであることが好ましく、典型的に再帰的システマチックエンコーダである。
【0023】
再帰的システマチック畳込み(RSC)エンコーダとして、構成コーダ110 および114 は、符号化速度R<1でシンボルを発生する。すなわち、所定数の入力ビットNに対して、M個の出力シンボルが発生され、ここでM>Nである。図3のBの直列連結ターボコーダに対する合計符号化速度は、構成コーダ114 の符号化速度で乗算された構成コーダ110 の符号化速度である。付加的なインターリーバおよびコーダ対はまた符号化速度を減少させ、それによって付加的なエラー保護を行なうために直列に追加されてもよい。
【0024】
図4は、本発明の1実施形態にしたがって構成された受信システムのブロック図である。アンテナ150は、受信されたRF信号をRFユニット152に供給する。RFユニット152は、RF信号の下方変換、濾波およびデジタル化を行う。マッパ154はデジタル化されたデータを受信し、ソフト決定データをチャンネルデインターリーバ156に供給する。ターボデコーダ158は、チャンネルデインターリーバ156からのソフト決定データを復号し、その結果得られたハード決定データを受信システムにおけるプロセッサまたは制御装置に供給しする。プロセッサまたは制御装置は、CRCチェックサムデータを使用してデータの正確さをチェックすることができる。
【0025】
図5は、本発明の1実施形態にしたがって構成されたターボデコーダ158 およびチャンネルデインターリーバの一部分のブロック図である。示されているように、図3のAに示されているターボコーダからのデータを復号するようにターボデコーダ158 が構成されている。
【0026】
説明されている実施形態において、チャンネルデインターリーバ部分340 は、デインターリーバメモリバンク342.0 −342.2 を含んでいる。デインターリーバメモリバンク342.0 −342.2 は一緒に全体的なデインターリーバメモリを形成する。デインターリーバメモリバンク340 は本発明の1実施形態では二重バッファされ、第1のバッファ350 および第2のバッファ352 を含んでいる。正常な動作中、一方のバッファが書込みに利用され、他方のバッファが読出しに利用される。また二重バッファにより、チャンネルデインターリーバメモリはAPPメモリと共にターボデインターリーバメモリとして使用されることが可能となる。
【0027】
デインターリーブされるべきシンボル評価値はマルチプレクサ390 を介して受信され、各デインターリーバメモリ342 (の一方のバッファ)に書込まれる。データが書込まれているとき、シンボル評価値を受信しているバッファを入力アドレス発生器344 が制御する。
【0028】
本発明の好ましい実施形態において、シンボル評価値は任意の特定の時間に1つのデインターリーバメモリ340 だけに書込まれる。各デインターリーバメモリ340 は、インターリーバブロックにおけるシンボル評価値の合計数の一部分を受取る。すなわち、デインターリーバメモリ340.0 はチャンネルインターリーバブロックにおけるシンボル評価値の第1の部分を受取り、デインターリーバメモリ340.1 はチャンネルインターリーバブロックにおけるシンボル評価値の第2の部分を受取り、デインターリーバメモリ340.2 はチャンネルインターリーバブロックにおけるシンボル評価値の第3の部分を受取る。
【0029】
本発明の1実施形態において、1つのデインターリーバメモリ340 は、チャンネルインターリーバブロックにおけるシンボル評価値の3つの“ウインドウ”ごとにその第1のものを受取る。ウインドウは、以下説明する復号プロセスに関連付けられたシンボル評価値の予め定められた数(L)である。別のデインターリーバメモリ340 はシンボル評価値の3つの“ウインドウ”ごとにその第2のものを受取り、第3のデインターリーバメモリはシンボル評価値の3つの“ウインドウ”ごとにその第3のものを受取る。認められるように、シンボル評価値のウインドウLは、インターリーバブロックの寸法より小さい。マルチプレクサ390 はシンボル評価値を特定のデインターリーバメモリ340 に導く。
【0030】
1つの処理例において、最初にシンボル評価値の第1のウインドウ(1L)がデインターリーバメモリ342.0 に書込まれる。シンボル評価値の第2のウインドウ(2L)がデインターリーバメモリ342.1 に書込まれ、シンボル評価値の第3のウインドウ(3L)がデインターリーバメモリ342.2 に書込まれる。シンボル評価値の毎回の3NL(ここでNは整数)ウインドウがデインターリーバメモリ340.0 に書込まれ、シンボル評価値の毎回の3NL+1ウインドウがデインターリーバメモリ340.1 に書込まれ、シンボル評価値の毎回の3NL+2ウインドウがデインターリーバメモリ340.2 に書込まれように、シンボル評価値の後続するウインドウの全てに対する書込みがこのパターンで繰り返される。表Iには、各デインターリーバメモリ340 に記憶されたシンボル評価値のリスト(0からNまでの数)が示されている。
【0031】
表 I
【表1】
【0032】
現在のインターリーバブロックに対するシンボル評価値がデインターリーバメモリ340 に書込まれるが、前に受信された評価値のブロックが、上述された二重バッファ方式を使用してデインターリーバメモリ340 から部分和回路360.0 −360.2 に読出される。書込みプロセスとは対照的に、読出し中、3個のデインターリーバメモリはアドレス発生器346.0 −346.2 の制御の下に実質的に同時に読出されることが好ましい。
【0033】
部分和回路360.0 −360.2 は、シンボル評価値(ソフト決定データとしても知られている)を各デインターリーバメモリから受取ると共に、マルチプレクサバンク384 を介してAPPメモリ382 からアプリオリ(APP)データを受取る。ターボおよびターボ状符号化技術においてよく知られているように、APP値は前の復号反復に基づいて送信されたデータの評価値である。第1の復号反復中、APP値は知られていない中間状態に設定される。以下、APP値についてさらに詳細に説明する。
【0034】
チャンネルデインターリーバメモリからのシンボル評価値は、システマチックシンボルの評価値と、チャンネルインターリーバブロックに関連した各データビットに対する2つのパリティシンボルの評価値とを含んでいる。部分和回路360.0 −360.2 はシステマチックシンボルにAPP値を加算して、“精製されたシステマチック評価値”を生成する。
【0035】
部分和回路360 からの精製されたシステマチック評価値はパリティシンボル評価値と共にマルチプレクサ362 に供給される。いくつかの符号化速度に対して、パンクチャシンボルが中間値と置換される。マルチプレクサ362 は、各デインターリーバメモリ342 からのシンボル評価値のウインドウを各状態メトリックカルキュレータ(たとえば、順方向状態メトリックカルキュレータ(FSMC)364 ならびに逆方向状態メトリックカルキュレータ(RSMC)366 および368 )に供給する。すなわち、各デインターリーバメモリからのシンボル評価値は、部分和回路360 により3回読出され、評価値の各セットが各メトリックカルキュレータに1回づつ供給されるように、FSMC364 、RSMC366 またはRSMC367 の1つに順次供給される。このようにして、各ウインドウに対して順方向状態メトリックおよび逆方向状態メトリックのセットが発生される。順方向状態メトリックおよび逆方向状態メトリックは、送信された予め符号化された情報のソフト決定評価値を生成するために使用される。
【0036】
表IIには、シンボル評価値のさらに詳細な処理例が示されている。とくに、各読出しサイクル中に各状態メトリックカルキュレータ(SMC)に供給されるデインターリーバメモリ342 が、そのデインターリーバメモリに含まれているL個のサンプルのセットと共にリストとして示されている。
【0037】
表 II
【表2】
【0038】
表IIに示されているように、本発明の実施形態では、スライディングウインドウアーキテクチャはソフト−入力−ソフト−出力(SISO)ログ−MAP復号を実行することに使用される。このスライディングウインドウMAP復号を実行するシステムおよび方法は、本出願の譲受人に譲渡された米国特許出願番号08/743688号明細書(題名“Soft Decision Output Decoder for Decoding Convolutionally Encoded Codewords”に記載されている。
【0039】
この特許明細書では、MAP復号は前述したようにシンボル評価値のウインドウで実行される。本発明の前述の実施形態ではウインドウの大きさはLビットであり、Lはウインドウ中の送信されたデータビット数である。精製されたシステマチックシンボル評価値と2つのパリティシンボル評価値は復号される各データビットに対して発生される。本発明の1実施形態では、6ビットが2つのパリティシンボル評価値に使用され、7ビットが精製されたシステマチックシンボル評価値に使用される(前述したようにこれは受信システマチックシンボル評価値とAPP値の和である)。
【0040】
ウインドウは、先に参照した特許明細書に記載されているMAP処理にしたがって、順方向で一度、逆方向で一度処理される。さらに、大部分のウインドウは他の逆方向状態のメトリック処理のために初期状態を発生するように逆方向でさらに追加された時間に処理される。表IIでは、初期パスはイタリック体のテキストにより示されている。
【0041】
前述の実施形態では、評価値の各セットは3回処理され、それ故、評価値が記憶されるデインターリーバメモリ342 は3回アクセスされる。特に前述したように、シンボル評価値のインターリーバブロック全体を3つの異なるデインターリーバメモリ342 へ分けることによって、高い並列スライディングウインドウMAP復号がRAMコンテンションなしに実行されることが可能である。
【0042】
表IIはデータの6つのウインドウで実行される結合を示していることにも留意しなければならない。すなわち、例示的なチャンネルインターリーバブロックサイズは6Lであり、チャンネルデインターリーバメモリは6L×qである。6Lのチャンネルインターリーバブロックサイズは単なる例示であり、典型的なチャンネルブロックサイズは6Lよりも大きい。
【0043】
さらに図5を参照すると、第1の読取りサイクル中に、MAPデコーダ392 内で、FSMC 364は(部分和回路360.0 とマルチプレクサ362 により)デインターリーバメモリ342.0 から評価値を受信する。FSMC 364はウインドウLにわたって順方向状態メトリック値を計算する。順方向状態メトリック値はメトリックバッファ370 に記憶される。さらに表Iに示されているように、RSMC 366はシンボル評価値の別のウインドウLで第1の処理サイクル中に逆方向状態メトリック値を計算する。本発明の1実施形態では、各状態メトリックカルキュレータはそれに固有の分岐メトリックカルキュレータを含んでいることに注意すべきである。本発明の他の実施形態では、1つの時間共有分岐メトリックカルキュレータが1組の状態メトリックスにより使用されてもよい。
【0044】
MAPデコーダは、乗算動作数を減少するために評価値の対数で動作する対数−MAPデコーダであることが好ましい。状態メトリックと分岐メトリックカルキュレータを含む対数−MAPデコーダの1つの構造が参考文献(S.S. Pietrobon、“Implementation and Performance of a Turbo/MAP Decoder ”、International Journal of Satellite Communications に提出、1988年、1巻、23−4b頁)に記載されている。
【0045】
次の処置サイクル中に、RSMC 368は、RSMC 366が先の処理サイクルで実行した(トレーニング状態メトリックス)逆方向状態メトリック値を計算する。RSMC 366はウインドウLにおいて逆方向状態メトリック計算を実行し、既に順方向状態メトリックスは第1の処理サイクル中に計算され、メトリックバッファ370 に記憶されている。逆方向状態メトリックスが計算されるとき、これらはマルチプレクサ372 によって対数尤度比(LLR)カルキュレータ374 へ転送される。LLRカルキュレータ374 はマルチプレクサ372 から受信された逆方向状態メトリックスと、メトリックバッファ370 に記憶されている順方向状態メトリックスの対数尤度計算を実行する。LLR374 からの結果的なデータ評価値はAPPメモリ382.0 −382.2 に転送される。
【0046】
スライディングメトリック計算プロセスの使用によって、必要な処理の実行に使用されるメモリの量は減少される。特に、順方向状態メトリックスの1つのウインドウLだけが所定の時間にメトリックバッファ276 内に記憶される必要がある。これは法外に多量のメモリを必要とするチャンネルインターリーバブロック全体のメトリックスの記憶と対照的である。
【0047】
さらに、3つのメトリックカルキュレータの使用は、復号が実行されることができる速度を著しく増加させる。初期化および復号機能が並列に行われることができるので、速度は増加される。
【0048】
LLR 374からのデータ評価値は入力アドレス発生器386 の制御下でAPPメモリ382 へ書込まれる。各APPメモリ382 は処理されているインターリーバブロックに対して発生される全てのデータ評価値の一部を受信する。
【0049】
一度、データ評価値が書込まれると、別の反復が実行され、ここではオリジナルのシンボル評価値は、先の復号中に発生されたデータ評価値(APP値としても知られている)を使用して再度処理される。APP値は、出力アドレス発生器380.0 −380.2 の制御下で同時的な方法によりAPPメモリ382 から読出される。Muxバンク384 はAPPメモリ382 を部分和回路360 へ結合し、それによって対応するシンボル評価値とデータ評価値は部分的に合計される。一度、十分な復号反復数が実行されると、結果的に得られたデータ評価値はハード決定を生成するために使用される。
【0050】
図6は本発明の1実施形態における復号反復動作中に実行されるステップを示したフローチャートである。このフローチャートでは、デインターリーバメモリ342.0 −342.2 はそれぞれMEM[0]−MEM[2]と呼ばれている。さらにRSMC 366はRSMC 0と呼ばれ、RSMC 368はRSMC 1と呼ばれる。インデックス値jは各ステップでアクセスされる特定のデインターリーバメモリ(MEM)を示すために使用されるが、値jの使用は本発明の実行に必要ではない。
【0051】
復号はステップ400 で開始し、ステップ402 でインデックス値jはゼロ(0)に設定される、またステップ402 では、順方向状態メトリックカルキュレータ364 (FSMC)はMEM[0]からのシンボル評価値を処理し、RSMC 0はMEM[1]からのシンボル評価値を処理する。
【0052】
ステップ404 において、インデックスjはインクリメントされ、ステップ408 において、(j2)がインターリーバブロック中の(シンボル評価値(MAX WINDOW INDEX)の)値よりも小さいか否かが決定される。小さいならば、ステップ410 において、FSMCはMEM[j mod 3]からのシンボル評価値を処理し、RSMC 0はMEM[(j−1)mod 3]からのシンボル評価値を処理し、RSMC 1はMEM[(j+1)mod 3]からのシンボル評価値を処理する。一度ステップ410 が実行されると、jはステップ412 でインクリメントされ、ステップ413 において、jcがMAX WINDOW INDEXよりも小さいか否かが決定され、ステップ414 が実行される。
【0053】
ステップ414 において、FSMCはMEM[j mod 3]からのシンボル評価値を処理し、RSMC 0はMEM[(j+1)mod 3]からのシンボル評価値を処理し、RSMC 1はMEM[(j−1)mod 3]からのシンボル評価値を処理する。一度ステップ414 が実行されると、プロセスはステップ404 へ戻る。
【0054】
ステップ408 またはステップ413 において、j+2がMAX WINDOW INDEXよりも小さくないことが決定されると、ステップ416 が実行される。ステップ416 において、FSMCはMEM[j mod 3]からのシンボル評価値を処理し、RSMC 0はMEM[(j−1)mod 3]からのシンボル評価値を処理する。ステップ418 において、jがインクリメントされる。ステップ420 において、RSMC 1はMEM[(j−1)mod 3]からのシンボル評価値を処理する。反復の処理はその後ステップ423 で終了される。
【0055】
以上、ターボ符号化を実行する優秀な改良された技術について説明した。前述の説明は当業者が本発明を行うまたは使用することを可能にするために行った。これらの実施形態に対する種々の変形は当業者に容易に明白であり、ここで限定されている一般原理は本発明の権限を使用せずに他の実施形態に応用されてもよい。したがって、本発明はここで示した実施形態に限定されず、ここで説明した原理および優れた特性と一致した最も広い技術的範囲にしたがうことを意図している。
【図面の簡単な説明】
【図1】 無線通信システムのブロック図。
【図2】 送信システムのブロック図。
【図3】 ターボコーダの概略図。
【図4】 受信処理システムのブロック図。
【図5】 デコーダおよびチャンネルデインターリーバの一部分のブロック図。
【図6】 例示的な復号ステップのセットを示しているフローチャート。
Claims (8)
- (a)シンボル評価値のブロックを記憶し、前記ブロックの3以上の異なった部分を実質的に同時に読出すチャンネルデインターリーバRAMと、
(b)各状態メトリックカルキュレータが状態メトリック計算のセットを生成する3つの状態メトリックカルキュレータのセットと、
(c)前記3つの状態メトリックカルキュレータのセットを前記ブロックの前記3以上の異なった部分に結合するマルチプレクサバンクとを含んでいる復号システム。 - 前記チャンネルデインターリーバRAMは、
前記シンボル評価値のブロックの第1の部分を記憶し、前記シンボル評価値のブロックの前記第1の部分を読出す第1のデインターリーバRAMと、
前記シンボル評価値のブロックの第2の部分を記憶し、前記シンボル評価値のブロックの前記第2の部分を読出す第2のデインターリーバRAMと、
前記シンボル評価値のブロックの第3の部分を記憶し、前記シンボル評価値のブロックの前記第3の部分を読出す第3のデインターリーバRAMとから構成されている請求項1記載のシステム。 - 前記状態メトリックカルキュレータは前記シンボル評価値のウインドウを処理し、前記第1の部分は前記ブロックの3つのウインドウの第1のウインドウを含み、
前記第2の部分は前記ブロックの3つのウインドウの第2のウインドウを含み、
前記第3の部分は前記ブロックの全ての第3のウインドウを含んでいる請求項2記載のシステム。 - シンボル評価値のブロックを記憶し、以降第1の部分、第2の部分および第3の部分と呼ばれる前記ブロックの3以上の部分を実質的に同時に読出すチャンネルデインターリーバRAMと、
各状態メトリックカルキュレータが状態メトリック計算のセットを生成する3つの状態メトリックカルキュレータのセットと、
前記3つの状態メトリックカルキュレータのセットを前記ブロックの前記3以上の異なった部分に結合するマルチプレクサバンクと、
アプリオリ値を記憶し、前記アプリオリ値の3以上の異なった部分を実質的に同時に読出すAPPメモリとを含んでいるターボ復号を行うシステム。 - 前記チャンネルデインターリーバRAMは、
前記シンボル評価値のブロックの第1の部分を記憶し、前記シンボル評価値のブロックの前記第1の部分を読出す第1のデインターリーバRAMと、
前記シンボル評価値のブロックの第2の部分を記憶し、前記シンボル評価値のブロックの前記第2の部分を読出す第2のデインターリーバRAMと、
前記シンボル評価値のブロックの第3の部分を記憶し、前記シンボル評価値のブロックの前記第3の部分を読出す第3のデインターリーバRAMとから構成されている請求項1記載のシステム。 - 前記状態メトリックカルキュレータは前記シンボル評価値のウインドウを処理し、前記第1の部分は前記ブロックの3つのウインドウの第1のウインドウを含み、
前記第2の部分は前記ブロックの3つのウインドウの第2のウインドウを含み、
前記第3の部分は前記ブロックの3つのウインドウの第3のウインドウを含んでいる請求項4記載のシステム。 - (a)チャンネル評価値ブロックの3以上の異なった部分を3以上の異なった時期に実質的に同時に読出し、
(b)異なった各読出し中に異なった各部分に対する状態メトリックを生成し、
(c)状態メトリックの第1のセットを記憶し、
(d)前記評価値の第1のセットおよび状態メトリックの第2のセットを使用してシンボル評価値を計算し、それにおいて前記第2のセットの状態メトリックは第3のセットの状態メトリックを使用して計算された初期値を使用して計算されるターボ復号を行う方法。 - 前記3以上の異なった部分からの第1の部分が前記ブロックの3つのウインドウの第1のウインドウを含み、
前記3以上の異なった部分からの第2の部分が前記ブロックの3つのウインドウの第2のウインドウを含み、
前記3以上の異なった部分からの第3の部分が前記ブロックの3つのウインドウの第3のウインドウを含んでいる請求項7記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US9648998P | 1998-08-14 | 1998-08-14 | |
US60/096,489 | 1998-08-14 | ||
US09/259,665 | 1999-02-26 | ||
US09/259,665 US6381728B1 (en) | 1998-08-14 | 1999-02-26 | Partitioned interleaver memory for map decoder |
PCT/US1999/018551 WO2000010255A1 (en) | 1998-08-14 | 1999-08-13 | Partitioned deinterleaver memory for map decoder |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003528477A JP2003528477A (ja) | 2003-09-24 |
JP2003528477A5 JP2003528477A5 (ja) | 2006-09-28 |
JP4298170B2 true JP4298170B2 (ja) | 2009-07-15 |
Family
ID=26791750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000565608A Expired - Fee Related JP4298170B2 (ja) | 1998-08-14 | 1999-08-13 | マップデコーダ用の区分されたデインターリーバメモリ |
Country Status (10)
Country | Link |
---|---|
US (1) | US6381728B1 (ja) |
EP (1) | EP1108289A1 (ja) |
JP (1) | JP4298170B2 (ja) |
KR (2) | KR100671075B1 (ja) |
CN (1) | CN1168221C (ja) |
AU (1) | AU759044B2 (ja) |
BR (1) | BR9912989A (ja) |
CA (1) | CA2340364A1 (ja) |
ID (1) | ID29610A (ja) |
WO (1) | WO2000010255A1 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE20023252U1 (de) * | 1999-04-02 | 2003-07-31 | Samsung Electronics Co., Ltd., Suwon, Kyonggi | Vorrichtung zum Verschachteln/Entschachteln für ein Kommunikationssystem |
JP3246484B2 (ja) * | 1999-07-07 | 2002-01-15 | 日本電気株式会社 | ターボデコーダ |
US6628723B1 (en) | 1999-10-15 | 2003-09-30 | Cisco Technology | Coding rate reduction for turbo codes |
US7302621B2 (en) * | 2000-01-03 | 2007-11-27 | Icoding Technology, Inc. | High spread highly randomized generatable interleavers |
US6789218B1 (en) * | 2000-01-03 | 2004-09-07 | Icoding Technology, Inc. | High spread highly randomized generatable interleavers |
US6775800B2 (en) * | 2000-01-03 | 2004-08-10 | Icoding Technology, Inc. | System and method for high speed processing of turbo codes |
US6516437B1 (en) * | 2000-03-07 | 2003-02-04 | General Electric Company | Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates |
US6829313B1 (en) * | 2000-07-17 | 2004-12-07 | Motorola, Inc. | Sliding window turbo decoder |
US6748566B1 (en) * | 2000-07-21 | 2004-06-08 | Lucent Technologies Inc. | Ensuring proper acceptance of data at a receiver in wireless multiple access communications systems |
US6760390B1 (en) * | 2000-10-25 | 2004-07-06 | Motorola, Inc. | Log-map metric calculation using the avg* kernel |
US7093179B2 (en) * | 2001-03-22 | 2006-08-15 | University Of Florida | Method and coding means for error-correction utilizing concatenated parity and turbo codes |
US6392572B1 (en) * | 2001-05-11 | 2002-05-21 | Qualcomm Incorporated | Buffer architecture for a turbo decoder |
US6763493B2 (en) * | 2001-09-21 | 2004-07-13 | The Directv Group, Inc. | Method and system for performing decoding using a reduced-memory implementation |
JP3888135B2 (ja) * | 2001-11-15 | 2007-02-28 | 日本電気株式会社 | 誤り訂正符号復号装置 |
KR100436434B1 (ko) * | 2001-11-19 | 2004-06-16 | 한국전자통신연구원 | 상태 메트릭을 갖는 터보 복호기 및 그를 이용한 계산 방법 |
KR100447175B1 (ko) * | 2001-12-03 | 2004-09-04 | 엘지전자 주식회사 | 터보 디코딩 방법 및 이를 위한 장치 |
KR100651434B1 (ko) * | 2002-10-05 | 2006-11-28 | 삼성전자주식회사 | 패킷 데이터 통신 시스템 수신기에서의 간섭신호 제거장치 및 방법 |
KR100532325B1 (ko) * | 2002-11-23 | 2005-11-29 | 삼성전자주식회사 | 터보 복호기의 입력 제어 방법 및 장치 |
US7440392B2 (en) * | 2003-02-19 | 2008-10-21 | Advanced Micro Devices, Inc. | Wireless receiver deinterleaver having partitioned memory |
US7010453B2 (en) * | 2003-10-14 | 2006-03-07 | Agilent Technologies, Inc. | Methods and apparatus for optimizing lists of waveforms |
US6944558B2 (en) | 2003-10-14 | 2005-09-13 | Agilent Technologies, Inc. | Methods and apparatus for optimizing the masking of waveforms to reduce the number of waveforms in a list of waveforms |
KR100520934B1 (ko) * | 2003-12-30 | 2005-10-17 | 삼성전자주식회사 | 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법 |
US7702968B2 (en) | 2004-02-27 | 2010-04-20 | Qualcomm Incorporated | Efficient multi-symbol deinterleaver |
KR100744367B1 (ko) * | 2004-05-24 | 2007-07-30 | 삼성전자주식회사 | 가변 윈도우가 적용된 터보 복호화 장치 및 방법 |
KR101160717B1 (ko) | 2004-10-12 | 2012-06-28 | 어웨어, 인크. | 트랜시버에서의 공유 메모리 할당 방법 및 시스템 |
KR100736606B1 (ko) * | 2005-03-23 | 2007-07-09 | 엘지전자 주식회사 | 비트 역인터리버용 메모리 및 그 제어방법 |
US20090022079A1 (en) * | 2005-05-04 | 2009-01-22 | Fei Frank Zhou | Method and apparatus for providing enhanced channel interleaving |
TW200723709A (en) * | 2005-07-21 | 2007-06-16 | Wionics Research | Deinterleaver and dual-viterbi decoder architecture |
US7409606B2 (en) * | 2005-08-31 | 2008-08-05 | Motorola, Inc. | Method and system for interleaving in a parallel turbo decoder |
FR2890804B1 (fr) * | 2005-09-12 | 2008-04-04 | St Microelectronics Sa | Traitement de blocs dans un dispositif de decodage par blocs |
US7810015B2 (en) * | 2005-11-28 | 2010-10-05 | Stmicroelectronics Sa | Decoding with a concatenated error correcting code |
KR100651035B1 (ko) * | 2005-12-01 | 2006-11-30 | 한국전자통신연구원 | 차세대 무선 랜 시스템의 블록 디인터리버 장치 및 그 방법 |
US8139612B2 (en) * | 2006-04-04 | 2012-03-20 | Qualcomm Incorporated | Methods and apparatus for dynamic packet mapping |
US8213548B2 (en) * | 2006-04-04 | 2012-07-03 | Qualcomm Incorporated | Methods and apparatus for dynamic packet reordering |
KR101952812B1 (ko) | 2006-04-12 | 2019-02-27 | 티큐 델타, 엘엘씨 | 패킷 재전송 및 메모리 공유 |
US7783936B1 (en) | 2006-09-28 | 2010-08-24 | L-3 Communications, Corp. | Memory arbitration technique for turbo decoding |
US8583983B2 (en) | 2006-11-01 | 2013-11-12 | Qualcomm Incorporated | Turbo interleaver for high data rates |
US20130170842A1 (en) * | 2012-01-04 | 2013-07-04 | Toshiaki Koike-Akino | Method and System for Equalization and Decoding Received Signals Based on High-Order Statistics in Optical Communication Networks |
KR102478169B1 (ko) * | 2020-04-03 | 2022-12-16 | 한국전자통신연구원 | 디인터리빙 방법 및 이를 수행하는 디인터리빙 시스템 |
CN112289257B (zh) * | 2020-10-29 | 2021-08-06 | 中国航发南方工业有限公司 | 燃气涡轮发电机组的显示及操作装置 |
CN112233613B (zh) * | 2020-10-29 | 2021-08-06 | 中国航发南方工业有限公司 | 显示板组件、燃气涡轮发电机组的显示及操作装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1030925B (it) * | 1974-12-19 | 1979-04-10 | Sits Soc It Telecom Siemens | Unita di controllo della segnalazione |
US4059825A (en) * | 1976-10-12 | 1977-11-22 | Greene Edward P | Burst/slip correction decoder and method |
CA1203019A (en) * | 1982-01-19 | 1986-04-08 | Tetsu Watanabe | Apparatus for recording and reproducing a digital signal |
US4539684A (en) * | 1983-01-07 | 1985-09-03 | Motorola, Inc. | Automatic frame synchronization recovery utilizing a sequential decoder |
US4907233A (en) * | 1988-05-18 | 1990-03-06 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | VLSI single-chip (255,223) Reed-Solomon encoder with interleaver |
US5014276A (en) * | 1989-02-06 | 1991-05-07 | Scientific Atlanta, Inc. | Convolutional encoder and sequential decoder with parallel architecture and block coding properties |
US5208816A (en) * | 1989-08-18 | 1993-05-04 | At&T Bell Laboratories | Generalized viterbi decoding algorithms |
US5103459B1 (en) | 1990-06-25 | 1999-07-06 | Qualcomm Inc | System and method for generating signal waveforms in a cdma cellular telephone system |
US5263051A (en) * | 1991-07-05 | 1993-11-16 | Codex Corporation | Device and method of interleaving for a trellis precoding system |
US5588112A (en) * | 1992-12-30 | 1996-12-24 | Digital Equipment Corporation | DMA controller for memory scrubbing |
US5537444A (en) * | 1993-01-14 | 1996-07-16 | At&T Corp. | Extended list output and soft symbol output viterbi algorithms |
US5530707A (en) * | 1994-03-09 | 1996-06-25 | At&T Corp. | Area-efficient decoders for rate-k/n convolutional codes and other high rate trellis codes |
US5659781A (en) * | 1994-06-29 | 1997-08-19 | Larson; Noble G. | Bidirectional systolic ring network |
US5825807A (en) * | 1995-11-06 | 1998-10-20 | Kumar; Derek D. | System and method for multiplexing a spread spectrum communication system |
US5862190A (en) * | 1995-12-29 | 1999-01-19 | Motorola, Inc. | Method and apparatus for decoding an encoded signal |
US6023783A (en) * | 1996-05-15 | 2000-02-08 | California Institute Of Technology | Hybrid concatenated codes and iterative decoding |
US5933462A (en) * | 1996-11-06 | 1999-08-03 | Qualcomm Incorporated | Soft decision output decoder for decoding convolutionally encoded codewords |
ES2236784T3 (es) | 1997-01-31 | 2005-07-16 | Alcatel | Metodo y dispositivo para intercalar y desintercalar datos digitales y sistema de comunicacion. |
US6141384A (en) * | 1997-02-14 | 2000-10-31 | Philips Electronics North America Corporation | Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder |
-
1999
- 1999-02-26 US US09/259,665 patent/US6381728B1/en not_active Expired - Lifetime
- 1999-08-13 BR BR9912989-2A patent/BR9912989A/pt not_active IP Right Cessation
- 1999-08-13 CA CA002340364A patent/CA2340364A1/en not_active Abandoned
- 1999-08-13 WO PCT/US1999/018551 patent/WO2000010255A1/en not_active Application Discontinuation
- 1999-08-13 EP EP99941158A patent/EP1108289A1/en not_active Withdrawn
- 1999-08-13 KR KR1020017001932A patent/KR100671075B1/ko not_active Expired - Fee Related
- 1999-08-13 AU AU54867/99A patent/AU759044B2/en not_active Ceased
- 1999-08-13 KR KR1020017001926A patent/KR20010072498A/ko not_active Application Discontinuation
- 1999-08-13 CN CNB998121576A patent/CN1168221C/zh not_active Expired - Fee Related
- 1999-08-13 JP JP2000565608A patent/JP4298170B2/ja not_active Expired - Fee Related
- 1999-08-13 ID IDW20010595A patent/ID29610A/id unknown
Also Published As
Publication number | Publication date |
---|---|
KR20010072498A (ko) | 2001-07-31 |
US6381728B1 (en) | 2002-04-30 |
JP2003528477A (ja) | 2003-09-24 |
WO2000010255A1 (en) | 2000-02-24 |
AU5486799A (en) | 2000-03-06 |
KR20010072501A (ko) | 2001-07-31 |
CN1344438A (zh) | 2002-04-10 |
BR9912989A (pt) | 2003-01-07 |
CA2340364A1 (en) | 2000-02-24 |
EP1108289A1 (en) | 2001-06-20 |
CN1168221C (zh) | 2004-09-22 |
ID29610A (id) | 2001-09-06 |
AU759044B2 (en) | 2003-04-03 |
KR100671075B1 (ko) | 2007-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4298170B2 (ja) | マップデコーダ用の区分されたデインターリーバメモリ | |
US6754290B1 (en) | Highly parallel map decoder | |
US6434203B1 (en) | Memory architecture for map decoder | |
JP5129216B2 (ja) | マップ・デコーダのためのメモリ・アーキテクチャ | |
US6859906B2 (en) | System and method employing a modular decoder for decoding turbo and turbo-like codes in a communications network | |
US6662331B1 (en) | Space-efficient turbo decoder | |
KR19990017546A (ko) | 터보부호기의 복호기 | |
RU2236085C2 (ru) | Архитектура памяти для декодера максимальной апостериорной вероятности | |
MXPA01001656A (en) | Partitioned deinterleaver memory for map decoder | |
MXPA01001657A (en) | Memory architecture for map decoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |