CN115394884B - 发光二极管以及发光二极管的制造方法 - Google Patents
发光二极管以及发光二极管的制造方法 Download PDFInfo
- Publication number
- CN115394884B CN115394884B CN202110556317.3A CN202110556317A CN115394884B CN 115394884 B CN115394884 B CN 115394884B CN 202110556317 A CN202110556317 A CN 202110556317A CN 115394884 B CN115394884 B CN 115394884B
- Authority
- CN
- China
- Prior art keywords
- strain compensation
- layer
- light
- strain
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
Landscapes
- Led Devices (AREA)
Abstract
本申请涉及半导体技术领域，具体公开了一种发光二极管以及发光二极管的制造方法，该发光二极管包括应变补偿预备层以及以选择性生长方式层叠设置于应变补偿预备层上的应变补偿匹配发光区，其中应变补偿匹配发光区在应变补偿预备层和应变补偿匹配发光区的层叠方向的垂直方向上具有第一横截面尺寸，第一横截面尺寸和应变补偿匹配发光区与应变补偿预备层之间的晶格失配量设置成使得应变补偿匹配发光区内产生足够的应力，利用QCSE效应，进而使得应变补偿匹配发光区因QCSE效应所产生的红移量不小于25nm。通过上述方式，能够提升发光二极管的光效。
Description
技术领域
本申请涉及半导体技术领域，特别是发光二极管以及发光二极管的制造方法。
背景技术
发光二极管(LED)是一种将电能转化为光能的光电器件，被广泛应用于照明、背光和显示等领域。
本申请的发明人在长期的研发过程中，发现现有技术通常采用芯片工艺刻蚀隔离槽制备micro-LED芯片单元，导致micro-LED芯片单元的侧壁损伤，导致发光效率损失。另外，现有外延工艺生长高In组份长波段材料时，由于高温In-N键不稳定，In的脱附率高，因此一般生长温度不高于800℃。但在低温下晶体质量变差，不利于LED器件获得高光效。
因此，有必要设计一种能够提升光效的发光二极管。
发明内容
本申请要解决的技术问题是提供一种发光二极管以及发光二极管的制造方法，能够提升发光二极管的光效。
一方面，本申请提供了一种发光二极管，发光二极管包括应变补偿预备层以及以选择性生长方式层叠设置于应变补偿预备层上的应变补偿匹配发光区，其中应变补偿匹配发光区在应变补偿预备层和应变补偿匹配发光区的层叠方向的垂直方向上具有第一横截面尺寸，第一横截面尺寸和应变补偿匹配发光区与应变补偿预备层之间的晶格失配量设置成使得应变补偿匹配发光区内产生足够的应力，利用QCSE效应，进而使得应变补偿匹配发光区因QCSE效应所产生的红移量不小于25nm。
另一方面，本申请提供了一种发光二极管的制造方法，制造方法包括：提供一应变补偿预备层；在应变补偿预备层上选择性生长应变补偿匹配发光区；其中，应变补偿匹配发光区在应变补偿预备层和应变补偿匹配发光区的层叠方向的垂直方向上具有第一横截面尺寸，第一横截面尺寸和应变补偿匹配发光区与应变补偿预备层之间的晶格失配量设置成使得应变补偿匹配发光区内产生足够的应力，利用QCSE效应，进而使得应变补偿匹配发光区因QCSE效应所产生的红移量不小于25nm。
本申请的有益效果是：区别于现有技术的情况，本申请中应变补偿预备层可用于调控应变补偿匹配发光区的应力大小、保持应变补偿匹配发光区的应力稳定、降低缺陷密度，同时，本申请利用应变补偿预备层与应变补偿匹配发光区之间的晶格失配量且配合第一横截面尺寸，实现对应变补偿匹配发光区的应力控制，利用QCSE效应，使得应变补偿匹配发光区因QCSE效应所产生的红移量不小于25nm，进而实现应变补偿匹配发光区在相对较高温度下的生长，提高外延层的质量，尤其是提高长波段(例如红光、黄光)的外延层的质量，进而提升发光二极管的光效。进一步地，本申请以选择性生长方式层叠设置于所述应变补偿预备层上的应变补偿匹配发光区，不再采用芯片工艺刻蚀隔离槽制备micro-LED芯片单元，可避免micro-LED芯片单元的侧壁损伤，提高发光效率，并提升大尺寸外延结构的均匀性。此外，本申请发明人通过对不同生长区域的应变补偿匹配发光区的应力控制，可控制不同生长区域的应变补偿匹配发光区的红移量，进而实现RGB三色单片集成显示。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请第一实施例提供的发光二极管的结构示意图；
图2是本申请第二实施例提供的发光二极管的结构示意图；
图3是本申请第三实施例提供的发光二极管的结构示意图；
图4是本申请第四实施例提供的发光二极管的结构示意图；
图5是本申请第五实施例提供的发光二极管的结构示意图；
图6是本申请第六实施例提供的发光二极管的结构示意图；
图7是本申请第七实施例提供的发光二极管的结构示意图；
图8是本申请第八实施例提供的发光二极管的结构示意图；
图9是本申请第九实施例提供的发光二极管的结构示意图；
图10是本申请第十实施例提供的发光二极管的结构示意图；
图11是本申请提供的发光二极管的制造方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1所示，本申请实施例提供一种发光二极管10，该发光二极管10包括：应变补偿预备层11以及以选择性生长方式层叠设置于应变补偿预备层11上的应变补偿匹配发光区12。
具体而言，应变补偿预备层11为应变补偿匹配发光区12的生长基底，应变补偿预备层11的作用是调控应变补偿匹配发光区12的应力大小、保持应变补偿匹配发光区12的应力稳定、降低缺陷密度等。
应变补偿预备层11为衬底、缓冲层、本征半导体层、N型半导体层、超晶格层、阱前准备层或自定义层中的一个或组合。
可选地，衬底包括但不限于蓝宝石衬底、Si衬底、SiC衬底、GaN衬底、ZnO衬底、InP衬底、GaAs衬底中的一个或多个组合。
可选地，本征半导体层可以为本征GaN层、本征InGaAlN层。
可选地，N型半导体层可以为N型GaN层、N型InGaAlN层。
可选地，超晶格层可以通过重复地堆叠多个复合层形成，各个复合层分别包括多个氮化物半导体层。各个氮化物半导体层可具有不同的组分以具有不同的晶格常数。通过重复地堆叠具有不同晶格常数的多个氮化物半导体层，使超晶格层可具有与氮化物半导体层的晶格常数不同的新晶格常数。
可选地，自定义层为可掺杂或不掺杂的Ga(X)N(Y)(其中，X＝In、Al、B，Y＝P、As、Sb、Bi)。
应变补偿匹配发光区12为生长在应变补偿预备层11之上并位于生长区域内的、具有量子限制斯塔克效应(Quantum Confined Stark Effect，QCSE)的半导体发光区12。其中，生长区域是指拟形成micro-LED单元的区域，生长区域和非生长区域间隔设置。
可选地，应变补偿匹配发光区12的材料体系为Ga(X)N(Y)(其中，X＝In、Al、B，Y＝P、As、Sb、Bi)。
可选地，应变补偿发光区12的形状可以为方形、圆形、六角形、三角形、自定义形状等。
可选地，应变补偿发光区12的边长可以为100毫米到10毫米、10毫米到1毫米、1毫米到100微米、100微米到1微米、1微米到1纳米，间隔为10毫米到1毫米、1毫米到100微米、100微米到1微米、1微米到1纳米。
其中，应变补偿匹配发光区12在应变补偿预备层11和应变补偿匹配发光区12的层叠方向的垂直方向上具有第一横截面尺寸，区别于现有技术的是，本申请实施例中第一横截面尺寸和应变补偿匹配发光区12与应变补偿预备层11之间的晶格失配量设置成使得应变补偿匹配发光区12内产生足够的应力，利用QCSE效应，进而使得应变补偿匹配发光区12因QCSE效应所产生的红移量不小于25nm。
需要说明的是，本申请中应变补偿匹配发光区12与应变补偿预备层11之间的晶格失配量要小于临界晶格失配阈值。其中，临界晶格失配阈值是指：当晶格失配小于该临界晶格失配阈值时，可依靠弹性形变补偿晶格常数之间的差别且在界面处不产生位错和缺陷；当晶格失配超出该临界晶格失配阈值时，界面处的位错和缺陷密度将会显著增加。
区别于现有技术的情况，本申请中应变补偿预备层11可用于调控应变补偿匹配发光区12的应力大小、保持应变补偿匹配发光区12的应力稳定、降低缺陷密度，同时，本申请利用应变补偿预备层11与应变补偿匹配发光区12之间的晶格失配量且配合第一横截面尺寸，实现对应变补偿匹配发光区12的应力控制，利用QCSE效应，使得应变补偿匹配发光区12因QCSE效应所产生的红移量不小于25nm，进而实现应变补偿匹配发光区12在相对较高温度下的生长，提高外延层的质量，尤其是提高长波段(例如红光、黄光)的外延层的质量，进而提升发光二极管10的光效。进一步地，本申请以选择性生长方式层叠设置于所述应变补偿预备层11上的应变补偿匹配发光区12，不再采用芯片工艺刻蚀隔离槽制备micro-LED芯片单元，可避免micro-LED芯片单元的侧壁损伤，提高发光效率，并提升大尺寸外延结构的均匀性，并有效防止大尺寸外延结构发生翘曲。此外，本申请发明人通过对不同生长区域的应变补偿匹配发光区12的应力控制，可控制不同生长区域的应变补偿匹配发光区12的红移量，进而实现RGB三色单片集成显示。
在一实施例中，因QCSE效应所产生的红移量不小于50nm。
在一实施例中，因QCSE效应所产生的红移量不小于100nm。
在一实施例中，因QCSE效应所产生的红移量不小于200nm。
具体而言，因QCSE效应以及MQW尺寸效应所产生的红移量不小于200nm；因应变补偿预备层11尺寸效应以及QCSE效应所产生的红移量不小于200nm；因应变补偿预备层11尺寸效应、QCSE效应以及MQW尺寸效应所产生的红移量不小于300nm。
在一实施例中，因QCSE效应所产生的红移量为应变补偿匹配发光区12所产生的实际峰值波长与根据应变补偿匹配发光区12的组分所计算的应变补偿匹配发光区12在无应力状态下所产生的理论峰值波长之间的差值。
具体而言，当应变补偿匹配发光区12的材料为InxGa1-xN或AlxGa1-xN时，根据松弛无应变合金的带隙弯曲方程(Bandgap bowing equation of relaxed unstrained alloy)，在无应力状态下，其带隙和组分之间满足以下公式：
Eg(InxGa1-xN)＝xEg(InN)+(1-x)Eg(GaN)-bx(1-x)
＝3.43-2.79x-1.4x(1-x)；
Eg(AlxGa1-xN)＝xEg(AlN)+(1-x)Eg(GaN)-bx(1-x)
＝3.43+2.71x-x(1-x)。
其中，b为弯曲因子，对于InxGa1-xN和AlxGa1-xN体系，b的经验值分别为1.4和1.0。因此，根据组分x可以计算出带隙Eg，再根据公式Eg＝hc/λ≈1240/λ，由Eg可计算出应变补偿匹配发光区12在无应力状态下所产生的理论峰值波长。此外，根据量子限域效应，随着量子阱厚度的减小，发光波长会发生蓝移且不同材料体系有所差异。本申请中将因QCSE效应所产生的红移量定义为实际峰值波长与由上式计算所得的理论峰值波长之差。
如图2所示，在一实施例中，应变补偿匹配发光区12为量子阱层12，量子阱层12包括层叠设置的阱层122和垒层121，其中应变补偿预备层11的晶格常数介于阱层122的晶格常数和垒层121的晶格常数之间。
在一实施例中，应变补偿预备层11、阱层122和垒层121的晶格常数满足如下关系：
a1<a3<a2或a2<a3<a1
其中，a1为阱层122的晶格常数，a2为垒层121的晶格常数，a3为应变补偿预备层11的晶格常数。
具体而言，阱层122可以为InGaN阱层122，垒层121可以为GaN垒层121、AlGaN垒层121或AlN垒层121，应变补偿预备层11可以为InGaN应变补偿预备层11或AlGaN应变补偿预备层11。例如，如图3所示，InGaN阱层122的晶格常数a1为3.2～3.54埃，GaN垒层121的晶格常数a2为3.2埃，InGaN应变补偿预备层11的晶格常数a3为3.2～3.54埃；如图4所示，InGaN阱层122的晶格常数a1为3.2～3.54埃，AlGaN垒层121的晶格常数a2为3.1～3.2埃，InGaN应变补偿预备层11的晶格常数a3为3.2～3.54埃；如图5所示，InGaN阱层122的晶格常数a1为3.2～3.54埃，AlGaN垒层121的晶格常数a2为3.1～3.2埃，AlGaN应变补偿预备层11的晶格常数a3为3.1～3.2埃；如图6所示，InGaN阱层122的晶格常数a1为3.2～3.54埃，AlN垒层121的晶格常数a2为3.1埃，AlGaN应变补偿预备层11的晶格常数a3为3.1～3.2埃；如图7所示，InGaN阱层122的晶格常数a1为3.2～3.54埃，AlN垒层121的晶格常数a2为3.1埃，InGaN应变补偿预备层11的晶格常数a3为3.2～3.54埃。
在一实施例中，如图8所示，发光二极管10进一步包括衬底14，应变补偿预备层11以选择性生长方式形成于衬底14上，且在应变补偿预备层11和应变补偿匹配发光区12的层叠方向的垂直方向上具有第二横截面尺寸，第二横截面尺寸与第一横截面尺寸相同。
具体而言，衬底14包括但不限于蓝宝石衬底、Si衬底、SiC衬底、GaN衬底、ZnO衬底、InP衬底、GaAs衬底中的一个或多个组合。
进一步地，如图3～7所示，发光二极管10进一步包括P型半导体层13，P型半导体层13位于应变补偿匹配发光区12远离应变补偿预备层11的一侧，且P型半导体层13与应变补偿匹配发光区12层叠设置。
其中，P型半导体层13包括但不限于电子阻挡层、P型GaN层、P型重掺杂欧姆接触层中的一个或多个组合。
如图9～10所示，P型半导体层13可包括位于生长区域内且彼此独立的P型半导体子结构；P型半导体层13也可包括位于至少两个生长区域内且在至少两个生长区域之间形成连接的P型半导体子结构，其中，具体连接方式为某一生长区域P型半导体层13组成中的至少一层与另一生长区域中的P型半导体层13组成中相同属性的至少一层相互接触。
在一实施例中，应变补偿匹配发光区12与应变补偿预备层11之间的晶格失配量不小于2％。
在一实施例中，应变补偿匹配发光区12与应变补偿预备层11之间的晶格失配量不小于3％。
在一实施例中，应变补偿匹配发光区12与应变补偿预备层11之间的晶格失配量不小于5％。
在一实施例中，应变补偿匹配发光区12与应变补偿预备层11之间的晶格失配量不小于10％。
在一实施例中，应变补偿匹配发光区12与应变补偿预备层11之间的晶格失配量不小于20％。
其中，晶格失配量定义为[(a1-a3)/a3]×100％，其中，a1为阱层的晶格常数，a3为应变补偿预备层11的晶格常数。
如图11所示，本申请实施例还提供一种用于制造上述实施例的发光二极管10的方法，该制造方法包括：
S101：提供一应变补偿预备层11。
具体而言，应变补偿预备层11为衬底、缓冲层、本征半导体层、N型半导体层、超晶格层、阱前准备层或自定义层中的一个或组合。
可选地，衬底包括但不限于蓝宝石衬底、Si衬底、SiC衬底、GaN衬底、ZnO衬底、InP衬底、GaAs衬底中的一个或多个组合。
可选地，本征半导体层可以为本征GaN层、本征InGaAlN层。
可选地，N型半导体层可以为N型GaN层、N型InGaAlN层。
可选地，超晶格层可以通过重复地堆叠多个复合层形成，各个复合层分别包括多个氮化物半导体层。各个氮化物半导体层可具有不同的组分以具有不同的晶格常数。通过重复地堆叠具有不同晶格常数的多个氮化物半导体层，使超晶格层可具有与氮化物半导体层的晶格常数不同的新晶格常数。
可选地，自定义层为可掺杂或不掺杂的Ga(X)N(Y)(其中，X＝In、Al、B，Y＝P、As、Sb、Bi)。
S102：在应变补偿预备层11上选择性生长应变补偿匹配发光区12。
其中，应变补偿匹配发光区12在应变补偿预备层11和应变补偿匹配发光区12的层叠方向的垂直方向上具有第一横截面尺寸，第一横截面尺寸和应变补偿匹配发光区12与应变补偿预备层11之间的晶格失配量设置成使得应变补偿匹配发光区12内产生足够的应力，利用QCSE效应，进而使得应变补偿匹配发光区12因QCSE效应所产生的红移量不小于25nm。
具体而言，可在应变补偿预备层11上形成一掩膜层，在掩膜层上选择性生长应变补偿匹配发光区12。具体技术方案为：在应变补偿预备层11上涂布光阻，曝光显影后，保留生长区域上的光阻，并在非生长区域沉积掩膜层，再移除光阻，或者，先沉积掩膜层材料，再涂布光阻并曝光显影后，除生长区域之外的光阻保留，通过刻蚀工艺移除生长区域的掩膜层，再移除光阻；在应变补偿预备层11上生长应变补偿匹配发光区12，通过移除非生长区域的掩膜层以剥离非生长区域的应变补偿匹配发光区12。其中，掩膜层的材料组分可以为金属(如Ti、W、Mo、Mn、Cr、Ta等)、SiO2、Si3N4中的至少一种，掩膜层的厚度可以为10毫米到1毫米、1毫米到100微米、100微米到1微米、1微米到1纳米，宽度为10毫米到1毫米、1毫米到100微米、100微米到1微米、1微米到1纳米。
在其它实施例中，可利用干法刻蚀工艺，在应变补偿预备层11的非生长区域刻蚀出沟槽，其它区域为生长区域，在沟槽之间的应变补偿预备层11上选择性生长应变补偿匹配发光区12。其中，沟槽的深度为10毫米到1毫米、1毫米到100微米、100微米到1微米、1微米到1纳米，沟槽的宽度为10毫米到1毫米、1毫米到100微米、100微米到1微米、1微米到1纳米。
在其它实施例中，在应变补偿预备层11的非生长区域刻蚀出沟槽，其它区域为生长区域，用二氧化硅填充沟槽直至高于生长区域的上表面，形成一具有一定高度的台阶，在生长区域的上表面选择性生长应变补偿匹配发光区12。其中，台阶的深度为10毫米到1毫米、1毫米到100微米、100微米到1微米、1微米到1纳米。
在一实施例中，因QCSE效应所产生的红移量为应变补偿匹配发光区12所产生的实际峰值波长与根据应变补偿匹配发光区12的组分所计算的应变补偿匹配发光区12在无应力状态下所产生的理论峰值波长之间的差值。
在一实施例中，应变补偿匹配发光区12为量子阱层12，量子阱层12包括层叠设置的阱层122和垒层121，其中应变补偿预备层11的晶格常数介于阱层122的晶格常数和垒层121的晶格常数之间。
其中，应变补偿预备层11、阱层122和垒层121的晶格常数满足如下关系：
a1<a3<a2或a2<a3<a1
其中，a1为阱层122的晶格常数，a2为垒层121的晶格常数，a3为应变补偿预备层11的晶格常数。
具体而言，阱层122可以为InGaN阱层122，垒层121可以为GaN垒层121、AlGaN垒层121或AlN垒层121，应变补偿预备层11可以为InGaN应变补偿预备层11或AlGaN应变补偿预备层11。例如，如图3所示，InGaN阱层122的晶格常数a1为3.2～3.54埃，GaN垒层121的晶格常数a2为3.2埃，InGaN应变补偿预备层11的晶格常数a3为3.2～3.54埃；如图4所示，InGaN阱层122的晶格常数a1为3.2～3.54埃，AlGaN垒层121的晶格常数a2为3.1～3.2埃，InGaN应变补偿预备层11的晶格常数a3为3.2～3.54埃；如图5所示，InGaN阱层122的晶格常数a1为3.2～3.54埃，AlGaN垒层121的晶格常数a2为3.1～3.2埃，AlGaN应变补偿预备层11的晶格常数a3为3.1～3.2埃；如图6所示，InGaN阱层122的晶格常数a1为3.2～3.54埃，AlN垒层121的晶格常数a2为3.1埃，AlGaN应变补偿预备层11的晶格常数a3为3.1～3.2埃；如图7所示，InGaN阱层122的晶格常数a1为3.2～3.54埃，AlN垒层121的晶格常数a2为3.1埃，InGaN应变补偿预备层11的晶格常数a3为3.2～3.54埃。
区别于现有技术的情况，本申请中应变补偿预备层11可用于调控应变补偿匹配发光区12的应力大小、保持应变补偿匹配发光区12的应力稳定、降低缺陷密度，同时，本申请利用应变补偿预备层11与应变补偿匹配发光区12之间的晶格失配量且配合第一横截面尺寸，实现对应变补偿匹配发光区12的应力控制，利用QCSE效应，使得应变补偿匹配发光区12因QCSE效应所产生的红移量不小于25nm，进而实现应变补偿匹配发光区12在相对较高温度下的生长，提高外延层的质量，尤其是提高长波段(例如红光、黄光)的外延层的质量，进而提升发光二极管10的光效。进一步地，本申请以选择性生长方式层叠设置于所述应变补偿预备层11上的应变补偿匹配发光区12，不再采用芯片工艺刻蚀隔离槽制备micro-LED芯片单元，可避免micro-LED芯片单元的侧壁损伤，提高发光效率，并提升大尺寸外延结构的均匀性。此外，本申请发明人通过对不同生长区域的应变补偿匹配发光区12的应力控制，可控制不同生长区域的应变补偿匹配发光区12的红移量，进而实现RGB三色单片集成显示。
以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (17)
1.一种发光二极管，其特征在于，所述发光二极管包括应变补偿预备层以及以选择性生长方式层叠设置于所述应变补偿预备层上的应变补偿匹配发光区，其中所述应变补偿匹配发光区在所述应变补偿预备层和所述应变补偿匹配发光区的层叠方向的垂直方向上具有第一横截面尺寸，所述第一横截面尺寸和所述应变补偿匹配发光区与所述应变补偿预备层之间的晶格失配量设置成使得所述应变补偿匹配发光区内产生足够的应力，利用QCSE效应，进而使得所述应变补偿匹配发光区因QCSE效应所产生的红移量不小于25nm。
2.根据权利要求1所述的发光二极管，其特征在于，所述因QCSE效应所产生的红移量不小于50nm。
3.根据权利要求1所述的发光二极管，其特征在于，所述因QCSE效应所产生的红移量不小于100nm。
4.根据权利要求1所述的发光二极管，其特征在于，所述因QCSE效应所产生的红移量不小于200nm。
5.根据权利要求1所述的发光二极管，其特征在于，所述因QCSE效应所产生的红移量为所述应变补偿匹配发光区所产生的实际峰值波长与根据所述应变补偿匹配发光区的组分所计算的所述应变补偿匹配发光区在无应力状态下所产生的理论峰值波长之间的差值。
6.根据权利要求1所述的发光二极管，其特征在于，所述应变补偿匹配发光区为量子阱层，所述量子阱层包括层叠设置的阱层和垒层，其中所述应变补偿预备层的晶格常数介于所述阱层的晶格常数和所述垒层的晶格常数之间。
7.根据权利要求5所述的发光二极管，其特征在于，所述应变补偿预备层、阱层和垒层的晶格常数满足如下关系：
a1<a3<a2或a2<a3<a1
其中，a1为所述阱层的晶格常数，a2为所述垒层的晶格常数，a3为所述应变补偿预备层的晶格常数。
8.根据权利要求1所述的发光二极管，其特征在于，所述应变补偿预备层为衬底、缓冲层、本征半导体层、N型半导体层、超晶格层、阱前准备层或自定义层中的一个或组合。
9.根据权利要求1所述的发光二极管，其特征在于，所述发光二极管进一步包括衬底，所述应变补偿预备层以选择性生长方式形成于所述衬底上，且在所述应变补偿预备层和所述应变补偿匹配发光区的层叠方向的垂直方向上具有第二横截面尺寸，所述第二横截面尺寸与所述第一横截面尺寸相同。
10.根据权利要求1所述的发光二极管，其特征在于，所述应变补偿匹配发光区与所述应变补偿预备层之间的晶格失配量不小于2％。
11.根据权利要求1所述的发光二极管，其特征在于，所述应变补偿匹配发光区与所述应变补偿预备层之间的晶格失配量不小于3％。
12.根据权利要求1所述的发光二极管，其特征在于，所述应变补偿匹配发光区与所述应变补偿预备层之间的晶格失配量不小于5％。
13.根据权利要求1所述的发光二极管，其特征在于，所述应变补偿匹配发光区与所述应变补偿预备层之间的晶格失配量不小于10％。
14.根据权利要求1所述的发光二极管，其特征在于，所述应变补偿匹配发光区与所述应变补偿预备层之间的晶格失配量不小于20％。
15.一种发光二极管的制造方法，其特征在于，所述制造方法包括：
提供一应变补偿预备层；
在所述应变补偿预备层上选择性生长应变补偿匹配发光区；
其中，所述应变补偿匹配发光区在所述应变补偿预备层和所述应变补偿匹配发光区的层叠方向的垂直方向上具有第一横截面尺寸，所述第一横截面尺寸和所述应变补偿匹配发光区与所述应变补偿预备层之间的晶格失配量设置成使得所述应变补偿匹配发光区内产生足够的应力，利用QCSE效应，进而使得所述应变补偿匹配发光区因QCSE效应所产生的红移量不小于25nm。
16.根据权利要求15所述的制造方法，其特征在于，所述因QCSE效应所产生的红移量为所述应变补偿匹配发光区所产生的实际峰值波长与根据所述应变补偿匹配发光区的组分所计算的所述应变补偿匹配发光区在无应力状态下所产生的理论峰值波长之间的差值。
17.根据权利要求15所述的制造方法，其特征在于，所述应变补偿匹配发光区为量子阱层，所述量子阱层包括层叠设置的阱层和垒层，其中所述应变补偿预备层的晶格常数介于所述阱层的晶格常数和所述垒层的晶格常数之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110556317.3A CN115394884B (zh) | 2021-05-21 | 2021-05-21 | 发光二极管以及发光二极管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110556317.3A CN115394884B (zh) | 2021-05-21 | 2021-05-21 | 发光二极管以及发光二极管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115394884A CN115394884A (zh) | 2022-11-25 |
| CN115394884B true CN115394884B (zh) | 2025-03-18 |
Family
ID=84113623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110556317.3A Active CN115394884B (zh) | 2021-05-21 | 2021-05-21 | 发光二极管以及发光二极管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115394884B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840971A (zh) * | 2009-03-17 | 2010-09-22 | 先进开发光电股份有限公司 | 一种发光二极管及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0812023A1 (en) * | 1996-04-09 | 1997-12-10 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates |
| JP4163343B2 (ja) * | 1999-09-22 | 2008-10-08 | 三菱化学株式会社 | 発光素子および発光素子モジュール |
| CN105610047B (zh) * | 2016-01-01 | 2018-09-21 | 西安电子科技大学 | GeSn多量子阱金属腔激光器及其制作方法 |
-
2021
- 2021-05-21 CN CN202110556317.3A patent/CN115394884B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840971A (zh) * | 2009-03-17 | 2010-09-22 | 先进开发光电股份有限公司 | 一种发光二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115394884A (zh) | 2022-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100850950B1 (ko) | 질화물계 발광 소자 | |
| CN104011886B (zh) | 发光二极管及其制造方法 | |
| CN102576782B (zh) | 具有高位错密度的中间层的发光二极管及其制造方法 | |
| US8217400B2 (en) | Polychromatic light emitting diode device having wavelength conversion layer made of semiconductor and method for manufacturing the same | |
| JP5113120B2 (ja) | 半導体装置の製造方法およびその構造 | |
| CN106505133A (zh) | 紫外发光器件及其制造方法 | |
| KR101843513B1 (ko) | 질화갈륨계 발광 다이오드 | |
| KR20140010587A (ko) | 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법 | |
| KR101644156B1 (ko) | 양자우물 구조의 활성 영역을 갖는 발광 소자 | |
| KR20220012337A (ko) | 패시베이션 층을 포함하는 발광 다이오드 전구체 | |
| KR101781505B1 (ko) | 질화갈륨계 반도체 발광소자 및 그 제조방법 | |
| CN103996766B (zh) | 氮化镓基发光二极管及其制备方法 | |
| CN105633229A (zh) | 发光二极管及其制作方法 | |
| TWI755047B (zh) | 併入應變鬆弛結構的ｌｅｄ前驅物 | |
| CN112802869A (zh) | 单片集成氮化物发光波长可调节的白光led及制备方法 | |
| CN105742442B (zh) | 氮化物半导体紫外线发光元件的制造方法 | |
| KR20120071572A (ko) | 다중양자우물 구조의 활성 영역을 갖는 발광 소자 | |
| CN101483212B (zh) | 三族氮化合物半导体发光二极管及其制造方法 | |
| CN115394884B (zh) | 发光二极管以及发光二极管的制造方法 | |
| KR20150015760A (ko) | 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법 | |
| KR20080114049A (ko) | 반도체 소자의 제조 방법 | |
| KR20050096010A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| KR100868361B1 (ko) | 질화물계 반도체 발광소자 및 그의 제조방법 | |
| TW201545337A (zh) | 半導體結構 | |
| KR100867499B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230404 Address after: No.1088 Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen, Guangdong 518055 Applicant after: Southern University of Science and Technology Address before: 518000 building 11, Jinxiu Dadi, 121 hudipai, Guanhu street, Longhua District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230704 Address after: Building 1, Building 409, No. 1310 Kukeng Sightseeing Road, Kukeng Community, Guanlan Street, Longhua District, Shenzhen City, Guangdong Province, 518000 Applicant after: Naweilang Technology (Shenzhen) Co.,Ltd. Address before: No.1088 Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen, Guangdong 518055 Applicant before: Southern University of Science and Technology |
|
| GR01 | Patent grant |