CN115358181B - 一种集成电路版图满足相邻通孔最小间距约束的布线方法 - Google Patents

Abstract

本发明提供了一种集成电路版图满足相邻通孔最小间距约束的布线方法，包括以下步骤：1）获取布线参数，确定布线约束；2）将需要连接的源点加入到待扩展结点的队列中，确定待扩展结点队列；3）遍历版图图形，确定通孔的第一查询标记图表和第二查询标记图表；4）从费用最小的结点出发，对待扩展结点队列中的结点通过查询第一查询标记图表和第二查询标记图表依次进行扩展和确定代价值；5）生成版图。本发明可以减少布线所需要消耗的时间，提高布线效率。

Description

一种集成电路版图满足相邻通孔最小间距约束的布线方法

技术领域

本发明涉及EDA设计技术领域，具体涉及一种集成电路版图满足相邻通孔最小间距约束的布线方法。

背景技术

随着芯片设计规模的不断增大以及制造工艺的不断提升，EDA工具成了芯片设计领域必不可少的辅助工具。在布线阶段，EDA工具的首要目标是实现不同模块之间的连接关系。EDA工具在实现连接关系的同时还需要满足设计规则，这是因为设计规则与制造工艺息息相关，会直接影响最后芯片的制造。

芯片设计规则包含了众多约束，相邻通孔最小间距(MinAdjacentViaSpacing)约束就是其中之一。MinAdjacentViaSpacing约束是对相邻的通孔之间间距的要求。应用该约束需要满足一定条件，即，通孔之间距离小于或等于相邻通孔距离称为相邻通孔，当前通孔的相邻通孔的数量大于或等于设计规则规定的相邻通孔数量时，该约束发挥作用。

以往采用的方法是在当前创建的通孔的所涉及的顶层、cut层、底层、三层版图中所有的版图图形进行遍历，如果遍历到的图形为通孔则与当前通孔进行检查，判断是否满足MinAdjacentViaSpacing约束。但是随着设计规模和复杂性的递增，该方法消耗的时间会大幅增加，面临巨大的时间成本。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种集成电路版图满足MinAdjacentViaSpacing约束的布线方法，减少布线所需要消耗的时间，提高布线效率。

为实现上述目的，本发明提供的集成电路版图满足相邻通孔最小间距约束的布线方法，包括以下步骤：

1)获取布线参数，确定布线约束；

2)将需要连接的源点加入到待扩展结点的队列中，确定待扩展结点队列；

3)遍历版图图形，确定通孔的第一查询标记图表和第二查询标记图表；

4)从费用最小的结点出发，对待扩展结点队列中的结点通过查询第一查询标记图表和第二查询标记图表依次进行扩展和确定代价值；

5)生成版图。

进一步地，所述布线约束包括各个布线层的相邻通孔距离、相邻通孔数量、相邻通孔最小间距、最小通孔宽度。

进一步地，所述第一查询标记图表的确定方法如下：

将版图中的每个通孔外扩第一距离，其中所述第一距离＝所述相邻通孔距离+所述最小通孔宽度/2；

将外扩后的区域记为第一标记区域，对第一标记区域内的格点赋值为假，并将第一标记区域内的格点值和所述格点被标记的次数保存到第一查询标记图表。

进一步地，所述第二查询标记图表的确定方法如下：

将版图中的所有通孔外扩第二距离，其中所述第二距离＝所述相邻通孔最小间距+所述最小通孔宽度/2；

将外扩后的区域记为第二标记区域，对第二标记区域内的格点赋值为假并将其保存到第二查询标记图表中。

进一步地，所述步骤4)包括以下步骤：

在扩展结点过程中，如果结点沿同布线层的四个方向扩展，则为当前结点添加第一代价值；

在扩展结点过程中，如果结点沿上下方向扩展时，则当前结点处需要生成通孔，需要查询在当前位置生成通孔是否会产生DRC：如果产生DRC，则为当前结点加上第二代价值，如果不产生DRC，则为当前结点加上第一代价值。

更进一步地，所述查询在当前位置生成通孔是否会产生DRC的步骤包括如下步骤：

在第一查询标记图表中进行查询，获取当前需要创建通孔的中心点的被标记次数；

判断所述标记次数是否大于或等于所述相邻通孔数量：如果大于等于相邻通孔数量，则根据第二查询标记图表判断当前需要创建通孔的中心点值是否为真，如果不为真则会产生DRC；如果为真，则不会产生DRC。

为实现上述目的，本发明还提供集成电路版图满足相邻通孔最小间距约束的布线的装置，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行上述的集成电路版图满足相邻通孔最小间距约束的布线方法的步骤。

为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的集成电路版图满足相邻通孔最小间距约束的布线方法的步骤。

本发明的一种集成电路版图满足相邻通孔最小间距约束的布线方法，与现有技术相比具有如下有益效果：

(1)减少了现有布线技术在布线过程中为满足相邻通孔最小间距约束所需要消耗的时间；

(2)无需每次创建通孔时遍历版图上的所有图形，极大地提升了布线效率。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为根据本发明的集成电路版图满足相邻通孔最小间距的布线方法流程图；

图2为根据本发明实施方式的第一次标记过程示意图；

图3为根据本发明实施方式的第二次标记过程示意图；

图4为不满足相邻通孔最小间距约束的通孔示意图；

图5为满足相邻通孔最小间距约束的通孔示意图；

图6为示例性布线结果示意图。

具体实施方式

下面将参照附图更详细地描述本发明的实施例。虽然附图中显示了本发明的某些实施例，然而应当理解的是，本发明可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本发明。应当理解的是，本发明的附图及实施例仅用于示例性作用，并非用于限制本发明的保护范围。

应当理解，本发明的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本发明的范围在此方面不受限制。

本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。

需要注意，本发明中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。“多个”应理解为两个或以上。

术语

相邻通孔最小间距(MinAdjacentViaSpacing)：设计规则中定义的两相邻通孔之间的最小距离。

相邻通孔距离(Adjacent Via distance)：设计规则中定义小于等于该距离的通孔属于相邻通孔。

相邻通孔数量(Adjacent Via Number)：设计规则中定义大于等于该相邻通孔数量的通孔要满足相邻通孔最小距离约束。

最小通孔宽度(minCutWidth)：设计规则中定义的通孔的最小的宽度。

下面，将参考附图详细地说明本发明的实施例。

实施例1

图1为根据本发明的集成电路版图满足相邻通孔最小间距的布线方法流程图，下面将参考图1，对本发明的集成电路版图满足相邻通孔最小间距的布线方法进行详细描述。

在步骤101，获取布线参数。

本发明实施例中，利用EDA工具从工艺文件中读取布线参数，布线参数包括各个布线层的相邻通孔距离、相邻通孔数量、相邻通孔最小间距、最小通孔宽度等约束。

在步骤102，确定待扩展结点队列。

本发明实施例中，将需要连接的源点加入到待扩展结点的队列中，确定待扩展结点队列。

在步骤103，确定通孔的查询标记图表。

本发明实施例中，根据布线约束，遍历版图图形，对通孔进行两次标记，获得两个查询标记图表。

第一查询标记图表的确定方法如下：将版图中的每个通孔外扩第一次外扩距离，第一次外扩距离＝相邻通孔距离+1/2最小通孔宽度，外扩后示意图如图2所示；将外扩后的区域记为标记区域，并将其保存到图表的第一查询标记图表中，具体地，第一查询标记图表中存储的是标记区域内的格点和该点被标记的次数并将该标记区域内的格点值均赋值为假，即代表在这些点上打孔会产生DRC。该点每被标记一次，标记次数增加1。图2中的标记区域内非重叠区域格点的标记次数为1，由于重叠区域被两个标记区域都标记了一次所以重叠区域内格点的标记次数为2。

第二查询标记图表的确定方法如下：将版图中的所有通孔外扩第二次标记距离，第二次标记距离＝相邻通孔最小间距+1/2最小通孔宽度，如图3所示。将外扩后的区域记为标记区域，对标记区域内的格点赋值为假，并将其保存到第二查询标记图表中。

在步骤104，从费用最小的结点出发，对待扩展结点队列中的结点依次扩展和确定代价值。

本发明实施例中，在扩展结点过程中，如果结点沿同布线层的四个方向扩展，则为当前结点添加第一代价值。

在扩展结点过程中，如果结点沿上下方向扩展时，则当前结点处需要生成通孔，需要查询在当前位置生成通孔是否会产生DRC，如果产生DRC，则为当前结点加上第二代价值，如果不产生DRC，则为当前结点加上第一代价值。

查询在当前位置生成通孔是否会产生DRC时包括如下步骤：在第一查询标记图表中进行查询，获取当前需要创建通孔的中心点的被标记次数，如果大于等于相邻通孔数，则启用MinAdjacentViaSpacing约束。

启用MinAdjacentViaSpacing约束包括：根据第二查询标记图表判断当前需要创建通孔的中心点值是否为真，如果为假，则会产生DRC，如图4所示，如果为真，则不会产生DRC，如图5所示，表示可以在此处进行打孔。

在步骤105，生成版图。

本发明实施例中，将找到的路径转换为版图，在需要换层的位置选取合适的通孔大小进行打孔。

利用本发明实施例1中的步骤101至步骤105，进行版图布线，布线结果示意图如图6所示，其中，布线参数为：AdjacentViaNum＝3，MinAdjacentViaSpacing＝0.4，可以看出，通孔到其他通孔间距均大于MinAdjacentViaSpacing，相邻通孔数为5，大于AdjacentViaNum。

实施例2

本发明实施例还提供了一种集成电路版图满足相邻通孔最小间距约束的布线的装置，包括存储器和处理器，存储器上储存有在处理器上运行的程序，处理器运行所述程序时执行上述集成电路版图满足相邻通孔最小间距约束的布线方法的步骤。

实施例3

本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的集成电路版图满足相邻通孔最小间距约束的布线方法的步骤，所述集成电路版图满足相邻通孔最小间距约束的布线方法参见前述部分的介绍，不再赘述。

本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种集成电路版图满足相邻通孔最小间距约束的布线方法，包括以下步骤：

1）获取布线参数，确定布线约束，所述布线约束包括各个布线层的相邻通孔距离和最小通孔宽度；

2）将需要连接的源点加入到待扩展结点的队列中，确定待扩展结点队列；

3）遍历版图图形，确定通孔的第一查询标记图表和第二查询标记图表；

4）从费用最小的结点出发，对待扩展结点队列中的结点通过查询第一查询标记图表和第二查询标记图表依次进行扩展和确定代价值；

5）生成版图；

其中所述第一查询标记图表的确定方法如下：将版图中的每个通孔外扩第一距离，其中所述第一距离=所述相邻通孔距离+所述最小通孔宽度/2；将外扩后的区域记为第一标记区域，对第一标记区域内的格点赋值为假，并将第一标记区域内的格点值和所述格点被标记的次数保存到第一查询标记图表；

所述第二查询标记图表的确定方法如下：将版图中的所有通孔外扩第二距离，其中所述第二距离=所述相邻通孔最小间距+所述最小通孔宽度/2；将外扩后的区域记为第二标记区域，对第二标记区域内的格点赋值为假并将其保存到第二查询标记图表中；

所述步骤4）进一步包括以下步骤：

在扩展结点过程中，如果结点沿同布线层的四个方向扩展，则为当前结点添加第一代价值；

在扩展结点过程中，如果结点沿上下方向扩展时，则当前结点处需要生成通孔，需要查询在当前位置生成通孔是否会产生DRC：如果产生DRC，则为当前结点加上第二代价值，如果不产生DRC，则为当前结点加上第一代价值；

所述查询在当前位置生成通孔是否会产生DRC的步骤包括如下步骤：

在第一查询标记图表中进行查询，获取当前需要创建通孔的中心点的被标记次数；

判断所述标记次数是否大于或等于所述相邻通孔数量：如果大于等于相邻通孔数量，则根据第二查询标记图表判断当前需要创建通孔的中心点值是否为真，如果不为真则会产生DRC；如果为真，则不会产生DRC。

2.根据权利要求1所述的集成电路版图满足相邻通孔最小间距约束的布线方法，其特征在于，所述布线约束还包括各个布线层的相邻通孔数量、相邻通孔最小间距。

3.一种集成电路版图满足相邻通孔最小间距约束的布线的装置，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行权利要求1-2任一项所述的集成电路版图满足相邻通孔最小间距约束的布线方法的步骤。

4.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1-2任一项所述的集成电路版图满足相邻通孔最小间距约束的布线方法的步骤。