[go: up one dir, main page]

CN115249696B - 电子组件及其制造方法 - Google Patents

电子组件及其制造方法 Download PDF

Info

Publication number
CN115249696B
CN115249696B CN202110456678.0A CN202110456678A CN115249696B CN 115249696 B CN115249696 B CN 115249696B CN 202110456678 A CN202110456678 A CN 202110456678A CN 115249696 B CN115249696 B CN 115249696B
Authority
CN
China
Prior art keywords
semiconductor layer
lower electrode
upper electrode
electrode
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110456678.0A
Other languages
English (en)
Other versions
CN115249696A (zh
Inventor
张怡鸣
李竣杰
高睿志
邓乃维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shangyin Technology Co ltd
POLYERA CORP
Original Assignee
Shangyin Technology Co ltd
POLYERA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shangyin Technology Co ltd, POLYERA CORP filed Critical Shangyin Technology Co ltd
Priority to CN202110456678.0A priority Critical patent/CN115249696B/zh
Publication of CN115249696A publication Critical patent/CN115249696A/zh
Application granted granted Critical
Publication of CN115249696B publication Critical patent/CN115249696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P34/42
    • H10W90/00

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种电子组件包含基板、多个电子元件以及导电材料。电子元件设置在基板上,且电子元件分别包含有下电极、半导体层以及上电极,而下电极、半导体层以及上电极依次地堆迭在基板上。电子元件是共享半导体层,其中半导体层形成贯通半导体层的多个连接通道。连接通道位于电子元件中的第一电子元件的上电极与电子元件中的第二电子元件的下电极之间。这些连接通道以不同功率的激光加工而成。导电材料设置在连接通道中,以使第一电子元件的上电极电性连接第二电子元件的下电极。

Description

电子组件及其制造方法
技术领域
本发明涉及一种电子组件,其包含电性连接的多个电子元件,以及此电子组件的制造方法。
背景技术
基于全球趋于暖化,使得气候变迁已成为国际社会共同面对的挑战。1997年时“联合国气候变化纲要公约(United Nations Framework Convention on Climate Change,UNFCCC)缔约国”所提出的京都议定书于2005年正式生效,目标为减少二氧化碳的排放。对此各国都着重于再生能源的发展,以减少石化燃料的使用。其中,由于太阳提供了满足人们目前和未来的能量需求,因此再生能源中又属太阳能发电备受重视,而太阳能发电技术中用于将太阳光转换为电能的电子组件即成为首要开发标的。
为了提高电子组件的光电转换效能,除了针对电子组件中的材料进行改善之外,为了将材料的功效发挥到极致,电子组件的制程改善也是重要课题之一。因为制程属于大面积制作,因此容易产生大量生产才容易显见的问题,也容易产生不均匀的制程缺陷。例如,将半导体层材料进行大面积沉积时,各区域的半导体层材料的厚度难免有所差异,因而容易对接续的激光烧蚀与串并联造成影响。因现有技术都是以单一功率的激光进行激光烧蚀,因此当在不同厚度的半导体层材料上烧蚀单一功率的激光时,会发生激光烧蚀程度不一致的问题,而容易让电子元件间的连接通道因为烧蚀不完全而导致无法导电,或因为烧蚀过度而破坏下电极结构,进而导致下电极自身的传导效率下降等问题。对此,如何针对半导体层材料厚度不均对后续的激光烧蚀的影响进行改善为目前非常重要的课题。
发明内容
有鉴于此,本发明的一方面在于提供一种电子组件。电子组件包含基板、多个电子元件以及导电材料。电子元件设置在基板上,且电子元件分别包含有下电极、半导体层以及上电极,而下电极、半导体层以及上电极依次地堆迭在基板上。电子元件是共享半导体层,其中半导体层形成贯通半导体层的多个连接通道。连接通道位于电子元件中的第一电子元件的上电极与电子元件中的第二电子元件的下电极之间。这些连接通道以不同功率的激光加工而成。导电材料设置在连接通道中,以使第一电子元件的上电极电性连接第二电子元件的下电极。
其中,连接通道根据加工的激光的功率不同,包含有贯穿半导体层并耦接第一电子元件的上电极的表面与第二电子元件的下电极的表面的第一通道。
其中,连接通道根据加工的激光的功率不同,还包含有第二通道和第三通道两者中至少一者。其中第二通道未贯穿半导体层;第三通道贯穿半导体层并耦接第一电子元件的上电极与第二电子元件的下电极的凹陷处,且凹陷处由激光加工烧蚀而成。
其中,含有导电材料的第一通道的导电效率高于含有导电材料的第三通道的导电效率。
其中,电子组件包含光伏元件、光电二极管、发光二极管、电容器及晶体管中至少一者。
本发明的另一方面在于电子组件的制造方法,其包含以下步骤:提供基板,并在基板上形成第一下电极与第二下电极,第一下电极与第二下电极之间具有绝缘材料;在第一下电极、第二下电极及绝缘材料上形成半导体层;以不同功率的激光对半导体层对应第二下电极的位置进行多次激光加工,以形成垂直的多个连接通道;在多个连接通道中设置导电材料;在半导体层及导电材料上设置第一上电极及第二上电极,其中第一上电极覆盖连接通道以及导电材料。其中,第一上电极、第一下电极以及两者间的半导体层形成第一电子元件。第二上电极、第二下电极以及两者间的半导体层形成第二电子元件。第一电子元件的第一上电极与第二电子元件的第二下电极透过这些连接通道及导电材料电性连接。
其中,多次激光加工的激光功率差异范围在3%~20%之间。
其中,以不同功率的激光对半导体层对应第二下电极的位置进行多次激光加工,以形成垂直的连接通道的步骤中,还包含以下子步骤:以第一功率激光加工半导体层,以形成第一通道。其中,以第一功率激光加工时,将移除第一功率激光路径上的部分的半导体层,以形成贯穿半导体层并耦接第一电子元件的上电极的表面与第二电子元件的下电极的表面的第一通道。
其中,以不同功率的激光对半导体层对应第二下电极的位置进行多次激光加工,以形成垂直的连接通道的步骤中,还包含以下步骤中的至少一个子步骤:以第二功率激光加工半导体层,以形成第二通道;以第三功率激光加工半导体层,以形成第三通道。其中,以第二功率激光加工时,将移除第二功率激光路径上的部分的半导体层并残留部分未被激光烧蚀的半导体层,以形成未贯穿半导体层的第二通道。以第三功率激光加工时,将移除第三功率激光路径上的部分的半导体层,并在第二下电极形成凹陷处,以形成贯穿半导体层并耦接第一上电极与第二下电极上的凹陷处的第三通道。
本发明还提供电子组件的进一步制造方法,其包含以下步骤:提供基板,并在基板上形成第一下电极、第二下电极与第三下电极,第一下电极与第二下电极之间,以及第二下电极与第三下电极之间皆具有绝缘材料;在第一下电极、第二下电极、第三下电极及绝缘材料上形成半导体层;以不同功率的激光对半导体层对应第二下电极的位置,以及半导体层对应第三下电极的位置进行多次激光加工,以形成垂直的多个连接通道;在多个连接通道中设置导电材料;在半导体层及导电材料上设置第一上电极、第二上电极与第三上电极,其中第一上电极覆盖相对于第二下电极之上的连接通道以及导电材料,而第二上电极覆盖相对于第三下电极之上的连接通道以及导电材料。其中,第一上电极、第一下电极以及两者间的半导体层形成第一电子元件。第二上电极、第二下电极以及两者间的半导体层形成第二电子元件。第三上电极、第三下电极以及两者间的半导体层形成第三电子元件。第一电子元件的第一上电极与第二电子元件的第二下电极透过这些连接通道及导电材料电性连接。第二电子元件的第二上电极与第三电子元件的第三下电极透过这些连接通道及导电材料电性连接。
与现有技术相比,借助多重的不同功率激光在半导体层上加工本发明的电子组件,以借此解决大规模沉积半导体层时,因薄膜沉积不均而形成不同厚度的半导体层所带来的激光加工缺陷的问题。
附图说明
图1是绘示了现有技术的电子组件的结构示意图。
图2绘示了现有技术中在不同厚度的半导体层施加单一功率激光的烧蚀制程。
图3A显示了在厚度约为350nm的半导体层施加不同功率激光的烧蚀测试结果。
图3B显示了去除图3A的半导体层后的烧蚀测试结果。
图3C显示了在厚度约为250nm的半导体层施加不同功率激光的烧蚀测试结果。
图3D显示了去除图3C的半导体层后的烧蚀测试结果。
图4A是绘示了大面积沉积成膜的半导体层厚度分布示意图。
图4B是显示了本发明与现有技术的单一面积中的激光烧蚀轨迹的设计比较示意图。
图5A是绘示了现有技术的以施加单一功率激光烧蚀的示意图。
图5B是绘示了本发明技术的施加多重功率激光烧蚀的示意图。
图6是绘示了本发明电子组件的一具体实施例的结构示意图。
图7是绘示了本发明电子组件的制造方法的一具体实施例的步骤流程图。
图8A、8B是绘示了本发明电子组件的一具体实施例的流程示意图。
图9是绘示了本发明电子组件的制造方法的一具体实施例的进一步的步骤流程图。
图10是绘示了本发明电子组件的制造方法的另一具体实施例的步骤流程图。
图11A、11B是绘示了本发明电子组件的制造方法的另一具体实施例的流程示意图。
具体实施方式
为了让本发明的优点,精神与特征可以更容易且明确地了解,后续将以实施例并参照附图进行详述与讨论。值得注意的是,这些实施例仅为本发明代表性的实施例。但是其可以许多不同的形式来实现,并不限于本说明书所描述的实施例。相反地,提供这些实施例的目的是使本发明的公开内容更加透彻且全面。
在本发明公开的各种实施例中使用的术语仅用于描述特定实施例的目的,并非在限制本发明所公开的各种实施例。如在此所使用的单数形式也包括复数形式,除非上下文清楚地另外指示。除非另有限定,否则在本说明书中使用的所有术语(包含技术术语和科学术语)具有与本发明公开的各种实施例所属领域普通技术人员通常理解的涵义相同的涵义。上述术语(诸如在一般使用的辞典中限定的术语)将被解释为具有与在相同技术领域中的语境涵义相同的涵义,并且将不被解释为具有理想化的涵义或过于正式的涵义,除非在本发明公开的各种实施例中被清楚地限定。
在本说明书的描述中,参考术语“一实施例”、“一具体实施例”等的描述意指结合该实施例描述地具体特征、结构、材料或者特点包含在本发明的至少一个实施例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例。而且,描述的具体特征、结构、材料或者特点可以在任何一个或多个实施例中以合适的方式结合。
请参阅图1,图1是绘示了现有技术的电子组件P的结构示意图。现有技术的电子组件P结构如图1所示,电子组件P包含基板P1、第一电子元件P2、第二电子元件P3以及导电材料P6。第一电子元件P2及第二电子元件P3设置在基板P1上,且第一电子元件P2包含有第一下电极P20、半导体层P4以及第一上电极P21、第二电子元件P3包含有第二下电极P30、半导体层P4以及第二上电极P31,而第一下电极P20及第二下电极P30、半导体层P4、以及第一上电极P21及第二上电极P31依次地堆迭在基板P1上。第一电子元件P2与第二电子元件P3是共享半导体层P4,其中半导体层P4形成贯通半导体层P4的连接通道P5。连接通道P5位于第一上电极P21与第二下电极P30之间。导电材P6系设置在连接通道P5中,以使第一上电极P21电性连接第二下电极P30。在图1的结构中,理想的电子组件P没有制程上的问题。
然而,请参阅图2至图4A,图2绘示了现有技术中在不同厚度的半导体层施加单一功率激光的烧蚀制程,图3A显示了在厚度约为350nm的半导体层施加不同功率激光的烧蚀测试结果,图3B显示了去除图3A的半导体层后的烧蚀测试结果,图3C显示了在厚度约为250nm的半导体层施加不同功率激光的烧蚀测试结果,图3D显示了去除图3C的半导体层后的烧蚀测试结果,图4A是绘示了大面积沉积成膜的半导体层厚度分布示意图。如图2及图4A所示,在实际的制程中,在大面积沉积半导体层13时,难免都会发生沉积厚度不均的问题。在图4A中,可以看出在单一面积的半导体层13中,半导体层13厚度的范围可以包含200nm至354nm之间不等。因此,在现有技术的制程中,实际操作上半导体层13的横切面将会如图2所示。而这将会导致在接续下来的激光烧蚀过程中,如图2所示,若以同一功率的激光L进行加工的话,将会发生烧蚀程度不均的问题。其中,烧蚀的结果包含有烧蚀不完全、理想烧蚀以及烧蚀过度。烧蚀不完全是指部分半导体层13材料残留在下电极表面,而因为材料残留,将形成额外的电阻进而影响上、下电极间的导电。理想烧蚀为目标半导体层13完全移除,并且激光加工对下电极12表面无破坏现象,此时上、下电极间的导电效率最佳。烧蚀过度为目标半导体层13虽完全移除,但却对下电极12表面产生破坏现象,进而在下电极12表面产生凹陷处121。烧蚀过度时,由于下电极12遭到破坏,导致自身导电度下降,进而影响导电效率。
为了更进一步说明,如图3A至图3D所示,分别在厚度为350nm(如图3A)及250nm(如图3C)的半导体层上由左至右分别施加功率为12%、13%、14%的激光。接着,将半导体层厚度约为350nm(如图3A)的半导体层去除而形成如图3B的烧蚀测试结果,以及将半导体层厚度约为250nm(如图3C)的半导体层去除而形成如图3D的烧蚀测试结果。其中,图3B及图3D中的实心方框圈选处为理想烧蚀的测试结果,而虚线方框圈选处则为烧蚀过度的测试结果。如图3B所示,在350nm中,功率为12%的激光对半导体层可以烧蚀成理想烧蚀(如图3B的实心方框圈选处)。然而,如图3D所示,在250nm中,功率为12%的激光对半导体层却为烧蚀过度(如图3D的虚线方框圈选处)。因此,若以现有技术的以单一激光功率进行激光烧蚀时,则会让电子组件中的电子元件间根据半导体层厚度的不同,对应着形成不完全烧蚀、理想烧蚀及烧蚀过度的连接通道,进而导致电子元件的导电效率下降,或甚至根本无法导电。
承上,为了解决以上的问题,本发明利用多重功率进行激光加工。请参阅图4B至图6,图4B是显示了本发明与现有技术的单一面积中的激光烧蚀轨迹的设计比较示意图,图5A是绘示了现有技术的以施加单一功率激光烧蚀的示意图,图5B是绘示了本发明技术的施加多重功率激光烧蚀的示意图,图6是绘示了本发明电子组件的一具体实施例的结构示意图。如图4B、图5A及5B所示,图4B是分别绘示了在单一面积上在各个电子元件间以现有技术的单一功率激光烧蚀(如左半部),以及以本发明的多重功率激光烧蚀(如右半部)的烧蚀轨迹的设计比较图。图5A为现有技术的在厚度不均的半导体层P4上,以单一功率的激光L进行烧蚀的结果示意图,而图5B为本发明的在厚度不均的半导体层13上,以不同功率的激光L进行多重烧蚀的结果示意图。将图4B与图5A及图5B分别对应着看,可以看出左半部可以对应着图5A的横切面示意图,右半部则可以对应着图5B的横切面示意图。由图5A看出若使用单一功率进行烧蚀时,当遇到厚度低于平均厚度的半导体层P4时,将会发生过度烧蚀,而破坏了下电极表面;当遇到厚度高于平均厚度的半导体层P4时,将未发生烧蚀不完全,使得剩下来的半导体层变成了电阻而使上、下电极无法导电;而仅有当半导体层厚度为目标的平均厚度时,才能发生理想烧蚀,进而大幅影响电子组件的导电效率。而如图5B可以看出,本发明将在每一单位烧蚀位置上进行不同功率的多重激光烧蚀,不管是遇到哪种厚度,在多重功率的激光L所烧蚀的连接通道14中都会形成一个理想烧蚀,进而确保电子组件D中的各电子元件2一定会相互导电。换句话说,以本发明的多重激光烧蚀所形成的多个连接通道来取代现有技术的以单一激光烧蚀所形成的单一连接通道,则可以完全因应不同厚度的半导体层所导致的在激光烧蚀过程中烧蚀程度不同的问题。
如图6所示,电子组件D由多重功率激光烧蚀制程而完成,其中电子组件D包含基板10、多个电子元件2以及导电材料15。电子元件2设置在基板10上,且电子元件2分别包含有下电极12、半导体层13以及上电极11,而下电极12、半导体层13以及上电极11依次地堆迭在基板10上。电子元件2是共享半导体层13,其中半导体层13形成贯通半导体层13的多个连接通道14。连接通道14位于电子元件2中的第一电子元件20的第一上电极201与电子元件2中的第二电子元件21的第二下电极210之间。这些连接通道14以不同功率的激光加工而成。导电材料15设置在多个连接通道14中,且多个连接通道14会共同让第一上电极201与第二下电极210电导通电性连接。
由于针对同一个通道同时使用了不同功率的激光进行加工,本发明的电子组件D一定会包含一种贯穿半导体层13并耦接第一上电极201的表面与第二下电极210的表面的第一通道140,这就是理想烧蚀。此外,本发明的电子组件D还可包含有第二通道141和第三通道142中至少一者。第二通道141为未贯穿半导体层13,即不完全烧蚀;第三通道142贯穿半导体层13并耦接第一上电极201与第二下电极210的凹陷处121,且凹陷处121由激光加工烧蚀而成。对此,虽然因为半导体层13厚度的不同仍会发生不完全烧蚀及过度烧蚀,但却确保了理想烧蚀的产生,进而提高电子组件D的制程良率。
由于烧蚀过度难免会影响第二下电极210自身的导电效率,因此含有导电材料15的第一通道140的导电效率高于含有导电材料15的第三通道142的导电效率。虽然含有导电材料15的第三通道142导电效率低于含有导电材料15的第一通道140的导电效率,导电材料15的第三通道142仍可提供第一上电极201与第二下电极210间的导电功能。
在实际应用中,本发明的电子组件D包含光伏元件、光电二极管、发光二极管、电容器及晶体管中至少一者。
请参阅图7至图8B,图7是显示了本发明电子组件D的制造方法的一具体实施例的步骤流程图,图8A、8B是显示了本发明电子组件D的一具体实施例的流程示意图。如图7、图8A及图8B所示,本发明的电子组件D的制造方法包含了以下步骤:步骤S11:提供基板10,并在基板10上形成第一下电极200与第二下电极210,第一下电极200与第二下电极210之间具有绝缘材料16;步骤S12:在第一下电极200、第二下电极210及绝缘材料16上形成半导体层13;步骤S13:以不同功率的激光对半导体层13对应第二下电极210的位置进行多次激光加工,以形成垂直的多个连接通道14;步骤S14:在多个连接通道14中设置导电材料15;步骤S15:在半导体层13及导电材料15上设置第一上电极201及第二上电极211,其中第一上电极201覆盖连接通道14以及导电材料15。其中,第一上电极201、第一下电极200以及两者间的半导体层13形成第一电子元件20。第二上电极210、第二下电极211以及两者间的半导体层13形成第二电子元件21。由于多个连接通道14可以共同达成让第一电子元件20的第一上电极201与第二电子元件21的第二下电极210透过这些连接通道14及导电材料15电性连接。
其中,多次激光加工的激光功率差异范围在3%~20%之间。
请参阅图9,图9是显示了本发明电子组件D的制造方法的一具体实施例的进一步的步骤流程图。如图9所示,在步骤13中还包含有子步骤131:以第一功率激光加工半导体层13,以形成第一通道140。其中,以第一功率激光加工时,将移除第一功率激光路径上的部分的半导体层13,以形成贯穿半导体层13并耦接第一上电极201的表面与第二下电极210的表面的第一通道140。在实际应用中,在步骤13中进一步还包含有子步骤132及子步骤133中至少一者,子步骤132:以第二功率激光加工半导体层13,以形成第二通道141;子步骤133:以第三功率激光加工半导体层13,以形成第三通道142。其中,以第二功率激光加工时,将移除第二功率激光路径上的部分的半导体层13并残留部分未被激光烧蚀的半导体层13,以形成未贯穿半导体层13的第二通道141。以第三功率激光加工时,将移除第三功率激光路径上的部分的半导体层13,并在第二下电极210形成凹陷处121,以形成贯穿半导体层13并耦接第一上电极201与第二下电极210上的凹陷处121的第三通道142。
需要说明的是,以上是为了清楚区分第一通道140(理想烧蚀)、第二通道141(不完全烧蚀)以及第三通道142(烧蚀过度),才分别以第一功率、第二功率及第三功率表是个别的施加功率。然而,在实际情况下,多重功率激光加工可能在第一次激光加工时,在不同厚度的半导体层13上分别形成第一通道140、第二通道141以及第三通道142,因此,上述的第一功率、第二功率以及第三功率可为相同或不同的激光功率,并不以此为限。
请参阅图10至图11B,图10是显示了本发明电子组件D的制造方法的另一具体实施例的步骤流程图,图11A、11B是显示了本发明电子组件D的制造方法的另一具体实施例的流程示意图。由于电子组件D由多个电子元件2所组成,因此当电子元件2数量为三时,将以下列步骤进行:步骤S21:提供基板10,并在基板10上形成第一下电极200、第二下电极210与第三下电极220,第一下电极200与第二下电极210之间,以及第二下电极210与第三下电极220之间皆具有绝缘材料16;步骤S22:在第一下电极200、第二下电极210、第三下电极220及绝缘材料16上形成半导体层13;步骤S23:以不同功率的激光对半导体层13对应第二下电极210的位置,以及半导体层13对应第三下电极220的位置进行多次激光加工,以形成垂直的多个连接通道14;步骤S24:在多个连接通道14中设置导电材料15;步骤S25:在半导体层13及导电材料15上设置第一上电极201、第二上电极211与第三上电极221,其中第一上电极201覆盖相对于第二下电极210之上的连接通道14以及导电材料15,而第二上电极211覆盖相对于第三下电极220之上的连接通道14以及导电材料15。其中,第一上电极201、第一下电极200以及两者间的半导体层13形成第一电子元件20。第二上电极211、第二下电极210以及两者间的半导体层13形成第二电子元件21。第三上电极221、第三下电极220以及两者间的半导体层13形成第三电子元件22。第一电子元件20的第一上电极201与第二电子元件21的第二下电极210透过这些连接通道14及导电材料15电性连接。第二电子元件21的第二上电极211与第三电子元件22的第三下电极220透过这些连接通道14及导电材料15电性连接。当电子组件D中的电子元件2数量增加时,将以此类推,且电子元件2的数量并不以此为限。
其中,上述的半导体层包含有机半导体、钙钛矿、铜铟镓锡、铜锌锡硫等化合物半导体,与其他种类的薄膜太阳能半导体材料,且半导体层可包含着多层不同载子传递功能材料的层迭或多种不同载子传递功能材料的混合,而不以图中的单一半导体层为限。导电材料包含金属氧化物与金属材质。
综上,借助本发明的多重功率的激光烧蚀,将可以提高单位区域内达成理想烧蚀的机率,进而提升制程良率。
借助以上具体实施例的详述,希望能更加清楚描述本发明的特征与精神,而并非以上述所揭露的具体实施例来对本发明的方面加以限制。相反地,其目的是希望能在本发明所要求保护的权利要求的范围内涵盖各种改变及具相等性的安排。
符号说明
P:现有技术的电子组件 P4:现有技术的半导体层
P1:现有技术的基板 P5:现有技术的连接通道
P2:现有技术的第一电子元件 P6:现有技术的导电材料
P20:现有技术的第一下电极 P7:现有技术的绝缘材料
P21:现有技术的第一上电极 L:激光
P3:现有技术的第二电子元件 D:电子组件
P30:现有技术的第二下电极 10:基板
P31:现有技术的第二上电极 11:上电极
12:下电极
121:凹陷处
13:半导体层
14:连接通道
140:第一通道
141:第二通道
142:第三通道
15:导电材料
16:绝缘材料
2:电子元件
20:第一电子元件
200:第一下电极
201:第一上电极
21:第二电子元件
210:第二下电极
211:第二上电极
22:第三电子元件
220:第三下电极
221:第三上电极
S11~S25:步骤
S131~S133:子步骤

Claims (10)

1.一种电子组件,其包含:
一基板;
多个电子元件,设置在该基板上,这些电子元件分别包含一下电极、一半导体层以及一上电极,该下电极、该半导体层以及该上电极依次堆迭在该基板上,且这些电子元件共享该半导体层,其中该半导体层形成贯通该半导体层的多个连接通道,这些连接通道位于这些电子元件中的一第一电子元件的该上电极与这些电子元件中的一第二电子元件的该下电极之间,这些连接通道以不同功率的激光加工而成;以及
一导电材料,设置在这些连接通道中,以使该第一电子元件的该上电极电性连接该第二电子元件的该下电极。
2.如权利要求第1项所述的电子组件,其中这些连接通道根据加工的激光的功率不同,包含有贯穿该半导体层并耦接该第一电子元件的该上电极的表面与该第二电子元件的该下电极的表面的一第一通道。
3.如权利要求第2项所述的电子组件,其中这些连接通道根据加工的激光的功率不同,还包含一第二通道和一第三通道两者中至少一者,其中该第二通道未贯穿该半导体层;该第三通道贯穿该半导体层并耦接该第一电子元件的该上电极与该第二电子元件的该下电极上的一凹陷处,且该凹陷处由激光加工烧蚀而成。
4.如权利要求第3项所述的电子组件,其中含有该导电材料的该第一通道的导电效率高于含有该导电材料的该第三通道的导电效率。
5.如权利要求第1项所述的电子组件,其中该电子组件包含光伏元件、光电二极管、发光二极管、电容器及晶体管中至少一者。
6.一种电子组件的制造方法,其包含以下步骤:
提供一基板,并在该基板上形成一第一下电极与一第二下电极,该第一下电极与该第二下电极之间具有一绝缘材料;
在该第一下电极、该第二下电极及该绝缘材料上形成一半导体层;
以不同功率的激光对该半导体层对应该第二下电极的位置进行多次激光加工,以形成垂直的多个连接通道;
在该多个连接通道中设置一导电材料;以及
在该半导体层及该导电材料上设置一第一上电极及一第二上电极,其中该第一上电极覆盖这些连接通道以及该导电材料;
其中,该第一上电极、该第一下电极以及两者间的该半导体层形成一第一电子元件,该第二上电极、该第二下电极以及两者间的该半导体层形成一第二电子元件,该第一电子元件的该第一上电极与该第二电子元件的该第二下电极透过这些连接通道及该导电材料电性连接。
7.如权利要求第6项所述的电子组件的制造方法,其中多次激光加工的激光功率差异范围在3%~20%之间。
8.如权利要求第6项所述的电子组件的制造方法,其中以不同功率的激光对该半导体层对应该第二下电极的位置进行多次激光加工,以形成垂直的这些连接通道的步骤中,还包含以下子步骤:
以第一功率激光加工该半导体层,以形成垂直的一第一通道;
其中,以第一功率激光加工时,将移除第一功率激光路径上的部分的该半导体层,以形成贯穿该半导体层并耦接该第一电子元件的该上电极的表面与该第二电子元件的该下电极的表面的一第一通道。
9.如权利要求第8项所述的电子组件的制造方法,其中以不同功率的激光对该半导体层对应该第二下电极的位置进行多次激光加工,以形成垂直的这些连接通道的步骤中,还包含以下步骤中的至少一个子步骤:
以第二功率激光加工该半导体层,以形成一第二通道;以及
以第三功率激光加工该半导体层,以形成一第三通道;
其中,以该第二功率激光加工时,将移除第二功率激光路径上的部分的该半导体层并残留部分未被激光烧蚀的该半导体层,以形成未贯穿该半导体层的该第二通道;以该第三功率激光加工时,将移除第三功率激光路径上的部分的该半导体层,并在该第二下电极形成一凹陷处,以形成贯穿该半导体层并耦接该第一上电极与该第二下电极上的该凹陷处的该第三通道。
10.一种电子组件的制造方法,其包含以下步骤:
提供一基板,并在该基板上形成一第一下电极、一第二下电极与一第三下电极,该第一下电极与该第二下电极之间、以及该第二下电极与该第三下电极之间皆具有一绝缘材料;
在该第一下电极、该第二下电极、该第三下电极及该绝缘材料上形成一半导体层;
以不同功率的激光对该半导体层对应该第二下电极的位置、以及该半导体层对应该第三下电极的位置进行多次激光加工,以形成垂直的多个连接通道;
在该多个连接通道中设置一导电材料;以及
在该半导体层及该导电材料上设置一第一上电极、一第二上电极及一第三上电极,其中该第一上电极覆盖相对于该第二下电极之上的这些连接通道以及该导电材料,而该第二上电极覆盖相对于该第三下电极之上的这些连接通道以及该导电材料;
其中,该第一上电极、该第一下电极以及两者间的该半导体层形成一第一电子元件,该第二上电极、该第二下电极以及两者间的该半导体层形成一第二电子元件,该第三上电极、该第三下电极以及两者间的该半导体层形成一第三电子元件,该第一电子元件的该第一上电极与该第二电子元件的该第二下电极透过这些连接通道及该导电材料电性连接,而该第二电子元件的该第二上电极与该第三电子元件的该第三下电极透过这些连接通道及该导电材料电性连接。
CN202110456678.0A 2021-04-27 2021-04-27 电子组件及其制造方法 Active CN115249696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110456678.0A CN115249696B (zh) 2021-04-27 2021-04-27 电子组件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110456678.0A CN115249696B (zh) 2021-04-27 2021-04-27 电子组件及其制造方法

Publications (2)

Publication Number Publication Date
CN115249696A CN115249696A (zh) 2022-10-28
CN115249696B true CN115249696B (zh) 2025-07-01

Family

ID=83696341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110456678.0A Active CN115249696B (zh) 2021-04-27 2021-04-27 电子组件及其制造方法

Country Status (1)

Country Link
CN (1) CN115249696B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102744520A (zh) * 2011-04-19 2012-10-24 初星太阳能公司 划刻光伏器件期间随时间改变激光强度的方法
CN103392237A (zh) * 2011-07-13 2013-11-13 薄膜硅公司 光生伏打装置以及用于划刻光生伏打装置的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197420B2 (ja) * 2002-09-27 2008-12-17 パナソニック株式会社 半導体装置の製造方法
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
TWI405340B (zh) * 2007-08-31 2013-08-11 Nexpower Technology Corp 薄膜太陽能電池與其製作方法
CN104952858B (zh) * 2014-03-24 2019-03-08 株式会社吉帝伟士 半导体器件、半导体层叠模块构造、层叠模块构造以及它们的制造方法
KR101649657B1 (ko) * 2014-10-07 2016-08-30 엘지전자 주식회사 반도체 소자 및 이의 제조 방법
CN107305861B (zh) * 2016-04-25 2019-09-03 晟碟信息科技(上海)有限公司 半导体装置及其制造方法
EP3493274A1 (de) * 2017-12-04 2019-06-05 Bengbu Design & Research Institute for Glass Industry Dünnschichtsolarmodul mit verbessertem shunt-widerstand

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102744520A (zh) * 2011-04-19 2012-10-24 初星太阳能公司 划刻光伏器件期间随时间改变激光强度的方法
CN103392237A (zh) * 2011-07-13 2013-11-13 薄膜硅公司 光生伏打装置以及用于划刻光生伏打装置的方法

Also Published As

Publication number Publication date
CN115249696A (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
US8822809B2 (en) Solar cell apparatus and method for manufacturing the same
US20120186634A1 (en) Solar cell apparatus and method of fabricating the same
JP4439492B2 (ja) カルコパイライト型太陽電池およびその製造方法
US8962984B2 (en) Solar cell apparatus and manufacturing method thereof
US8941160B2 (en) Photoelectric conversion module and method of manufacturing the same
WO2007086522A1 (ja) 太陽電池およびその製造方法
US20160268454A1 (en) Solar Cell and Method for Manufacturing Same
WO2019148774A1 (zh) 薄膜太阳能电池的制备方法
US9818897B2 (en) Device for generating solar power and method for manufacturing same
CN119384065B (zh) 一种电池片的生产方法
KR20100030944A (ko) 태양전지의 제조방법
US20140076376A1 (en) Solar cell module
US12094996B2 (en) Electronic device and manufacturing method of the same
JP2012238789A (ja) 半導体装置、太陽電池モジュール、太陽電池ストリングおよび太陽電池アレイ
JP4975528B2 (ja) 集積形太陽電池
JP2005093939A (ja) 集積型タンデム接合太陽電池及び集積型タンデム接合太陽電池の製造方法
CN115249696B (zh) 电子组件及其制造方法
WO2013050563A2 (de) Halbleiterbauelement im mehrschichtaufbau und hieraus gebildetes modul
KR101382880B1 (ko) 태양광 발전장치 및 이의 제조방법
US9960291B2 (en) Solar cell
JP2008021713A (ja) 集積型薄膜太陽電池およびその製造方法
KR101055019B1 (ko) 태양광 발전장치 및 이의 제조방법
US20120000529A1 (en) Method and system for forming a photovoltaic cell and a photovoltaic cell
US9142701B2 (en) Tandem type integrated photovoltaic module and manufacturing method thereof
US20120318329A1 (en) Integrated thin film photovoltaic module and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant