CN115145057A - 多掺杂平板硅光学调制器 - Google Patents

Abstract

本公开涉及多掺杂平板硅光学调制器。例如，一种具有改进带宽的硅光学调制器，包括在截面中具有肋结构的硅波导，在肋结构的两个相对侧分别连接到第一平板区域和第二平板区域。硅光学调制器还包括形成在肋结构中的PN结，其具有与第一平板区域接合的P型部分和与第二平板区域接合的N型部分。此外，硅光学调制器包括在以第一端部区域结束的第一平板区域中一个接一个形成的多个P型掺杂段以及在以第二端部区域结束的第二平板区域中一个接一个形成的多个N型掺杂段。多个P型或N型掺杂段被配置为针对远离肋结构的段增加掺杂水平。

Description

多掺杂平板硅光学调制器

技术领域

本发明涉及光通信技术。更具体地，本发明提供一种硅光学调制器、用于形成具有改进的调制器带宽的硅光学调制器的方法。

背景技术

在过去几十年中，通信网络的使用呈爆炸式增长。在早期的互联网中，流行的应用程序限于电子邮件、公告栏以及大部分基于信息和文本的网页浏览，并且传输的数据量通常相对较小。如今，互联网、社交网络、移动应用和云计算需要巨大的带宽来传输大量数据，诸如照片、视频、音乐和其他多媒体文件。大部分流量来自消费者使用。例如，诸如Facebook的社交网络每天处理超过500TB的数据。由于对数据和数据传输的要求如此之高，不仅在用户和数据中心之间，而且在数据中心内部都有高速链路，因此需要改进现有的数据通信系统以满足这些需求。

与电气链路相比，光互连已显示出改进。通过单模光纤进行的超过40Gbit/s或100Gbit/s信号传输的高数据速率是下一代光纤通信网络的目标，其中大量的应用涉及高速硅光电子器件。为了提高光链路的性能，需要提高光学调制器的性能。由于密集集成的可能性和CMOS制造兼容性，硅光子器件是实现快速和小型化光学互连解决方案的最佳选择。始终需要改进基于硅光子器件的光链路性能。具体地，基于硅光子器件的改进光学调制器的目的是克服调制效率、损耗和带宽之间的折中。

发明内容

本发明涉及光通信技术。更具体地，本发明提供了一种改进的基于硅光学调制器的多掺杂平板区域，以减少串联电阻并提高调制带宽，而不牺牲调制效率或增加额外损耗，可应用于光子系统中的各种电-光调制器配置，尽管其他应用也是可能的。

在一个实施例中，本发明提供了一种具有改进带宽的硅光学调制器。该硅光学调制器包括硅波导，硅波导在截面中具有肋结构，肋结构分别连接到位于肋结构的两个相对侧的第一平板区域和第二平板区域。硅光学调制器还包括形成在肋结构中的PN结，PN结具有与第一平板区域接合的P型部分和与第二平板区域接合的N型部分。此外，硅光学调制器包括在以第一端部区域结束的第一平板区域中一个接一个形成的多个P型掺杂段以及在以第二端部区域结束的第二平板区域中一个接一个形成的多个N型掺杂段。多个P型或N型掺杂段被配置为对于远离肋结构的段增加掺杂水平。

可选地，第一端部区域用P型杂质重掺杂到约1×10²⁰cm^-3的水平作为P++区域。

可选地，第一端部区域用N型杂质重掺杂到约1×10²⁰cm^-3的水平作为N++区域。

可选地，多个P型或N型掺杂段被配置为对于远离肋结构的段具有减小的长度。

可选地，肋结构具有的高度大于第一平板区域或第二平板区域。P部分包括从肋结构的顶部到第一平板区域的顶部的第一边缘，并且N部分包括从肋结构的顶部到第二平板区域的顶部的第二边缘。

可选地，第一平板区域具有的总长度约为1.5μm或更小，其从肋结构的P部分的第一边缘到第一端部区域进行测量。

可选地，第二平板区域具有的总长度约为1.5μm或更小，其从肋结构的N部分的第二边缘到第二端部区域进行测量。

可选地，P型部分包括肋结构直到第一边缘的部分以及第一平板区域与第一边缘自然接合的一段，二者的掺杂水平均为约1×10¹⁷cm^-3。

可选地，N型部分包括肋结构直到第二边缘的部分以及第二平板区域与第二边缘自然接合的一段，二者的掺杂水平均为约1×10¹⁷cm^-3。

可选地，多个P型掺杂段和多个N型掺杂段被配置为针对与肋结构具有相应距离的相应段优化相应的长度和掺杂水平，以通过第一平板区域和第二平板区域的相应总长度最小化串联电阻。

在备选实施例中，本发明提供了一种用于形成具有改进的调制器带宽的硅光学调制器的方法。该方法包括在SOI衬底中提供硅层的步骤。该方法还包括在硅层中形成波导的步骤，在靠近中心区域的截面中具有肋结构，划分以第一端部区域结束的第一平板区域和以第二端部区域结束的第二平板区域。此外，该方法包括在肋结构中形成PN结的步骤，PN结具有紧邻第一平板区域的P型部分和紧邻第二平板区域的N型部分，并且在第一端部区域处形成重掺杂P++区域以及在第二端部区域处形成重掺杂N++区域。此外，该方法包括以下步骤：以远离肋结构的P型部分朝向P++区域增加的P型掺杂水平在第一平板区域中形成多段；以及以远离肋结构的N型部分朝向N++区域增加的N型掺杂水平在第二平板区域中形成多段。

可选地，形成波导的步骤包括：形成肋结构，具有位于第一平板区域上方的第一高度的第一边缘以及位于第二平板区域上方的第二高度的第二边缘。

可选地，形成波导的步骤包括：形成具有从第一边缘到第一端部区域测量的总长度的第一平板区域；以及形成具有从第二边缘到第二端部区域测量的总长度的第二平板区域。

可选地，在肋结构中形成PN结的步骤包括：将P型杂质掺杂到肋结构的一部分，该部分包括第一平板区域超出第一边缘的段；以及将N型杂质掺杂到肋结构的剩余部分，该剩余部分包括第二平板区域超出第二边缘的段。

可选地，在第一端部区域处形成重掺杂P++区域的步骤包括将高剂量的P型杂质注入到约1×10²⁰cm^-3的水平，以及在第二端部区域处形成重掺杂N++区域包括将高剂量的N型杂质注入到约1×10²⁰cm^-3的水平。

可选地，在第一平板区域中形成多段的步骤包括：对第一平板区域进行图案化，以限定一个接一个地与第一边缘具有相应距离的多段的不同长度，并且以与第一边缘的相应距离将具有增加的掺杂水平的P型杂质注入到多段中，其中靠近P++区域的第一平板区域的最后一段具有的掺杂水平小于1×10²⁰cm^-3。

可选地，以远离肋结构的P型部分朝向P++区域增加的P型掺杂水平在第一平板区域中形成多段以及以远离肋结构的N型部分朝向N++区域增加的N型掺杂水平在第二平板区域中形成多段的步骤包括：针对远离肋结构具有相应距离的不同段优化不同长度和掺杂水平，以最小化第一平板区域和第二平板区域的串联电阻，同时不造成额外的光损耗。

本发明在已知硅光子技术的背景下实现了这些优点和其他优点。然而，可以通过参考说明书的附图的后面部分来实现对本发明的性质和优点的进一步理解。

附图说明

以下附图仅为示例，不应过度限制本文权利要求的范围。本领域的普通技术人员将认识到许多其他变化、修改和替代。还应理解，本文描述的示例和实施例仅用于说明目的，并且将向本领域技术人员建议根据其进行的各种修改或改变，并且包括在所附权利要求的精神和范围内。

图1是现有技术中的硅光学调制器的示意性截面图。

图2是图1中的硅光学调制器的等效电路的示意图。

图3是根据本发明的一些实施例的硅光学调制器的示意性截面图。

图4是根据本发明的一些实施例的图3中的硅光学调制器的等效电路的示意图。

图5是根据本发明实施例的用于形成具有改进带宽的硅光学调制器的方法的流程图。

具体实施方式

本发明涉及光通信技术。更具体地，本发明提供了一种改进的基于多掺杂平板区域的硅光学调制器，以减少串联电阻并提高调制带宽，而不牺牲调制效率或增加额外损耗，可应用于光子系统中的各种电-光调制器配置，尽管其他应用也是可能的。

以下描述旨在使本领域普通技术人员能够制造和使用本发明，并将其纳入特定应用的上下文中。对于本领域技术人员来说，各种修改以及在不同应用中的各种用途将是显而易见的，并且本文限定的一般原理可应用于广泛的实施例。因此，本发明不限于所提出的实施例，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

在下面的详细描述中，阐述了许多具体细节，以便更全面地理解本发明。然而，对于本领域技术人员来说显而易见的是，本发明可以在不一定限于这些具体细节的情况下实施。在其它实例中，以框图形式而非详细地示出已知结构和装置，以避免混淆本发明。

读者应注意与本说明书同时提交的所有论文和文件，这些论文和文件可与本说明书一起公开供公众查阅，并且所有这些论文和文件的内容通过引用并入本文。除非另有明确说明，否则本说明书中公开的所有特征(包括任何从属权利要求、摘要和附图)可替换为具有相同、等效或类似目的的替代特征。因此，除非另有明确说明，否则所公开的每个特征仅为等效或类似特征的通用系列的一个示例。

此外，35U.S.C.第112节第6段规定，权利要求中未明确说明“用于执行特定功能的装置”或“用于执行特定功能的步骤”的任何要素不得解释为“装置”或“步骤”。特别地，在本文权利要求中使用“步骤”或“动作”并非有意援引35U.S.C.112第6段的规定。

请注意，如果使用，标签左、右、前、后、顶部、底部、肋、平板、边缘和段仅用于方便目的，并不意味着任何特定的固定方向。相反，它们用于反映对象不同部分之间的相对位置和/或方向。

在光发射器中，驱动器向光学调制器发送电气0和1。生成由这些0和1的数字信号转换的模拟信号，以驱动光学调制器来调制光的相位和强度。对于硅基光学调制器，等离子体色散(自由载流子)效应可用于进行这项工作，因为硅中通过折射率对电场的三阶非线性依赖性(克尔效应)发生的电折射较弱。在自由载流子效应中，载流子密度的变化会改变吸收和折射率。由于对于III-V半导体和纯硅来说，载流子寿命约为几纳秒，因此向引导介质注入载流子具有速度限制。另一方面，在反向偏置操作模式中，载流子被耗尽而不是重新组合，该速度限制不存在，但需要更高的开关电压。例如，硅波导中折射率的变化可用于调制光的相位和强度。被配置为干涉仪的硅光学调制器(诸如马赫-曾德尔调制器)或基于谐振的器件(诸如环形调制器)通常用于光链路中。

图1是现有技术中的硅光学调制器的示意性截面图。如图所示，提供硅波导以形成硅光学调制器。硅波导可被形成在绝缘体上硅衬底的硅层中。硅波导或基于硅波导的光学调制器可具有有限长度(未在该截面图中示出)，以限定与干涉仪或环形调制器的分支相关联的相位。在截面图中，硅波导在中心区域具有肋结构，划分以第一端部区域19结束的第一平板区域10和以第二端部区域29结束的第二平板区域20。具体地，硅波导包括通过以下方式形成的PN结：将大约一半的肋结构掺杂P型杂质来形成P型部分1，并将另一半的肋结构掺杂N型杂质来形成N型部分2。可选地，P型部分1可包括第一平板区域10的一小部分，并且N型部分2可包括第二平板区域20的一小部分。此外，第一端部区域19重掺杂有P型杂质以形成P++区域，以及第二端部区域29重掺杂有N型杂质以形成N++区域。可选地，P++区域和N++区域分别用于形成PN结的P和N电极，以服务于其调制操作。此外，第一平板区域10的主要平板部分11可被掺杂到高于P型部分1中的适度水平的中间P+水平，并且第二平板区域20的主要平板部分21可被掺杂到高于N型部分2中的适度水平的中间N+水平。

PN结为将要注入硅波导的带电载流子提供了一种机制，以根据由电信号变化(由驱动器提供的0或1)引起的电场变化来改变折射率。沿着硅波导的截面，带电载流子受到可由如图2所示的电路等效表示的电场。至少部分地，该电路由第一电阻器Rj_p+、第二电阻器Rj_p、电容器Cj、第三电阻器Rj_n和第四电阻器Rj_n+的串联给出。如图所示，第一电阻器Rj_p+表示重掺杂P++区域19的串联电阻。第二电阻器Rj_p表示第一平板区域10的中等掺杂(P+)主要部分11以及包括第一平板区域10的一小部分的适度掺杂P型部分1的串联电阻。电容器Cj表示PN结。第三电阻器Rj_n表示包括第二平板区域的一小部分的适度掺杂N型部分2以及第二平板区域20的中等掺杂(N+)主要部分21的串联电阻。这里，第一平板区域的主要部分11只是PN结的P型部分和由P++区域形成的P型电极之间的以P型掺杂的中间水平或高于P型部分中的适度水平而掺杂的单段，以及第二平板区域的主要部分21是PN结的N型部分和由N++区域形成的N型电极之间的以N型掺杂的中间水平或高于N型部分中的适度水平掺杂的单段。硅波导的平板区域内的中等掺杂水平有助于降低串联电阻和改善调制带宽。然而，在平板区域中具有单段中等掺杂水平的硅光学调制器仍有待改进。

因此，除其他外，本发明提供了一种基于肋结构和多掺杂平板区域中的硅波导的光学调制器以及一种用于制造该光学调制器的方法，基本上避免了由于现有技术的限制和缺点而产生的一个或多个问题。

在一个方面中，本公开为高速通信网络提供了一种具有改进的调制带宽而不牺牲调制效率的硅光学调制器。图3是根据本公开的一些实施例的硅光学调制器的示意性截面图。该图仅为示例，不应过度限制权利要求的范围。本领域普通技术人员将认识到许多变化、替代和修改。参考图3，硅光学调制器还基于硅波导(可选地形成在绝缘体上硅衬底的硅层中)，其具有靠近中心区域的肋结构，以在水平方向上接合位于一侧的第一平板区域10和位于另一侧的第二平板区域20。第一平板区域10以第一端部区域19结束，以及第二平板区域20以第二端部区域29结束。可选地，肋结构在垂直方向上具有高于第一平板区域10和第二平板区域20的部分。可选地，第一平板区域10和第二平板区域20可具有相同的高度，尽管不需要或不需要精确。可选地，第一端部区域19是第一平板区域10的自然延伸，以及第二端部区域29是第二平板区域20的自然延伸。可选地，肋结构相对于其中心可以不对称，或者肋结构的第一边缘3与第一端部区域19的距离可以等于或者不等于肋结构的第二边缘4与第二端部区域29的距离。

在一个实施例中，硅光学调制器的肋结构包括PN结，其具有的结平面将肋结构在第一边缘3附近的部分1和肋结构在第二边缘4附近的部分2分开。肋结构的部分1被掺杂到P型杂质的适度水平，以及肋结构的部分2被掺杂到N型杂质的适度水平，其中部分1和部分2在肋结构中接合到一起。可选地，肋结构的部分1还包括超出第一边缘3的第一平板区域10的小段100，从第一边缘3开始的段长度被表示为d_{+p_1}，以及肋结构的部分2包括超出第二边缘4的第二平板区域20的小段200，从第二边缘4开始的段长度被表示为d_{+n_1}。

在该实施例中，硅光学调制器的第一端部区域19掺杂有重P++水平，其被配置为形成P电极的接触区域。硅光学调制器的第二端部区域29掺杂有重N++水平，其被配置为形成用于N电极的接触区域。硅光学调制器由驱动器驱动，以经由P电极和N电极施加电信号，从而将电荷载流子注入PN结中，通过改变用于执行光调制的电场来改变PN结的折射率。

在该实施例中，位于硅光学调制器的肋结构一侧上的第一平板区域10包括多个掺杂段：从掺杂水平为P₊₁的第一段101开始，其靠近肋结构的P型部分1的掺杂水平的小段100，接着至少是掺杂水平为P₊₂的第二段102，以及可选地的掺杂水平为P_+k的高达第k段10k的其他段，其以P₊₊的掺杂水平的第一端部区域19为界。具体地，掺杂水平按照从第一段101到第k段10k的顺序依次增加，即，P<P₊₁<P₊₂<…<P_+k<P₊₊。在肋结构的另一侧，第二平板区域20也包括多个掺杂段：从掺杂水平为N₊₁的第一段201开始，其靠近肋结构的N型部分2的掺杂水平的小段200，接着至少是掺杂水平为N₊₂的第二段202，以及可选地的掺杂水平为N_+k的高达第k段20k的其他段，其以N₊₊的掺杂水平的第一端部区域29为界。具体地，掺杂水平按照从第一段201到第k段20k的顺序依次增加，即，N<N₊₁<N₊₂<…<N_+k<N₊₊。

在该实施例中，以从肋结构的第一边缘3开始移动的顺序，第一平板区域10中的多掺杂段还具有与段101、102、…、10k相对应的表示为L_{+p_1}、L_{+p_2}、…、L_{+p_k}的相应长度，并且以从肋结构的第二边缘4开始移动的顺序，第二平板区域20中的多掺杂段还具有与段201、202、…、20k相对应的表示为L_{+n_1}、L_{+n_2}、…、L_{+n_k}的相应长度。通过随着远离肋结构的边缘(3或4)逐渐增加平板区域中的掺杂水平，光损耗的增加不显著。因为远离光模主要受限的肋区域移动，光强度越来越低，并且光模将不受自由载流子吸收的影响。

图4是根据本公开的一些实施例的图3中的硅光学调制器的等效电路的示意图。硅光学调制器的等效电路或电路的至少部分被示为：一系列电阻器R_{j_p+k}，表示第一平板区域中的各个多掺杂段(段1至段k)；P电阻器R_{j_p}，表示PN结的P侧；电容器C_j，表示PN结；N电阻器R_{j_n}，表示PN结的N侧；以及一系列电阻器R_{j_n+k}，表示第二平板区域中的多掺杂段(段1到段k)。具体地，这些电阻器被配置为对于远离肋结构的多掺杂段具有以下单调递减值的关系：R_{j_n}>R_{j_n+1}>R_{j_n+2}>…>R_{j_n+k}和R_{j_p}>R_{j_p+1}>R_{j_p+2}>…>R_{j_p+k}。自然地，段的长度越长，电阻越大。当k>1时，更多的段有助于降低串联电阻。但是，过多的段会增加制造成本。可选地，具有多掺杂段的平板设计将有助于最小化与PN结的电接触连接方面的串联电阻。应该优化每个掺杂段的长度、其与肋结构边缘的距离以及其掺杂水平，以得到最小的串联电阻。

为了保持硅光学调制器的低光损耗，长度之和L_{+p_1}+L_{+p_2}+…+L_{+n_k}(即，从第一边缘3到重P++掺杂的第一端部区域19测量的第一平板区域10的总长度d_p++)或者长度之和L_{+n_1}+L_{+n_2}+…+L_{+n_k}(即，从第二边缘4到重N++掺杂的第二端部区域29测量的第二平板区域20的总长度d_n++)应该尽可能小，以使光损耗最小化。但是，它不能太小，不能对光模生成足够的限制效应。可选地，总长度d_n++或_dp++约为1.5μm以下，甚至小到1.0μm以下。可选地，在肋结构中的PN结处，掺杂水平约为1×10¹⁷cm^-3，以及在重掺杂P++或N++端部区域处，掺杂水平约为1×10²⁰cm^-3。可以优化掺杂水平从约1×10¹⁷cm^-3增加到约1×10²⁰cm^-3的中等掺杂段与重掺杂第一/第二端部区域的距离(d_p++和d_n++)，以得到最小的超额光损耗和最小的串联电阻。

可选地，肋结构的P侧和N侧加上平板区域可以在多个中等掺杂段的距离、长度和掺杂水平方面对称，也可以不对称。与传统的具有单个中等掺杂段的平板调制器相比，多掺杂平板调制器在改进调制器带宽方面具有优势，因为其串联电阻减小。通过优化每个掺杂段的长度、其到肋结构边缘的距离以及其掺杂水平，可以在不牺牲调制效率或增加额外光损耗的情况下提高调制带宽。

可选地，根据本公开的一些实施例的硅光学调制器可以在各种电光学调制器配置中实施，诸如马赫-曾德尔(MZ)以及环形调制器，其被配置为改变波导内的折射率，以调制通过波导的光的相位和强度。

在备选方面中，本公开提供了一种用于形成硅光学调制器的方法，其在不牺牲调制效率的情况下具有改进的调制器带宽。图5示出了根据本公开实施例的方法的流程图。该图仅为示例，不应过度限制权利要求的范围。本领域普通技术人员将认识到许多变化、备选和修改。参考图5，该方法包括在绝缘体上硅(SOI)衬底中提供硅层的步骤。SOI衬底被广泛应用于硅光子器件的制造，包括调制器、组合器、波长锁定器、波长调谐器等。基于SOI衬底上的硅层，可以制造MZ调制器和环形调制器。

参考图5，该方法还包括在硅层中形成波导的步骤，波导在靠近中心区域的截面中具有肋结构，划分以第一端部区域结束的第一平板区域和以第二端部区域结束的第二平板区域。可选地，肋结构具有：第一边缘，具有的第一高度高于第一平板区域；以及第二边缘，具有的第二高度高于第二平板区域。可选地，第二高度等于第一高度。可选地，第一高度和第二高度不同。可选地，肋结构具有平坦的顶部，其宽度显著小于第一平板区域和第二平板区域之一的宽度。可选地，肋结构为穿过其的光波提供光学限制效应，随着光波远离肋结构的第一/第二边缘到达第一/第二端部区域越远，在平板中具有越来越小的光功率。

参考图5，该方法还包括形成PN结的步骤，该PN结在肋结构中具有与N型部分接合的P型部分，P型部分靠近第一平板区域，而N型部分靠近第二平板区域。PN结经由图案化离子注入工艺形成，这允许精确地将肋结构靠近第一平板区域的第一部分限定为P型部分以及将肋结构靠近第二平板区域的第二(剩余)部分限定为N型部分。可选地，P型部分包括第一平板区域靠近肋结构的一小部分。可选地，N型部分包括第二平板区域靠近肋结构的一小部分。图案化离子注入工艺还允许精确掺杂等级的P型杂质进入P型部分以及精确掺杂等级的N型杂质进入N型部分。可选地，P型部分或N型部分的掺杂水平为适度的1×10¹⁷cm^-3。可选地，P型部分和N型部分的长度和掺杂水平相对于PN结平面可以对称或者不对称形式形成。可选地，靠近P型部分的第一平板区域的长度和靠近N型部分的第二平板区域的长度相对于肋结构可以对称或者不对称形式形成。

再次参考图5，该方法还包括在第一端部区域处形成重掺杂P++区域以及在第二端部区域处形成重掺杂N++区域的步骤。可选地，该步骤通过在形成PN结的步骤中使用的相同或相似的图案化离子注入工艺形成。可选地，第一端部区域中的P++杂质和第二端部区域中的N++杂质的掺杂水平约为1×10²⁰cm^-3。可选地，重掺杂的第一端部区域和第二端部区域分别用于形成P型接触区域和N型接触区域。P型接触区域可与金属结合以形成第一电极，而N型接触区域可与金属结合以形成第二电极，用于向PN结中的变化电场施加偏置电压。

参考图5，该方法还包括以远离肋结构的P型部分朝向重掺杂P++区域增加的P型掺杂水平在第一平板区域中形成多段，以及以远离肋结构的N型部分朝向重掺杂N++区域增加的N型掺杂水平在第二平板区域中形成多段。再次地，可使用图案化离子注入工艺来执行该步骤。对于第一平板区域和第二平板区域中的每个区域，根据特定的优化配置，限定具有不同长度和距肋结构不同距离的多段。可选地，相对于第二平板区域中的各段的限定长度，第一平板区域中的各段的限定长度可以不按照对称方式形成。例如，根据第一优化配置，第一平板区域中段的长度值随着该段远离肋结构的距离而减小。根据第二优化配置，第二平板区域中段的长度值随着该段远离肋结构的距离而减小。可选地，执行第一离子注入工艺处理以执行精确掺杂以使第一平板区域中的多段作为其多掺杂段。基于沿着第一平板区域的整个长度的特定优化掺杂分布，第一平板区域中的每段掺杂有不同掺杂水平的P型。可选地，执行第二离子注入工艺以执行精确掺杂，以使第二平板区域中的多段作为其多掺杂段。基于沿着第二平板区域的整个长度的特定优化掺杂分布，第二平板区域中的每段掺杂有不同掺杂水平的N型。可选地，第一离子注入工艺可以或者可以不以相同的方式设计，并且在第一和第二平板区域的相应段中得到的掺杂水平可以对称或者可以不对称。事实上，第一离子注入工艺和第二离子注入工艺被设计为调整所有机械/电气参数，如每段的长度、每段与肋结构的距离以及每段的掺杂水平，从而产生最小的串联电阻和最小的光损耗，在调制器带宽方面实现最佳结果。

虽然以上是特定实施例的完整描述，但是可以使用各种修改、替代构造和等效。因此，上面的描述和图示不应被视为限制由所附权利要求限定的本发明的范围。

Claims (19)

1.一种光学调制器，包括：

衬底；

具有第一p型掺杂水平的第一P区域以及具有第一n型掺杂水平的第一N区域，所述第一P区域和所述第一N区域被设置在所述衬底中以形成PN结；

具有第二p型掺杂水平的第二P区域，所述第二p型掺杂水平大于所述第一p型掺杂水平，所述第二P区域被设置在所述衬底中，位于所述第一P区域的第一侧上，所述第二P区域与所述第一P区域被隔开；

具有第二n型掺杂水平的第二N区域，所述第二n型掺杂水平大于所述第一n型掺杂水平，所述第二N区域被设置在所述衬底中，位于所述第一N区域的第二侧上，所述第二N区域与所述第一N区域被隔开；

具有相应的p型掺杂水平的两个或更多个中间P区域，所述中间P区域被设置在所述衬底中，位于所述第一P区域和所述第二P区域之间，其中每个中间P区域均具有与每个中间P区域相邻的任何P区域的掺杂水平不同的相应掺杂水平；以及

具有相应的n型掺杂水平的两个或更多个中间N区域，所述中间N区域被设置在所述衬底中，位于所述第一N区域和所述第二N区域之间，其中每个中间N区域均具有与每个中间N区域相邻的任何N区域的掺杂水平不同的相应掺杂水平。

2.根据权利要求1所述的光学调制器，其中所述两个或更多个中间P区域的相应p型掺杂水平从所述第一P区域增加到所述第二P区域，并且其中所述两个或更多个中间N区域的相应n型掺杂水平从所述第一N区域增加到所述第二N区域。

3.根据权利要求1所述的光学调制器，其中所述两个或更多个中间P区域的相应电阻从所述第一P区域减少到所述第二P区域，并且其中所述两个或更多个中间N区域的相应电阻从所述第一N区域减少到所述第二N区域。

4.根据权利要求1所述的光学调制器，其中所述两个或更多个中间P区域的所述p型掺杂水平大于所述第一P区域的所述第一p型掺杂水平、且小于所述第二P区域的所述第二p型掺杂水平，并且其中所述两个或更多个中间N区域的所述n型掺杂水平大于所述第一N区域的所述第一n型掺杂水平、且小于所述第二N区域的所述第二n型掺杂水平。

5.根据权利要求1所述的光学调制器，其中所述两个或更多个中间P区域中与所述第一P区域邻接的一个中间P区域的p型掺杂水平大于所述第一P区域的所述第一p型掺杂水平，以及其中所述两个或更多个中间N区域中与所述第一N区域邻接的一个中间N区域的n型掺杂水平大于所述第一N区域的所述第一n型掺杂水平。

6.根据权利要求1所述的光学调制器，其中所述两个或更多个中间P区域中与所述第二P区域邻接的一个中间P区域的p型掺杂水平小于所述第二P区域的所述第二p型掺杂水平，以及其中所述两个或更多个中间N区域中与所述第二N区域邻接的一个中间N区域的n型掺杂水平小于所述第二N区域的所述第二n型掺杂水平。

7.根据权利要求1所述的光学调制器，其中所述第一P区域和所述第一N区域中的每个区域为L形，并且包括水平部分和垂直部分，并且其中所述垂直部分具有大于所述水平部分的截面直径。

8.根据权利要求7所述的光学调制器，其中所述第一P区域的水平部分与所述两个或更多个中间P区域中的一个中间P区域邻接，并且其中所述第一N区域的水平部分与所述两个或更多个中间N区域中的一个中间N区域邻接。

9.根据权利要求7所述的光学调制器，其中所述水平部分具有与所述两个或更多个中间P区域和所述两个或更多个中间N区域相同的截面尺寸。

10.根据权利要求7所述的光学调制器，其中所述水平部分具有与所述两个或更多个中间P区域中的至少一个中间P区域、所述两个或更多个中间N区域中的至少一个中间N区域、所述第二P区域、和所述第二N区域相同的截面尺寸。

11.根据权利要求1所述的光学调制器，其中所述两个或更多个中间P区域中的至少一个中间P区域以及所述两个或更多个中间N区域中的至少一个中间N区域具有相同的截面尺寸。

12.根据权利要求1所述的光学调制器，其中所述两个或更多个中间P区域中的至少一个中间P区域具有与所述两个或更多个中间N区域中的至少一个中间N区域不同的截面尺寸。

13.根据权利要求1所述的光学调制器，其中所述两个或更多个中间P区域、所述两个或更多个中间N区域、所述第二P区域和所述第二N区域全部具有相同的截面尺寸。

14.根据权利要求1所述的光学调制器，其中所述两个或更多个中间P区域和所述两个或更多个中间N区域全部具有与所述第二P区域和所述第二N区域不同的截面尺寸。

15.根据权利要求1所述的光学调制器，其中所述两个或更多个中间P区域的相应长度从所述第一P区域到所述第二P区域减小，并且其中所述两个或更多个中间N区域的相应长度从所述第一N区域到所述第二N区域减小。

16.根据权利要求1所述的光学调制器，其中所述两个或更多个中间P区域中的每个中间P区域具有与所述两个或更多个中间N区域中的对应一个中间N区域不同的长度。

17.根据权利要求1所述的光学调制器，其中所述两个或更多个中间P区域中的每个中间P区域具有与所述两个或更多个中间N区域中的对应一个中间N区域相同的长度。

18.根据权利要求1所述的光学调制器，其中所述PN结被居中地置于所述第二P区域和所述第二N区域之间。

19.根据权利要求1所述的光学调制器，其中所述PN结更接近所述第二P区域和所述第二N区域中的一个区域。

Images