[go: up one dir, main page]

CN115064584B - 一种具有载流子存储层的沟槽栅igbt器件 - Google Patents

一种具有载流子存储层的沟槽栅igbt器件 Download PDF

Info

Publication number
CN115064584B
CN115064584B CN202210971236.4A CN202210971236A CN115064584B CN 115064584 B CN115064584 B CN 115064584B CN 202210971236 A CN202210971236 A CN 202210971236A CN 115064584 B CN115064584 B CN 115064584B
Authority
CN
China
Prior art keywords
carrier storage
storage layer
layer
emitter
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210971236.4A
Other languages
English (en)
Other versions
CN115064584A (zh
Inventor
朱袁正
周锦程
李宗清
杜丽娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi NCE Power Co Ltd
Original Assignee
Wuxi NCE Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi NCE Power Co Ltd filed Critical Wuxi NCE Power Co Ltd
Priority to CN202210971236.4A priority Critical patent/CN115064584B/zh
Publication of CN115064584A publication Critical patent/CN115064584A/zh
Application granted granted Critical
Publication of CN115064584B publication Critical patent/CN115064584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/491—Vertical IGBTs having both emitter contacts and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Thyristors (AREA)

Abstract

本发明涉及功率半导体晶体管技术领域，提供一种具有载流子存储层的沟槽栅IGBT器件，从下至上依次设置集电极金属电极、集电极区、缓冲层、外延层、载流子存储层，在载流子存储层的表面设有互相平行的沟槽，沟槽内设有发射极多晶硅与第一栅极多晶硅，所述第一栅极多晶硅位于发射极多晶硅的上方，在沟槽水平延伸的方向上，在相邻的沟槽之间的区域的上表面，发射区、P型体区、载流子存储层、P型体区依次循环分布，所述发射区和P型体区与发射极金属电极欧姆接触，所述第一栅极多晶硅的下表面与载流子存储层的上表面之间的距离小于P型体区的下表面与载流子存储层的上表面之间的距离，本发明能够降低饱和电流，具有优秀的短路能力。

Description

一种具有载流子存储层的沟槽栅IGBT器件
技术领域
本发明主要涉及功率半导体晶体管技术领域，具体涉及一种具有载流子存储层的沟槽栅IGBT器件。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor, IGBT）是由双极结型三极管（Bipolar Junction Transistor, BJT）和金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）组成的复合全控型电压驱动式功率半导体器件，同时具备MOSFET与双极结型三极管的特点，具有良好的通态电流和开关损耗之间的折中关系。与其它类型的功率器件相比，IGBT具有高正向导通电流密度和低导通压降、驱动电路简单、可控性好、安全工作区大等优点。经过三十多年的发展和研究，IGBT技术已经达到了很高的水平。IGBT转换器广泛应用于诸如输电系统（高压直流传输和无线电力传输），运输（铁路，磁浮列车和航空航天）和工业应用（变速驱动）等各种应用。
IGBT正向导通时，集电极会注入大量非平衡载流子来形成电导调制效应，大大降低导通压降，这也导致器件关断时，耐压区过剩的少数载流子需要一段时间才能抽取消失，从而使得IGBT关断速度较慢，关断损耗较高。为进一步改善IGBT正向导通压降和关断损耗的折中性能，可采用发射极载流子增强技术，传统载流子增强技术所采用的结构为带载流子存储层（Carrier Stored Layer, CSL）的IGBT器件。1996年Mitsubishi公司把N型外延层上部分建立空穴屏障同沟槽栅极结构结合，提出在沟槽栅IGBT的P型体区与N型外延层之间引入N型掺杂的载流子存储层这一结构，其中载流子存储层掺杂浓度要高于外延层掺杂浓度，并将这种结构命名为存储势垒沟槽栅极双极晶体管（Carrier Stored Trench GateBipolar Transistor, CSTBT）。这是 IGBT 中应用载流子增强技术的一种常用结构，器件正向导通时，外延层与载流子存储层之间的N-N+结会建立起扩散电势阻碍空穴的流出，因此载流子存储层下方存在空穴的堆积。当空穴数量大于电子的数量时，该区域的N型外延层将不能维持电荷平衡条件，为了维持等离子体的平衡，IGBT器件发射极会注入更多的电子流过P型体区内的反型层沟道到该区域，提高了发射极的载流子注入率，这相当于使外延层中靠近发射极一侧的载流子浓度局部增加，降低了器件的导通压降。采用载流子存储层结构的IGBT器件提高了发射极的注入效率，从而可以降低集电极的注入效率来获得相同的导通压降，这样，IGBT在关断时，由于集电极注入的载流子效率变低，关断时间就可以被大大降低，关断损耗也降低。
具有载流子存储层结构的IGBT器件，随着载流子存储层浓度的提高，器件将获得更优的性能。但是，当载流子存储层浓度增加时，由于载流子存储层中N型掺杂的扩散，P型体区的结深会变浅，沟道长度变得很短，这导致IGBT的饱和电流过高，缩小了IGBT的短路安全工作区。虽然可以通过提高P型体区底部的掺杂浓度来抑制载流子存储层中N型掺杂的扩散，但是这同样会导致器件阈值电压的增加，所以这种方案实施的难度较高。另一种方法就是减少IGBT的沟道的数量，虽然饱和电流下降了，但是导通压降上升，导致能耗上升。因此，在现有高密度沟槽栅IGBT工艺和保持载流子存储层结构的基础上，需要提出一种新型沟槽栅IGBT结构，用于解决现有沟槽栅IGBT器件沟道长度缩短的问题。
发明内容
本发明针对上述问题，提供一种具有载流子存储层的沟槽栅IGBT功率半导体晶体管，具体涉及一种具有低饱和电流与优秀的短路能力的沟槽栅IGBT器件，特别适用于智能功率模块、新能源电动车电机驱动系统、电焊机等大功率系统中。
本发明提供如下结构技术方案：
一种具有载流子存储层的沟槽栅IGBT器件，从下至上依次设置集电极金属电极、集电极区、缓冲层、外延层、载流子存储层，在载流子存储层的上表面设有互相平行的沟槽，所述沟槽向下纵向延伸穿透载流子存储层进入外延层内，沟槽内设有发射极多晶硅与第一栅极多晶硅，所述第一栅极多晶硅位于发射极多晶硅的上方，所述第一栅极多晶硅与沟槽侧壁之间设有第一栅氧层，所述发射极多晶硅与沟槽侧壁与底壁之间设有氧化层，所述第一栅极多晶硅与发射极多晶硅之间设有绝缘介质；
在沟槽水平延伸的方向上，在相邻的沟槽之间的载流子存储层内间隔设置P型体区，在每个P型体区内设置N型重掺杂的发射区，使得在相邻的沟槽之间的区域的上表面，发射区、P型体区、载流子存储层、P型体区依次循环分布，所述发射区和P型体区与发射极金属电极欧姆接触；
所述第一栅极多晶硅的下表面与载流子存储层的上表面之间的距离小于P型体区的下表面与载流子存储层的上表面之间的距离。
进一步地，在沟槽水平延伸的方向上，发射区与载流子存储层之间的P型体区宽度为A，在沟槽纵向延伸的方向上，发射区与载流子存储层之间的P型体区宽度为B，宽度A大于宽度B。
进一步地，所述P型体区下层的P型杂质的掺杂浓度高于上层。
进一步地，在所述载流子存储层与P型体区上表面的上方设有第二栅氧层，且在所述第二栅氧层的上方设有第二栅极多晶硅。
进一步地，所述第一栅极多晶硅与第二栅极多晶硅接栅极电位，所述发射极多晶硅接发射极电位。
进一步地，所述第一栅氧层、氧化层、绝缘介质和第二栅氧层由二氧化硅或氮化硅构成。
与现有技术相比，本发明具有如下优点：
（1）本发明的沟道长度可通过P型体区与发射区的注入窗口进行精确调控，通过增加沟道长度，使器件在导通压降不变的条件下，降低饱和电流；
（2）本发明的P型体区下层的掺杂浓度高于上层，所以本发明在耐压状态时漏电更小；
（3）本发明结构的第一栅极多晶硅的下方设置发射极多晶硅，这形成了屏蔽栅结构，本发明的寄生电容会明显小于传统的具有载流子存储层的沟槽栅IGBT。
附图说明
图1所示为本发明实施例1的三维立体图。
图2所示为本发明实施例2的三维立体图。
图3所示为传统的具有载流子存储层的沟槽栅IGBT器件三维立体图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
实施例1
一种具有载流子存储层的沟槽栅IGBT器件，如图1所示，从下至上依次设置集电极金属电极1、集电极区2、缓冲层3、外延层4和载流子存储层6，所述的集电极区2为P型的集电极区、缓冲层3为N型的缓冲层、外延层4为N型的外延层、载流子存储层6为N型的载流子存储层，在载流子存储层6的表面设有多条互相平行的沟槽5，所述沟槽5向下纵向延伸穿透载流子存储层6进入外延层4内，沟槽5内设有发射极多晶硅7与第一栅极多晶硅9，所述第一栅极多晶硅9位于发射极多晶硅7的上方，所述第一栅极多晶硅9与沟槽5侧壁之间设有第一栅氧层12，所述发射极多晶硅7与沟槽5侧壁与底壁之间设有氧化层13，所述第一栅极多晶硅9与发射极多晶硅7之间设有绝缘介质14。所述第一栅极多晶硅9的下表面与载流子存储层6的上表面之间的距离小于P型体区8的下表面与载流子存储层6的上表面之间的距离。
在沟槽5水平延伸的方向上，在相邻的沟槽5之间的载流子存储层6内间隔设置P型体区8，在每个P型体区8内设置N型重掺杂的发射区10，使得在相邻的沟槽5之间的区域的上表面，发射区10、P型体区8、载流子存储层6、P型体区8依次循环分布，所述发射区10和P型体区8与发射极金属电极11欧姆接触。所述P型体区8下层的掺杂浓度高于上层；所述第一栅极多晶硅9接栅极电位，所述发射极多晶硅7接发射极电位；所述第一栅氧层12、氧化层13和绝缘介质14由二氧化硅构成。
具体地，在沟槽5水平延伸的方向上，发射区10与载流子存储层6之间的P型体区8宽度A可设为1.5微米，在沟槽5纵向延伸的方向上，发射区10与载流子存储层6之间的P型体区8宽度B可设为0.6微米。
具体地，N型是指硅晶体中掺入例如磷等Ⅴ族元素杂质，使得自由电子浓度远大于空穴浓度的杂质半导体，P型是指硅晶体中掺入例如硼等Ⅲ族元素杂质，使得空穴浓度远大于自由电子浓度的杂质半导体。
相比于传统的具有载流子存储层的沟槽栅IGBT结构（参见图3），本实施例（参见图1）在现有载流子存储层沟槽栅IGBT工艺的基础上，将沟槽5内的第一栅极多晶硅9的长度变短，使第一栅极多晶硅9的长度小于P型体区8的结深（P型体区8与载流子存储层6构成的PN结与载流子存储层6上表面之间的距离），同时选择性注入杂质，在载流子存储层6内形成P型体区8与发射区10，可以将P型体区8内的纵向（X方向）的沟道变成横向（Z方向）的沟道，且沟道长度可通过P型体区8与发射区10的注入窗口的大小进行精确调控，通过增加沟道长度，使器件在导通压降不变的条件下，降低饱和电流。
本实施例在导通状态下，当栅极电压大于阈值电压时，只有第一栅极多晶硅9附近的P型体区8会形成反型层沟道，在X方向上，因为第一栅极多晶硅9的下表面高于P型体区8的下表面，所以P型体区8内沿X方向不会形成连接到载流子存储层6的反型层电子沟道；由于在沟槽5内沿Z方向都设置了第一栅极多晶硅9，因此会在P型体区8内形成沿Z方向连接到载流子存储层6的反型层电子沟道，电子从发射区10通过P型体区8内Z方向的沟道流入载流子存储层6，然后与集电极区2注入的空穴进行复合，PNP三极管正常工作，IGBT正向导通。传统的具有载流子存储层的沟槽栅IGBT结构的沟道长度由P型体区8的结深大小决定，由于载流子存储层6的N型杂质浓度较高，P型体区8无法向载流子存储层6内扩散延伸，因此P型体区8的结深无法自由调节；本发明结构的沟道长度完全由P型体区8与发射区10的注入窗口决定，因此本发明能够更方便增大沟道长度降低饱和电流，而饱和电流越小短路安全工作区越大，因此本发明具有优秀的短路能力。
当器件处于关断耐压状态时，栅极关断，反型层沟道消失，导通电流消失，随着集电极电压逐渐增加，P型体区8和载流子存储层6以及外延层4构成的PN结反偏，器件开始反向耐压，耗尽层主要在低掺杂浓度的外延层4中并向集电极区2扩展，由于本发明的P型体区下层的掺杂浓度高于上层，P型体区8内的耗尽层难以扩展至发射区10，所以本发明在耐压状态时漏电更小。
本结构通过改变沟道的形成位置和方向，使器件沟道长度可通过注入窗口的大小进行精确调控，从而使器件具有低饱和电流与优秀的短路能力。
参见图1，本发明结构的第一栅极多晶硅9的长度变短，并在其下方设置发射极多晶硅7，这形成了屏蔽栅结构，本发明的寄生电容会明显小于传统的具有载流子存储层的沟槽栅IGBT。
下面对本实施例进行详细说明，一种具有载流子存储层的沟槽栅IGBT功率半导体晶体管的制备方法：
第一步：首先选取N型硅材料作为衬底并外延生长浅掺杂外延层4；
第二步：在外延层4的上表面注入N型杂质，退火后形成载流子存储层6；
第三步：在载流子存储层6的表面选择性刻蚀出沟槽5；
第四步：在沟槽5的侧壁与底壁热生长形成氧化层13;
第五步：在沟槽5内淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽5下半段的导电多晶硅，形成发射极多晶硅7；
第六步：在沟槽5内淀积二氧化硅，然后湿法刻蚀上述二氧化硅，保留发射极多晶硅7上方的一层二氧化硅，形成绝缘介质14；
第七步：在绝缘介质14上方的沟槽5的侧壁上热生长形成第一栅氧层12，然后在沟槽5内淀积导电多晶硅，接着刻蚀去除沟槽5上方与两侧的导电多晶硅，在绝缘介质12的上方形成第一栅极多晶硅9；
第八步：在载流子存储层6的表面选择性注入P型杂质，并退火形成P型体区8；
第七步：在P型体区8的表面选择性注入N型杂质，并激活形成N型重掺杂发射区10；
第八步：在载流子存储层6、N型重掺杂发射区10、P型体区8与沟槽5的上方淀积绝缘介质层，然后在绝缘介质层上选择性刻蚀出接触孔，所述接触孔穿透绝缘介质层与N型重掺杂发射区10，进入P型体区8内，接着在绝缘介质层上淀积金属形成发射极金属电极11；
第九步：去除衬底并暴露出外延层4的下表面，然后在外延层4的下表面注入N型杂质，接着注入P型杂质，两种杂质一起激活后形成缓冲层3与集电极区2；
第十步：在外延层4的下表面淀积金属，形成集电极金属电极1。
实施例2
一种具有载流子存储层的沟槽栅IGBT器件，在实施例1的基础上，如图2所示，在所述载流子存储层6与P型体区8上表面的上方设有第二栅氧层15，所述第二栅氧层15与第一栅氧层12连接，在第二栅氧层15的上方设有第二栅极多晶硅16，所述第二栅极多晶硅16与第一栅极多晶硅9连接。
本实施例在N型的载流子存储层6与P型体区8的上方增加平面型的第二栅极多晶硅16，相当于增加了IGBT的沟道宽度，并进一步降低器件的正向导通压降。在沟槽栅结构的基础上，本发明通过增加平面栅结构，当栅极电压大于阈值电压时，使P型体区8的上表面形成反型层电子沟道，提高了器件发射极的注入效率，降低器件的正向导通压降。
下面对实施例2进行详细说明，一种具有载流子存储层的沟槽栅IGBT功率半导体晶体管的制备方法：
第一步与第二步和实施例1的第一步与第二步相同；
第三步：在载流子存储层6的表面选择性注入P型杂质，并退火形成P型体区8；
第四步：在载流子存储层6与P型体区8的表面选择性刻蚀出沟槽5；
第五步：在沟槽5的侧壁与底壁热生长形成氧化层13;
第六步：在沟槽5内淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽5下半段的导电多晶硅，形成发射极多晶硅7；
第七步：在沟槽5内淀积二氧化硅，然后湿法刻蚀上述二氧化硅，保留发射极多晶硅7上方的一层二氧化硅，形成绝缘介质14；
第八步：在绝缘介质14上方的沟槽5的侧壁、P型体区8与载流子存储层6的上表面热生长形成第一栅氧层12与第二栅氧层15，然后在第一栅氧层12与第二栅氧层15的表面淀积导电多晶硅，形成第一栅极多晶硅9与第二栅极多晶硅16；
第九步：选择性刻蚀去除部分P型体区8上方的第二栅极多晶硅16与第二栅氧层15，接着在上述的部分P型体区8的表面注入N型杂质，并激活形成N型重掺杂发射区10；
第十步：在N型重掺杂发射区10、第二栅极多晶硅16的上方淀积绝缘介质层，然后在绝缘介质层上选择性刻蚀出接触孔，所述接触孔穿透绝缘介质层与N型重掺杂发射区10，进入P型体区8内，接着在绝缘介质层上淀积金属形成发射极金属电极11；
第十一步：去除衬底并暴露出外延层4的下表面，然后在外延层4的下表面注入N型杂质，接着注入P型杂质，两种杂质一起激活后形成缓冲层3与集电极区2；
第十二步：外延层4的下表面淀积金属，形成集电极金属电极1。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种具有载流子存储层的沟槽栅IGBT器件，从下至上依次设置集电极金属电极（1）、集电极区（2）、缓冲层（3）、外延层（4）、载流子存储层（6），在载流子存储层（6）的上表面设有互相平行的沟槽（5），所述沟槽（5）向下纵向延伸穿透载流子存储层（6）进入外延层（4）内，其特征在于，沟槽（5）内设有发射极多晶硅（7）与第一栅极多晶硅（9），所述第一栅极多晶硅（9）位于发射极多晶硅（7）的上方，所述第一栅极多晶硅（9）与沟槽（5）侧壁之间设有第一栅氧层（12），所述发射极多晶硅（7）与沟槽（5）侧壁与底壁之间设有氧化层（13），所述第一栅极多晶硅（9）与发射极多晶硅（7）之间设有绝缘介质（14）；
在沟槽（5）水平延伸的方向上，在相邻的沟槽（5）之间的载流子存储层（6）内间隔设置P型体区（8），在每个P型体区（8）内设置N型重掺杂的发射区（10），使得在相邻的沟槽（5）之间的区域的上表面，发射区（10）、P型体区（8）、载流子存储层（6）、P型体区（8）依次循环分布，所述发射区（10）和P型体区（8）与发射极金属电极（11）欧姆接触；
所述第一栅极多晶硅（9）的下表面与载流子存储层（6）的上表面之间的距离小于P型体区（8）的下表面与载流子存储层（6）的上表面之间的距离。
2.根据权利要求1所述的一种具有载流子存储层的沟槽栅IGBT器件，其特征在于，在沟槽（5）水平延伸的方向上，发射区（10）与载流子存储层（6）之间的P型体区（8）宽度为A，在沟槽（5）纵向延伸的方向上，发射区（10）与载流子存储层（6）之间的P型体区（8）宽度为B，宽度A大于宽度B。
3.根据权利要求1所述的一种具有载流子存储层的沟槽栅IGBT器件，其特征在于，在所述载流子存储层（6）与P型体区（8）上表面的上方设有第二栅氧层（15），且在所述第二栅氧层（15）的上方设有第二栅极多晶硅（16）。
4.根据权利要求1所述的一种具有载流子存储层的沟槽栅IGBT器件，其特征在于，所述P型体区（8）下层的P型杂质的掺杂浓度高于上层。
5.根据权利要求3所述的一种具有载流子存储层的沟槽栅IGBT器件，其特征在于，所述第一栅极多晶硅（9）与第二栅极多晶硅（16）接栅极电位，所述发射极多晶硅（7）接发射极电位。
6.根据权利要求3所述的一种具有载流子存储层的沟槽栅IGBT器件，其特征在于，所述第一栅氧层（12）、氧化层（13）、绝缘介质（14）和第二栅氧层（15）由二氧化硅或氮化硅构成。
CN202210971236.4A 2022-08-15 2022-08-15 一种具有载流子存储层的沟槽栅igbt器件 Active CN115064584B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210971236.4A CN115064584B (zh) 2022-08-15 2022-08-15 一种具有载流子存储层的沟槽栅igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210971236.4A CN115064584B (zh) 2022-08-15 2022-08-15 一种具有载流子存储层的沟槽栅igbt器件

Publications (2)

Publication Number Publication Date
CN115064584A CN115064584A (zh) 2022-09-16
CN115064584B true CN115064584B (zh) 2022-10-25

Family

ID=83208115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210971236.4A Active CN115064584B (zh) 2022-08-15 2022-08-15 一种具有载流子存储层的沟槽栅igbt器件

Country Status (1)

Country Link
CN (1) CN115064584B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118538764A (zh) * 2024-06-14 2024-08-23 旭矽半导体(上海)有限公司 复合型igbt元胞结构器件及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120286355A1 (en) * 2010-07-26 2012-11-15 Infineon Technologies Austria Ag Power Semiconductor Device and a Method for Forming a Semiconductor Device
US20160149034A1 (en) * 2014-11-26 2016-05-26 Sinopower Semiconductor, Inc. Power semiconductor device having low on-state resistance
CN109037312A (zh) * 2018-08-23 2018-12-18 惠州市乾野微纳电子有限公司 一种带有屏蔽栅的超结igbt及其制造方法
CN114361248A (zh) * 2020-05-18 2022-04-15 华润微电子（重庆）有限公司 沟槽栅金属氧化物半导体场效应管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102004768B1 (ko) * 2013-08-30 2019-07-29 삼성전기주식회사 전력 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120286355A1 (en) * 2010-07-26 2012-11-15 Infineon Technologies Austria Ag Power Semiconductor Device and a Method for Forming a Semiconductor Device
US20160149034A1 (en) * 2014-11-26 2016-05-26 Sinopower Semiconductor, Inc. Power semiconductor device having low on-state resistance
CN109037312A (zh) * 2018-08-23 2018-12-18 惠州市乾野微纳电子有限公司 一种带有屏蔽栅的超结igbt及其制造方法
CN114361248A (zh) * 2020-05-18 2022-04-15 华润微电子（重庆）有限公司 沟槽栅金属氧化物半导体场效应管及其制备方法

Also Published As

Publication number Publication date
CN115064584A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
CN107785415B (zh) 一种soi-rc-ligbt器件及其制备方法
JP4351745B2 (ja) 半導体装置
CN105742346B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN111668212B (zh) 半导体装置
CN111769158B (zh) 一种具低反向恢复电荷的双沟道超结vdmos器件及制造方法
CN110518058B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN106997899B (zh) 一种igbt器件及其制备方法
CN112701159A (zh) 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法
CN107808899A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN111834449B (zh) 一种具有背面双mos结构的快速关断rc-igbt器件
CN110504260A (zh) 一种具有自偏置pmos的横向沟槽型igbt及其制备方法
CN107534053A (zh) 半导体装置及其制造方法
CN113725280A (zh) 一种低开启电压的超结rb-igbt器件
CN110610986B (zh) 一种利用结终端集成横向续流二极管的rc-igbt器件
CN110459597B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN112687746A (zh) 碳化硅平面mosfet器件及制备方法
CN109065608A (zh) 一种横向双极型功率半导体器件及其制备方法
CN115064584B (zh) 一种具有载流子存储层的沟槽栅igbt器件
CN106409895A (zh) 一种绝缘栅双极晶体管及其制造方法
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN110459596B (zh) 一种横向绝缘栅双极晶体管及其制备方法
CN104992968B (zh) 一种绝缘栅双极型晶体管及其制造方法
CN113035939B (zh) 一种含有隔离p-top区的逆导型超结IGBT
US7741655B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant