CN107808899A - 具有混合导电模式的横向功率器件及其制备方法 - Google Patents
具有混合导电模式的横向功率器件及其制备方法 Download PDFInfo
- Publication number
- CN107808899A CN107808899A CN201711026475.8A CN201711026475A CN107808899A CN 107808899 A CN107808899 A CN 107808899A CN 201711026475 A CN201711026475 A CN 201711026475A CN 107808899 A CN107808899 A CN 107808899A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- strip
- drift region
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000206 photolithography Methods 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 239000007943 implant Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 150000001875 compounds Chemical group 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 14
- 230000003139 buffering effect Effects 0.000 abstract 2
- 210000004027 cell Anatomy 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/421—Insulated-gate bipolar transistors [IGBT] on insulating layers or insulating substrates, e.g. thin-film IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种具有混合导电模式的横向功率器件及其制备方法，包括P型衬底、埋氧化层、N型漂移区、P型基区、N型缓冲区、N型源区、P型接触区、P型集电极区、发射极、集电极、栅介质层、栅电极，N型漂移区表面具有N型条和P型条，N型条和P型条在器件漂移区表面垂直于沟道长度方向相间排列，N型条和P型条下方漂移区中具有P型RESURF层；N型条、P型条和P型RESURF层三者与N型缓冲区之间具有介质槽结构；N型条和P型条的浓度大于N型漂移区的浓度；介质槽结构的深度不小于N型条、P型条和P型集电极区的深度；本发明实现了表面SJ‑LDMOS与LIGBT的混合导电，可以获得更低的导通压降，更高的耐压，更快的开关速度，更低的关断损耗，并消除了snapback效应，大大提升了器件性能。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种具有混合导电模式的横向功率半导体器件及其制备方法。
背景技术
横向绝缘栅双极晶体管(Lateral Insulated Gate Bipolar Transistor，LIGBT)是一种将横向功率MOSFET和双极晶体管两者优点相结合而成的横向功率器件，同时具备输入阻抗高和导通压降低的特点，被广泛地应用在各种功率集成电路中。相比较传统的基于体硅技术的器件，采用SOI技术制造的器件具有速度快、功耗低、集成密度高、抗闩锁能力强、成本低、抗辐照性能好等诸多优点。因此，基于SOI材料的LIGBT器件也具有绝缘性能好、衬底泄漏电流低、寄生电容小及集成度高等优点，并且其制作工艺与SOI-CMOS工艺相兼容，容易实现，因此已成为功率集成电路的核心部件之一。LIGBT器件导通时由于漂移区内的电导调制效应，可以获得低的导通压降，但是在关断时，由于漂移区中存储的大量非平衡载流子的存在，使得关断时间长，关断损耗大。同时由于器件集电区PN结的存在，在器件正向导通时，在低集电极电压区，在相同的电流密度下，LIGBT的导通压降较LDMOS器件大，不利于器件损耗特性的减小。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有混合导电模式的横向功率半导体器件及其制备方法。
为实现上述发明目的，本发明技术方案如下：
一种具有混合导电模式的横向功率器件，包括从下至上依次设置的P型衬底1，埋氧化层2和N型漂移区3；所述N型漂移区3内部一端设有P型基区4，另一端设有N型缓冲区8；所述P型基区4内部上方设有N型源区5和P型接触区6，所述N型缓冲区8内部上方设有P型集电极区9；所述P型接触区6和部分N型源区5上方具有发射极10；所述P型集电极区9部分上表面具有集电极12；所述P型基区4上方还设置有栅介质层7，所述栅介质层7上方具有栅电极11，所述栅介质层7和栅电极11组成的栅极结构的长度大于P型基区4表面的长度，栅极结构两端分别与N型源区5上表面和N型漂移区3上表面相接触；所述N型漂移区3表面具有N型条13和P型条14，所述N型条13和P型条14在器件漂移区表面垂直于沟道长度方向相间排列，所述N型条13和P型条14下方漂移区中具有P型RESURF层16；所述N型条13、P型条14和P型RESURF层16三者与N型缓冲区8之间具有介质槽结构17；所述N型条13在靠近介质槽结构17一侧上表面具有电极15，所述电极15与集电极12相连；所述N型条13和P型条14的浓度大于所述N型漂移区3的浓度；所述介质槽结构17的深度不小于N型条13、P型条14和P型集电极区9的深度。
与如图1所示的传统LIGBT结构相比，本发明在器件漂移区表面垂直于沟道长度方向(Z方向)引入相间排列的高浓度N/P条3维结构，并在其下方引入P型RESURF层，在器件正向导通时，实现表面SJ-LDMOS与LIGBT的混合导电，同时利用表面N/P条以及P型RESURF层的3维RESURF作用提高器件的击穿电压并利用耗尽层的三维扩展提高器件的关断速度，减小器件的关断损耗。本发明结构在正向导通过程中，随着集电极电压的增加，当从SJ-LDMOS导电机制向SJ-LDMOS与LIGBT混合导电机制过渡的过程中由于介质沟槽结构和P型RESURF层的隔离作用，不会出现常规RC-IGBT的snapback效应。此外，本发明的制作工艺与传统LIGBT工艺兼容，不会增加制作难度。
作为优选方式，所述P型RESURF层16、N型条13和P型条14均不与P型基区4相接触，所述N型条13、P型条14的浓度不小于P型RESURF层16的浓度。
作为优选方式，所述N型条13、P型条14二者与P型RESURF层16之间还具有N型层18，所述N型层18的浓度大于所述N型漂移区3的浓度。
作为优选方式，所述P型RESURF层16由浓度从左到右依次减小的第一子区域161、第二子区域162和第三子区域163组成.
作为优选方式，所述N型漂移区3由浓度从左到右依次增加的第一掺杂区31和第二掺杂区32组成。
作为优选方式，所述N型条13的宽度从左到右逐渐增加，P型条14的宽度从左到右逐渐减小；或者N型条13的浓度从左到右逐渐增加，P型条14的浓度从左到右逐渐减小。
作为优选方式，，器件的MOS结构是沟槽型结构。
作为优选方式，器件的MOS结构是平面结构和沟槽型结构共同组成的双栅复合结构。
作为优选方式，介质槽结构17直接与P型集电极区9相接触，N型缓冲区8仅在P型集电极区9下方，并且介质槽结构17的深度大于P型RESURF层16和N型缓冲区8的深度。
为实现上述发明目的，本发明还提供一种上述具有混合导电模式的横向功率器件的制备方法，包括以下步骤：
第一步：选取绝缘体上硅材料，其中衬底厚度300～500微米，掺杂浓度为1014～1015个/cm3，位于衬底上的埋氧化层的厚度为0.5～3微米，SOI层厚度为5～20微米；
第二步：光刻，在硅片表面右侧区域通过离子注入N型杂质并退火制作N型缓冲区8，形成的N型缓冲区8的厚度为2～4微米；
第三步：硅片表面热氧化并淀积栅电极材料，光刻，刻蚀部分栅电极材料和栅氧化层形成栅电极；
第四步：光刻，在硅片表面漂移区左侧通过离子注入P型杂质并退火制作P型基区，形成的P型基区的厚度为2～3微米；
第五步：光刻，在硅片表面漂移区中间通过高能离子注入P型杂质形成P型RESURF层；
第六步：光刻，在硅片表面漂移区中间通过离子注入N型杂质并退火制作N条区，形成的N条区的宽度为0.5～1微米；
第七步：光刻，在硅片表面漂移区中间通过离子注入P型杂质并退火制作P条区，形成的P条区的宽度为0.5～1微米；
第八步：光刻，刻蚀并填充介质形成介质槽，形成的介质槽的深度不小于P型集电区的深度；
第九步：光刻，分别在硅片表面左侧区域通过离子注入N型杂质和P型杂质并退火制作N型源区和P型接触区，形成的N型源区和P型接触区的厚度约为0.2～0.3微米；
第十步：光刻，在硅片表面右侧区域通过离子注入P型杂质并退火制作P型集电区，形成的P型集电区的厚度为0.3～0.5微米；
第十一步：淀积并光刻、刻蚀介质层形成介质层；
第十二步：淀积并光刻、刻蚀金属在器件表面形成金属发射极、金属集电极；即制备得到具有混合导电模式的横向功率器件。
本发明的有益效果为：本发明在器件漂移区表面垂直于沟道长度方向引入相间排列的高浓度N/P条3维结构，并在其下方引入P型RESURF层，并通过介质沟槽结构使N/P条3维结构与N-buffer区和P型集电区隔离。在器件处于阻断状态时，利用表面N/P条以及P型RESURF层的3维RESURF作用提高器件的击穿电压，同时提升表面N/P条、P型RESURF层以及N型漂移区的掺杂浓度；在器件正向导通时，当集电极电压较低时，表面高浓度N/P条3维结构形成的超结MOS结构导通，由于高的N条浓度，器件导通电阻小，当集电极电压达到并超过0.7V以后，LIGBT和超结MOS结构同时导通，在一定的集电极电压下具有大的导通电流，由于介质沟槽结构和P型RESURF层的屏蔽作用，超结MOS结构的存在不会影响LIGBT的导通特性，不会出现常规RC-IGBT的snapback效应；在器件关断时，由于表面N/P条以及P型RESURF层的耗尽层的三维扩展，提高了器件的关断速度，减小了器件的关断损耗，同时由于超结MOS结构的作用，在一定的导通电流密度下，器件N型漂移区3中注入的过剩载流子数减小，进一步提高了器件的关断速度，减小了器件的关断损耗；同时，本发明由于集成了超结MOS结构，还具有逆导的功能。因此，相比较传统的SOI-LIGBT，本发明实现了表面SJ-LDMOS与LIGBT的混合导电，可以获得更低的导通压降，更高的耐压，更快的开关速度，更低的关断损耗，并消除了snapback效应，大大提升了器件性能。
附图说明
图1为传统的SOI-LIGBT元胞结构示意图。
图2为本发明实施例1的具有混合导电模式的横向功率器件元胞结构示意图。
图3为本发明实施例1的具有混合导电模式的横向功率器件元胞结构沿AA’线的界面图。
图4为本发明实施例2的具有混合导电模式的横向功率器件元胞结构示意图。
图5为本发明实施例2的具有混合导电模式的横向功率器件元胞结构沿AA’线的界面图。
图6为本发明实施例3的具有混合导电模式的横向功率器件元胞结构示意图。
图7为本发明实施例4的具有混合导电模式的横向功率器件元胞结构示意图。
图8为本发明实施例5的具有混合导电模式的横向功率器件元胞结构示意图。
图9为本发明实施例6的具有混合导电模式的横向功率器件元胞结构示意图。
其中，1为P型衬底，2为埋氧化层，3为N型漂移区，4为P型基区，5为N+源区，6为P+接触区，7为栅介质层，8为N型缓冲区，9为P型集电区，10为栅电极，11为栅电极，12为集电极，13为N型条，14为P型条，15为电极，16为P型RESURF层，17为介质槽结构，18为N型层，161为P型RESURF层第一子区域、162为P型RESURF层第二子区域、163为P型RESURF层第三子区域，31为N型漂移区第一掺杂区、32为N型漂移区第一掺杂区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
一种具有混合导电模式的横向功率器件，元胞结构及沿AA’线的截面图分别如图2及图3所示，包括从下至上依次设置的P型衬底1，埋氧化层2和N型漂移区3；所述N型漂移区3内部一端设有P型基区4，另一端设有N型缓冲区8；所述P型基区4内部上方设有N型源区5和P型接触区6，所述N型缓冲区8内部上方设有P型集电极区9；所述P型接触区6和部分N型源区5上方具有发射极10；所述P型集电极区9部分上表面具有集电极12；所述P型基区4上方还设置有栅介质层7，所述栅介质层7上方具有栅电极11，所述栅介质层7和栅电极11组成的栅极结构的长度大于P型基区4表面的长度，栅极结构两端分别与N型源区5上表面和N型漂移区3上表面相接触；所述N型漂移区3表面具有N型条13和P型条14，所述N型条13和P型条14在器件漂移区表面垂直于沟道长度方向相间排列，所述N型条13和P型条14下方漂移区中具有P型RESURF层16；所述N型条13、P型条14和P型RESURF层16三者与N型缓冲区8之间具有介质槽结构17；所述N型条13在靠近介质槽结构17一侧上表面具有电极15，所述电极15与集电极12相连；所述N型条13和P型条14的浓度大于所述N型漂移区3的浓度；所述介质槽结构17的深度不小于N型条13、P型条14和P型集电极区9的深度。N型漂移区3的厚度为5～20微米；P型RESURF层离表面的深度为1～4微米，厚度为0.5～2微米；N型条13和P型条14的宽度为0.5～1微米；所述P型RESURF层16、N型条13和P型条14与P型基区4相距0.5～5微米。
本例的工作原理为：
阻断状态时：当集电极加正偏压，发射极和栅极接零电位时，器件处于阻断工作模式。利用表面N/P条以及P型RESURF层的3维RESURF作用，在器件击穿前使表面N/P条、P型RESURF层以及N型漂移区全耗尽，从而优化漂移区电场，在一定的漂移区长度下获得更高的器件耐压，并提高表面N/P条、P型RESURF层以及N型漂移区的掺杂浓度。同时，由于表面引入的MOS结构降低了P型集电区/N型漂移区/P型基区寄生PNP晶体管的增益，进一步提高了器件的击穿电压。
正向导通状态时：发射极接零电位，当栅极所加电压大于器件阈值电压时，使得栅极下面P型基区表面的半导体发生反型，器件沟道导通，集电极加正偏压，此时介质沟槽17左边表面高浓度N/P条3维结构形成的横向超结MOSFET导通，由于高的N条浓度，器件导通电阻小，具有大的电流。当集电极所加电压大于PN结的开启电压后，P型集电区9向N型漂移区3注入空穴，此时LIGBT结构开始导通，并在N型漂移区3中形成电导调制效应。此时，LIGBT和超结MOS结构同时导通，在一定的集电极电压下具有大的导通电流，由于介质沟槽结构和P型RESURF层的屏蔽作用，超结MOS结构的存在不会影响LIGBT的导通特性，不会出现常规RC-IGBT的snapback效应。
关断状态时：当栅极电压从正向导通时的电压开始降低时，器件开始关断。由于器件正向导通时可以让SJ-MOSFET结构和LIGBT结构同时导通，则导通状态时存储在漂移区的空穴变少，可以使得关断更快，关断损耗更小；而且由于表面N/P条以及P型RESURF层的耗尽层的三维扩展，加速漂移区的耗尽，使得载流子的抽取速度更快，器件的关断性能更加优异进一步提高了器件的关断速度，减小了器件的关断损耗。
反向导通状态：由于表面SJ-MOSFET结构的形成，当发射极接高电位，集电极接低电位时，表面SJ-MOSFET结构的体二极管开始导通，可以实现反向导通，实现逆导功能。
因此，相比较传统的SOI-LIGBT，本发明实现了表面SJ-LDMOS与LIGBT的混合导电，可以获得更低的导通压降，更高的耐压，更快的开关速度，更低的关断损耗，并消除了snapback效应，大大提升了器件性能。
所述P型RESURF层16、N型条13和P型条14均不与P型基区4相接触，所述N型条13、P型条14的浓度不小于P型RESURF层16的浓度。
实施例2
如图4和图5所示，本例与实施例1的区别在于，所述N型条13、P型条14二者与P型RESURF层16之间还具有N型层18，所述N型层18的浓度大于所述N型漂移区3的浓度。与实施例1相比，本实施例可进一步提高横向MOSFET的电流导通能力。
实施例3
如图6所示，本例与实施例1的区别在于，所述P型RESURF层16由浓度从左到右依次减小的第一子区域161、第二子区域162和第三子区域163组成。与实施例1相比，本实施例可进一步提高器件的击穿电压。
实施例4
如图7所示，本例与实施例3的区别在于，所述N型漂移区3由浓度从左到右依次增加的第一掺杂区31和第二掺杂区32组成。与实施例3相比，本实施例可进一步提高器件的击穿电压，并提高器件的关断速度，减小关断损耗。
实施例5
如图8所示，本例与实施例4的区别在于，器件的MOS结构是沟槽型结构。与实施例4相比，本实施例可进一步减小器件的导通压降。在本实施例中，还可采用平面MOS结构和沟槽型MOS结构组成的双栅复合结构。
实施例6
如图9所示，本例与实施例5的区别在于，介质槽结构17直接与P型集电极区9相接触，N型缓冲区8仅在P型集电极区9下方，并且介质槽结构17的深度大于P型RESURF层16和N型缓冲区8的深度。与实施例5相比，本实施例可进一步减小器件的面积。
实施例7
上述6个实施例中所述具有混合导电模式的横向功率器件的制备方法，包括以下步骤：
第一步：选取绝缘体上硅材料，其中衬底厚度300～500微米，掺杂浓度为1014～1015个/cm3，位于衬底上的埋氧化层的厚度为0.5～3微米，SOI层厚度为5～20微米；
第二步：光刻，在硅片表面右侧区域通过离子注入N型杂质并退火制作N型缓冲区8，形成的N型缓冲区8的厚度为2～4微米；
第三步：硅片表面热氧化并淀积栅电极材料，光刻，刻蚀部分栅电极材料和栅氧化层形成栅电极；
第四步：光刻，在硅片表面漂移区左侧通过离子注入P型杂质并退火制作P型基区，形成的P型基区的厚度为2～3微米；
第五步：光刻，在硅片表面漂移区中间通过高能离子注入P型杂质形成P型RESURF层；
第六步：光刻，在硅片表面漂移区中间通过离子注入N型杂质并退火制作N条区，形成的N条区的宽度为0.5～1微米；
第七步：光刻，在硅片表面漂移区中间通过离子注入P型杂质并退火制作P条区，形成的P条区的宽度为0.5～1微米；
第八步：光刻，刻蚀并填充介质形成介质槽17，形成的介质槽的深度不小于P型集电区的深度；
第九步：光刻，分别在硅片表面左侧区域通过离子注入N型杂质和P型杂质并退火制作N型源区和P型接触区，形成的N型源区和P型接触区的厚度约为0.2～0.3微米；
第十步：光刻，在硅片表面右侧区域通过离子注入P型杂质并退火制作P型集电区，形成的P型集电区的厚度为0.3～0.5微米；
第十一步：淀积并光刻、刻蚀介质层形成介质层；
第十二步：淀积并光刻、刻蚀金属在器件表面的适当位置形成金属发射极、金属集电极；即制备得到具有混合导电模式的横向功率器件。
此外，作为优选方式，所述N型条13的宽度从左到右逐渐增加，对应P型条14的宽度从左到右逐渐减小；或者N型条13的浓度从左到右逐渐增加，P型条14的浓度从左到右逐渐减小。
需要申明的是：本发明的技术方案仅以N沟道器件为例进行说明，仅需对各区的掺杂类型进行互换，本发明同样适用于P沟道器件。本发明介质材料不局限于二氧化硅，还包括：氮化硅(Si3N4)、二氧化铪(HfO2)、三氧化二铝(Al2O3)等介质材料。所述半导体材料可以硅，还可以是碳化硅、氮化镓、金刚石等宽禁带材料。同时，制造工艺的具体实施方式也可以根据实际需要进行调整。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种具有混合导电模式的横向功率器件，包括从下至上依次设置的P型衬底(1)，埋氧化层(2)和N型漂移区(3)；所述N型漂移区(3)内部一端设有P型基区(4)，另一端设有N型缓冲区(8)；所述P型基区(4)内部上方设有N型源区(5)和P型接触区(6)，所述N型缓冲区(8)内部上方设有P型集电极区(9)；所述P型接触区(6)和部分N型源区(5)上方具有发射极(10)；所述P型集电极区(9)部分上表面具有集电极(12)；所述P型基区(4)上方还设置有栅介质层(7)，所述栅介质层(7)上方具有栅电极(11)，所述栅介质层(7)和栅电极(11)组成的栅极结构的长度大于P型基区(4)表面的长度，栅极结构两端分别与N型源区(5)上表面和N型漂移区(3)上表面相接触；其特征在于：所述N型漂移区(3)表面具有N型条(13)和P型条(14)，所述N型条(13)和P型条(14)在器件漂移区表面垂直于沟道长度方向相间排列，所述N型条(13)和P型条(14)下方漂移区中具有P型RESURF层(16)；所述N型条(13)、P型条(14)和P型RESURF层(16)三者与N型缓冲区(8)之间具有介质槽结构(17)；所述N型条(13)在靠近介质槽结构(17)一侧上表面具有电极(15)，所述电极(15)与集电极(12)相连；所述N型条(13)和P型条(14)的浓度大于所述N型漂移区(3)的浓度；所述介质槽结构(17)的深度不小于N型条(13)、P型条(14)和P型集电极区(9)的深度。
2.根据权利要求1所述的具有混合导电模式的横向功率器件，其特征在于：所述P型RESURF层(16)、N型条(13)和P型条(14)均不与P型基区(4)相接触，所述N型条(13)、P型条(14)的浓度不小于P型RESURF层(16)的浓度。
3.根据权利要求1所述的具有混合导电模式的横向功率器件，其特征在于：所述N型条(13)、P型条(14)二者与P型RESURF层(16)之间还具有N型层(18)，所述N型层(18)的浓度大于所述N型漂移区(3)的浓度。
4.根据权利要求1所述的具有混合导电模式的横向功率器件，其特征在于：所述P型RESURF层(16)由浓度从左到右依次减小的第一子区域(161)、第二子区域(162)和第三子区域(163)组成。
5.根据权利要求1所述的具有混合导电模式的横向功率器件，其特征在于：所述N型漂移区(3)由浓度从左到右依次增加的第一掺杂区(31)和第二掺杂区(32)组成。
6.根据权利要求1所述的具有混合导电模式的横向功率器件，其特征在于：所述N型条(13)的宽度从左到右逐渐增加，P型条(14)的宽度从左到右逐渐减小；或者N型条(13)的浓度从左到右逐渐增加，P型条(14)的浓度从左到右逐渐减小。
7.根据权利要求1所述的具有混合导电模式的横向功率器件，其特征在于：器件的MOS结构是沟槽型结构。
8.根据权利要求1所述的具有混合导电模式的横向功率器件，其特征在于：器件的MOS结构是平面结构和沟槽型结构共同组成的双栅复合结构。
9.根据权利要求1所述的具有混合导电模式的横向功率器件，其特征在于：介质槽结构(17)直接与P型集电极区(9)相接触，N型缓冲区(8)仅在P型集电极区(9)下方，并且介质槽结构(17)的深度大于P型RESURF层(16)和N型缓冲区(8)的深度。
10.权利要求1至9任意一项所述具有混合导电模式的横向功率器件的制备方法，其特征在于包括以下步骤：
第一步：选取绝缘体上硅材料，其中衬底厚度300～500微米，掺杂浓度为1014～1015个/cm3，位于衬底上的埋氧化层的厚度为0.5～3微米，SOI层厚度为5～20微米；
第二步：光刻，在硅片表面右侧区域通过离子注入N型杂质并退火制作N型缓冲区，形成的N型缓冲区的厚度为2～4微米；
第三步：硅片表面热氧化并淀积栅电极材料，光刻，刻蚀部分栅电极材料和栅氧化层形成栅电极；
第四步：光刻，在硅片表面漂移区左侧通过离子注入P型杂质并退火制作P型基区，形成的P型基区的厚度为2～3微米；
第五步：光刻，在硅片表面漂移区中间通过高能离子注入P型杂质形成P型RESURF层；
第六步：光刻，在硅片表面漂移区中间通过离子注入N型杂质并退火制作N条区，形成的N条区的宽度为0.5～1微米；
第七步：光刻，在硅片表面漂移区中间通过离子注入P型杂质并退火制作P条区，形成的P条区的宽度为0.5～1微米；
第八步：光刻，刻蚀并填充介质形成介质槽，形成的介质槽的深度不小于P型集电区的深度；
第九步：光刻，分别在硅片表面左侧区域通过离子注入N型杂质和P型杂质并退火制作N型源区和P型接触区，形成的N型源区和P型接触区的厚度约为0.2～0.3微米；
第十步：光刻，在硅片表面右侧区域通过离子注入P型杂质并退火制作P型集电区，形成的P型集电区的厚度为0.3～0.5微米；
第十一步：淀积并光刻、刻蚀介质层形成介质层；
第十二步：淀积并光刻、刻蚀金属在器件表面形成金属发射极、金属集电极；即制备得到具有混合导电模式的横向功率器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711026475.8A CN107808899B (zh) | 2017-10-27 | 2017-10-27 | 具有混合导电模式的横向功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711026475.8A CN107808899B (zh) | 2017-10-27 | 2017-10-27 | 具有混合导电模式的横向功率器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107808899A true CN107808899A (zh) | 2018-03-16 |
| CN107808899B CN107808899B (zh) | 2020-05-01 |
Family
ID=61582510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711026475.8A Active CN107808899B (zh) | 2017-10-27 | 2017-10-27 | 具有混合导电模式的横向功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107808899B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109004025A (zh) * | 2018-08-01 | 2018-12-14 | 电子科技大学 | 一种具有结型漂移区结构的薄soi ligbt |
| CN109065602A (zh) * | 2018-07-25 | 2018-12-21 | 深圳市诚朗科技有限公司 | 一种功率器件的终端结构及其制作方法 |
| CN109166924A (zh) * | 2018-08-28 | 2019-01-08 | 电子科技大学 | 一种横向mos型功率半导体器件及其制备方法 |
| CN109192778A (zh) * | 2018-08-01 | 2019-01-11 | 长沙理工大学 | 一种具有双纵向场板的分离栅槽型功率器件 |
| CN109192773A (zh) * | 2018-09-05 | 2019-01-11 | 电子科技大学 | 一种基于结终端的rc-igbt器件 |
| CN109888017A (zh) * | 2019-02-26 | 2019-06-14 | 电子科技大学 | 一种抗辐照ldmos器件 |
| CN109920840A (zh) * | 2019-03-20 | 2019-06-21 | 重庆邮电大学 | 一种具有L型SiO2隔离层的复合型RC-LIGBT器件 |
| CN111969043A (zh) * | 2020-08-28 | 2020-11-20 | 电子科技大学 | 高压三维耗尽超结ldmos器件及其制造方法 |
| CN117374108A (zh) * | 2023-11-17 | 2024-01-09 | 湖南杰楚微半导体科技有限公司 | 一种soi ligbt器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6528849B1 (en) * | 2000-08-31 | 2003-03-04 | Motorola, Inc. | Dual-gate resurf superjunction lateral DMOSFET |
| CN102148240A (zh) * | 2011-03-10 | 2011-08-10 | 电子科技大学 | 一种具有分裂阳极结构的soi-ligbt器件 |
| CN103928507A (zh) * | 2014-04-15 | 2014-07-16 | 东南大学 | 一种逆导型双栅绝缘栅双极型晶体管 |
| CN105870189A (zh) * | 2016-04-21 | 2016-08-17 | 西安电子科技大学 | 一种具有体电场调制效应的横向超结双扩散金属氧化物半导体场效应管 |
| CN106067480A (zh) * | 2016-07-26 | 2016-11-02 | 电子科技大学 | 一种双通道rc‑ligbt器件及其制备方法 |
-
2017
- 2017-10-27 CN CN201711026475.8A patent/CN107808899B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6528849B1 (en) * | 2000-08-31 | 2003-03-04 | Motorola, Inc. | Dual-gate resurf superjunction lateral DMOSFET |
| CN102148240A (zh) * | 2011-03-10 | 2011-08-10 | 电子科技大学 | 一种具有分裂阳极结构的soi-ligbt器件 |
| CN103928507A (zh) * | 2014-04-15 | 2014-07-16 | 东南大学 | 一种逆导型双栅绝缘栅双极型晶体管 |
| CN105870189A (zh) * | 2016-04-21 | 2016-08-17 | 西安电子科技大学 | 一种具有体电场调制效应的横向超结双扩散金属氧化物半导体场效应管 |
| CN106067480A (zh) * | 2016-07-26 | 2016-11-02 | 电子科技大学 | 一种双通道rc‑ligbt器件及其制备方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065602A (zh) * | 2018-07-25 | 2018-12-21 | 深圳市诚朗科技有限公司 | 一种功率器件的终端结构及其制作方法 |
| CN109004025A (zh) * | 2018-08-01 | 2018-12-14 | 电子科技大学 | 一种具有结型漂移区结构的薄soi ligbt |
| CN109192778A (zh) * | 2018-08-01 | 2019-01-11 | 长沙理工大学 | 一种具有双纵向场板的分离栅槽型功率器件 |
| CN109166924A (zh) * | 2018-08-28 | 2019-01-08 | 电子科技大学 | 一种横向mos型功率半导体器件及其制备方法 |
| CN109192773A (zh) * | 2018-09-05 | 2019-01-11 | 电子科技大学 | 一种基于结终端的rc-igbt器件 |
| CN109192773B (zh) * | 2018-09-05 | 2021-08-13 | 电子科技大学 | 一种基于结终端的rc-igbt器件 |
| CN109888017A (zh) * | 2019-02-26 | 2019-06-14 | 电子科技大学 | 一种抗辐照ldmos器件 |
| CN109920840A (zh) * | 2019-03-20 | 2019-06-21 | 重庆邮电大学 | 一种具有L型SiO2隔离层的复合型RC-LIGBT器件 |
| CN109920840B (zh) * | 2019-03-20 | 2022-02-11 | 重庆邮电大学 | 一种具有L型SiO2隔离层的复合型RC-LIGBT器件 |
| CN111969043A (zh) * | 2020-08-28 | 2020-11-20 | 电子科技大学 | 高压三维耗尽超结ldmos器件及其制造方法 |
| CN117374108A (zh) * | 2023-11-17 | 2024-01-09 | 湖南杰楚微半导体科技有限公司 | 一种soi ligbt器件及其制备方法 |
| CN117374108B (zh) * | 2023-11-17 | 2024-06-11 | 湖南杰楚微半导体科技有限公司 | 一种soi ligbt器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107808899B (zh) | 2020-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107808899B (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN107785415B (zh) | 一种soi-rc-ligbt器件及其制备方法 | |
| CN107170815B (zh) | 一种横向绝缘栅双极型晶体管 | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN107785414B (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN109166924B (zh) | 一种横向mos型功率半导体器件及其制备方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN109065621B (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN109166915B (zh) | 一种介质超结mos型功率半导体器件及其制备方法 | |
| CN110518058B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN112701159A (zh) | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 | |
| CN108365007B (zh) | 绝缘栅双极型晶体管 | |
| CN105990423A (zh) | 横向双扩散场效应管 | |
| CN106847883A (zh) | 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法 | |
| CN110504260B (zh) | 一种具有自偏置pmos的横向沟槽型igbt及其制备方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN105993076A (zh) | 一种双向mos型器件及其制造方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN108447905A (zh) | 一种具有沟槽隔离栅极结构的超结igbt | |
| CN110459597B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN109004025A (zh) | 一种具有结型漂移区结构的薄soi ligbt | |
| CN110459596B (zh) | 一种横向绝缘栅双极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |