[go: up one dir, main page]

CN115036363A - 包括氢扩散阻挡件的晶体管及其形成方法 - Google Patents

包括氢扩散阻挡件的晶体管及其形成方法 Download PDF

Info

Publication number
CN115036363A
CN115036363A CN202210353312.5A CN202210353312A CN115036363A CN 115036363 A CN115036363 A CN 115036363A CN 202210353312 A CN202210353312 A CN 202210353312A CN 115036363 A CN115036363 A CN 115036363A
Authority
CN
China
Prior art keywords
gate dielectric
dielectric
gate
layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210353312.5A
Other languages
English (en)
Inventor
戴铭昆
邱维刚
张以澄
吴正一
蔡瀚霆
林灿
林仲德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115036363A publication Critical patent/CN115036363A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6736—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes characterised by the shape of gate insulators

Landscapes

  • Thin Film Transistor (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本公开涉及包括氢扩散阻挡件的晶体管及其形成方法。一种薄膜晶体管包括：栅极电极，嵌入在衬底上面的绝缘层中；栅极电介质，在栅极电极上面；有源层，包括化合物半导体材料并且在栅极电介质上面；以及源极电极和漏极电极，与有源层的端部部分接触。栅极电介质可以在与绝缘层的界面之上具有较厚的部分，以抑制氢扩散通过。附加地或替代地，可以在有源层和有源层上面的电介质层之间插入包括电介质金属氧化物材料的钝化帽盖电介质，以抑制氢扩散通过。

Description

包括氢扩散阻挡件的晶体管及其形成方法
技术领域
本公开涉及半导体领域，具体地，涉及包括氢扩散阻挡件的晶体管及 其形成方法。
背景技术
已经开发了多种晶体管结构以满足各种设计标准。由氧化物半导体制 成的薄膜晶体管(TFT)对于后道工艺(BEOL)集成是有吸引力的选择， 这是因为TFT可以在低温下处理并且因此不会损坏先前制造的器件。例 如，这些制造条件和技术不会损坏先前制造的前道工艺(FEOL)器件和 中道工艺(MEOL)器件。
发明内容
根据本公开的实施例，提供了一种晶体管，包括：栅极电极，所述栅 极电极嵌入在衬底上面的绝缘层中；栅极电介质，包括中心栅极电介质部 分和一对外围栅极电介质部分，所述中心栅极电介质部分具有第一厚度并 且与所述栅极电极的顶表面接触，所述一对外围栅极电介质部分具有大于 所述第一厚度的第二厚度并且与所述绝缘层的顶表面接触，并且所述一对 外围栅极电介质部分彼此被所述中心栅极电介质部分横向地间隔开；有源 层，所述有源层包括化合物半导体材料并且在所述栅极电介质上面；源极 电极，所述源极电极与所述有源层的第一端部部分接触；以及漏极电极， 所述漏极电极与所述有源层的第二端部部分接触。
根据本公开的实施例，提供了一种晶体管，包括：栅极电极，所述栅 极电极嵌入在衬底上面的绝缘层中；栅极电介质，所述栅极电介质位于所 述栅极电极之上；有源层，所述有源层包括化合物半导体材料；源极电 极，所述源极电极与所述有源层的第一端部部分接触；漏极电极，所述漏 极电极与所述有源层的第二端部部分接触；钝化帽盖电介质，所述钝化帽 盖电介质包括电介质金属氧化物材料并且在所述有源层上面；以及电介质 层，所述电介质层横向地围绕所述有源层、所述源极电极和所述漏极电 极，并且与所述钝化帽盖电介质的整个顶表面接触。
根据本公开的实施例，提供了一种形成晶体管的方法，包括：在衬底 之上的绝缘层中形成栅极电极；在所述栅极电极之上形成栅极电介质，其 中，所述栅极电介质包括中心栅极电介质部分和一对外围栅极电介质部 分，所述中心栅极电介质部分具有第一厚度并且与所述栅极电极的顶表面 接触，所述一对外围栅极电介质部分具有大于所述第一厚度的第二厚度并 且与所述绝缘层的顶表面接触；在所述栅极电介质之上形成包括化合物半 导体材料的有源层；以及在所述有源层的外围部分上形成源极电极和漏极 电极，其中，所述源极电极和所述漏极电极彼此被所述栅极电极横向地间 隔开。
附图说明
在结合附图阅读时，通过下面的具体描述来最佳地理解本公开的各方 面。应当注意，根据该行业的标准惯例，各种特征不是按比例绘制的。事 实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
图1是根据本公开的实施例的在形成互补金属氧化物半导体 (CMOS)晶体管、在较低层级电介质层中形成的第一金属互连结构、绝 缘间隔件层、以及可选的蚀刻停止电介质层之后的第一示例性结构的垂直 截面图。
图2A是根据本公开的第一实施例的在形成绝缘层之后的第一示例性 结构的一部分的俯视图。
图2B是第一示例性结构的沿着图2A的垂直平面B－B’的垂直截面 图。
图2C是第一示例性结构的沿着图2A的垂直平面C－C’的垂直截面 图。
图3A是根据本公开的第一实施例的在绝缘层中形成凹部区域之后的 第一示例性结构的区域的俯视图。
图3B是第一示例性结构的沿着图3A的垂直平面B－B’的垂直截面 图。
图3C是第一示例性结构的沿着图3A的垂直平面C－C’的垂直截面 图。
图4A是根据本公开的第一实施例的在形成栅极电极之后的第一示例 性结构的区域的俯视图。
图4B是第一示例性结构的沿着图4A的垂直平面B－B’的垂直截面 图。
图4C是第一示例性结构的沿着图4A的垂直平面C－C’的垂直截面 图。
图5A是根据本公开的第一实施例的在形成第一栅极电介质层之后的 第一示例性结构的区域的俯视图。
图5B是第一示例性结构的沿着图5A的垂直平面B－B’的垂直截面 图。
图5C是第一示例性结构的沿着图5A的垂直平面C－C’的垂直截面 图。
图6A是根据本公开的第一实施例的在对第一栅极电介质层进行图案 化之后的第一示例性结构的区域的俯视图。
图6B是第一示例性结构的沿着图6A的垂直平面B－B’的垂直截面 图。
图6C是第一示例性结构的沿着图6A的垂直平面C－C’的垂直截面 图。
图7A是根据本公开的第一实施例的在形成第二栅极电介质层、连续 有源层和钝化帽盖电介质层之后的第一示例性结构的区域的俯视图。
图7B是第一示例性结构的沿着图7A的垂直平面B－B’的垂直截面 图。
图7C是第一示例性结构的沿着图7A的垂直平面C－C’的垂直截面 图。
图8A是根据本公开的第一实施例的在形成钝化帽盖电介质、有源层 和栅极电介质之后的第一示例性结构的区域的俯视图。
图8B是第一示例性结构的沿着图8A的垂直平面B－B’的垂直截面 图。
图8C是第一示例性结构的沿着图8A的垂直平面C－C’的垂直截面 图。
图9A是根据本公开的第一实施例的在形成电介质层之后的第一示例 性结构的区域的俯视图。
图9B是沿着图9A的垂直平面B－B’的第一示例性结构的垂直截面 图。
图9C是沿着图9A的垂直平面C－C’的第一示例性结构的垂直截面 图。
图10A是根据本公开的第一实施例的在形成图案化光致抗蚀剂层之后 的第一示例性结构的区域的俯视图。
图10B是第一示例性结构的沿着图10A的垂直平面B－B’的垂直截面 图。
图10C是第一示例性结构的沿着图10A的垂直平面C－C’的垂直截面 图。
图11A是根据本公开的第一实施例的在形成源极腔、漏极腔和栅极接 触过孔腔之后的第一示例性结构的区域的俯视图。
图11B是第一示例性结构的沿着图11A的垂直平面B－B’的垂直截面 图。
图11C是第一示例性结构的沿着图11A的垂直平面C－C’的垂直截面 图。
图12A是根据本公开的第一实施例的在形成源极电极、漏极电极和背 侧电极接触过孔结构之后的第一示例性结构的区域的俯视图。
图12B是第一示例性结构的沿着图12A的垂直平面B－B’的垂直截面 图。
图12C是第一示例性结构的沿着图12A的垂直平面C－C’的垂直截面 图。
图13A是根据本公开的第二实施例的在形成栅极电介质层之后的第二 示例性结构的区域的俯视图。
图13B是第二示例性结构的沿着图13A的垂直平面B－B’的垂直截面 图。
图13C是第二示例性结构的沿着图13A的垂直平面C－C’的垂直截面 图。
图14A是根据本公开的第二实施例的在使栅极电介质层的中心部分变 薄之后的第二示例性结构的区域的俯视图。
图14B是第二示例性结构的沿着图14A的垂直平面B－B’的垂直截面 图。
图14C是第二示例性结构的沿着图14A的垂直平面C－C’的垂直截面 图。
图15A是根据本公开的第二实施例的在形成源极电极、漏极电极和背 侧电极接触过孔结构之后的第二示例性结构的区域的俯视图。
图15B是第二示例性结构的沿着图15A的垂直平面B－B’的垂直截面 图。
图15C是第二示例性结构的沿着图15A的垂直平面C－C’的垂直截面 图。
图16A是根据本公开的第三实施例的第三示例性结构的区域的俯视 图。
图16B是第三示例性结构的沿着图16A的垂直平面B－B’的垂直截面 图。
图16C是第三示例性结构的沿着图16A的垂直平面C－C’的垂直截面 图。
图17A是根据本公开的第四实施例的第四示例性结构的区域的俯视 图。
图17B是第四示例性结构的沿着图17A的垂直平面B－B’的垂直截面 图。
图17C是第四示例性结构的沿着图17A的垂直平面C－C’的垂直截面 图。
图18A是根据本公开的第四实施例的第四示例性结构的第一替代实施 例的区域的俯视图。
图18B是第四示例性结构的沿着图18A的垂直平面B－B’的垂直截面 图。
图18C是第四示例性结构的沿着图18A的垂直平面C－C’的垂直截面 图。
图19A是根据本公开的第四实施例的第四示例性结构的第二替代实施 例的区域的俯视图。
图19B是第四示例性结构的沿着图19A的垂直平面B－B’的垂直截面 图。
图19C是第四示例性结构的沿着图19A的垂直平面C－C’的垂直横截 面图。
图20A是根据本公开的第五实施例的第五示例性结构的区域的俯视 图。
图20B是第五示例性结构的沿着图20A的垂直平面B－B’的垂直截面 图。
图20C是第五示例性结构的沿着图20A的垂直平面C－C’的垂直横截 面图。
图21A是根据本公开的第六实施例的第六示例性结构的区域的俯视 图。
图21B是第六示例性结构的沿着图21A的垂直平面B－B’的垂直截面 图。
图21C是第六示例性结构的沿着图21A的垂直平面C－C’的垂直截面 图。
图22A是根据本公开的第七实施例的第七示例性结构的区域的俯视 图。
图22B是第七示例性结构的沿着图22A的垂直平面B－B’的垂直截面 图。
图22C是第七示例性结构的沿着图22A的垂直平面C－C’的垂直截面 图。
图23是示出用于栅极电介质以增强有源层的表面特性的稳定性的机 制的示意图。
图24是示出用于制造本公开的半导体器件的一般处理步骤的流程 图。
具体实施方式
下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同 的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当 然，这些仅是示例而不意在进行限制。例如，下面的说明中，在第二特征 之上或在第二特征上形成第一特征可以包括以直接接触的方式形成第一特 征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间 形成附加特征使得第一特征和第二特征不直接接触的实施例。此外，本公开在各个示例中可以重复附图标记和/或字母。这种重复是为了简单和清楚 的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
此外，本文可能使用了空间相关术语(例如，“之下”、“下方”、 “下”、“上方”、“上”等)，以易于描述附图中所示的一个要素或特 征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相 关术语意在涵盖使用中或工作中的器件处于除了附图中所示朝向之外的不 同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且 本文使用的空间相关描述符可类似地进行相应解释。具有相同附图标记的 要素指代相同的要素，并且它们被假定具有相同的材料成分和相同的厚度 范围，除非另有明确说明。
晶体管(尤其是薄膜晶体管)可能遭受电不稳定性。因此，晶体管的 性能可能受损。通常，使用半导体金属氧化物沟道的薄膜晶体管的不稳定 性可能是由制造工艺和使用晶体管的环境的可变性引起的。例如，氢原子 和氧空位可能使晶体管的半导体金属氧化物材料的电性能不稳定。此外， 氢原子和氧空位的原子浓度的可变性可能导致晶体管中的电特性的不稳定 性。例如，氢原子可能通过氧化铝从未掺杂的硅酸盐玻璃扩散到氧化铟镓锌(IGZO)中，并且周围环境的氧原子和水蒸气可能被吸收到由半导体金 属氧化物材料构成的背沟道(back channel)中，并且可能对晶体管的可靠 性产生有害影响。
本公开的结构和方法可以用于增强晶体管(例如薄膜晶体管)的有源 层中的半导体金属氧化物材料的电稳定性。因此，实施例结构和方法可以 增强晶体管的性能。在一个实施例中，可以对栅极电介质进行图案化，以 在远离栅极电极的区域中提供厚度增加的区域。附加地或替代地，使用电 介质金属氧化物材料(例如氧化铪)的钝化帽盖电介质(passivation capping dielectric)可以被用来减少氢原子进入有源层。本公开的各种结构 和方法可以被用来提高半导体金属氧化物材料(例如氧化铟镓锌)的电稳 定性，并提高晶体管的器件性能和可靠性。现在将参照附图来描述本公开 的各种实施例。
参照图1，示出了根据本公开的第一实施例的第一示例性结构。第一 示例性结构包括衬底8，其可以是半导体衬底，例如市场上可买到的硅衬 底。衬底8可以至少在其上部部分处包括半导体材料层9。半导体材料层 9可以是体半导体衬底的表面部分，或者可以是绝缘体上半导体(SOI)衬 底的顶部半导体层。在一个实施例中，半导体材料层9包括单晶半导体材 料，例如单晶硅。在一个实施例中，衬底8可以包括含有单晶硅材料的单 晶硅衬底。示例性结构可以包括存储器区域100和逻辑区域200。
可以在半导体材料层9的上部部分中形成包括电介质材料(例如氧化 硅)的浅沟槽隔离结构720。可以在由浅沟槽隔离结构720的一部分横向 包围的每个区域内形成适当的掺杂半导体阱(例如p型阱和n型阱)。可 以在半导体材料层9的顶表面之上形成场效应晶体管701。例如，每个场 效应晶体管701可以包括源极电极732、漏极电极738、包括衬底8的在 源极电极732和漏极电极738之间延伸的表面部分的半导体沟道735、以 及栅极结构750。半导体沟道735可以包括单晶半导体材料。每个栅极结 构750可以包括栅极电介质层752、栅极电极754、栅极帽盖电介质758、 以及电介质栅极间隔件756。可以在每个源极电极732上形成源极侧金属- 半导体合金区域742，并且可以在每个漏极电极738上形成漏极侧金属-半 导体合金区域748。
在可以随后在电介质层的层级处形成存储器单元阵列的实施例中，场 效应晶体管701可以包括这样的电路，该电路提供对存储器单元阵列进行 操作的功能。具体地，外围区域中的器件可以被配置为控制存储器单元阵 列的编程操作、擦除操作和感测(读取)操作。例如，外围区域中的器件 可以包括感测电路系统和/或编程电路系统。形成在半导体材料层9的顶表 面上的器件可以包括互补金属氧化物半导体(CMOS)晶体管，并且可选 地可以包括额外的半导体器件(例如电阻器、二极管、电容器等)，形成 在半导体材料层9的顶表面上的器件被统称为CMOS电路系统700。
CMOS电路系统700中的一个或多个场效应晶体管701可以包括半导 体沟道735，该半导体沟道735包含衬底8中的半导体材料层9的一部 分。如果半导体材料层9包括单晶半导体材料(例如单晶硅)，则CMOS 电路系统700中的每个场效应晶体管701的半导体沟道735可以包括单晶 半导体沟道(例如单晶硅沟道)。在一个实施例中，CMOS电路系统700 中的多个场效应晶体管701可以包括相应的节点，该节点随后电连接到随 后要形成的相应铁电存储器单元的节点。例如，CMOS电路系统700中的 多个场效应晶体管701可以包括相应的源极电极732或相应的漏极电极 738，该相应的源极电极732或相应的漏极电极738随后电连接到随后要 形成的相应铁电存储器单元的节点。
在一个实施例中，CMOS电路系统700可以包括编程控制电路，该编 程控制电路被配置为控制用于对相应的铁电存储器单元进行编程的一组场 效应晶体管701的栅极电压，并且被配置为控制随后要形成的薄膜晶体管 的栅极电压。在此实施例中，编程控制电路可以被配置为提供将选定铁电 存储器单元中的相应铁电电介质层编程为第一极化状态的第一编程脉冲， 在该第一极化状态下，铁电电介质层中的电极化指向选定铁电存储器单元的第一电极，并且编程控制电路可以被配置为提供将选定铁电存储器单元 中的铁电电介质层编程为第二极化状态的第二编程脉冲，在该第二极化状 态下，该铁电电介质层中的电极化指向选定铁电存储器单元的第二电极。
在一个实施例中，衬底8可以包括单晶硅衬底，并且场效应晶体管 701可以包括单晶硅衬底的作为半导体沟道的相应部分。如本文所用， “半导体(semiconducting)”元件是指具有1.0×10-6S/cm至1.0×105S/cm 的电导率的元件。如本文所用，“半导体材料”是指如下材料：该材料在 其中不存在电掺杂剂的情况下具有1.0×10-6S/cm至1.0×105S/cm的电导 率，并且该材料在用电掺杂剂适当掺杂时能够产生具有1.0S/cm至1.0×105 S/cm的电导率的掺杂材料。
根据本公开的一个方面，场效应晶体管701可以随后电连接到存取晶 体管的漏极电极和栅极电极，这些存取晶体管包括要形成在场效应晶体管 701上方的有源层。在一个实施例中，场效应晶体管701的子集可以随后 电连接到漏极电极和栅极电极中的至少一者。例如，场效应晶体管701可 以包括第一字线驱动器和第二字线驱动器，第一字线驱动器被配置为通过 随后要形成的较低层级金属互连结构的第一子集向第一字线施加第一栅极电压，第二字线驱动器被配置为通过较低层级金属互连结构的第二子集向 第二字线施加第二栅极电压。此外，场效应晶体管701可以包括被配置为 向随后要形成的位线施加位线偏置电压的位线驱动器、以及被配置为检测 在读取操作期间流过位线的电流的读出放大器。
形成在电介质层内的各种金属互连结构可以随后形成在衬底8之上以 及衬底8上的半导体器件(例如场效应晶体管701)之上。在说明性示例 中，电介质层可以包括例如第一电介质层601、第一互连级电介质层610 和第二互连级电介质层620，该第一电介质层601可以是围绕连接到源极 和漏极的接触结构的层(有时称为接触级电介质层601)。金属互连结构 可以包括形成在第一电介质层601中并接触CMOS电路系统700的相应组 件的器件接触过孔结构612、形成在第一互连级电介质层610中的第一金 属线结构618、形成在第二互连级电介质层620的下部部分中的第一金属 过孔结构622、以及形成在第二互连级电介质层620的上部部分中的第二 金属线结构628。
每个电介质层(601、610、620)可以包括电介质材料，例如未掺杂 的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、无定形氟化碳、它 们的多孔变体、或它们的组合。每个金属互连结构(612、618、622、 628)可以包括至少一种导电材料，其可以是金属衬里(例如金属氮化物 或金属碳化物)和金属填充材料的组合。每个金属衬里可以包括TiN、 TaN、WN、TiC、TaC、WC，并且每个金属填充材料部分可以包括W、 Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金、和/或它们的组合。也可以 使用在本公开的预期范围内的其他合适的金属衬里和金属填充材料。在一 个实施例中，第一金属过孔结构622和第二金属线结构628可以通过双镶嵌工艺形成为集成的线和过孔结构。电介质层(601、610、620)在本文 中被称为较低层级电介质层。形成在较低层级电介质层内的金属互连结构 (612、618、622、628)在本文中被称为较低层级金属互连结构。
虽然本公开是使用其中晶体管可以形成在第二互连级电介质层620之 上的实施例来描述的，但是本文中明确地设想了可以在不同的金属互连级 处形成存储器单元阵列的其他实施例。此外，虽然本公开是使用其中用半 导体衬底作为衬底8的实施例来描述的，但是在此明确设想了其中用于绝 缘衬底或导电衬底作为衬底8的实施例。
在形成晶体管阵列(例如薄膜晶体管)或铁电存储器单元阵列之前形 成的所有电介质层的集合被统称为较低层级电介质层(601、610、 620)。在较低层级电介质层(601、610、620)内形成的所有金属互连结 构的集合在本文中被称为第一金属互连结构(612、618、622、628)。一 般地，形成在至少一个较低层级电介质层(601、610、620)内的第一金 属互连结构(612、618、622、628)可以形成在位于衬底8中的半导体材 料层9之上。
根据本公开的一个方面，可以随后在如下的金属互连级中形成薄膜晶 体管(TFT)：该金属互连级在包含较低层级电介质层(601、610、620) 和第一金属互连结构(612、618、622、628)的金属互连级上面。在一个 实施例中，可以在较低层级电介质层(601、610、620)之上形成具有均 匀厚度的平面电介质层。本文中该平面电介质层被称为绝缘间隔件层 635。绝缘间隔件层635包括电介质材料(例如未掺杂的硅酸盐玻璃、掺 杂的硅酸盐玻璃、有机硅酸盐玻璃或多孔电介质材料)，并且可以通过化 学气相沉积来沉积。绝缘间隔件层635的厚度可以在20nm到300nm的 范围内，但也可以使用更小和更大的厚度。
一般地，可以在半导体器件之上形成其中包含有金属互连结构(例如 第一金属互连结构(612、618、622、628))的互连级电介质层(例如较 低层级电介质层(601、610、620))。可以在互连级电介质层之上形成 绝缘间隔件层635。
在一个实施例中，衬底8可以包括单晶硅衬底，并且嵌入有较低层级 金属互连结构(612、618、622、628)的较低层级电介质层(601、610、 620)可以位于单晶硅衬底上方。可以在较低层级电介质层(601、610、 620)内形成场效应晶体管701，场效应晶体管701包括单晶硅衬底的作为 沟道的相应部分。场效应晶体管可以随后电连接到随后要形成的薄膜晶体 管中一个或多个或每个的以下项中的至少一个：栅极电极、源极电极和漏 极电极。
可选地，可以在绝缘间隔件层635之上形成蚀刻停止电介质层636。 蚀刻停止电介质层636包括蚀刻停止电介质材料，该蚀刻停止电介质材料 在对随后要沉积在蚀刻停止电介质层636之上的电介质材料进行蚀刻的随 后的各向异性蚀刻工艺期间，提供针对蚀刻化学物质的较高蚀刻抗性。例 如，蚀刻停止电介质层636可以包括碳氮化硅、氮化硅、氮氧化硅、或诸 如氧化铝之类的电介质金属氧化物。蚀刻停止电介质层636的厚度可以在 2nm到40nm的范围内，例如4nm到20nm，但也可使用更小和更大的 厚度。
参考图2A至图2C，示出了第一示例性结构的区域，该区域对应于随 后可以形成晶体管(例如薄膜晶体管)的区域。虽然本公开是使用晶体管 的单个实例来描述的，但是应当理解，在本公开的任何示例性结构中可以 同时形成晶体管的多个实例。
可以在绝缘间隔件层635和可选的蚀刻停止电介质层636之上形成绝 缘层42。绝缘层42包括电介质材料(例如未掺杂的硅酸盐玻璃、掺杂的 硅酸盐玻璃、有机硅酸盐玻璃、或多孔电介质材料)，并且可以通过化学 气相沉积来沉积。绝缘层42的厚度可以在20nm到300nm的范围内，但 也可以使用更小和更大的厚度。随后可以在绝缘层42之上形成多个晶体 管，例如多个薄膜晶体管。在一个实施例中，该多个晶体管可以沿着第一 水平方向hd1和第二水平方向hd2排列，第二水平方向hd2可以垂直于第 一水平方向hd1。
参考图3A至图3C，可以在绝缘层42的顶表面之上施加光致抗蚀剂 层(未示出)，并且可以对该光致抗蚀剂层进行光刻图案化以在所示区域 内形成开口。在一个实施例中，该开口可以是矩形开口，其具有沿着第一 水平方向hd1的一对横向侧壁和沿着第二水平方向hd2的一对纵向侧壁。 可以执行各向异性蚀刻工艺以将光致抗蚀剂层中的开口的图案转移到绝缘 层42的上部部分中。可以在绝缘层42的上部部分中形成凹部区域11。凹 部区域11也被称为栅极沟槽。
在一个实施例中，凹部区域11沿着第一水平方向hd1的宽度可以在 20nm到300nm的范围内，但也可以使用更小和更大的宽度。在一个实施 例中，凹部区域11沿着第二水平方向hd2的长度可以在30nm到3000nm 的范围内，但也可以使用更小和更大的长度。凹部区域11的深度可以与 绝缘层42的厚度相同。因此，可选的蚀刻停止电介质层636的顶表面或绝缘间隔件层635的顶表面(在不使用蚀刻停止电介质层636的实施例 中)可以与凹陷部分11的底表面位于同一水平面内。随后可以例如通过 灰化来去除光致抗蚀剂层。
参考图4A至图4C，可以在凹部区域11中沉积至少一种导电材料。 该至少一种导电材料可以包括例如金属阻挡衬里材料(例，TiN、TaN、和 /或WN)和金属填充材料(例如Cu、W、Mo、Co、Ru等)。也可以使 用在本公开的预期范围内的其他合适的金属阻挡衬里材料和金属填充材 料。可以通过平坦化工艺从包括绝缘层42的顶表面的水平面上方去除至 少一种导电材料的多余部分，该平坦化工艺可以包括化学机械抛光 (CMP)工艺和/或凹陷蚀刻工艺。该平坦化工艺可以使用化学机械抛光工 艺或凹陷蚀刻工艺。可以在凹部区域11中形成栅极电极15。栅极电极15 可以形成在绝缘层42内。栅极电极15的顶表面可以位于与绝缘层42的顶 表面相同的水平面内。
参考图5A至图5C，可以在绝缘层42的顶表面上和栅极电极15的顶 表面上沉积第一栅极电介质层101L。第一栅极电介质层101L可以是通过 沉积第一电介质金属氧化物来形成的，该第一电介质金属氧化物为例如氧 化铪、氧化锆、氧化铪锆、氧化钇、氧化镧、氧化钽、氧化钛、氧化锶、 氧化铝、或它们的合金。可以通过原子层沉积(ALD)或化学气相沉积(CVD)来沉积第一栅极电介质材料。第一栅极电介质层101L的厚度可 以在1nm到100nm的范围内，例如3nm到30nm，但也可以使用更小和 更大的厚度。第一栅极电介质层101L的厚度的上限是由过厚的栅极电介 质引起的导通电流的减小而强加的。第一栅极电介质层101L的厚度的下 限是由跨薄栅极电介质的泄漏电流的增加而强加的。
参考图6A至图6C，可以在第一栅极电介质层101L的顶表面之上施 加光致抗蚀剂层37，并且可以对光致抗蚀剂层37进行光刻图案化以形成 包括栅极电极15的区域的开口。在一个实施例中，光刻图案化光致抗蚀 剂层37可以具有这样的笔直边缘，这些笔直边缘与栅极电极15的沿着第 二水平方向hd2横向延伸的侧壁相邻或者在这些侧壁上面。在一个实施例 中，图案化光致抗蚀剂层37中的开口可以沿着第一水平方向hd1具有均 匀宽度，并且该均匀宽度在沿着第二水平方向hd2的平移下不变。在一个 实施例中，该均匀宽度可以与栅极电极15的沿着第一水平方向hd1的宽 度相同，或者可以小于栅极电极15的沿着第一水平方向hd1的宽度。
可以执行蚀刻工艺以去除第一栅极电介质层101L的未被图案化光致 抗蚀剂层37掩蔽的部分。在一个实施例中，该蚀刻工艺可以包括各向同 性蚀刻工艺，例如湿法蚀刻工艺。在另一实施例中，该蚀刻工艺可以包括 各向异性蚀刻工艺，例如反应离子蚀刻工艺。在一个实施例中，图案化光 致抗蚀剂层37的剩余部分的实体暴露表面可以包括具有相对于垂直方向 在10度到80度范围内的渐缩角的渐缩侧壁。可以例如通过灰化来去除光 致抗蚀剂层37。在一个实施例中，在去除光致抗蚀剂层37期间，第一栅 极电介质层101L的顶表面下面的第一栅极电介质层101L的表面部分可能 附带地被凹陷。在该实施例中，第一栅极电介质层101L的厚度可以减少 凹陷距离，该凹陷距离可以在0.1nm到5nm的范围内，例如从0.2nm到 2nm。
参考图7A至图7C，可以顺序地沉积第二栅极电介质层102L、连续 有源层20L、以及钝化帽盖电介质层30L。第二栅极电介质层102L可以被 沉积在第一栅极电介质层101L的图案化部分之上(并且被直接沉积其 上)，以及被沉积在栅极电极15的顶表面上。第二栅极电介质层102L可 以通过沉积第二电介质金属氧化物材料而形成，例如氧化铪、氧化锆、氧 化铪锆、氧化钇、氧化镧、氧化钽、氧化钛、氧化锶、氧化铝、或它们的 合金。第二栅极电介质层102L的第二电介质金属氧化物材料可以与第一 栅极电介质层101L的第一电介质金属氧化物相同或不同。第二栅极电介 质材料可以通过原子层沉积(ALD)或化学气相沉积(CVD)来沉积。第 二栅极电介质层102L的厚度可以在1nm到100nm的范围内，例如3nm 到30nm，但也可以使用更小和更大的厚度。第二栅极电介质层102L的厚 度的上限是由过厚的栅极电介质引起的导通电流的减小而强加的。第二栅 极电介质层102L的厚度的下限是由跨薄栅极电介质的泄漏电流的增加而 强加的。
第一栅极电介质层101L和第二栅极电介质层102L的层堆叠被统称为 栅极电介质层10L。栅极电介质层10L具有第一区域(本文中被称为中心 栅极电介质部分)和第二区域(本文中被称为外围栅极电介质部分)，第 一区域具有第一厚度t1并且在栅极电极15上面并与之接触，第二区域具 有第二厚度t2并且在绝缘层42上面并与之接触。在一个实施例中，第一 厚度t1与第二栅极电介质层102L的厚度相同，并且可以在1nm到100 nm的范围内。第二厚度t2与第一栅极电介质层101L的厚度和第二栅极电 介质层102L的厚度之和相同。在一个实施例中，第二厚度t2可以在2nm 到200nm的范围内，例如6nm到60nm，但也可以使用更小和更大的厚 度。第二厚度t2的下限可以是由栅极电介质层10L的在绝缘层42上面的部分针对如下目的的效率而强加的：用于阻挡氢从绝缘层42扩散的目 的。第二厚度t2的上限可以是由保持随后要形成的薄膜晶体管的高导通电 流的需要而强加的。
连续有源层20L可以被沉积在栅极电介质层10L之上。连续有源层 20L包括化合物半导体材料和/或基本上由化合物半导体材料组成。在一个 实施例中，连续有源层20L包括如下的半导体金属氧化物材料：该半导体 金属氧化物材料在用电掺杂剂(可以是p型掺杂剂或n型掺杂剂)适当掺 杂时提供1.0S/cm到1.0×105S/cm的范围内的电导率。
可以用于连续有源层的示例性半导体金属氧化物材料包括但不限 于：四元化合物，例如氧化铟镓锌(IGZO)、氧化铟钨锌、氧化锡镓 锌和氧化锡钨锌；以及三元化合物，例如氧化铟锡、氧化铟镓、氧化铟 锌、氧化铟钨、氧化锡镓和氧化锡钨；以及五元化合物，例如氧化铟镓 锌锡。在一个实施例中，连续有源层20L的半导体金属氧化物材料可以 包括包含重后过渡金属的氧化物材料(heavy-post-transition-metal- containing oxidematerial)或多个包含重后过渡金属的氧化物材料。
如本文所用，后过渡金属元素(post-transition metal elements)是 指不是碱金属、碱土金属、外过渡金属或内过渡金属(即镧系元素和锕 系元素)的金属元素。因此，后过渡金属元素包括铝、锌、镓、镉、铟 锡、汞、铊、铅、铋和钋。轻后过渡金属元素包括铝、锌和镓。重后过 渡金属元素包括镉、铟锡、汞、铊、铅、铋和钋。
连续有源层20L可以包括非晶半导体金属氧化物材料。在一个实施例 中，连续有源层20L可以是通过单元层堆叠沉积工艺的多次重复而形成 的。每个单元层堆叠沉积工艺包括：受体型氧化物沉积工艺，其可以以受 体型氧化物层的形式来沉积选自镓(Ga)和钨(W)的受体型元素的氧化 物；后过渡金属氧化物沉积工艺，其以后过渡金属氧化物层的形式来沉积 选自In和Sn的重后过渡金属元素的氧化物；以及可选地包括氧化锌沉积 工艺，其以氧化锌层的形式来沉积氧化锌。连续有源层20L的厚度可以在 3nm到100nm的范围内，例如5nm到50nm和/或10nm到30nm，但也 可以使用更小和更大的厚度。
在一个实施例中，相对于连续有源层20L的底表面的在栅极电介质 层10L的外围栅极电介质部分上面的部分，连续有源层20L的底表面的 一部分可以在栅极电介质层10L的中心栅极电介质部分之上被垂直地凹 陷。连续有源层20L的顶表面的在栅极电介质层10L的中心栅极电介质 部分上面的部分相对于有源层的顶表面的如下部分被垂直地凹陷：该部 分在栅极电介质层10L和绝缘层42之间的界面上面。连续有源层20L 的顶表面的在栅极电介质层10L的中心栅极电介质部分上面的凹陷部分 可以具有沿着第一水平方向hd1的第一宽度w1。栅极电极15可以具有 沿着第一水平方向hd1的第二宽度w2。在一个实施例中，第一宽度w1 可以与第二宽度w2相同，或者可以小于第二宽度w2。在此实施例中， 栅极电介质层10L的中心栅极电介质部分的宽度可以小于栅极电极15 的宽度(即，第二宽度w2)，并且栅极电介质层10L的外围栅极电介 质部分可以在接近栅极电极15的侧壁的区域中提供足够的氢阻挡以防 止氢原子进入连续有源层20L的半导体金属氧化物材料中。
可以在连续有源层20L之上形成钝化帽盖电介质层30L，钝化帽盖 电介质层30L包括电介质金属氧化物材料和/或基本上由电介质金属氧 化物材料组成。钝化帽盖电介质层30L可以是通过沉积第三电介质金属 氧化物而形成的，该第三电介质金属氧化物为例如氧化铪、氧化锆、氧 化铪锆、氧化钇、氧化镧、氧化钽、氧化钛、氧化锶、氧化铝、或它们 的合金。钝化帽盖电介质层30L的第三电介质金属氧化物可以与第一栅 极电介质层101L的第一电介质金属氧化物相同或不同。钝化帽盖电介 质层30L的第三电介质金属氧化物可以与第二栅极电介质层102L的第 二电介质金属氧化物材料相同或不同。可以通过原子层沉积(ALD)或 化学气相沉积(CVD)来沉积第三栅极电介质材料。钝化帽盖电介质层 30L的厚度可以在1nm到200nm的范围内，例如3nm到100nm，但 也可以使用更小和更大的厚度。钝化帽盖电介质层30L的厚度的上限可 以是由用于形成源极腔和漏极腔的后续各向异性蚀刻工艺的持续时间强 加的。钝化帽盖电介质层30L的厚度的下限可以是由钝化帽盖电介质层30L作为氢阻挡结构的效率强加的。换句话说，钝化帽盖电介质层30L 需要足够厚以有效地阻挡氢原子、氧原子和水分子通过其扩散。钝化帽 盖电介质层30L与连续有源层20L的顶表面接触。可选地，连续有源层 20L和钝化帽盖电介质层30L可以在同一处理室中形成。
参考图8A至图8C，可以在钝化帽盖电介质层30L之上施加光致抗蚀 剂层(未示出)，并且可以对光致抗蚀剂层进行光刻图案化以形成沿着第 一水平方向hd1横跨相应栅极电极15的分立的图案化光致抗蚀剂材料部 分。在一个实施例中，光致抗蚀剂层的每个图案化部分可以具有矩形或圆 角矩形的水平截面形状。通过执行各向异性蚀刻工艺，光致抗蚀剂层中的 图案可以通过钝化帽盖电介质层30L、连续有源层20L和栅极电介质层 10L而被转移。钝化帽盖电介质层30L的每个图案化部分包括钝化帽盖电 介质30。连续有源层20L的每个图案化部分包括有源层20。栅极电介质 层10L的每个图案化部分包括栅极电介质10。
在一个实施例中，每个有源层20可以具有矩形或圆角矩形的水平截 面形状。在一个实施例中，每个有源层20的沿着第一水平方向hd1的横 向尺寸可以在60nm到1000nm的范围内，例如100nm到300nm，但也 可以使用更小和更大的横向尺寸。在一个实施例中，每个有源层20沿着 第二水平方向hd2的横向尺寸可以在20nm到500nm的范围内，例如40 nm到250nm，但也可以使用更小和更大的横向尺寸。在每个有源层20中 沿着第一水平方向hd1的横向尺寸与沿着第二水平方向hd2的横向尺寸的 比率可以在0.5到4的范围内，例如1到2，但也可以使用更小和更大的比 率。
一般地，可以在衬底8上面的较低层级电介质层(601、610、620) 之上形成栅极电极15、栅极电介质10、有源层20和钝化帽盖电介质30 的垂直堆叠。栅极电介质10的侧壁和有源层20的侧壁可以垂直地重合， 即可以位于相同的垂直平面内。随后可以例如通过灰化来去除光致抗蚀剂 层。
栅极电介质10的侧壁可以与有源层20的侧壁和钝化帽盖电介质30 的侧壁垂直地重合。如本文中使用的，如果第一表面在第二表面的上面 或下面并且如果存在包括第一表面和第二表面的垂直平面，则第一表面 与第二表面垂直地重合。
在一个实施例中，栅极电介质10包括中心栅极电介质部分10C和 一对外围栅极电介质部分10P，中心栅极电介质部分10C具有第一厚度hd1并且与栅极电极15的顶表面接触，该对外围栅极电介质部分10P 具有大于第一厚度t1的第二厚度t2并且与绝缘层42的顶表面接触。该 对外围栅极电介质部分10P可以彼此被中心栅极电介质部分10C横向地 间隔开。在一个实施例中，该对外围栅极电介质部分10P的底表面和中 心栅极电介质部分10C的底表面可以位于同一水平面内，该水平面可以 包括栅极电介质10和栅极电极15之间的界面以及栅极电介质10和绝 缘层42之间的界面。
第一栅极电介质层101L的剩余部分包括第一栅极电介质101。第 二栅极电介质层102L的剩余部分包括第二栅极电介质102。第一栅极 电介质101和第二栅极电介质102的堆叠构成栅极电介质10。
在一个实施例中，栅极电介质10可以包括一对渐缩区域，该对渐 缩区域具有可变厚度并且将中心栅极电介质部分10C连接到相应一个外 围栅极电介质部分10P。该对渐缩区域中的每个渐缩区域具有与有源层 20的渐缩底表面接触的渐缩顶表面。栅极电介质10在该对渐缩区域内 包括在栅极电极15的外围部分上面的一对可变厚度部分。
在一个实施例中，钝化帽盖电介质30的底表面包括与有源层20的 渐缩顶表面分段接触的一对渐缩表面分段，并且包括与该对渐缩表面分 段的底边缘邻接并与有源层20的水平表面分段接触的水平底表面分 段，该水平表面分段是具有第一宽度w1的凹陷表面。
参考图9A至图9C，可以在钝化帽盖电介质30之上沉积电介质层 48。电介质层48也被称为电极级电介质层。电介质层48包括电介质材 料，例如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、氮 氧化硅，或它们的堆叠。可选地，电介质层48可以被平坦化以提供平坦 的顶表面。绝缘层42和电介质层48的集合在本文中被称为薄膜晶体管级(TFT级)电介质层40，即位于薄膜晶体管级处的电介质层。电介质层 48可以包括与绝缘层42的电介质材料相同的电介质材料，或者可以包括 与绝缘层42的电介质材料不同的电介质材料。从钝化帽盖电介质30上方 测量的电介质层48的厚度可以在1nm到1000nm的范围内，例如10nm 到500nm和/或100nm到300nm，但也可使用更小和更大的厚度。
参考图10A至图10C，可以在TFT级电介质层40之上施加光致抗蚀 剂层47，并且可以对光致抗蚀剂层47进行光刻图案化以在其中形成分立 的开口。光致抗蚀剂层47中的开口的图案包括在有源层20的端部部分上 面的一对开口，以及在栅极电极15的未被有源层20覆盖的部分的上面的 开口。光致抗蚀剂层47中的一对开口之间的横向间隔在本文中被称为第 三宽度w3。
参照图11A至图11C，可以通过各向异性蚀刻工艺将光致抗蚀剂层中 的分立的开口的图案转移穿过电介质层48和钝化帽盖电介质层30，以形 成源极腔51、漏极腔59和栅极接触过孔腔19。源极腔51和漏极腔59之 间的横向间隔可以是第三宽度w3，其可以大于第一宽度w1，并且可以与 第二宽度w2相同、大于或小于第二宽度w2。该各向异性蚀刻工艺可以对 有源层20和栅极电极15的材料具有选择性。然而，由于用于形成源极腔 51和漏极腔59的各向异性蚀刻工艺的有限选择性，在源极腔51和漏极腔 59的底部，有源层20的表面可能被垂直地凹陷。垂直凹陷距离可以在0.1 nm到6nm的范围内，例如0.3nm到3nm，但也可以使用更小和更大的 垂直凹陷距离。随后可以例如通过灰化来去除光致抗蚀剂层47。
参考图12A至图12C，可以在腔(51、19、59)中和TFT级电介质层 40之上沉积至少一种导电材料。该至少一种导电材料可以包括金属衬里材 料和金属填充材料。该金属衬里材料可以包括导电金属氮化物或导电金属 碳化物，例如TiN、TaN、WN、TiC、TaC、和/或WC。金属衬里的厚度 可以在1nm到100nm的范围内，例如3nm到30nm，但也可以使用更小 和更大的厚度。金属填充材料可以包括W、Cu、Al、Co、Ru、Mo、Ta、 Ti、它们的合金、和/或它们的组合。也可以使用本公开的预期范围内的其 他合适材料。
可以通过平坦化工艺从包括TFT级电介质层40的顶表面的水平面上 方去除至少一种导电材料的多余部分，该平坦化工艺可以使用CMP工艺 和/或凹陷蚀刻工艺。可以使用其他合适的平坦化工艺。填充源极腔51的 至少一种导电材料的每个剩余部分构成源极电极52。填充漏极腔59的至 少一种导电材料的每个剩余部分构成漏极电极56。填充背侧电极接触过孔 腔19的至少一种导电材料的每个剩余部分构成背侧电极接触过孔结构 18，其与栅极电极15的顶表面接触。
在一个实施例中，每个源极电极52可以包括作为金属衬里材料的剩 余部分的源极金属衬里53、以及作为金属填充材料的剩余部分的源极金属 填充材料部分54。每个漏极电极56可以包括作为金属衬里材料的剩余部 分的漏极金属衬里57、以及作为金属填充材料的剩余部分的漏极金属填充 材料部分58。每个背侧电极接触过孔结构18可以包括作为金属衬里材料 的剩余部分的栅极接触金属衬里16、以及作为金属填充材料的剩余部分的栅极接触金属填充材料部分17。源极金属填充材料部分54的高度和漏极 金属填充材料部分58的高度可以在1nm到1000nm的范围内，例如10 nm到300nm和/或30nm到100nm，但也可使用更小和更大的高度。
一般地，可以穿过钝化帽盖电介质30在有源层20的相应表面分段上 形成源极电极52和漏极电极56。源极电极52和漏极电极56可以形成在 有源层20的外围部分上，并且彼此被栅极电极15横向地间隔开。源极电 极52与有源层20的第一端部部分接触，漏极电极56与有源层20的第二 端部部分接触。
钝化帽盖电介质30可以包括电介质金属氧化物材料和/或基本上由 电介质金属氧化物材料组成，并且可以与有源层20的顶表面接触。钝 化帽盖电介质30可以在源极电极52与漏极电极56之间横向地延伸并 且与源极电极52的侧壁和漏极电极56的侧壁接触。
电介质层48可以横向地围绕有源层20、源极电极52、漏极电极 58，并且可以与钝化帽盖电介质30的整个顶表面接触。相对于有源层 20的与源极电极52的侧壁或漏极电极56的侧壁接触的水平表面，有源 层20的顶表面可以在中心栅极电介质部分10C之上被垂直地凹陷。在 一个实施例中，源极电极52的顶表面和漏极电极56的顶表面位于与电 介质层的顶表面相同的水平面内。
参考图13A至图13C，可以通过在绝缘层42的顶表面上和在栅极电 极15的顶表面上形成栅极电介质层10L，来从图4A至图4C所示的第一 示例性结构得到根据本公开的第二实施例的第二示例性结构。可以通过沉 积第一电介质金属氧化物来形成栅极电介质层10L，该第一电介质金属氧 化物为例如氧化铪、氧化锆、氧化铪锆、氧化钇、氧化镧、氧化钽、氧化 钛、氧化锶、氧化铝、或它们的合金。可以通过原子层沉积(ALD)或化 学气相沉积(CVD)来沉积栅极电介质材料。栅极电介质层10L的厚度可 以在1nm到200nm的范围内，例如6nm到100nm，但也可以使用更小 和更大的厚度。栅极电介质层10L的厚度的上限可以是由过厚的栅极电介 质引起的导通电流的减小而强加的。栅极电介质层10L的厚度的下限可以是由跨越薄栅极电介质的泄漏电流的增加而强加的。
参考图14A至图14C，可以在栅极电介质层10L的顶表面之上施加光 致抗蚀剂层37，并且可以对光致抗蚀剂层37进行光刻图案化以形成包括 栅极电极15的区域的开口。在一个实施例中，光刻图案化光致抗蚀剂层 37可以具有这样的笔直边缘，这些笔直边缘与栅极电极15的沿着第二水 平方向hd2横向延伸的侧壁相邻或者在这些侧壁上面。在一个实施例中， 图案化光致抗蚀剂层37中的开口可以沿着第一水平方向hd1具有均匀宽 度，并且该均匀宽度在沿着第二水平方向hd2的平移下不变。在一个实施 例中，该均匀宽度可以与栅极电极15的沿着第一水平方向hd1的宽度相 同，或者可以小于栅极电极15的沿着第一水平方向hd1的宽度。
可以执行凹陷蚀刻工艺，以去除栅极电介质层10L的未被图案化光 致抗蚀剂层37掩蔽的一部分。可以通过提供蚀刻剂使栅极电介质层 10L的未被掩蔽的部分变薄，该蚀刻剂通过图案化光致抗蚀剂层37中 的开口蚀刻栅极电介质层10L的材料。在一个实施例中，该凹陷蚀刻工 艺可以包括各向同性蚀刻工艺，例如湿法蚀刻工艺。在另一实施例中， 该凹陷蚀刻工艺可以包括各向异性蚀刻工艺，例如反应离子蚀刻工艺。 根据本公开的一个方面，控制凹陷蚀刻工艺的持续时间，使得栅极电介 质层10L的未被掩蔽的部分具有小于栅极电介质层10L的初始厚度(本 文中称为第二厚度t2)的较小厚度(本文中称为第一厚度t1)。
在一个实施例中，图案化光致抗蚀剂层37的剩余部分的实体暴露表 面可以包括具有相对于垂直方向在10度到80度范围内的渐缩角的渐缩侧 壁。随后可以通过例如灰化来去除光致抗蚀剂层37。在一个实施例中，第 一厚度t1可以在1nm到100nm的范围内。使栅极电介质层10L的中心部 分(即，中心栅极电介质部分)变薄。在一个实施例中，栅极电介质层 10L的变薄的中心部分的宽度可以与沿着第一水平方向hd1的下面的栅极 电极15的宽度相同或小于该宽度。
参考图15A至图15C，通过执行图7A至图7C的处理步骤，可以 在栅极电介质层10L之上形成连续的有源层20L和钝化帽盖电介质层 30L。随后，可以执行图8A至图12C的处理步骤以提供图15A至图 15C中所示的第二示例性结构，该第二示例性结构可以具有与图12A至 图12C中所示的第一示例性结构相同的结构特性，不同之处在于栅极电 介质10在整个第二示例性结构中具有同质的材料成分，并且栅极电介 质10中没有任何内部界面(例如存在于图12A至图12C的第一示例性 结构内的第一栅极电介质101和第二栅极电介质102之间的界面)。
一般地，栅极电介质层10L可以被图案化为栅极电介质10，使得 栅极电介质10的侧壁与有源层20的侧壁和钝化帽盖电介质30的侧壁 垂直地重合。整个栅极电介质10具有相同的电介质金属氧化物材料成 分。栅极电介质10包括中心栅极电介质部分10C和一对外围栅极电介 质部分10P，中心栅极电介质部分10C具有第一厚度t1并且与栅极电 极15的顶表面接触，该对外围栅极电介质部分10P具有大于第一厚度 t1的第二厚度t2，与绝缘层42的顶表面接触，并且彼此被中心栅极电 介质部分10C横向地隔开。
参考图16A至图16C，可以通过针对第二栅极电介质102使用与第一 栅极电介质101不同的电介质金属氧化物材料，来从图12A至图12C所示 的第一示例性结构示例性根据本公开的第三实施例的第三示例性结构。换 句话说，第二栅极电介质102的第二电介质金属氧化物材料不同于第一栅 极电介质101的第一电介质金属氧化物材料。在一个实施例中，可以选择 第二栅极电介质102的厚度和材料成分以优化薄膜晶体管的性能，并且可 以选择第一栅极电介质101的厚度和材料成分以增强对穿过其中的氢、氧 和水分子的阻挡。例如，第一栅极电介质101可以包括氧化镧或氧化钇， 第二栅极电介质102可以包括铪。
在该实施例中，栅极电介质10可以包括一对第一栅极电介质部分， 该对第一栅极电介质部分是第一栅极电介质101的部分，位于所述一对外 围栅极电介质部分10P中，包括第一电介质金属氧化物材料，并且被中心 栅极电介质部分10C横向地间隔开，并且栅极电介质10包括第二栅极电 介质部分(即，第二栅极电介质102)，该第二栅极电介质部分跨一对外 围栅极电介质部分10P和中心栅极电介质部分10C连续地延伸，并且包括 第二电介质金属氧化物材料，该第二电介质金属氧化物材料具有与第一电 介质金属氧化物材料不同的材料成分。在一个实施例中，第二栅极电介质 部分与栅极电极15的顶表面接触，并且与一对第一栅极电介质部分的顶 表面接触。
在一个实施例中，栅极电介质10包括一对渐缩区域，该对渐缩区 域具有可变厚度并且在栅极电极15的外围部分上面。一般地，栅极电 介质包括第二栅极电介质102的电介质金属氧化物材料、以及第一栅极 电介质101的至少一种额外的电介质金属氧化物材料(可以是多种电介 质金属氧化物材料)。在第一栅极电介质101包括多个电介质金属氧化物材料的实施例中，多个电介质金属氧化物层的层堆叠可以用于第一栅 极电介质101。
在一个实施例中，钝化帽盖电介质30的第三电介质金属氧化物材 料可以具有与第一栅极电介质101的至少一种额外的电介质金属氧化物 材料之一相同的材料成分，或者可以具有与第一栅极电介质101的至少 一种额外的电介质金属氧化物材料中的任何一种都不同的材料成分。钝 化帽盖电介质30的第三电介质金属氧化物材料可以具有与第二栅极电 介质102的第二电介质金属氧化物材料相同的材料成分，或者可以具有 与第二栅极电介质102的第二电介质金属氧化物材料不同的材料成分。 在一个实施例中，钝化帽盖电介质30的第三电介质金属氧化物材料可 以具有与第一栅极电介质101和第二栅极电介质102之一相同的材料成 分。
参考图17A至图17C，可以通过针对第一栅极电介质101、第二栅极 电介质102和钝化帽盖电介质30中的每一个使用不同的材料，来从图12A 至图12C中所示的第一示例性结构得出根据本公开的第四实施例的第四示 例性结构。换句话说，第一栅极电介质101的第一电介质金属氧化物材 料、第二栅极电介质102的第二电介质金属氧化物材料、以及钝化帽盖电 介质30的第三电介质金属氧化物材料彼此不同。例如，第一栅极电介质 101可以包括氧化钛、氧化钽、氧化钇和氧化镧中的一种，第二栅极电介 质102可以包括氧化铪，钝化帽盖电介质30可以包括氧化钛、氧化钽、 氧化钇和氧化镧中的另一种。
参考图18A至图18C，可以通过针对第一栅极电介质101和第二栅极 电介质102使用相同的电介质金属氧化物材料，来从图17A至图17C所示 的第四示例性结构得出根据本公开的第四实施例的第四示例性结构的第一 替代配置。例如，第一栅极电介质101和第二栅极电介质102可以包括氧 化铪，钝化帽盖电介质30可以包括氧化钛、氧化钽、氧化钇和氧化镧中 的一种。
参考图19A至图19C，可以通过针对第二栅极电介质102和钝化帽盖 电介质30使用相同的电介质金属氧化物材料，来从图17A至图17C中所 示的第四示例性结构得出根据本公开的第四实施例的第四示例性结构的第 二替代配置。例如，第一栅极电介质101可以包括氧化钛、氧化钽、氧化 钇和氧化镧中的一种，第二栅极电介质102和钝化帽盖电介质30可以包 括氧化铪。
参照图20A至图20C，可以通过将源极电极52和漏极电极56横向地 间隔开，使得第三宽度w3(即，源极电极52和漏极电极56之间的横向间 隔)大于第二宽度w2(即，栅极电极15的沿着第一水平方向hd1的宽 度)，来从前述示例性结构中的任一个得出根据本公开的第五实施例的第 五示例性结构。第五示例性结构可以被用来提供具有较低泄漏电流的薄膜 晶体管。
参考图21A至图21C，可以通过省略钝化帽盖电介质30的形成，来 从任何先前描述的示例性结构得到根据本公开的第六实施例的第六示例性 结构。第六示例性结构提供阻挡氢、氧和水蒸气从绝缘层42通过栅极电 介质10扩散到有源层20中的益处，但第六示例性结构没有提供通过钝化 帽盖电介质30阻挡氢、氧和水蒸气扩散的益处。
参考图22A至图22C，可以通过省略栅极电介质10的变薄部分的形 成，来从第一示例性结构、第二示例性结构、第三示例性结构、第四示例 性结构和第五示例性结构中的任何一个得到根据本公开第七实施例的第七 示例性结构。换句话说，整个栅极电介质10可以具有均匀的厚度。第七 示例性结构提供阻挡氢、氧和水蒸气从电介质层48通过钝化帽盖电介质 30扩散到有源层20中的益处，但第七示例性结构没有提供通过栅极电介 质10的在与绝缘层42的界面上方的较厚部分来阻挡氢、氧和水蒸气扩散 的益处。
参考图23，示意图示出了用于栅极电介质10以增强有源层20的表面 特性的稳定性的机制。在该实施例中，栅极电介质10的电介质金属氧化 物材料内的金属元素的原子可以扩散到有源层20的半导体金属氧化物材 料的界面区域中，并且减少氧间隙和氧空位，并且有源层20的半导体金 属氧化物材料的电稳定性可以被增强。
参考图24，流程图示出了用于制造本公开的半导体器件的一般处理步 骤。参考步骤2410和图1至图4C，可以在衬底8之上形成嵌入在绝缘层 42中的栅极电极15。
参考步骤2420和图5A至图8C、图13A至图15C和图16A至图 21C，可以在栅极电极15之上形成栅极电介质10。栅极电介质10包括中 心栅极电介质部分10C和一对外围栅极电介质部分10P，中心栅极电介质 部分10C具有第一厚度t1并且与栅极电极15的顶表面接触，该对外围栅 极电介质部分10P具有大于第一厚度t1的第二厚度t2并且与绝缘层42的 顶表面接触。
参考步骤2430和图7A至图8C、图15A至图15C和图16A至图 21C，可以在栅极电介质10之上形成包括化合物半导体材料的有源层20。
参考步骤2440和图9A至图12C、图15A至图15C和图16A至图 21C，可以在有源层20的外围部分上形成源极电极52和漏极电极56。源 极电极52和漏极电极56彼此被栅极电极15横向地间隔开。
参照所有附图并根据本公开的各种实施例，提供了一种晶体管，该晶 体管包括：栅极电极15，该栅极电极15嵌入在衬底8上面的绝缘层42 中；栅极电介质10，该栅极电介质10包括中心栅极电介质部分10C和一 对外围栅极电介质部分10P，中心栅极电介质部分10C具有第一厚度t1并 且与栅极电极15的顶表面接触，该对外围栅极电介质部分10P具有大于第一厚度t1的第二厚度t2，与绝缘层42的顶表面接触，并且彼此被中心 栅极电介质部分10C横向地间隔开；有源层20，该有源层20可以包括化 合物半导体材料并且在栅极电介质10上面；源极电极52，该源极电极52 与有源层20的第一端部部分接触；以及漏极电极56，该漏极电极56与有 源层20的第二端部部分接触。
根据本公开的各种实施例，提供了一种晶体管，该晶体管包括：栅 极电极15，该栅极电极15嵌入在衬底8上面的绝缘层42中；栅极电介 质10，该栅极电介质10位于栅极电极15之上；有源层20，该有源层 20可以包括化合物半导体材料；源极电极52，该源极电极52与有源层 20的第一端部部分接触；漏极电极56，该漏极电极56与有源层20的 第二端部部分接触；以及钝化帽盖电介质30，该钝化帽盖电介质30可 以包括电介质金属氧化物材料并且在有源层20上面；以及电介质层 48，该电介质层48横向地围绕有源层20、源极电极52和漏极电极 56，并且与钝化帽盖电介质30的整个顶表面接触。
在本公开的一些实施例中，栅极电介质10可以具有这样的图案，该 图案使得栅极电介质10包括位于栅极电极15和有源层20之间的薄区域、 以及位于下面的绝缘层42和有源层20的如下部分之间的厚区域：该部分 从栅极电极15的区域横向偏移。在一些实施例中，栅极电介质10中的金 属元素的离子(例如栅极电介质10包括氧化铪的实施例中的Hf4+离子) 可以扩散到有源层20的半导体金属氧化物材料(例如，氧化铟镓锌材 料)中并且抑制缺氧，并且防止氢从绝缘层42(例如未掺杂的硅酸盐玻 璃)的电介质材料扩散到半导体金属氧化物材料中。因此，包括栅极电介 质10中的金属元素的原子并且形成在有源层20的在栅极电介质10附近的 表面部分中的金属氧化物材料可以通过避免氢扩散到有源层20中的有害 影响，来改进薄膜晶体管的器件稳定性。
在使用钝化帽盖电介质30的实施例中，钝化帽盖电介质30中的金属 元素的离子(例如在钝化帽盖电介质30包括氧化铪的实施例中的Hf4+离 子)可以扩散到有源层20的半导体金属氧化物材料(例如氧化铟镓锌材 料)中并且抑制缺氧，并且防止氢从电介质层48(例如未掺杂的硅酸盐玻 璃)的电介质材料扩散到半导体金属氧化物材料中。因此，包括钝化帽盖 电介质30中的金属元素的原子并且形成在有源层20的在钝化帽盖电介质 30附近的表面部分中的金属氧化物材料可以通过避免氢扩散到有源层20 中的有害影响，来改进薄膜晶体管的器件稳定性。
一般地，在有源层20的表面区域内，来自栅极电介质10或钝化帽盖 电介质30的金属原子之间的金属氧化物键合(例如Hf-O键合)可以防止 在表面区域内形成氧空位。因此，对氧空位的抑制抑制了氢、氧或水分子 扩散到有源层20中，并且可以显著减小关于周围环境气体(例如氢、氧 和/或水分子)对有源层20的背沟道(即，与栅极电介质10接触的沟道)的外部影响，并且因此可以改进薄膜晶体管的可靠性。
本公开的各种方法提供了用于改进薄膜晶体管的工艺和环境稳定性的 简单且低成本的方法。
前述概述了若干实施例的特征，使得本领域技术人员可以更好地理解 本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开 作为设计或修改其他过程和结构的基础，以实现与本文介绍的实施例相同 的目的和/或实现与本文介绍的实施例相同的优点。本领域技术人员还应当 认识到，这样的等效构造不脱离本公开的精神和范围，并且他们可以在不 脱离本公开的精神和范围的情况下在此进行各种改变、替换和变更。
示例1是一种晶体管，包括：栅极电极，所述栅极电极嵌入在衬底上 面的绝缘层中；栅极电介质，包括中心栅极电介质部分和一对外围栅极电 介质部分，所述中心栅极电介质部分具有第一厚度并且与所述栅极电极的 顶表面接触，所述一对外围栅极电介质部分具有大于所述第一厚度的第二 厚度并且与所述绝缘层的顶表面接触，并且所述一对外围栅极电介质部分 彼此被所述中心栅极电介质部分横向地间隔开；有源层，所述有源层包括 化合物半导体材料并且在所述栅极电介质上面；源极电极，所述源极电极 与所述有源层的第一端部部分接触；以及漏极电极，所述漏极电极与所述 有源层的第二端部部分接触。
示例2是示例1所述的晶体管，其中，所述栅极电介质包括一对渐缩 区域，所述一对渐缩区域具有可变厚度并且将所述中心栅极电介质部分连 接到所述一对外围栅极电介质部分中的相应一个外围栅极电介质部分，其 中，所述一对渐缩区域中的每个渐缩区域具有与所述有源层的渐缩底表面 接触的渐缩顶表面。
示例3是示例1所述的晶体管，其中，所述一对外围栅极电介质部分 的底表面和所述中心栅极电介质部分的底表面位于同一水平面内。
示例4是示例1所述的晶体管，其中，整个所述栅极电介质具有同一 电介质金属氧化物材料成分。
示例5是示例1所述的晶体管，其中，所述栅极电介质包括：一对第 一栅极电介质部分，所述一对第一栅极电介质部分位于所述一对外围栅极 电介质部分中，包括第一电介质金属氧化物材料，并且被所述中心栅极电 介质部分横向地间隔开；以及第二栅极电介质部分，所述第二栅极电介质 部分跨所述一对外围栅极电介质部分和所述中心栅极电介质部分连续地延 伸，并且包括第二电介质金属氧化物材料，所述第二电介质金属氧化物材料具有与所述第一电介质金属氧化物材料不同的材料成分。
示例6是示例5所述的晶体管，其中，所述第二栅极电介质部分与所 述栅极电极的顶表面接触，并且与所述一对第一栅极电介质部分的顶表面 接触。
示例7是示例1所述的晶体管，还包括含有电介质金属氧化物材料的 钝化帽盖电介质，所述钝化帽盖电介质与所述有源层的顶表面接触，在所 述源极电极和所述漏极电极之间横向地延伸，并且与所述源极电极的侧壁 和所述漏极电极的侧壁接触。
示例8是示例7所述的晶体管，还包括电介质层，所述电介质层横向 地围绕所述有源层、所述源极电极和所述漏极电极，并且与所述钝化帽盖 电介质的整个顶表面接触。
示例9是示例8所述的晶体管，其中：所述栅极电介质包括至少一种 额外的电介质金属氧化物材料；所述栅极电介质的侧壁与所述有源层的侧 壁垂直地重合；并且所述钝化帽盖电介质的电介质金属氧化物材料具有与 所述至少一种额外的电介质金属氧化物材料中的一种相同的材料成分，或 者具有与所述至少一种额外的电介质金属氧化物材料中的任何一种都不同 的材料成分。
示例10是示例1所述的晶体管，其中，相对于所述有源层的与所述 源极电极的侧壁或所述漏极电极的侧壁接触的水平表面，所述有源层的顶 表面在所述中心栅极电介质部分之上被垂直地凹陷。
示例11是一种晶体管，包括：栅极电极，所述栅极电极嵌入在衬底 上面的绝缘层中；栅极电介质，所述栅极电介质位于所述栅极电极之上； 有源层，所述有源层包括化合物半导体材料；源极电极，所述源极电极与 所述有源层的第一端部部分接触；漏极电极，所述漏极电极与所述有源层 的第二端部部分接触；钝化帽盖电介质，所述钝化帽盖电介质包括电介质 金属氧化物材料并且在所述有源层上面；以及电介质层，所述电介质层横 向地围绕所述有源层、所述源极电极和所述漏极电极，并且与所述钝化帽 盖电介质的整个顶表面接触。
示例12是示例11所述的晶体管，其中，所述钝化帽盖电介质与所述 有源层的顶表面接触，在所述源极电极和所述漏极电极之间横向地延伸， 并且与所述源极电极的侧壁和所述漏极电极的侧壁接触。
示例13是示例11所述的晶体管，其中：
所述电介质层包括选自未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有 机硅酸盐玻璃、和氮氧化硅的电介质材料；并且
所述源极电极的顶表面和所述漏极电极的顶表面位于与所述电介质层 的顶表面相同的水平面内。
示例14是示例11所述的晶体管，其中，所述栅极电介质包括：中心 栅极电介质部分，所述中心栅极电介质部分具有第一厚度并且与所述栅极 电极的顶表面接触；以及一对外围栅极电介质部分，所述一对外围栅极电 介质部分具有大于所述第一厚度的第二厚度，与所述绝缘层的顶表面接 触，并且彼此被所述中心栅极电介质部分横向地间隔开。
示例15是示例14所述的晶体管，其中，所述钝化帽盖电介质的底表 面包括：一对渐缩表面分段，所述一对渐缩表面分段与所述有源层的渐缩 顶表面分段接触；以及水平底部表面分段，所述水平底部表面分段邻接所 述一对渐缩表面分段的底部边缘并且与所述有源层的水平表面分段接触。
示例16一种形成晶体管的方法，包括：在衬底之上的绝缘层中形成 栅极电极；在所述栅极电极之上形成栅极电介质，其中，所述栅极电介质 包括中心栅极电介质部分和一对外围栅极电介质部分，所述中心栅极电介 质部分具有第一厚度并且与所述栅极电极的顶表面接触，所述一对外围栅 极电介质部分具有大于所述第一厚度的第二厚度并且与所述绝缘层的顶表 面接触；在所述栅极电介质之上形成包括化合物半导体材料的有源层；以及在所述有源层的外围部分上形成源极电极和漏极电极，其中，所述源极 电极和所述漏极电极彼此被所述栅极电极横向地间隔开。
示例17是示例16所述的方法，其中，形成所述栅极电介质包括：在 所述栅极电极的顶表面上并且在所述绝缘层的顶表面上形成栅极电介质 层；在所述栅极电介质层之上形成包括开口的图案化光致抗蚀剂层；通过 提供蚀刻剂使所述栅极电介质层的未被掩蔽的部分变薄，所述蚀刻剂通过 所述图案化光致抗蚀剂层中的所述开口蚀刻所述栅极电介质层的材料。
示例18是示例17所述的方法，其中：所述栅极电介质层包括一对渐 缩区域，所述一对渐缩区域具有可变厚度并且在所述栅极电极的外围部分 上面；并且所述方法包括将所述栅极电介质层图案化为所述栅极电介质， 使得所述栅极电介质的侧壁与所述有源层的侧壁垂直地重合。
示例19是示例16所述的方法，其中，形成所述栅极电介质包括：在 所述栅极电极的顶表面上并且在所述绝缘层的顶表面上形成第一栅极电介 质层；对所述第一栅极电介质层进行图案化，其中，所述栅极电极的顶表 面的中心部分被实体地暴露；以及在所述第一栅极电介质层的图案化部分 之上并且在所述栅极电极的顶表面上形成第二栅极电介质层。
示例20是示例16所述的方法，还包括：形成钝化帽盖电介质，所述 钝化帽盖电介质包括电介质金属氧化物材料并且在所述有源层上面；以及 在所述钝化帽盖电介质之上形成电介质层，其中，所述源极电极和所述漏 极电极是穿过所述钝化帽盖电介质形成在所述有源层的相应表面分段上 的。

Claims (10)

1.一种晶体管，包括：
栅极电极，所述栅极电极嵌入在衬底上面的绝缘层中；
栅极电介质，包括中心栅极电介质部分和一对外围栅极电介质部分，所述中心栅极电介质部分具有第一厚度并且与所述栅极电极的顶表面接触，所述一对外围栅极电介质部分具有大于所述第一厚度的第二厚度并且与所述绝缘层的顶表面接触，并且所述一对外围栅极电介质部分彼此被所述中心栅极电介质部分横向地间隔开；
有源层，所述有源层包括化合物半导体材料并且在所述栅极电介质上面；
源极电极，所述源极电极与所述有源层的第一端部部分接触；以及
漏极电极，所述漏极电极与所述有源层的第二端部部分接触。
2.根据权利要求1所述的晶体管，其中，所述栅极电介质包括一对渐缩区域，所述一对渐缩区域具有可变厚度并且将所述中心栅极电介质部分连接到所述一对外围栅极电介质部分中的相应一个外围栅极电介质部分，其中，所述一对渐缩区域中的每个渐缩区域具有与所述有源层的渐缩底表面接触的渐缩顶表面。
3.根据权利要求1所述的晶体管，其中，所述一对外围栅极电介质部分的底表面和所述中心栅极电介质部分的底表面位于同一水平面内。
4.根据权利要求1所述的晶体管，其中，整个所述栅极电介质具有同一电介质金属氧化物材料成分。
5.根据权利要求1所述的晶体管，其中，所述栅极电介质包括：
一对第一栅极电介质部分，所述一对第一栅极电介质部分位于所述一对外围栅极电介质部分中，包括第一电介质金属氧化物材料，并且被所述中心栅极电介质部分横向地间隔开；以及
第二栅极电介质部分，所述第二栅极电介质部分跨所述一对外围栅极电介质部分和所述中心栅极电介质部分连续地延伸，并且包括第二电介质金属氧化物材料，所述第二电介质金属氧化物材料具有与所述第一电介质金属氧化物材料不同的材料成分。
6.根据权利要求5所述的晶体管，其中，所述第二栅极电介质部分与所述栅极电极的顶表面接触，并且与所述一对第一栅极电介质部分的顶表面接触。
7.根据权利要求1所述的晶体管，还包括含有电介质金属氧化物材料的钝化帽盖电介质，所述钝化帽盖电介质与所述有源层的顶表面接触，在所述源极电极和所述漏极电极之间横向地延伸，并且与所述源极电极的侧壁和所述漏极电极的侧壁接触。
8.根据权利要求7所述的晶体管，还包括电介质层，所述电介质层横向地围绕所述有源层、所述源极电极和所述漏极电极，并且与所述钝化帽盖电介质的整个顶表面接触。
9.一种晶体管，包括：
栅极电极，所述栅极电极嵌入在衬底上面的绝缘层中；
栅极电介质，所述栅极电介质位于所述栅极电极之上；
有源层，所述有源层包括化合物半导体材料；
源极电极，所述源极电极与所述有源层的第一端部部分接触；
漏极电极，所述漏极电极与所述有源层的第二端部部分接触；
钝化帽盖电介质，所述钝化帽盖电介质包括电介质金属氧化物材料并且在所述有源层上面；以及
电介质层，所述电介质层横向地围绕所述有源层、所述源极电极和所述漏极电极，并且与所述钝化帽盖电介质的整个顶表面接触。
10.一种形成晶体管的方法，包括：
在衬底之上的绝缘层中形成栅极电极；
在所述栅极电极之上形成栅极电介质，其中，所述栅极电介质包括中心栅极电介质部分和一对外围栅极电介质部分，所述中心栅极电介质部分具有第一厚度并且与所述栅极电极的顶表面接触，所述一对外围栅极电介质部分具有大于所述第一厚度的第二厚度并且与所述绝缘层的顶表面接触；
在所述栅极电介质之上形成包括化合物半导体材料的有源层；以及
在所述有源层的外围部分上形成源极电极和漏极电极，其中，所述源极电极和所述漏极电极彼此被所述栅极电极横向地间隔开。
CN202210353312.5A 2021-05-03 2022-04-06 包括氢扩散阻挡件的晶体管及其形成方法 Pending CN115036363A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163183334P 2021-05-03 2021-05-03
US63/183,334 2021-05-03
US17/523,967 2021-11-11
US17/523,967 US11935935B2 (en) 2021-05-03 2021-11-11 Transistor including a hydrogen-diffusion barrier and methods for forming the same

Publications (1)

Publication Number Publication Date
CN115036363A true CN115036363A (zh) 2022-09-09

Family

ID=83120041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210353312.5A Pending CN115036363A (zh) 2021-05-03 2022-04-06 包括氢扩散阻挡件的晶体管及其形成方法

Country Status (3)

Country Link
US (2) US11935935B2 (zh)
CN (1) CN115036363A (zh)
TW (1) TWI810838B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250081590A1 (en) * 2023-08-30 2025-03-06 Nanya Technology Corporation Semiconductor device with recessed gate and method for fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150133235A (ko) 2013-03-19 2015-11-27 어플라이드 머티어리얼스, 인코포레이티드 다층 패시베이션 또는 식각 정지 ｔｆｔ
KR20150086022A (ko) * 2014-01-17 2015-07-27 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
WO2018125140A1 (en) 2016-12-29 2018-07-05 Intel Corporation Metal oxide thin film transistors with controlled hydrogen
CN109786440A (zh) * 2018-12-25 2019-05-21 惠科股份有限公司 阵列基板的制造方法、装置及阵列基板

Also Published As

Publication number Publication date
TWI810838B (zh) 2023-08-01
TW202245273A (zh) 2022-11-16
US20220352333A1 (en) 2022-11-03
US20240162318A1 (en) 2024-05-16
US11935935B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
US11296112B2 (en) Multi-layer barrier for CMOS under array type memory device and method of making thereof
CN111684596B (zh) 具有电介质支撑柱的多层三维存储器装置及其制造方法
CN111373537B (zh) 包含反转存储器堆叠结构的三维存储器装置及其制造方法
CN111418064B (zh) 包含部分离散电荷存储元件的三维反向平面nand存储器装置和其制造方法
US10115681B1 (en) Compact three-dimensional memory device having a seal ring and methods of manufacturing the same
US10262945B2 (en) Three-dimensional array device having a metal containing barrier and method of making thereof
US10290645B2 (en) Three-dimensional memory device containing hydrogen diffusion barrier layer for CMOS under array architecture and method of making thereof
CN109328397B (zh) 含有两种类型的支柱结构的多层存储器堆叠结构
US10319680B1 (en) Metal contact via structure surrounded by an air gap and method of making thereof
US10319635B2 (en) Interconnect structure containing a metal slilicide hydrogen diffusion barrier and method of making thereof
US10600802B2 (en) Multi-tier memory device with rounded top part of joint structure and methods of making the same
CN108475682B (zh) 字线开关与字线接触通孔结构的集成
US9905573B1 (en) Three-dimensional memory device with angled word lines and method of making thereof
US9583500B2 (en) Multilevel memory stack structure and methods of manufacturing the same
EP3669397A1 (en) Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof
CN109643716B (zh) 三维存储设备及其制造方法
TW202220177A (zh) 立體記憶體元件及其形成方法
US20220285349A1 (en) Memory Cell and Method
CN114725203A (zh) 包括阻氢电介质阻挡件的薄膜晶体管及其形成方法
US20240162318A1 (en) Transistor including a hydrogen-diffusion barrier and methods for forming the same
CN113644075B (zh) 三维存储器件及用于形成其的方法
CN111373533B (zh) 含有氢扩散阻挡结构的三维存储器装置及其制造方法
US12133392B2 (en) Memory device and forming method thereof
CN114639725A (zh) 包括电介质扩散阻挡的薄膜晶体管及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination