[go: up one dir, main page]

CN114725203A - 包括阻氢电介质阻挡件的薄膜晶体管及其形成方法 - Google Patents

包括阻氢电介质阻挡件的薄膜晶体管及其形成方法 Download PDF

Info

Publication number
CN114725203A
CN114725203A CN202210116575.4A CN202210116575A CN114725203A CN 114725203 A CN114725203 A CN 114725203A CN 202210116575 A CN202210116575 A CN 202210116575A CN 114725203 A CN114725203 A CN 114725203A
Authority
CN
China
Prior art keywords
dielectric
metal oxide
layer
barrier layer
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210116575.4A
Other languages
English (en)
Inventor
谢佑刚
李泓纬
马礼修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114725203A publication Critical patent/CN114725203A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本公开涉及包括阻氢电介质阻挡件的薄膜晶体管及其形成方法。一种薄膜晶体管，包括：绝缘基体层，该绝缘基体层中包括开口；阻氢电介质阻挡层，在开口的底表面和侧壁之上并且在绝缘基体层的顶表面之上连续延伸；栅极电极，位于开口内；栅极电介质和半导体金属氧化物板的堆叠，该堆叠上覆于栅极电极以及阻氢电介质阻挡层的上覆于绝缘基体层的水平延伸部分；以及源极电极和漏极电极，与半导体金属氧化物板的顶表面的相应部分接触。

Description

包括阻氢电介质阻挡件的薄膜晶体管及其形成方法
技术领域
本公开涉及半导体领域，更具体地，涉及包括阻氢电介质阻挡件的薄 膜晶体管及其形成方法。
背景技术
由氧化物半导体制成的薄膜晶体管(thin film transistor，TFT)对于后 段制程(back-end-of-line，BEOL)集成是有吸引力的选择，因为TFT可 在低温下处理且因此不会损坏先前制造的器件。例如，制造条件和技术不 会损坏先前制造的前段制程(front-end-of-line，FEOL)和中段制程 (middle end-of-line，MEOL)器件。
发明内容
根据本公开的一个实施例，提供了一种半导体器件，包括：绝缘基体 层，所述绝缘基体层中包括开口并且所述绝缘基体层上覆于衬底；阻氢电 介质阻挡层，所述阻氢电介质阻挡层在包括所述绝缘基体层的底表面的水 平平面之上延伸；栅极电极，所述栅极电极位于所述开口内并且在所述阻 氢电介质阻挡层上；栅极电介质和半导体金属氧化物板的堆叠，该堆叠上 覆于所述栅极电极的顶表面以及所述阻氢电介质阻挡层的上覆于所述绝缘基体层的水平延伸部分；以及源极电极和漏极电极，所述源极电极和所述 漏极电极与所述半导体金属氧化物板的顶表面的相应部分接触。
根据本公开的另一实施例，提供了一种半导体器件，包括位于衬底之 上的薄膜晶体管，其中，所述薄膜晶体管包括：绝缘基体层，所述绝缘基 体层中包括开口并且所述绝缘基体层上覆于衬底；阻氢电介质阻挡层，所 述阻氢电介质阻挡层在包括所述绝缘基体层的底表面的水平平面之上、在 所述开口的侧壁之上、并且在所述绝缘基体层的顶表面之上连续延伸；底 部栅极电极，所述底部栅极电极位于所述开口内并且在所述阻氢电介质阻 挡层上；底部栅极电介质和半导体金属氧化物板的堆叠，该堆叠上覆于所 述底部栅极电极的顶表面以及所述阻氢电介质阻挡层的上覆于所述绝缘基 体层的水平延伸部分；顶部栅极电介质和顶部栅极电极的堆叠，该堆叠上 覆于所述底部栅极电极并且在平面视图中与所述底部栅极电极具有区域重 叠；以及源极电极和漏极电极，所述源极电极和所述漏极电极与所述半导 体金属氧化物板的顶表面的相应部分接触。
根据本公开的又一实施例，提供了一种形成半导体器件的方法，包括： 在衬底之上形成绝缘基体层、阻氢电介质阻挡层和栅极电极的组合，其中， 所述栅极电极上覆于所述阻氢电介质阻挡层的水平延伸部分并且被所述绝 缘基体层横向围绕；在所述栅极电极之上并且在所述阻氢电介质阻挡层的 上覆于所述绝缘基体层的水平延伸部分之上形成栅极电介质和半导体金属 氧化物板的堆叠；以及在所述半导体金属氧化物板的端部部分上形成源极 电极和漏极电极。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本公开的各个 方面。应注意的是，根据行业的标准实践，各种特征没有按比例绘制。事 实上，为了讨论的清楚，各种特征的尺寸可能被任意地增大或缩小了。
图1是根据本公开实施例的在形成互补金属氧化物半导体(CMOS) 晶体管、形成在较低层级电介质材料层中的第一金属互连结构、平面绝缘 间隔件层和可选的蚀刻停止电介质层之后的第一示例性结构的垂直截面图。
图2A是根据本公开的第一实施例的在形成绝缘基体层之后的第一示 例性结构的一部分的俯视图。
图2B是沿着图2A的垂直平面B－B’的第一示例性结构的垂直截面图。
图2C是沿着图2A的垂直平面C－C’的第一示例性结构的垂直截面图。
图3A是根据本公开的第一实施例的在绝缘基体层中形成开口之后的 第一示例性结构的一区域的俯视图。
图3B是沿着图3A的垂直平面B－B’的第一示例性结构的垂直截面图。
图3C是沿着图3A的垂直平面C－C’的第一示例性结构的垂直截面图。
图4A是根据本公开的第一实施例的在形成阻氢电介质阻挡层之后的 第一示例性结构的一区域的俯视图。
图4B是沿着图4A的垂直平面B－B’的第一示例性结构的垂直截面图。
图4C是沿着图4A的垂直平面C－C’的第一示例性结构的垂直截面图。
图5A是根据本公开的第一实施例在形成底部栅极电极之后的第一示 例性结构的区域的俯视图。
图5B是沿着图5A的垂直平面B－B’的第一示例性结构的垂直截面图。
图5C是沿着图5A的垂直平面C－C’的第一示例性结构的垂直截面图。
图6A是根据本公开的第一实施例的在形成底部栅极电介质和半导体 金属氧化物板之后的第一示例性结构的一区域的俯视图。
图6B是沿着图6A的垂直平面B－B’的第一示例性结构的垂直截面图。
图6C是沿着图6A的垂直平面C－C’的第一示例性结构的垂直截面图。
图7A是根据本公开的第一实施例的在形成帽盖阻氢电介质阻挡层和 电极级电介质材料层之后的第一示例性结构的一区域的俯视图。
图7B是沿着图7A的垂直平面B－B’的第一示例性结构的垂直截面图。
图7C是沿着图7A的垂直平面C－C’的第一示例性结构的垂直截面图。
图8A是根据本公开的第一实施例的在形成源极腔、漏极腔和底部栅 极接触过孔腔之后的第一示例性结构的一区域的俯视图。
图8B是沿着图8A的垂直平面B－B’的第一示例性结构的垂直截面图。
图8C是沿着图8A的垂直平面C－C’的第一示例性结构的垂直截面图。
图9A是根据本公开第一实施例的在形成源极电极、漏极电极和背侧 电极接触过孔结构之后的第一示例性结构的一区域的俯视图。
图9B是沿着图9A的垂直平面B－B’的第一示例性结构的垂直截面图。
图9C是沿着图9A的垂直平面C－C’的第一示例性结构的垂直截面图。
图10A是根据本公开第一实施例的在形成源极电极、漏极电极和背侧 电极接触过孔结构之后的第一示例性结构的第一替代配置的一区域的俯视 图。
图10B是沿着图10A的垂直平面B－B’的第一示例性结构的垂直截面 图。
图10C是沿着图10A的垂直平面C－C’的第一示例性结构的垂直截面 图。
图11A是根据本公开第一实施例的在形成源极电极、漏极电极和背侧 电极接触过孔结构之后的第一示例性结构的第二替代配置的一区域的俯视 图。
图11B是沿着图11A的垂直平面B－B’的第一示例性结构的垂直截面 图。
图11C是沿着图11A的垂直平面C－C’的第一示例性结构的垂直截面 图。
图12A是根据本公开第一实施例的在形成源极电极、漏极电极和背侧 电极接触过孔结构之后的第一示例性结构的第三替代配置的一区域的俯视 图。
图12B是沿着图12A的垂直平面B－B’的第一示例性结构的垂直截面 图。
图12C是沿着图12A的垂直平面C－C’的第一示例性结构的垂直截面 图。
图13A是根据本公开第一实施例的在形成源极电极、漏极电极和背侧 电极接触过孔结构之后的第一示例性结构的第四替代配置的一区域的俯视 图。
图13B是沿着图13A的垂直平面B－B’的第一示例性结构的垂直截面 图。
图13C是沿着图13A的垂直平面C－C’的第一示例性结构的垂直截面 图。
图14A是根据本公开第一实施例的在形成源极电极、漏极电极和背侧 电极接触过孔结构之后的第一示例性结构的第五替代配置的一区域的俯视 图。
图14B是沿着图14A的垂直平面B－B’的第一示例性结构的垂直截面 图。
图14C是沿着图14A的垂直平面C－C’的第一示例性结构的垂直截面 图。
图15A是根据本公开的第二实施例在形成底部栅极电介质和半导体金 属氧化物板之后的第二示例性结构的一区域的俯视图。
图15B是沿着图15A的垂直平面B－B’的第二示例性结构的垂直截面 图。
图15C是沿着图15A的垂直平面C－C’的第二示例性结构的垂直截面 图。
图16A是根据本公开的第二实施例的在形成顶部栅极电介质之后的第 二示例性结构的一区域的俯视图。
图16B是沿着图16A的垂直平面B－B’的第二示例性结构的垂直截面 图。
图16C是沿着图16A的垂直平面C－C’的第二示例性结构的垂直截面 图。
图17A是根据本公开的第二实施例的在形成帽盖阻氢电介质阻挡层和 电极级电介质材料层之后的第二示例性结构的一区域的俯视图。
图17B是沿着图17A的垂直平面B－B’的第二示例性结构的垂直截面 图。
图17C是沿着图17A的垂直平面C－C’的第二示例性结构的垂直截面 图。
图18A是根据本公开的第二实施例在形成源极腔、漏极腔、栅极腔和 底部栅极接触过孔腔之后的第二示例性结构的一区域的俯视图。
图18B是沿着图18A的垂直平面B－B’的第二示例性结构的垂直截面 图。
图18C是沿着图18A的垂直平面C－C’的第二示例性结构的垂直截面 图。
图19A是根据本公开第二实施例的在形成源极电极、漏极电极和背侧 电极接触过孔结构之后的第二示例性结构的一区域的俯视图。
图19B是沿着图19A的垂直平面B－B’的第二示例性结构的垂直截面 图。
图19C是沿着图19A的垂直平面C－C’的第二示例性结构的垂直截面 图。
图20A是根据本公开的第二实施例在形成源极电极、漏极电极和背侧 电极接触过孔结构之后的第二示例性结构的第一替代配置的一区域的俯视 图。
图20B是沿着图20A的垂直平面B－B’的第二示例性结构的垂直截面 图。
图20C是沿着图20A的垂直平面C－C’的第二示例性结构的垂直截面 图。
图21A是根据本公开第二实施例的在形成源极电极、漏极电极和背侧 电极接触过孔结构之后的第二示例性结构的第二替代配置的一区域的俯视 图。
图21B是沿着图21A的垂直平面B－B’的第二示例性结构的垂直截面 图。
图21C是沿着图21A的垂直平面C－C’的第二示例性结构的垂直截面 图。
图22A是根据本公开的第二实施例的在形成源极电极、漏极电极和背 侧电极接触过孔结构之后的第二示例性结构的第三替代配置的一区域的俯 视图。
图22B是沿着图22A的垂直平面B－B’的第二示例性结构的垂直截面 图。
图22C是沿着图22A的垂直平面C－C’的第二示例性结构的垂直截面 图。
图23A是根据本公开的第二实施例的在形成源极电极、漏极电极和背 侧电极接触过孔结构之后的第二示例性结构的第四替代配置的一区域的俯 视图。
图23B是沿着图23A的垂直平面B－B’的第二示例性结构的垂直截面 图。
图23C是沿着图23A的垂直平面C－C’的第二示例性结构的垂直截面 图。
图24A是根据本公开的第二实施例的在形成源极电极、漏极电极和背 侧电极接触过孔结构之后的第二示例性结构的第五替代配置的一区域的俯 视图。
图24B是沿着图24A的垂直平面B－B’的第二示例性结构的垂直截面 图。
图24C是沿着图24A的垂直平面C－C’的第二示例性结构的垂直截面 图。
图25A是根据本公开的第三实施例的在形成阻氢电介质阻挡层和栅极 电极层之后的第三示例性结构的一区域的俯视图。
图25B是沿着图25A的垂直平面B－B’的第三示例性结构的垂直截面 图。
图25C是沿着图25A的垂直平面C－C’的第三示例性结构的垂直截面 图。
图26A是根据本公开第三实施例的在形成源极电极、漏极电极和背侧 电极接触过孔结构之后的第三示例性结构的一区域的俯视图。
图26B是沿着图26A的垂直平面B－B’的第三示例性结构的垂直截面 图。
图26C是沿着图26A的垂直平面C－C’的第三示例性结构的垂直截面 图。
图27A是根据本公开第三实施例的在形成源极电极、漏极电极和背侧 电极接触过孔结构之后的第三示例性结构的替代配置的一区域的俯视图。
图27B是沿着图27A的垂直平面B－B’的第三示例性结构的垂直截面 图。
图27C是沿着图27A的垂直平面C－C’的第三示例性结构的垂直截面 图。
图28是根据本公开实施例的在形成存储器单元之后的示例性结构的 垂直横截面图。
图29是示出用于制造本公开的半导体器件的一般处理步骤的流程图。
具体实施方式
下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同 的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然， 这些仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征 上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二 特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特 征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在 各个示例中可重复参考标号和/或字母。这种重复是为了简单性和清楚性的 目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、 “低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或 特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些 空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同 朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本 文中所用的空间相关描述符同样可被相应地解释。具有相同附图标记的元 件表示相同的元件，并且假定具有相同的材料成分和相同的厚度范围，除 非另有明确说明。
总的来说，本公开的结构和方法可用于形成包括至少一个薄膜晶体管 (例如多个薄膜晶体管)的半导体结构。可以在任何衬底之上形成薄膜晶 体管，该衬底可以是绝缘衬底、导电衬底或半导体衬底。在利用导电衬底 或半导体衬底的实施例中，可使用至少一个绝缘层来提供薄膜晶体管与下 面的衬底之间的电气隔离。在使用半导体衬底(例如单晶硅衬底)的实施 例中，可在半导体衬底上形成使用半导体衬底的一些部分作为半导体沟道的场效应晶体管，并且可在场效应晶体管之上形成嵌入在互连级电介质层 中的金属互连结构。薄膜晶体管可形成在包括单晶半导体沟道的场效应晶 体管之上以及形成在金属互连结构之上，所述金属互连结构在本文中被称 为较低层级金属互连结构。
根据本公开的一个方面，可以在每个半导体金属氧化物板的底部侧形 成阻氢电介质阻挡层，其包括各个薄膜晶体管的多晶半导体沟道。具体地， 可以在用于形成底部栅极电极的每个开口的侧壁上形成阻氢电介质阻挡层。 还可以在其中形成有开口的绝缘基体层的顶表面上之上形成阻氢电介质阻 挡层。可选地，可以在半导体金属之上物板上之上形成帽盖阻氢电介质阻 挡层。阻挡氢的电介质阻挡层和可选的帽盖阻氢电介质阻挡层防止氢扩散 到半导体金属氧化物板中或扩散到底部栅极电极中，并因此防止半导体金 属氧化物板中的表面电子状态的变化和薄膜晶体管的晶体管特性的偏移。 现在详细描述本公开的实施例的各个方面。
参照图1，示出了根据本公开的第一实施例的第一示例性结构。第一 示例性结构包括衬底8，其可以是半导体衬底，例如市场上可买到的硅衬 底。衬底8可以至少在其上部部分包括半导体材料层9。半导体材料层9 可以是体半导体衬底的表面部分，或者可以是绝缘体上半导体(SOI)衬 底的顶部半导体层。在一个实施例中，半导体材料层9包括单晶半导体材 料，例如单晶硅。在一个实施例中，衬底8可以包括含有单晶硅材料的单 晶硅衬底。
可在半导体材料层9的上部部分中形成包括电介质材料(例如氧化硅) 的浅沟槽隔离结构720。可在由浅沟槽隔离结构720的一部分横向包围的 每个区域内形成适当的掺杂半导体阱(例如p型阱和n型阱)。可在半导 体材料层9的上表面之上形成场效应晶体管701。例如，每个场效应晶体 管701可以包括源极电极732、漏极电极738、包括衬底8的在源极电极 732和漏极电极738之间延伸的表面部分的半导体沟道735、以及栅极结 构750。半导体沟道735可包括单晶半导体材料。每个栅极结构750可包 括栅极电介质层752、栅极电极754、栅极帽盖电介质758、以及电介质栅 极间隔件756。可在每个源极电极732上形成源极侧金属－半导体合金区 域742，并且可在每个漏极电极738上形成漏极侧金属－半导体合金区域 748。
在可随后在电介质材料层的层级形成存储器单元阵列的实施例中，场 效应晶体管701可包括提供对存储器单元阵列进行操作的功能的电路。具 体地，外围区域中的器件可被配置为控制存储器单元阵列的编程操作、擦 除操作和读出(读取)操作。例如，外围区域中的器件可包括读出电路系 统和/或编程电路系统。在半导体材料层9的顶表面上形成的器件可包括互 补金属氧化物半导体(CMOS)晶体管，并且可选地包括附加半导体器件(例如电阻器、二极管、电容器等)，这些在半导体材料层9的顶表面上 形成的器件被统称为CMOS电路系统700。
CMOS电路系统700中的一个或多个场效应晶体管701可包括半导体 沟道735，该半导体沟道735包含衬底8中的半导体材料层9的一部分。 如果半导体材料层9包括单晶半导体材料(例如单晶硅)，则CMOS电路 系统700中的每个场效应晶体管701的半导体沟道735可以包括单晶半导 体沟道(例如单晶硅沟道)。在一个实施例中，CMOS电路系统700中的 多个场效应晶体管701可以包括相应的节点，该节点随后电连接到随后要 形成的相应铁电存储器单元的节点。例如，CMOS电路系统700中的多个 场效应晶体管701可包括相应的源极电极732或相应的漏极电极738，该 相应的源极电极732或相应的漏极电极738随后电连接到随后要形成的相 应铁电存储器单元的节点。
在一个实施例中，CMOS电路系统700可包括编程控制电路，该编程 控制电路被配置为控制用于对相应的铁电存储器单元进行编程的一组场效 应晶体管701的栅极电压，并且被配置为控制随后形成的薄膜晶体管的栅 极电压。在此实施例中，编程控制电路可被配置为提供将选定铁电存储器 单元中的相应铁电电介质材料层编程为第一极化状态的第一编程脉冲，在 该第一极化状态下，铁电电介质材料层中的电极化指向选定铁电存储器单元的第一电极，并且编程控制电路可被配置为提供将选定铁电存储器单元 中的铁电电介质材料层编程为第二极化状态的第二编程脉冲，在第二极化 状态下，该铁电电介质材料层中的电极化指向选定铁电存储器单元的第二 电极。
在一个实施例中，衬底8可以包括单晶硅衬底，并且场效应晶体管 701可以包括单晶硅衬底的作为半导体沟道的相应部分。如本文所用， “半导体(semiconducting)”元件是指具有1.0×10-6S/cm至1.0×105S/cm 的电导率的元件。如本文所用，“半导体材料”是指如下的材料：这些材 料在其中不存在电掺杂剂的情况下具有1.0×10-6S/cm至1.0×105S/cm的电 导率的材料，并且这些材料在用电掺杂剂适当掺杂时能够产生具有1.0 S/cm至1.0×105S/cm的电导率的掺杂材料。
根据本公开的一个方面，场效应晶体管701可以随后电连接到存取晶 体管的漏极电极和栅极电极，该存取晶体管包括要形成在场效应晶体管 701上方的半导体金属氧化物板。在一个实施例中，场效应晶体管701的 子集可以随后电连接到漏极电极和栅极电极中的至少一个。例如，场效应 晶体管701可以包括第一字线驱动器和第二字线驱动器，该第一字线驱动 器被配置为通过随后要形成的第一子集的较低层级金属互连结构向第一字 线施加第一栅极电压，该第二字线驱动器被配置为通过第二子集的较低层 金属互连结构向第二字线施加第二栅极电压。此外，场效应晶体管701可 包括：位线驱动器，该位线驱动器被配置为向随后形成的位线施加位线偏 置电压；以及读出放大器，该读出放大器被配置为检测在读取操作期间流 过位线的电流。
形成在电介质材料层内的各种金属互连结构可随后形成在衬底8之上 以及衬底8上的半导体器件(例如场效应晶体管701)之上。在说明性示 例中，电介质材料层可以包括例如第一电介质材料层601、第一互连级电 介质材料层610和第二互连级电介质材料层620，该第一电介质材料层 601可以是围绕连接到源极和漏极的接触结构的层(有时称为接触级电介 质材料层601)。金属互连结构可以包括形成在第一电介质材料层601中 并接触CMOS电路系统700的相应部件的器件接触过孔结构612、形成在 第一互连级电介质材料层610中的第一金属线结构618、形成在第二互连 级电介质材料层620的下部部分中的第一金属过孔结构622、以及形成在 第二互连级电介质材料层620的上部部分中的第二金属线结构628。
每个电介质材料层(601、610、620)可以包括电介质材料，例如未 掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、无定形氟化碳、 它们的多孔变体、或它们的组合。每个金属互连结构(612、618、622、 628)可以包括至少一种导电材料，其可以是金属衬里(例如金属氮化物 或金属碳化物)和金属填充材料的组合。每个金属衬里可以包括TiN、TaN、WN、TiC、TaC、WC，并且每个金属填充材料部分可以包括W、 Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金、和/或它们的组合。也可以 使用在本公开的预期范围内的其他合适的金属衬里和金属填充材料。在一 个实施例中，第一金属过孔结构622和第二金属线结构628可以通过双镶 嵌工艺形成为集成的线和过孔结构。电介质材料层(601、610、620)在 本文中被称为较低层级电介质材料层。形成在较低层级电介质材料层内的 金属互连结构(612、618、622、628)在本文中被称为较低层级金属互连 结构。
虽然使用可在第二互连级电介质材料层620之上形成薄膜晶体管的实 施例来描述本公开，但本文明确预期可在不同金属互连级形成存储器单元 阵列的实施例。此外，尽管使用将半导体衬底用作衬底8的实施例来描述 本公开，但本文明确预期将绝缘衬底或导电衬底用作衬底8的实施例。
在形成薄膜晶体管阵列或铁电存储器单元阵列之前形成的所有电介质 材料层的集合被统称为较低层级电介质材料层(601、610、620)。在较 低层级电介质材料层(601、610、620)内形成的所有金属互连结构的集 合在本文中被称为第一金属互连结构(612、618、622、628)。通常，形 成在至少一个较低层级电介质材料层(601、610、620)内的第一金属互 连结构(612、618、622、628)可形成在位于衬底8中的半导体材料层9 之上。
根据本公开的一个方面，可以随后在如下的金属互连层级中形成薄膜 晶体管(TFT)：该金属互连层级上覆于包含较低层级电介质材料层(601、 610、620)和第一金属互连结构(612、618、622、628)的金属互连层。 在一个实施例中，可以在较低层级电介质材料层(601、610、620)之上 形成具有均匀厚度的平坦电介质材料层。该平坦电介质材料层在本文中被 称为平坦绝缘间隔件层635。平坦绝缘间隔件层635包括电介质材料，例 如未掺杂的硅酸玻璃、掺杂的硅酸玻璃、有机硅酸玻璃或多孔电介质材料， 并且平坦绝缘间隔件层635可以通过化学气相沉积来沉积。平坦绝缘间隔 件层635的厚度可以在20nm至300nm，但也可以使用更小和更大的厚度。
一般地，其中包含金属互连结构(例如第一金属互连结构(612、618、 622、628))的互连级电介质层(例如较低层级电介质材料层(601、610、 620))可以形成在半导体器件之上。可以在互连级电介质层之上形成平 坦绝缘间隔件层635。
可选地可在平坦绝缘间隔件层635之上形成蚀刻停止电介质层636。 蚀刻停止电介质层636包括蚀刻停止电介质材料，该蚀刻停止电介质材料 在对随后要沉积在蚀刻停止电介质层636之上的电介质材料进行蚀刻的随 后的各向异性蚀刻工艺期间，针对蚀刻化学物质提供较高的蚀刻抗性。例 如，蚀刻停止电介质层636可包括碳氮化硅、氮化硅、氮氧化硅、或诸如 氧化铝之类的电介质金属氧化物。其他合适的蚀刻停止材料也在本公开的 预期范围内。蚀刻停止电介质层636的厚度可在2nm至40nm，例如4 nm至20nm，但也可使用更小和更大的厚度。
参考图2A至图2C，示出了第一示例性结构的区域，其对应于随后要 形成薄膜晶体管的区域。虽然使用薄膜晶体管的单个实例来描述本公开， 但应了解，薄膜晶体管的多个实例可同时形成在本公开的任何示例性结构 中。
可在平坦绝缘间隔件层635和可选的蚀刻停止电介质层636之上形成 绝缘基体层42。绝缘基体层42可包括电介质材料，例如未掺杂的硅酸盐 玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、或多孔电介质材料，并且可 通过化学气相沉积来沉积绝缘基体层42。绝缘基体层42的厚度可为20 nm至300nm，但也可以使用更小和更大的厚度。随后可在绝缘基体层42 之上形成多个薄膜晶体管。在一个实施例中，多个薄膜晶体管可以沿第一 水平方向hd1和第二水平方向hd2设置，第二水平方向hd2可以垂直于第 一水平方向hd1。
参考图3A至图3C，可在绝缘基体层42的顶表面之上施加光致抗蚀 剂层47，并且光致抗蚀剂层47可被光刻图案化以在所示区域内形成开口。 在一个实施例中，开口可以是矩形开口，其具有沿第一水平方向hd1的一 对横向侧壁和沿第二水平方向hd2的一对纵向侧壁。可执行各向异性蚀刻 工艺，以将光致抗蚀剂层47中的开口的图案化转移到绝缘基体层42的上 部部分中。开口11可以形成在绝缘基体层42的上部部分。开口11也被称 为底部栅极开口。
在一个实施例中，开口11沿第一水平方向hd1的宽度可为20nm至 300nm，但也可以使用更小和更大的宽度。在一个实施例中，开口11沿 第二水平方向hd2的长度可为30nm至3000nm，但也可以使用更小和更 大的长度。开口11的深度可与绝缘基体层42的厚度相同。因此，可选的 蚀刻停止电介质层636的顶表面或平坦绝缘间隔件层635的顶表面(在不 使用蚀刻停止电介质层636的实施例中)成为开口11的底表面。随后可 以例如通过灰化来去除光致抗蚀剂层47。
参考图4A至图4C，可在绝缘基体层42和平坦绝缘间隔件层635以 及可选的蚀刻停止电介质层636之上形成阻氢电介质阻挡层44。阻氢电介 质阻挡层44包括阻挡氢扩散通过的电介质材料。为了提供连续阻氢结构， 阻氢电介质阻挡层44可在开口11的底表面和侧壁之上连续地延伸并且在 绝缘基体层42的顶表面之上连续地延伸。
在一个实施例中，阻氢电介质阻挡层44包括电介质金属氧化物衬里 和/或由电介质金属氧化物衬里组成，该电介质金属氧化物衬里包括电介质 金属氧化物材料。可在开口11的底表面和侧壁处以及绝缘基体层42的顶 表面之上沉积阻氢电介质阻挡层44的电介质金属氧化物衬里。在一个实 施例中，阻氢电介质阻挡层44的电介质金属氧化物衬里可以直接沉积在 绝缘基体层42的实体暴露表面和蚀刻停止电介质层636的实体暴露表面 (或者，在不使用蚀刻停止电介质层的实施例中，平坦绝缘间隔件层635 的实体暴露表面)上。
在一个实施例中，阻氢电介质阻挡层44的电介质金属氧化物衬里包 括选自氧化铝和电介质过渡金属氧化物的材料，和/或由选自氧化铝和电介 质过渡金属氧化物的材料组成。在一个实施例中，阻氢电介质阻挡层44 包括选自以下项的材料和/或基本上由选自以下项的材料组成：氧化铝、氧 化铬、氧化钛、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、它们的化合 物、它们的均化混合物、以及它们的层堆叠。在一个实施例中，阻氢电介 质阻挡层44包括选自以下项的材料和/或基本上由选自以下项的材料组成： 氧化铝、氧化铬、氧化铪、它们的均化混合物、以及它们的层堆叠。在一 个实施例中，阻氢电介质阻挡层44包括选自以下项的材料和/或基本上由 选自以下项的材料组成：氧化铬、氧化铪、它们的均化混合物、以及它们 的层堆叠。在一个实施例中，阻氢电介质阻挡层44包括氧化铝和/或基本 上由氧化铝组成。一般地，可以根据诸如绝缘基体层42之类的相邻电介 质材料层内的残留氢含量来优化阻氢电介质阻挡层44的厚度。在通过原 子层沉积来沉积绝缘基体层42的实施例中，阻氢电介质阻挡层44的厚度 可以较小。在通过化学气相沉积来沉积绝缘基体层42的实施例中，阻氢 电介质阻挡层44的厚度可以较大。
可通过物理气相沉积、化学气相沉积、原子层沉积、或它们的组合来 沉积阻氢电介质阻挡层44。在一个实施例中，可以通过物理气相沉积来沉 积阻氢电介质阻挡层44，以减少在沉积工艺期间结合到阻氢电介质阻挡层 44中的残留氢原子的含量。阻氢电介质阻挡层44可以是共形的，即其整 体可具有同一厚度。在一些实施例中，化学气相沉积(CVD)或原子层沉 积(ALD)工艺对于一些材料可能是优选的，因为它们可提供一致性和更 好的厚度控制。然而，在其他实施方案中，物理气相沉积(PVD)方法对 于一些其他材料可能是优选的，因为可以避免从前体气体中引入附带的氢。 根据本公开的一个方面，可以选择阻氢电介质阻挡层44的厚度，使得阻 氢电介质阻挡层44可以有效地作为阻氢阻挡层。例如，如果阻氢电介质 阻挡层44由氧化铝组成，则阻氢电介质阻挡层44的厚度可以是至少10 nm，优选至少12nm，例如15nm或更大，以有效地用作阻氢结构。在一 个实施例中，阻氢电介质阻挡层44由氧化铝组成，并且阻氢电介质阻挡 层44的厚度可以为10nm至50nm，例如12nm至35nm和/或15nm至 25nm。一般地，阻氢电介质阻挡层44可以包括上述电介质金属氧化物材 料中的任何一种或多种，并且可以具有10nm至50nm的厚度，例如12 nm至35nm和/或15nm至25nm。
参考图5A至图5C，可以在开口11的剩余体积中沉积至少一种导电 材料。该至少一种导电材料可以包括例如金属阻挡衬里材料(例如TiN、 TaN、和/或WN)和金属填充材料(例如Cu、W、Mo、Co、Ru等)。也 可以使用在本公开的预期范围内的其他合适的金属衬里和金属填充材料。 可以通过平坦化工艺从包括阻氢电介质阻挡层44的顶表面的水平平面上 方去除至少一种导电材料的多余部分，该平坦化工艺可以包括化学机械抛 光(CMP)工艺和/或凹陷蚀刻工艺。可以在开口11中形成底部栅极电极 15。平坦化工艺可以使用化学机械抛光工艺或凹陷蚀刻工艺。底部栅极电 极15的顶表面可以位于与阻氢电介质阻挡层44的最靠上表面相同的水平 平面内。在一个实施例中，阻氢电介质阻挡层44的上覆于绝缘基体层42的水平延伸部分可以具有与阻氢电介质阻挡层44的在底部栅极电极15下 面并接触底部栅极电极15的底表面的水平延伸部分相同的厚度。替代地， 阻氢电介质阻挡层44的上覆于绝缘基体层42的水平延伸部分可以在平坦 化工艺期间被横向变薄。在该实施例中，阻氢电介质阻挡层44的上覆于 绝缘基体层42的水平延伸部分可以比阻氢电介质阻挡层44的在底部栅极 电极15下面并接触底部栅极电极15的底表面的水平延伸部分薄。一般地， 阻氢电介质阻挡层44的上覆于绝缘基体层42的水平延伸部分的厚度可以 为10nm至50nm。
参考图6A至图6C，可以在阻氢电介质阻挡层44和底部栅极电极15 之上依次沉积连续底部栅极电介质层和连续半导体金属氧化物层作为连续 材料层。通过沉积至少一种栅极电介质材料，可以在阻氢电介质阻挡层44 和底部栅极电极15之上形成连续底部栅极电介质层。栅极电介质材料可 包括(但不限于)氧化硅、氧氮化硅、电介质金属氧化物(例如氧化铝、 氧化铪、氧化钇、氧化镧等)、或它们的堆叠。其他合适的电介质材料也 在本公开的预期范围内。栅极电介质材料不同于阻氢电介质阻挡层44的 材料。可通过原子层沉积或化学气相沉积来沉积栅极电介质材料。连续底 部栅极电介质层的厚度可为1nm至12nm，例如2nm至6nm，但也可使 用更小和更大的厚度。
可以在连续底部栅极电介质层之上沉积连续半导体金属氧化物层。在 一个实施例中，半导体材料包括在用电掺杂剂(其可为p型掺杂剂或n型 掺杂剂)适当掺杂时提供1.0S/m至1.0×105S/m的电导率的材料。可用于 连续半导体金属氧化物层的示例性半导体材料包括但不限于氧化铟镓锌(IGZO)、氧化铟钨、氧化铟锌、氧化铟锡、氧化镓、氧化铟、掺杂的氧 化锌、掺杂的氧化铟、掺杂的氧化镉、以及由它们衍生的各种其他掺杂变 体。其他合适的半导体材料也在本公开的预期范围内。在一个实施例中， 连续半导体金属氧化物层的半导体材料可以包括氧化铟镓锌。
连续半导体金属氧化物层可以包括多晶半导体材料，或可以随后被退 火成具有较大平均晶粒尺寸的多晶半导体材料的非晶半导体材料。可以通 过物理气相沉积来沉积连续半导体金属氧化物层，但是也可以使用其他合 适的沉积工艺。连续半导体金属氧化物层的厚度可以为1nm至100nm， 例如2nm至50nm和/或4nm至15nm，但也可以使用更小和更大的厚度。
可以在连续半导体金属氧化物层之上施加光致抗蚀剂层(未示出)， 并且该光致抗蚀剂层可以被光刻图案化以形成沿第一水平方向hd1横跨相 应的底部栅极电极15的离散的多个图案化光致抗蚀剂材料部分。在一个 实施例中，光致抗蚀剂层的每个图案化部分可以具有矩形或圆角矩形的水 平截面形状。可通过执行各向异性蚀刻工艺来穿过连续半导体金属氧化物 层和连续底部栅极电介质层转移光致抗蚀剂层中的图案。连续半导体金属 氧化物层的每个图案化部分包括半导体金属氧化物板20。连续底部栅极电 介质层的每个图案化部分包括底部栅极电介质10。
在一个实施例中，每个半导体金属氧化物板20可以具有矩形或圆角 矩形的水平截面形状。在一个实施例中，每个半导体金属氧化物板20沿 着第一水平方向hd1的横向尺寸可以为60nm至1000nm，例如100nm至 300nm，但也可以使用更小和更大的横向尺寸。在一个实施例中，每个半 导体金属氧化物板20沿着第二水平方向hd2的横向尺寸可以为20nm至500nm，例如40nm至250nm，但也可以使用更小和更大的横向尺寸。每 个半导体金属氧化物板20中沿着第一水平方向hd1的横向尺寸与沿着第 二水平方向hd2的横向尺寸的比率可以为0.5至4，例如1至2，但也可以 使用更小和更大的比率。一般地，可在上覆于衬底8的较低层级电介质材 料层(601、610、620)之上形成底部栅极电极15、底部栅极电介质10、 以及半导体金属氧化物板20的垂直堆叠。底部栅极电介质10的侧壁和半 导体金属氧化物板20的侧壁可以垂直重合，即可以位于同一垂直平面内。 随后可以例如通过灰化来去除光致抗蚀剂层。
参考图7A至图7C，可在半导体金属氧化物板20之上形成帽盖阻氢 电介质阻挡层46。帽盖阻氢电介质阻挡层46可包括可用于阻氢电介质阻 挡层44的任何电介质材料。为了提供连续帽盖阻氢结构，帽盖阻氢电介 质阻挡层46可以在半导体金属氧化物板20的顶表面和侧壁之上，底部栅 极电介质10的侧壁之上，以及直接在阻氢电介质阻挡层44的顶表面的实 体暴露部分上连续地延伸。
在一个实施例中，帽盖阻氢电介质阻挡层46包括电介质金属氧化物 衬里，和/或由电介质金属氧化物衬里组成，该电介质金属氧化物衬里包括 电介质金属氧化物材料。帽盖阻氢电介质阻挡层46的电介质金属氧化物 衬里可以直接沉积在半导体金属氧化物板20的实体暴露表面、底部栅极 电介质10的实体暴露表面和底部栅极电极15的实体暴露表面上。
在一个实施例中，帽盖阻氢电介质阻挡层46的电介质金属氧化物衬 里包括选自氧化铝和电介质过渡金属氧化物的材料，和/或由选自氧化铝和 电介质过渡金属氧化物的材料组成。在一个实施例中，帽盖阻氢电介质阻 挡层46包括选自以下项的材料和/或基本上由选自以下项的材料组成：氧 化铝、氧化铬、氧化钛、氧化钇、氧化锆、氧化镧、氧化铪、氧化钽、它 们的化合物、它们的均化混合物、以及它们的层堆叠。在一个实施例中， 帽盖阻氢电介质阻挡层46包括选自以下项的材料和/或基本上由选自以下 项的材料组成：氧化铝，氧化铬，氧化铪，它们的均化混合物、以及它们 的层堆叠。在一个实施例中，帽盖阻氢电介质阻挡层46包括选自以下项 的材料和/或基本上由选自以下项的材料组成：氧化铬、氧化铪、它们的均 化混合物、以及它们的层堆叠。在一个实施例中，帽盖阻氢电介质阻挡层 46包括氧化铝和/或基本上由氧化铝组成。
可以通过物理气相沉积、化学气相沉积、原子层沉积或它们的组合来 沉积帽化阻氢电介质阻挡层46。帽盖阻氢电介质阻挡层46可以是共形的， 即可以具有同一厚度。根据本公开的一个方面，可以选择帽盖阻氢电介质 阻挡层46的厚度，使得帽盖阻氢电介质阻挡层46有效地作为覆盖阻氢阻 挡层。例如，如果帽盖阻氢电介质阻挡层46由氧化铝组成，则帽盖阻氢 电介质阻挡层46的厚度可以是至少10nm，优选至少12nm，例如15nm 或更大，以有效地用作帽盖阻氢结构。在一个实施例中，帽化阻氢电介质 阻挡层46由氧化铝组成，并且帽盖阻氢电介质阻挡层46的厚度可为10 nm至50nm，例如12nm至35nm和/或15nm至25nm。一般地，帽盖阻 氢电介质阻挡层46可以包括上述电介质金属氧化物材料中的任何一种或 多种，并且可以具有10nm至50nm的厚度，例如12nm至35nm和/或 15nm至25nm。
可在帽盖阻氢电介质阻挡层46之上沉积电介质材料层。电介质材料 层本文中被称为电极级电介质材料层48。电极级电介质材料层48包括电 介质材料，例如未掺杂的硅酸玻璃、掺杂的硅酸玻璃、有机硅酸玻璃、或 它们的堆叠。可选地，电极级电介质材料层48可以被平坦化以提供平坦 的顶表面。电极级电介质材料层48的厚度(例如是从帽盖阻氢电介质阻 挡层46的与半导体金属氧化物板20没有任何区域重叠的部分的顶表面测 量的)可为100nm至1000nm，例如200nm至500nm，但也可以使用更 小和更大的厚度。绝缘基体层42、阻氢电介质阻挡层44、帽盖阻氢电介 质阻挡层46和电极级电介质材料层48的集合在本文中被称为薄膜晶体管 级(TFT级)电介质材料层40，即处于薄膜晶体管级的电介质材料层。
参考图8A至图8C，可以在TFT级电介质材料层40上施加光致抗蚀 剂层(未示出)，并且可以对该光致抗蚀剂层进行光刻图案化以在其中形 成离散的多个开口。光致抗蚀剂层中的离散开口的图案可通过至少一个蚀 刻工艺穿过电极级电介质材料层48和帽盖阻氢电介质阻挡层46被转移， 以形成源极腔51、漏极腔59和底部栅极接触过孔腔19。该至少一个蚀刻 工艺可以包括第一各向异性蚀刻工艺、以及各向同性蚀刻工艺或第二各向 异性蚀刻工艺，该第一各向异性蚀刻工艺蚀刻对于帽盖阻氢电介质阻挡层 46的材料具有选择性的电极级电介质材料层48的材料，该第二各向异性 蚀刻工艺蚀刻对于半导体金属氧化物板20的材料具有选择性的帽盖阻氢 电介质阻挡层46的材料。
源极腔51和漏极腔59可以形成在半导体金属氧化物板20的相反端， 并且可以沿第一水平方向hd1彼此横向间隔开。在一个实施例中，半导体 金属氧化物板20的沿第二水平方向hd2横向延伸的端部侧壁和半导体金 属氧化物板20的沿第一水平方向hd1横向延伸的一对侧壁段可以在源极 腔51和漏极腔59中的每个的底部处实体暴露。在一个实施例中，底部栅 极电介质10的沿第二水平方向hd2横向延伸的端部侧壁和底部栅极电介 质10的沿第一水平方向hd1横向延伸的一对侧壁段可以在源极腔51和漏 极腔59中的每个的底部处实体暴露。半导体金属氧化物板20的上表面的 矩形部分可以在源极腔51和漏极腔59中的每个的底部处实体暴露。底部 栅极电极15的顶表面可以在背侧电极接触过孔腔19的底部处实体暴露。 随后可以例如通过灰化来去除光致抗蚀剂层。
参照图9A至图9C，可在腔(51、19、59)中以及在TFT级电介质材 料层40之上沉积至少一种导电材料。该至少一种导电材料可以包括金属 衬里材料和金属填充材料。金属衬里材料可以包括导电金属氮化物或导电 金属碳化物，例如TiN、TaN、WN、TiC、TaC和/或WC。金属填充材料 可包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它们的合金、和/或它们的组 合。也可以使用在本公开的预期范围内的材料。
可以通过平坦化工艺从包括TFT级电介质材料层40的顶表面的水平 平面上方去除至少一种导电材料的多余部分，该平坦化工艺可以使用CMP 工艺和/或凹陷蚀刻工艺。可以使用其他合适的平坦化工艺。填充源极腔 51的至少一种导电材料的每个剩余部分构成源极电极52。填充漏极腔59 的至少一种导电材料的每个剩余部分构成漏极电极56。填充背侧电极接触 过孔腔19的至少一种导电材料的每个剩余部分构成背侧电极接触过孔结 构18，该背侧电极接触过孔结构18接触底部栅极电极15的顶表面。
在一个实施例中，每个源极电极52可以包括源极金属衬里53和源极 金属填充材料部分54，源极金属衬里53是金属衬里材料的剩余部分，源 极金属填充材料部分54是金属填充材料的剩余部分。每个漏极电极56可 以包括作为金属衬里材料的剩余部分的漏极金属衬里57，以及作为金属填 充材料的剩余部分的漏极金属填充材料部分58。每个背侧电极接触过孔结 构18可以包括作为金属衬里材料的剩余部分的底部栅极接触金属衬里16、 以及作为金属填充材料的剩余部分的底部栅极接触金属填充材料部分17。
可以在TFT级电介质材料层40内形成半导体金属氧化物板20和一组 电极结构(52，15，56)。源极电极52的顶表面、漏极电极56的顶表面、 以及底部栅极电极接触结构18的顶表面可以位于包括TFT级电介质材料 层40的顶表面的水平平面内(即，可以与其共面)。
参考图10A至图10C，可以通过省略帽盖阻氢电介质阻挡层46的形 成而从图9A至图9C所示的第一示例性结构得出根据本公开的第一实施例 的第一示例性结构的第一替代配置。在该实施例中，电极级电介质材料层 48可以直接形成在半导体金属氧化物板20上以及底部栅极电介质10的实 体暴露表面、底部栅极电极15的实体暴露表面、以及阻氢电介质阻挡层 44的实体暴露表面上。
参考图11A至图11C，可以通过使用用于阻氢电介质阻挡层44的层 堆叠而从图9A至图9C的第一示例性结构得出根据本公开的第一实施例的 第一示例性结构的第二替代配置。在该实施例中，阻氢电介质阻挡层44 可以包括如下的层堆叠：该层堆叠从底部到顶部包括氮化硅衬里44A和电 介质金属氧化物衬里44B。氮化硅衬里44A包括氮化硅和/或基本上由氮化 硅组成，并且可具有2nm至20nm(例如2nm至10nm)的厚度。氮化 硅衬里44A通过电介质金属氧化物衬里44B与半导体金属氧化物板20垂 直间隔开，以防止形成电荷俘获状态。电介质金属氧化物衬里44B可包括 可用于图4A至图4C所示和上述的阻氢电介质阻挡层44的电介质金属氧 化物衬里的任何电介质金属氧化物材料。
根据本公开的一个方面，可以选择电介质金属氧化物衬里44B的厚度， 使得电介质金属氧化物衬里44B有效地作为阻氢阻挡层。例如，如果电介 质金属氧化物衬里44B由氧化铝组成，则电介质金属氧化物衬里44B的厚 度可为至少10nm，并且优选地至少12nm，例如15nm或更大，以有效 地充当阻氢结构。在一个实施例中，电介质金属氧化物衬里44B由氧化铝 组成，并且电介质金属氧化物衬里44B的厚度可为10nm至50nm，例如 12nm至35nm和/或15nm至25nm。一般地，电介质金属氧化物衬里 44B可包括上述电介质金属氧化物材料中的任何一种或多种，并且可具有 10nm至50nm的厚度，例如12nm至35nm和/或15nm至25nm。在一个实施例中，形成底部栅极电极15的平坦化工艺可对电介质金属氧化物 衬里44B的材料具有选择性，使得电介质金属氧化物衬里44B覆盖并且上 覆于氮化硅衬里44A的位于底部栅极电介质10的区域之外的水平延伸部 分。
参考图12A至图12C，可以通过省略帽盖阻氢电介质阻挡层46的形 成而从图11A至图11C所示的第一示例性结构的第二替代配置得出根据本 公开的第一实施例的第一示例性结构的第三替代配置。在该实施例中，电 极级电介质材料层48可以直接形成在半导体金属氧化物板20上以及底部 栅极电介质10的实体暴露、底部栅极电极15的实体暴露和阻氢电介质阻 挡层44的实体暴露表面上。
参考图13A至图13C，可以通过使用用于阻氢电介质阻挡层44的层 堆叠而从图9A至图9C的第一示例性结构得出根据本公开的第一实施例的 第一示例性结构的第四替代配置。在该实施例中，阻氢电介质阻挡层44 可以包括如下的层堆叠：该层堆叠从底部到顶部包括电介质金属氧化物衬 里44B和氮化硅衬里44A。电介质金属氧化物衬里44B可包括可用于图 4A至图4C所示和上述的阻氢电介质阻挡层44的电介质金属氧化物衬里 的任何电介质金属氧化物材料。氮化硅衬里44A包括氮化硅和/或基本上 由氮化硅组成，并且可具有2nm至20nm(例如2nm至10nm)的厚度。
可在形成底部栅极电极15的平坦化工艺期间去除氮化硅衬里44A的 上覆于绝缘基体层42的水平延伸部分。例如，用于形成底部栅极电极15 的平坦化工艺可以包括化学机械抛光步骤，该化学机械抛光步骤在对底部 栅极电极15的至少一种金属材料进行抛光期间，并行地去除氮化硅衬里 44A的该水平延伸部分。在化学机械抛光工艺之后，电介质金属氧化物衬 里44B的水平延伸部分的顶表面可以在底部栅极电极15的区域之外实体 暴露。底部栅极电介质10、源极电极52、漏极电极56以及帽盖阻氢电介 质阻挡层46可以直接形成在电介质金属氧化物衬里44B的顶表面上。氮 化硅衬里44A与底部栅极电介质10之间的接触可最小化为沿第二水平方 向hd2横向延伸的两个条带。
随后，可执行图5A至图9C的处理步骤以形成图13A至图13C中所 示的第一示例性结构的第四替代配置。
参考图14A至图14C，可以通过省略帽盖阻氢电介质阻挡层46的形 成而从图13A至图13C所示的第一示例性结构的第四替代配置得出根据本 公开的第一实施例的第一示例性结构的第五替代配置。在该实施例中，电 极级电介质材料层48可以直接形成在半导体金属氧化物板20上以及底部 栅极电介质10的实体暴露表面、底部栅极电极15的实体暴露表面和阻氢 电介质阻挡层44的实体暴露表面上。
参照图15A至图15C，示出了根据本公开的第二实施例的第二示例性 结构。图15A至图15C的第二示例性结构可以与图6A至图6C的第一示 例性结构相同。
参考图16A至图16C，可以通过沉积包括栅极电介质材料的连续顶部 栅极电介质层，并且通过对连续顶部栅极电介质层进行图案化(例如通过 施加和图案化之上连续顶部栅极电介质层的光致抗蚀剂层)，并且通过将 光致抗蚀剂层中的图案化转移到连续顶部栅极电介质层中，来形成顶部栅 极电介质30。可以通过选择性蚀刻工艺来去除连续顶部栅极电介质层的未 掩蔽部分，该选择性蚀刻工艺相对于半导体金属氧化物板20的材料选择 性地蚀刻连续顶部栅极电介质层的材料。该选择性蚀刻工艺可包括各向同 性蚀刻工艺或各向异性蚀刻工艺。例如，可以通过灰化工艺来去除光致抗 蚀剂层。
顶部栅极电介质30沿第二水平方向hd2横跨半导体金属氧化物板20。 顶部栅极电介质30可包括可用于底部栅极电介质10的任何材料，并且可 具有1nm至12nm的厚度，例如2nm至6nm，但也可使用更小和更大的 厚度。
参考图17A至图17C，可以执行图7A至图7C的处理步骤以形成帽盖 阻氢电介质阻挡层46和电极级电介质材料层48。绝缘基体层42、阻氢电 介质阻挡层44、帽盖阻氢电介质阻挡层46和电极级电介质材料层48的集 合在本文中被称为薄膜晶体管级(TFT级)电介质材料层40，即处于薄膜 晶体管级的电介质材料层。
参考图18A至图18C，可以通过修改光致抗蚀剂层中的开口的图案来 执行图8A至图8C的处理步骤，以形成源极腔51、漏极腔59、背侧电极 接触过孔腔19和顶部栅极腔39。源极腔51、漏极腔59和背侧电极接触 过孔腔19中的每一个可以具有与图8A至图8C的第一示例性结构中相同 的几何形状。顶部电极栅极腔39可以形成在顶部栅极电介质30的区域内。在一个实施例中，顶部栅极电极腔39可以沿着第二水平方向hd2横跨半 导体金属氧化物板20，并且在第一水平方向hd1上具有均匀的宽度。
源极腔51和漏极腔59可以形成在半导体金属氧化物板20的相反端， 并且可以沿第一水平方向hd1彼此横向间隔开。在一个实施例中，半导体 金属氧化物板20的沿第二水平方向hd2横向延伸的端部侧壁和半导体金 属氧化物板20的沿第一水平方向hd1横向延伸的一对侧壁段可以在源极 腔51和漏极腔59中的每个的底部处实体暴露。在一个实施例中，底部栅 极电介质10的沿第二水平方向hd2横向延伸的端部侧壁和底部栅极电介 质10的沿第一水平方向hd1横向延伸的一对侧壁段可以在源极腔51和漏 极腔59中的每个的底部处实体暴露。半导体金属氧化物板20的上表面的 矩形部分可以在源极腔51和漏极腔59中的每个的底部处实体暴露。底部 栅极电极15的顶表面可以在背侧电极接触过孔腔19的底部处实体暴露。 随后可以例如通过灰化来去除光致抗蚀剂层。
参考图19A至图19C，可以执行图9A至图9C的处理步骤，以在腔 (51、19、39、59)中以及TFT级电介质材料层40之上沉积至少一种导 电材料，并且从包括TFT级电介质材料层40的顶表面的水平平面上方去 除至少一种导电材料的多余部分。填充源极腔51的至少一种导电材料的 每个剩余部分构成源极电极52。填充漏极腔59的至少一种导电材料的每 个剩余部分构成漏极电极56。填充背侧电极接触过孔腔19的至少一种导 电材料的每个剩余部分构成背侧电极接触过孔结构18，该背侧电极接触过 孔结构18接触底部栅极电极15的顶表面。填充顶部栅极电极腔39的至少 一种导电材料的每个剩余部分构成顶部栅极电极35。
在一个实施例中，每个源极电极52可以包括作为金属衬里材料的剩 余部分的源极金属衬里53、以及作为金属填充材料的剩余部分的源极金属 填充材料部分54。每个漏极电极56可以包括作为金属衬里材料的剩余部 分的漏极金属衬里57、以及作为金属填充材料的剩余部分的漏极金属填充 材料部分58。每个背侧电极接触过孔结构18可以包括作为金属衬里材料 的剩余部分的底部栅极接触金属衬里16、以及作为金属填充材料的剩余部分的底部栅极接触金属填充材料部分17。每个顶部栅极电极35可以包括 作为金属衬里材料的剩余部分的顶部栅极电极金属衬里36、以及作为金属 填充材料的剩余部分的顶部栅极电极金属填充材料部分37。
可以在TFT级电介质材料层40内形成半导体金属氧化物板20和一组 电极结构(52、15、35、56)。源极电极52的顶表面、漏极电极56的顶 表面、顶部栅极电极35的顶表面、以及底部栅极电极接触结构18的顶表 面可以位于包括TFT级电介质材料层40的顶表面的水平平面内(即，可 以与其共面)。
参考图20A至图20C，可以通过省略帽盖阻氢电介质阻挡层46的形 成而从图19A至图19C中所示的第二示例性结构得出根据本公开的第二实 施例的第二示例性结构的第一替代配置。在该实施例中，电极级电介质材 料层48可以直接形成在半导体金属氧化物板20上以及底部栅极电介质10 的实体暴露表面、底部栅极电极15的实体暴露表面和阻氢电介质阻挡层 44的实体暴露表面上。
参考图21A至图21C，可以通过使用用于阻氢电介质阻挡层44的层 堆叠而从图19A至图19C的第二示例性结构得出根据本公开的第二实施例 的第二示例性结构的第二替代配置。在该实施例中，阻氢电介质阻挡层44 可以包括如下的层堆叠：该层堆叠从底部到顶部包括氮化硅衬里44A和电 介质金属氧化物衬里44B。氮化硅衬里44A包括氮化硅和/或基本上由氮化 硅组成，并且可具有2nm至20nm(例如2nm至10nm)的厚度。氮化 硅衬里44A通过电介质金属氧化物衬里44B与半导体金属氧化物板20垂 直间隔开，以防止形成电荷俘获状态。电介质金属氧化物衬里44B可包括 可用于图4A至图4C所示和上述的阻氢电介质阻挡层44的电介质金属氧 化物衬里的任何电介质金属氧化物材料。
根据本公开的一个方面，可以选择电介质金属氧化物衬里44B的厚度， 使得电介质金属氧化物衬里44B有效地作为阻氢阻挡层剂。例如，如果电 介质金属氧化物衬里44B由氧化铝组成，则电介质金属氧化物衬里44B的 厚度可为至少10nm，并且优选地至少12nm，例如15nm或更大，以有 效地充当阻氢结构。在一个实施例中，电介质金属氧化物衬里44B由氧化 铝组成，并且电介质金属氧化物衬里44B的厚度可为10nm至50nm，例 如12nm至35nm和/或15nm至25nm。一般地，电介质金属氧化物衬里 44B可包括上述电介质金属氧化物材料中的任何一种或多种，并且可具有 10nm至50nm的厚度，例如12nm至35nm和/或15nm至25nm。在一 个实施例中，形成底部栅极电极15的平坦化工艺可对电介质金属氧化物 衬里44B的材料具有选择性，使得电介质金属氧化物衬里44B覆盖并且上 覆于氮化硅衬里44A的位于底部栅极电介质10的区域之外的水平延伸部 分。
参考图22A至图22C，可以通过省略帽盖阻氢电介质阻挡层46的形 成而从图21A至图21C所示的第二示例性结构的第二替代配置得出根据本 公开的第二实施例的第二示例性结构的第三替代配置。在该实施例中，电 极级电介质材料层48可以直接形成在半导体金属氧化物板20上以及底部 栅极电介质10的实体暴露表面、底部栅极电极48的实体暴露表面和阻氢 电介质阻挡层44的实体暴露表面上。
参考图23A至图23C，可以通过使用用于阻氢电介质阻挡层44的层 堆叠而从图19A至图19C的第二示例性结构得出根据本公开的第二实施例 的第二示例性结构的第四替代配置。在该实施例中，阻氢电介质阻挡层44 可以包括如下的层堆叠：该层堆叠从底部到顶部包括电介质金属氧化物衬 里44B和氮化硅衬里44A。电介质金属氧化物衬里44B可包括可用于图 4A至图4C所示和上述的阻氢电介质阻挡层44的电介质金属氧化物衬里 的任何电介质金属氧化物材料。氮化硅衬里44A包括氮化硅和/或基本上 由氮化硅组成，并且可具有2nm至20nm(例如2nm至10nm)的厚度。
可在形成底部栅极电极15的平坦化工艺期间去除氮化硅衬里44A的 上覆于绝缘基体层42的水平延伸部分。例如，用于形成底部栅极电极15 的平坦化工艺可以包括化学机械抛光步骤，该化学机械抛光步骤在抛光底 部栅极电极15的至少一种金属材料期间，并行地去除氮化硅衬里44A的 该水平延伸部分。在化学机械抛光工艺之后，电介质金属化学机械抛光物 衬里44B的水平延伸部分的顶表面可以在底部栅极电极15的区域之外实 体暴露。底部栅极电介质10、源极电极52、漏极电极56和帽盖阻氢电介 质阻挡层46可以直接形成在电介质金属氧化物衬里44B的顶表面上。氮 化硅衬里44A与底部栅极电介质10之间的接触可最小化为沿第二水平方 向hd2横向延伸的两个条带。
随后，可以执行图15A至图19C的处理步骤以形成图23A至图23C 所示的第二示例性结构的第四替代配置。
参考图24A至图24C，可以通过省略形成帽盖阻氢电介质阻挡层46 而从图23A至图23C所示的第二示例性结构的第四替代配置得出根据本公 开的第二实施例的第二示例性结构的第五替代配置。在该实施例中，电极 级电介质材料层48可以直接形成在半导体金属氧化物板20上以及底部栅 极电介质10的实体暴露表面、底部栅极电极48的实体暴露表面和阻氢电 介质阻挡层44的实体暴露表面上。
参考图25A至图25C，通过形成阻氢电介质阻挡层44和栅极电极层 15L的层堆叠而从图2A至图2C所示的第一示例性结构得出根据本公开的 第三实施例的第三示例性结构。阻氢电介质阻挡层44可以具有与第一和 第二实施例中相同的材料成分和相同的厚度范围。此外，可以采用与第一 和第二实施例中相同的沉积方法来形成阻氢电介质阻挡层44。
栅极电极层15L包括与第一和第二实施例中的栅极电极15相同的材 料，并且可以具有与第一和第二实施例中的栅极电极15相同的厚度范围。 可以通过共形或非共形沉积工艺来沉积栅极电极层15L，例如化学气相沉 积工艺、物理气相沉积工艺或原子层沉积工艺。
参考图26A至图26C，可以例如通过施加和光刻图案化光致抗蚀剂层 (未示出)，以及通过采用各向异性蚀刻工艺(例如反应离子蚀刻工艺) 将光致抗蚀剂层中的图案转移穿过阻氢电介质层44和栅极电极层15L而 对栅极电极层15L和阻氢电介质层44进行图案化。栅极电极层15L的图 案化部分构成栅极电极15。一般地，第三示例性结构中的栅极电极15可 具有与第一和第二示例性结构中的任何栅极电极相同的尺寸和形状。阻氢 电介质层44可以具有与栅极电极15相同的尺寸和形状。在一个实施例中， 阻氢电介质层44的顶表面的外围可以与栅极电极15的底表面的外围重合。
可以通过在阻氢电介质层44和栅极电极15的堆叠之上沉积电介质材 料，以及通过采用诸如化学机械抛光(CMP)工艺之类的平坦化工艺从包 括栅极电极15的顶表面的水平平面上方去除沉积的电介质材料的一些部 分，来形成绝缘基体层42。绝缘基体层42的顶表面可以与栅极电极的顶 表面共面。一般地，阻氢电介质阻挡层44可以具有与栅极电极15相同的 面积，并且在第三示例性结构中，栅极电极与绝缘基体层42的侧壁接触。 绝缘基体层42包括开口，阻氢电介质阻挡层44和栅极电极15的堆叠位于 该开口内。
随后，可以采用参照图6A至图14C描述的处理步骤来提供图27A至 图27C所示的第三示例性结构，或者提供结合了在包括绝缘基体层42的 顶表面的水平平面上方提供的第一示例性结构的任何特征的任何变型。
替代地，可以采用参考图15A至图24C描述的处理步骤来提供图27A 至图27C中所示的第三示例性结构的替代实施例，或者提供结合了在包括 绝缘基体层42的顶表面的水平平面上方提供的第一示例性结构的任何特 征的任何变体。
参考图28，示出了在形成薄膜晶体管之后的示例性结构。该示例性结 构可以从图9A至图14C所示的第一示例性结构或从图19A至图24C所示 的第二示例性结构得出。例如，可以在形成源极电极52、漏极电极56、 可选的顶部栅极电极35和背侧电极接触过孔结构18的同时、之前或之后， 穿过TFT级电介质材料层40和平面绝缘间隔件层635在相应的一个第二 金属线结构628上形成第二金属过孔结构632。
可以在TFT级电介质材料层40之上沉积电介质材料层，该电介质材 料层在本文中被称为第三线级电介质材料层637。可以在第三线级电介质 材料层637中并且在嵌入在TFT级电介质材料层40内的金属结构(52， 56，35，18)中的相应一个上形成第三金属线结构638。
随后可在薄膜晶体管及第三线级电介质材料层637之上形成嵌入在额 外电介质材料层中的额外金属互连结构。在说明性示例中，电介质材料层 可以包括例如第四互连级电介质材料层640、第五互连级电介质材料层 650等。额外金属互连结构可以包括嵌入在第四互连级电介质材料层640 中的第三金属过孔结构(未示出)和第四金属线648，嵌入在第五互连级 电介质层650中的第四金属过孔结构652和第五金属线结构658等。
可选地，存储器单元150可形成于薄膜晶体管下方、上方或同一层级 处。在薄膜晶体管被形成为二维周期阵列的实施例中，存储器单元150可 被形成为存储器单元150的二维周期阵列。每个存储器单元150可包括磁 性隧道结、铁电隧道结、相变存储器材料、或空位调制的导电氧化物材料 部分。此外，每个存储器单元150可包括：包括金属材料的第一电极126、 以及包括金属材料并且保护存储器单元150的下面的数据存储部分的第二 电极158。在第一电极126(即，底部电极)和第二电极158(即，顶部电 极)之间提供存储器元件。
在说明性实例中，在存储器单元150包括磁性隧道结的实施例中，存 储器单元150可包括如下的层堆叠：该层堆叠从下向上包括第一电极126、 促进上覆的材料层的结晶成长的金属晶种层128、合成反铁磁(SAF)结 构140、隧穿阻挡层146、自由磁化层148、以及第二电极158。虽然使用 薄膜晶体管用作存储器单元150的存取晶体管的实施例来描述本公开，但 本文明确预期薄膜晶体管用作逻辑器件、用作存储器阵列的外围电路或用 于任何其他半导体电路系统的组件的实施例。
在一个实施例中，衬底8包括单晶硅衬底。嵌入较低层级金属互连结 构(612、618、622、628)的较低层级电介质材料层(601、610、620) 可位于单晶硅衬底与绝缘基体层42之间。包括单晶硅衬底的作为沟道的 相应部分的场效应晶体管701可嵌入在较低层电介质材料层(601、610、 620)内，并且可电连接到栅极电极(15、35)、源极电极52以及漏极电 极56中的至少一者。
图29是示出了用于制造本公开的半导体器件的一般处理步骤的流程 图。参考步骤2910和图1至图5C、图10A至图14C、图15A至图15C、 图20A至图24C、以及图25A至图27C，可以在衬底8的之上形成绝缘基 体层42、阻氢电介质阻挡层44、以及栅极电极15的组合。栅极电极15 上覆于阻氢电介质阻挡层44的水平延伸部分，并且被绝缘基体层42横向 包围。例如，绝缘基体层42可以形成在衬底8之上。开口11可以形成在 绝缘基体层42的上部部分。阻氢电介质阻挡层44可以形成在开口11中的 绝缘基体层42的实体暴露表面上以及形成在绝缘基体层42的顶表面之上。 可以在阻氢电介质阻挡层44上的开口11内形成栅极电极(例如底部栅极 电极15)。替代地，可以在衬底8之上形成阻氢电介质阻挡层44和栅极 电极15的堆叠，随后可以在阻氢电介质阻挡层44和栅极电极15的堆叠周 围形成绝缘基体层42。
参考步骤2920和图6A至图6C、图10A至图14C、图15A至图15C、 图20A至图24C和图26A至图27C，可以在栅极电极(例如底部栅极电极 15)之上并且在阻氢电介质阻挡层44的上覆于绝缘基体层42的水平延伸 部分之上形成栅极电介质(例如底部栅极电介质10)和半导体金属氧化物 板20的堆叠。
参考步骤2930和图7A至图14C、图16A至图24C、图26A至图27C， 可以在半导体金属氧化物板20的端部部分上形成源极电极52和漏极电极 58。
共同参考图1至图29并根据本公开的各种实施例，提供了一种半导 体器件，其包括：绝缘基体层42，该绝缘基体层42中包括开口11并且该 绝缘基体层42上覆于衬底8；阻氢电介质阻挡层44，其在包括绝缘基体 层42的底表面的水平平面之上延伸；栅极电极(例如底部栅极电极15)， 其上覆于阻氢电介质阻挡层44的一部分；栅极电介质(例如底部栅极电介质10)和半导体金属氧化物板20的堆叠，该堆叠上覆于栅极电极(例 如底部栅极电极15)的顶表面以及阻氢电介质阻挡层44的上覆于绝缘基 体层42的水平延伸部分；以及源极电极52和漏极电极56，接触半导体金 属氧化物板20的顶表面的相应部分。
在一个实施例中，提供了包括位于衬底8之上的薄膜晶体管的半导体 器件。该薄膜晶体管包括：绝缘基体层42，该绝缘基体层42中包括开口 11并且该绝缘基体层42上覆于衬底8；阻氢电介质阻挡层44，其在包括 绝缘基体层42的底表面的水平平面之上、在开口的侧壁之上、并且在绝 缘基体层42的顶表面之上连续延伸；栅极电极(如底部栅极电极15)，其位于开口11内并且位于阻氢电介质阻挡层44上；栅极电介质(例如底 部栅极电介质10)和半导体金属氧化物板20的堆叠，该堆叠上覆于栅极 电极(例如底部栅极电极15)的顶表面以及阻氢电介质阻挡层44的上覆 于绝缘基体层42的水平延伸部分；以及源极电极52和漏极电极56，与半 导体金属氧化物板20的顶表面的相应部分接触。
在一个实施例中，源极电极52上覆于阻氢电介质阻挡层44的第一水 平延伸部分；并且漏极电极56上覆于阻氢电介质阻挡层44的第二水平延 伸部分，该第二水平延伸部分通过阻氢电介质阻挡层44的在栅极电极 (例如底部栅极电极15)下面的居间水平延伸部分与阻氢电介质阻挡层 44的第一水平延伸部分横向间隔开。
在一个实施例中，阻氢电介质阻挡层44包括电介质金属氧化物衬里 (44或44B)和/或由电介质金属氧化物衬里(44或44B)组成，该电介 质金属氧化物衬里(44或44B)包括电介质金属氧化物材料，该电介质金 属氧化物衬里(44或44B)与栅极电介质(例如底部栅极电介质10)的底 表面的在源极电极52下面的第一区域接触并且与栅极电介质(例如底部栅极电介质10)的底表面的第二区域接触，该第二区域在漏极电极56下 面并且通过栅极电极(例如底部栅极电极15)与栅极电介质(例如底部栅 极电介质10)的底表面的第一区域横向间隔开。
在一个实施例中，电介质金属氧化物衬里(体现为图9A至图10C和 图19A至图20C中的阻氢电介质阻挡层44或图13A至图14C和图23A至 图24C中的电介质金属氧化物衬里44B)在开口11的侧壁处与绝缘基体 层42直接接触。
在一个实施例中，阻氢电介质阻挡层44包括在开口11的侧壁处与绝 缘基体层42直接接触的氮化硅衬里，如图11A至图12C和图21A至图 22C所示。
在一个实施例中，阻氢电介质阻挡层44包括氮化硅衬里44A，该氮 化硅衬里44A与栅极电极(例如底部栅极电极15)接触并且通过电介质 金属氧化物衬里44B与绝缘基体层42间隔开，如图13A至图14C和图23A至图24C所示。
在一个实施例中，电介质金属氧化物衬里(44或44B)包括选自氧化 铝和电介质过渡金属氧化物的材料。
在一个实施例中，半导体器件包括帽盖阻氢电介质阻挡层46，该帽盖 阻氢电介质阻挡层46包括帽盖电介质金属氧化物材料并与半导体金属氧 化物板20的一部分的顶表面的一部分接触。
在一个实施例中，半导体金属氧化物板20的每个表面与选自以下项 的相应表面接触：栅极电介质(例如底部栅极电介质10)的顶表面、源极 电极52的表面、漏极电极56的表面、以及帽盖阻氢电介质阻挡层46的底 表面。
在一个实施例中，源极电极52与栅极电介质(例如底部栅极电介质 10)的第一侧壁、半导体金属氧化物板20的第一端侧壁、以及半导体金 属氧化物板20的顶表面的第一区域接触，并且漏极电极56与栅极电介质 (例如底部栅极电介质10)的第二侧壁、半导体金属氧化物板20的第二 端侧壁、以及半导体金属氧化物板20的顶表面的第二区域接触。
根据本公开的另一方面，提供了一种包括位于衬底之上的薄膜晶体管 的半导体器件。该薄膜晶体管包括：绝缘基体层42，该绝缘基体层42中 包括开口11并且该绝缘基体层42上覆于衬底8；阻氢电介质阻挡层44， 其在开口11的底表面和侧壁之上并且在绝缘基体层42的顶表面之上连续 延伸；底部栅极电极15，其位于开口11内并且在阻氢电介质阻挡层44上； 底部栅极电介质10和半导体金属氧化物板20的堆叠，该堆叠上覆于底部 栅极电极15的顶表面以及阻氢电介质阻挡层44的上覆于绝缘基体层42的 水平延伸部分；顶部栅极电介质30和顶部栅极电极35的堆叠，该堆叠上 覆于底部栅极电极15并且在平面图中(即，在沿着垂直于所述衬底8的 顶表面的垂直方向的透视视图中)与底部栅极电极15具有区域重叠；以 及与半导体金属氧化物板20的顶表面的相应部分接触的源极电极52和漏 极电极56。
在一个实施例中，该半导体器件包括：电介质材料层(例如电极级电 介质材料层48)，该电介质材料层(例如电极级电介质材料层48)横向 围绕底部栅极电介质10和半导体金属氧化物板20的堆叠；以及背侧电极 接触过孔结构18，其与底部栅极电极15的顶表面接触，其中，源极电极 52的顶表面、漏极电极56的顶表面、顶部栅极电极35的顶表面、以及背侧电极接触过孔结构18的顶表面位于包括电介质材料层(例如电极级电 介质材料层48)的顶表面的水平平面内。
在一个实施例中，阻氢电介质阻挡层44包括电介质金属氧化物衬里 (44或44B)，该电介质金属氧化物衬里(44或44B)包括与底部栅极电 介质10的底表面的第一区域接触并且与底部栅极电介质10的底表面的第 二区域接触的电介质金属氧化物材料，该第二区域通过底部栅极电极15 与底部栅极电介质的底表面的第一区域横向间隔开。
在一个实施例中，半导体器件包括帽盖阻氢电介质阻挡层46，该帽盖 阻氢电介质阻挡层46与半导体金属氧化物板20的顶表面的位于顶部栅极 电介质30和源极电极52之间的第一部分接触，并且与半导体金属氧化物 板20的顶表面位于顶部栅极电介质30和漏极电极56之间的第二部分接触。
通过提供包括阻氢电介质阻挡层44、可选的帽盖阻氢电介质阻挡层 46、源极电极52、漏极电极56、以及可选的顶部栅极电极35的氢扩散阻 挡结构，可以使用本公开的各种实施例来减少到半导体金属氧化物板20 中的氢扩散。阻挡氢扩散到半导体金属氧化物板20中防止了半导体金属 氧化物板20内的电子表面状态的变化，并因此在薄膜晶体管的整个工作 寿命期间维持薄膜晶体管的器件特性恒定。
前述概述了若干实施例的特征，使得本领域技术人员可以更好地理解 本公开的方面。本领域技术人员应当理解，他们可以容易地使用本公开作 为设计或修改其他过程和结构的基础，以实现与本文介绍的实施例相同的 目的和/或实现与本文介绍的实施例相同的优点。本领域技术人员还应当认 识到，这样的等效构造不脱离本公开的精神和范围，并且它们可以在不脱 离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。
示例1是一种半导体器件，包括：绝缘基体层，所述绝缘基体层中包 括开口并且所述绝缘基体层上覆于衬底；阻氢电介质阻挡层，所述阻氢电 介质阻挡层在包括所述绝缘基体层的底表面的水平平面之上延伸；栅极电 极，所述栅极电极位于所述开口内并且在所述阻氢电介质阻挡层上；栅极 电介质和半导体金属氧化物板的堆叠，该堆叠上覆于所述栅极电极的顶表 面以及所述阻氢电介质阻挡层的上覆于所述绝缘基体层的水平延伸部分； 以及源极电极和漏极电极，所述源极电极和所述漏极电极与所述半导体金 属氧化物板的顶表面的相应部分接触。
示例2是示例1所述的半导体器件，其中，所述阻氢电介质阻挡层在 所述开口的侧壁之上并且在所述绝缘基体层的顶表面之上连续延伸。
示例3是示例2所述的半导体器件，其中：所述源极电极上覆于所述 阻氢电介质阻挡层的第一水平延伸部分；并且所述漏极电极上覆于所述阻 氢电介质阻挡层的第二水平延伸部分，所述阻氢电介质阻挡层的第二水平 延伸部分通过所述阻氢电介质阻挡层的在所述栅极电极下面的居中水平延 伸部分与所述阻氢电介质阻挡层的第一水平延伸部分横向间隔开。
示例4是示例3所述的半导体器件，其中，所述阻氢电介质阻挡层包 括电介质金属氧化物衬里，所述电介质金属氧化物衬里包括电介质金属氧 化物材料，所述电介质金属氧化物衬里与所述栅极电介质的底表面的在所 述源极电极下面的第一区域接触，并且所述电介质金属氧化物衬里与所述 栅极电介质的底表面的第二区域接触，所述第二区域在所述漏极电极下面 并且通过所述栅极电极与所述栅极电介质的底表面的第一区域横向间隔开。
示例5是示例4所述的半导体器件，其中，所述半导体器件包括选自 以下项的特征：第一特征：所述电介质金属氧化物衬里在所述开口的侧壁 处与所述绝缘基体层直接接触；第二特征：所述阻氢电介质阻挡层包括在 所述开口的侧壁处与所述绝缘基体层直接接触的氮化硅衬里；以及第三特 征：所述阻氢电介质阻挡层包括与所述栅极电极接触并通过所述电介质金 属氧化物衬里与所述绝缘基体层间隔开的氮化硅衬里。
示例6是示例4所述的半导体器件，其中，所述电介质金属氧化物衬 里包括选自氧化铝和电介质过渡金属氧化物的材料。
示例7是示例1所述的半导体器件，其中：所述阻氢电介质阻挡层具 有与所述栅极电极相同的面积；并且所述栅极电极与所述绝缘基体层的侧 壁接触。
示例8是示例1所述的半导体器件，还包括帽盖阻氢电介质阻挡层， 所述帽盖阻氢电介质阻挡层包括帽盖电介质金属氧化物材料并且与所述半 导体金属氧化物板的所述部分的顶表面的一部分接触。
示例9是示例8所述的半导体器件，其中，所述半导体金属氧化物板 的每个表面与选自以下项的相应表面接触：所述栅极电介质的顶表面、所 述源极电极的表面、所述漏极电极的表面、以及所述帽盖阻氢电介质阻挡 层的底表面。
示例10是示例8所述的半导体器件，其中：所述源极电极与所述栅 极电介质的第一侧壁和所述半导体金属氧化物板的顶表面的第一区域接触； 并且所述漏极电极与所述栅极电介质的第二侧壁和所述半导体金属氧化物 板的顶表面的第二区域接触。
示例11是示例1所述的半导体器件，其中：所述衬底包括单晶硅衬 底；嵌入有较低层级金属互连结构的较低层级电介质材料层位于所述单晶 硅衬底与所述绝缘基体层之间；以及场效应晶体管被嵌入在所述较低层级 电介质材料层内，并且电连接到所述栅极电极、所述源极电极以及所述漏 极电极中的至少一者，所述场效应晶体管包括所述单晶硅衬底的、作为沟 道的相应部分。
示例12是一种半导体器件，包括位于衬底之上的薄膜晶体管，其中， 所述薄膜晶体管包括：绝缘基体层，所述绝缘基体层中包括开口并且所述 绝缘基体层上覆于衬底；阻氢电介质阻挡层，所述阻氢电介质阻挡层在包 括所述绝缘基体层的底表面的水平平面之上、在所述开口的侧壁之上、并 且在所述绝缘基体层的顶表面之上连续延伸；底部栅极电极，所述底部栅 极电极位于所述开口内并且在所述阻氢电介质阻挡层上；底部栅极电介质和半导体金属氧化物板的堆叠，该堆叠上覆于所述底部栅极电极的顶表面 以及所述阻氢电介质阻挡层的上覆于所述绝缘基体层的水平延伸部分；顶 部栅极电介质和顶部栅极电极的堆叠，该堆叠上覆于所述底部栅极电极并 且在平面视图中与所述底部栅极电极具有区域重叠；以及源极电极和漏极 电极，所述源极电极和所述漏极电极与所述半导体金属氧化物板的顶表面 的相应部分接触。
示例13是示例12所述的半导体器件，还包括：电介质材料层，横向 围绕所述底部栅极电介质和所述半导体金属氧化物板的堆叠；以及背侧电 极接触过孔结构，与所述底部栅极电极的顶表面接触，其中，所述源极电 极的顶表面、所述漏极电极的顶表面、所述顶部栅极电极的顶表面、以及 所述背侧电极接触过孔结构的顶表面位于包括所述电介质材料层的顶表面 的水平平面内。
示例14是示例12所述的半导体器件，其中，所述阻氢电介质阻挡层 包括电介质金属氧化物衬里，所述电介质金属氧化物衬里包括电介质金属 氧化物材料，所述电介质金属氧化物材料与所述底部栅极电介质的底表面 的第一区域接触并且与所述底部栅极电介质的底表面的第二区域接触，所 述第二区域通过所述底部栅极电极与所述底部栅极电介质的底表面的第一 区域横向间隔开。
示例15是示例12所述的半导体器件，还包括帽盖阻氢电介质阻挡层， 所述帽盖阻氢电介质阻挡层与所述半导体金属氧化物板的顶表面的位于所 述顶部栅极电介质和所述源极电极之间的第一部分接触，并且所述帽盖阻 氢电介质阻挡层与所述半导体金属氧化物板的顶表面的位于所述顶部栅极 电介质和所述漏极电极之间的第二部分接触。
示例16是一种形成半导体器件的方法，包括：在衬底之上形成绝缘 基体层、阻氢电介质阻挡层和栅极电极的组合，其中，所述栅极电极上覆 于所述阻氢电介质阻挡层的水平延伸部分并且被所述绝缘基体层横向围绕； 在所述栅极电极之上并且在所述阻氢电介质阻挡层的上覆于所述绝缘基体 层的水平延伸部分之上形成栅极电介质和半导体金属氧化物板的堆叠；以 及在所述半导体金属氧化物板的端部部分上形成源极电极和漏极电极。
示例17是示例16所述的方法，还包括在所述绝缘基体层的上部部分 中形成开口，其中：所述阻氢电介质阻挡层被形成在所述绝缘基体层的在 所述开口中的实体暴露表面上，并且被形成在所述绝缘基体层的顶表面之 上；并且所述栅极电极被形成在所述开口之内并且在所述阻氢电介质阻挡 层上；
示例18是示例17所述的方法，其中：所述阻氢电介质阻挡层包括电 介质金属氧化物衬里，所述电介质金属氧化物衬里包括电介质金属氧化物 材料；所述栅极电介质被直接形成在所述栅极电极的顶表面上，并且被直 接形成在所述电介质金属氧化物衬里的水平延伸部分上；并且所述电介质 金属氧化物衬里包括选自氧化铝和电介质过渡金属氧化物的材料。
示例19是示例17所述的方法，还包括：在所述半导体金属氧化物板 的所述部分的顶表面上形成包括额外电介质金属氧化物材料的帽盖阻氢电 介质阻挡层。
示例20是示例16所述的方法，还包括：在所述半导体金属氧化物板 之上并且直接在所述阻氢电介质阻挡层的顶表面的一部分上形成电介质材 料层，其中，所述源极电极和所述漏极电极是穿过所述电介质材料层形成 的。

Claims (10)

1.一种半导体器件，包括：
绝缘基体层，所述绝缘基体层中包括开口并且所述绝缘基体层上覆于衬底；
阻氢电介质阻挡层，所述阻氢电介质阻挡层在包括所述绝缘基体层的底表面的水平平面之上延伸；
栅极电极，所述栅极电极位于所述开口内并且在所述阻氢电介质阻挡层上；
栅极电介质和半导体金属氧化物板的堆叠，该堆叠上覆于所述栅极电极的顶表面以及所述阻氢电介质阻挡层的上覆于所述绝缘基体层的水平延伸部分；以及
源极电极和漏极电极，所述源极电极和所述漏极电极与所述半导体金属氧化物板的顶表面的相应部分接触。
2.根据权利要求1所述的半导体器件，其中，所述阻氢电介质阻挡层在所述开口的侧壁之上并且在所述绝缘基体层的顶表面之上连续延伸。
3.根据权利要求2所述的半导体器件，其中：
所述源极电极上覆于所述阻氢电介质阻挡层的第一水平延伸部分；并且
所述漏极电极上覆于所述阻氢电介质阻挡层的第二水平延伸部分，所述阻氢电介质阻挡层的第二水平延伸部分通过所述阻氢电介质阻挡层的在所述栅极电极下面的居中水平延伸部分与所述阻氢电介质阻挡层的第一水平延伸部分横向间隔开。
4.根据权利要求3所述的半导体器件，其中，所述阻氢电介质阻挡层包括电介质金属氧化物衬里，所述电介质金属氧化物衬里包括电介质金属氧化物材料，所述电介质金属氧化物衬里与所述栅极电介质的底表面的在所述源极电极下面的第一区域接触，并且所述电介质金属氧化物衬里与所述栅极电介质的底表面的第二区域接触，所述第二区域在所述漏极电极下面并且通过所述栅极电极与所述栅极电介质的底表面的第一区域横向间隔开。
5.根据权利要求4所述的半导体器件，其中，所述半导体器件包括选自以下项的特征：
第一特征：所述电介质金属氧化物衬里在所述开口的侧壁处与所述绝缘基体层直接接触；
第二特征：所述阻氢电介质阻挡层包括在所述开口的侧壁处与所述绝缘基体层直接接触的氮化硅衬里；以及
第三特征：所述阻氢电介质阻挡层包括与所述栅极电极接触并通过所述电介质金属氧化物衬里与所述绝缘基体层间隔开的氮化硅衬里。
6.根据权利要求4所述的半导体器件，其中，所述电介质金属氧化物衬里包括选自氧化铝和电介质过渡金属氧化物的材料。
7.根据权利要求1所述的半导体器件，其中：
所述阻氢电介质阻挡层具有与所述栅极电极相同的面积；并且
所述栅极电极与所述绝缘基体层的侧壁接触。
8.根据权利要求1所述的半导体器件，还包括帽盖阻氢电介质阻挡层，所述帽盖阻氢电介质阻挡层包括帽盖电介质金属氧化物材料并且与所述半导体金属氧化物板的所述部分的顶表面的一部分接触。
9.一种半导体器件，包括位于衬底之上的薄膜晶体管，其中，所述薄膜晶体管包括：
绝缘基体层，所述绝缘基体层中包括开口并且所述绝缘基体层上覆于衬底；
阻氢电介质阻挡层，所述阻氢电介质阻挡层在包括所述绝缘基体层的底表面的水平平面之上、在所述开口的侧壁之上、并且在所述绝缘基体层的顶表面之上连续延伸；
底部栅极电极，所述底部栅极电极位于所述开口内并且在所述阻氢电介质阻挡层上；
底部栅极电介质和半导体金属氧化物板的堆叠，该堆叠上覆于所述底部栅极电极的顶表面以及所述阻氢电介质阻挡层的上覆于所述绝缘基体层的水平延伸部分；
顶部栅极电介质和顶部栅极电极的堆叠，该堆叠上覆于所述底部栅极电极并且在平面视图中与所述底部栅极电极具有区域重叠；以及
源极电极和漏极电极，所述源极电极和所述漏极电极与所述半导体金属氧化物板的顶表面的相应部分接触。
10.一种形成半导体器件的方法，包括：
在衬底之上形成绝缘基体层、阻氢电介质阻挡层和栅极电极的组合，其中，所述栅极电极上覆于所述阻氢电介质阻挡层的水平延伸部分并且被所述绝缘基体层横向围绕；
在所述栅极电极之上并且在所述阻氢电介质阻挡层的上覆于所述绝缘基体层的水平延伸部分之上形成栅极电介质和半导体金属氧化物板的堆叠；以及
在所述半导体金属氧化物板的端部部分上形成源极电极和漏极电极。
CN202210116575.4A 2021-02-02 2022-02-07 包括阻氢电介质阻挡件的薄膜晶体管及其形成方法 Pending CN114725203A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163144493P 2021-02-02 2021-02-02
US63/144,493 2021-02-02
US17/467,478 2021-09-07
US17/467,478 US11929436B2 (en) 2021-02-02 2021-09-07 Thin transistor including a hydrogen-blocking dielectric barrier and methods for forming the same

Publications (1)

Publication Number Publication Date
CN114725203A true CN114725203A (zh) 2022-07-08

Family

ID=82235943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210116575.4A Pending CN114725203A (zh) 2021-02-02 2022-02-07 包括阻氢电介质阻挡件的薄膜晶体管及其形成方法

Country Status (5)

Country Link
US (3) US11929436B2 (zh)
KR (1) KR102675687B1 (zh)
CN (1) CN114725203A (zh)
DE (1) DE102022100335A1 (zh)
TW (1) TWI817310B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856751B2 (en) * 2021-03-12 2023-12-26 Taiwan Semiconductor Manufacturing Company Limited Drain sharing for memory cell thin film access transistors and methods for forming the same
US12324163B1 (en) * 2022-03-15 2025-06-03 Kepler Computing Inc. Planar capacitors with shared electrode and methods of fabrication
US11966544B2 (en) 2022-07-29 2024-04-23 Apple Inc. Data line shielding for electronic device displays with touch sensors
US20240088033A1 (en) * 2022-09-13 2024-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming the same
KR20240086302A (ko) * 2022-12-09 2024-06-18 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101872229B1 (ko) 2009-10-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102325158B1 (ko) 2014-01-30 2021-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기, 및 반도체 장치의 제작 방법
TWI702187B (zh) 2014-02-21 2020-08-21 日商半導體能源研究所股份有限公司 半導體膜、電晶體、半導體裝置、顯示裝置以及電子裝置
US10564923B2 (en) * 2014-03-31 2020-02-18 Sony Corporation Method, system and artificial neural network
US10204898B2 (en) 2014-08-08 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN106098784A (zh) 2016-06-13 2016-11-09 武汉华星光电技术有限公司 共平面型双栅电极氧化物薄膜晶体管及其制备方法
US10504925B2 (en) * 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102704500B1 (ko) * 2018-02-28 2024-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JPWO2019166921A1 (ja) 2018-03-02 2021-02-12 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2020002997A (ja) * 2018-06-27 2020-01-09 曙ブレーキ工業株式会社 ディスクブレーキ装置
CN114930547A (zh) * 2020-01-10 2022-08-19 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
TW202232767A (zh) 2022-08-16
US11929436B2 (en) 2024-03-12
US12183825B2 (en) 2024-12-31
KR102675687B1 (ko) 2024-06-14
US20250089294A1 (en) 2025-03-13
TWI817310B (zh) 2023-10-01
US20220246767A1 (en) 2022-08-04
US20240178322A1 (en) 2024-05-30
DE102022100335A1 (de) 2022-08-04
KR20220111670A (ko) 2022-08-09

Similar Documents

Publication Publication Date Title
CN113497044B (zh) 铁电隧道结存储器器件及其制造方法
TWI825561B (zh) 電晶體及其形成方法
CN114725203A (zh) 包括阻氢电介质阻挡件的薄膜晶体管及其形成方法
TWI830053B (zh) 半導體結構及其形成方法
TWI830113B (zh) 具成份梯度閘極介電層的薄膜電晶體及其形成方法
US20220328501A1 (en) Tri-gate transistor and methods for forming the same
US20250107155A1 (en) Transistors including crystalline raised active regions and methods for forming the same
TW202324708A (zh) 半導體結構與其形成方法
US20240313123A1 (en) Thin film transistor including a dielectric diffusion barrier and methods for forming the same
TW202243258A (zh) 包括主動區的電晶體及其形成方法
CN115036363A (zh) 包括氢扩散阻挡件的晶体管及其形成方法
US12120885B2 (en) Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same
TW202303995A (zh) 高密度電容器及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination