[go: up one dir, main page]

CN114823619A - 共轴通孔结构及其制造方法 - Google Patents

共轴通孔结构及其制造方法 Download PDF

Info

Publication number
CN114823619A
CN114823619A CN202111170637.1A CN202111170637A CN114823619A CN 114823619 A CN114823619 A CN 114823619A CN 202111170637 A CN202111170637 A CN 202111170637A CN 114823619 A CN114823619 A CN 114823619A
Authority
CN
China
Prior art keywords
hole
insulating layer
line
conductive material
coaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111170637.1A
Other languages
English (en)
Other versions
CN114823619B (zh
Inventor
陈庆盛
张启民
林宜平
黄俊瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN114823619A publication Critical patent/CN114823619A/zh
Application granted granted Critical
Publication of CN114823619B publication Critical patent/CN114823619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

本发明是共轴通孔结构及其制造方法。该共轴通孔结构包含基板、第一导电结构、第二导电结构以及绝缘层。基板具有第一表面。第一导电结构包含位于第一表面上的第一线路与贯穿基板的第一通孔。第二导电结构包含位于基板的第一表面上的第二线路与贯穿基板的第二通孔。第一通孔与第二通孔延伸于第一方向，第一线路与第二线路延伸于第二方向，且第二方向垂直于第一方向。绝缘层位于第一通孔与第二通孔之间，第一导电结构与第二导电结构电性绝缘，且第一线路与第二线路共平面。共轴通孔结构可具有较佳的电磁噪声屏蔽以及阻抗匹配效果，以提升高频信号完整性。此外，共轴通孔结构可减少介电层的数量，以缩减共轴通孔结构的厚度，具有降低成本的技术功效。

Description

共轴通孔结构及其制造方法
技术领域
本揭露是有关于一种共轴通孔结构，尤其是一种具有共平面的信号线与接地线的共轴通孔结构。
背景技术
现今的共轴通孔结构大多需通过压合增层制程设置介电层在不同层的接地线与信号线之间，而需耗费较多成本。此外，由于通孔中的内层线路与外层线路的高度不同，因此会产生阻抗不匹配的问题。设置在接地线与信号线之间的介电层也会产生屏蔽缺口，导致电磁屏蔽效果不佳。
有鉴于此，如何提供一种可提升阻抗匹配与电磁屏蔽效果的共轴通孔结构，仍是目前业界亟需研究的目标之一。
发明内容
本揭露之一技术态样为一种共轴通孔结构。
在本揭露一实施例中，共轴通孔结构包含基板、第一导电结构、第二导电结构以及绝缘层。基板具有第一表面。第一导电结构包含位于第一表面上的第一线路与贯穿基板的第一通孔。第二导电结构包含位于基板的第一表面上的第二线路与贯穿基板的第二通孔。第一通孔与第二通孔延伸于第一方向，第一线路与第二线路延伸于第二方向，且第二方向垂直于第一方向。绝缘层位于第一通孔与第二通孔之间，其中第一导电结构与第二导电结构电性绝缘，且第一线路与第二线路共平面。
在本揭露一实施例中，第一导电结构的第一通孔围绕第二导电结构的第二通孔与绝缘层。
在本揭露一实施例中，绝缘层、第一通孔与第二通孔共轴。
在本揭露一实施例中，绝缘层具有突出部，位于绝缘层靠近第一表面的末端。
在本揭露一实施例中，绝缘层的突出部远离第二通孔沿着第二方向突出。
在本揭露一实施例中，第一导电结构的第一通孔、绝缘层的突出部、以及第二导电结构的第二线路在第一方向上重叠。
在本揭露一实施例中，基板还包含相对于第一表面的第二表面，且共轴通孔结构还包含位于第一表面与第二表面之间的介电层，且绝缘层的突出部接触介电层。
本揭露之一技术态样为一种共轴通孔结构的制造方法。
在本揭露一实施例中，共轴通孔结构的制造方法包含形成第一贯孔于基板中；形成第一导电材料于基板的第一表面上以及第一贯孔中；形成自第一表面凹陷的凹槽，且使凹槽与第一贯孔连通；形成绝缘层于第一贯孔及凹槽中；形成第二导电材料于基板的第一表面上以及第一贯孔中；以及图案化第一导电材料与第二导电材料以形成位于第一表面上的第一线路与第二线路，使得剩余的第一导电材料与剩余的第二导电材料借由凹槽中的绝缘层电性绝缘，且第一线路与第二线路共平面。
在本揭露一实施例中，共轴通孔结构还包含相对于第一表面的第二表面，且形成凹槽还包含自第一表面沿着第一方向钻孔。
在本揭露一实施例中，共轴通孔结构还包含位于第一表面与第二表面之间的介电层，且形成凹槽还包含使得介电层自第一导电材料曝露。
在本揭露一实施例中，形成绝缘层于第一贯孔及凹槽中还包含形成绝缘层材料于第一贯孔及凹槽中，使得绝缘层材料接触介电层；以及形成第二贯孔于绝缘层材料中，以形成绝缘层，其中绝缘层具有位于凹槽中的突出部。
在本揭露一实施例中，形成第二导电材料于基板的第一表面上以及第一贯孔中还包含形成第二导电材料于第二贯孔中，且使得第一贯孔中的第一导电材料包围绝缘层与第二贯孔中的第二导电材料。
在本揭露一实施例中，形成第二导电材料于基板的第一表面上以及第一贯孔中还包含使得绝缘层、第一贯孔中的第一导电材料与第二贯孔中的第二导电材料共轴。
在本揭露一实施例中，图案化第一导电材料与第二导电材料以形成第一线路与第二线路还包含使得第一贯孔中的第一导电材料、绝缘层的突出部、以及第二线路在第一方向上重叠。
在上述实施例中，由于本揭露的共轴通孔结构具有共平面的第一线路与第二线路，且第一导电结构与第二导电结构可通过绝缘层电性绝缘，因此本揭露的共轴通孔结构可具有较佳的电磁噪声屏蔽以及阻抗匹配效果，以提升高频信号完整性。此外，本揭露的共轴通孔结构可减少介电层的数量，以缩减共轴通孔结构的厚度。因此，本揭露的共轴通孔结构还可具有降低成本的技术功效。
附图说明
图1为根据本揭露一实施例的共轴通孔结构的立体图。
图2为沿着图1中线段2-2的剖面图。
图3A至图11A为根据本揭露一实施例的共轴通孔结构的制造方法的中间步骤的俯视图。
图3B至图11B分别为沿着图3A至图11A中线段3B-3B至线段11B-11B的剖面图。
【主要元件符号说明】
100:共轴通孔结构 110:基板
112:第一表面 114:第二表面
116:内部线路 120:第一导电结构
120M:第一导电材料 122:第一线路
124:第一通孔 126:第三线路
130:第二导电结构 130M:第二导电材料
132:第二线路 134:第二通孔
136:第四线路 140:绝缘层
140M:绝缘层材料 142:第一突出部
144:第二突出部 150:介电层
160:光罩 170：绝缘保护层
D1:第一方向 D2:第二方向
OP1:第一贯孔 OP2:第二贯孔
TR1:第一凹槽 TR2:第二凹槽
A:轴心
3B-3B,4B-4B,5B-5B,6B-6B,7B-7B,8B-8B,9B-9B,10B-10B,11B-11B:线段
W1,W2:宽度 I:间距
具体实施方式
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有习知惯用的结构与元件在图式中将以简单示意的方式绘示之。且为了清楚起见，图式中的层和区域的厚度可能被夸大，并且在图式的描述中相同的元件符号表示相同的元件。
图1为根据本揭露一实施例的共轴通孔结构100的立体图。图2为沿着图1中线段2-2的剖面图。同时参照图1及图2。共轴通孔结构100包含基板110、第一导电结构120、第二导电结构130以绝缘层140。
基板110具有相对的第一表面112与第二表面114。第一导电结构120包含第一线路122及第一通孔124，第二导电结构130包含第二线路132及第二通孔134。第一线路122与第二线路132位于第一表面112上。第一通孔124与第二通孔134贯穿基板110。第一通孔124与第二通孔134延伸于第一方向D1。第一线路122与第二线路132延伸于垂直第一方向D1的第二方向D2。第一导电结构120的第一线路122与第二导电结构130的第二线路132共平面。换句话说，第一线路122与第二线路132位于同一水平面上。
在本实施例中，第一方向D1为图中的垂直方向，亦即第一方向D1为自第一表面112朝向第二表面114的方向。第二方向D2可为任意垂直于第一方向D1的水平方向，合先叙明。在本实施例中，第一线路122与第三线路126可为接地线，第二线路132与第四线路136可为信号线，但本揭露并不以此为限。
如图2所示，第一导电结构120还包含位于第二表面114上的第三线路126，第二导电结构130还包含位于第二表面114上的第四线路136。第一通孔124的两端分别连接第一线路122与第三线路126。第二通孔134的两端分别连接第二线路132与第四线路136。第三线路126与第四线路136延伸于第二方向D2，且第三线路126与第四线路136共平面。换句话说，第三线路126与第四线路136位于同一水平面上。
绝缘层140位于第一通孔124与第二通孔134之间，且绝缘层140延伸于第一方向D1。第一通孔124围绕第二通孔134与绝缘层140，且绝缘层140围绕第二通孔134。如图2所示，绝缘层140、第一通孔124与第二通孔134相对于轴心A共轴。
绝缘层140具有第一突出部142，且第一突出部142位于绝缘层140靠近第一表面112的末端。第一突出部142沿着第二方向D2远离第二通孔134突出。如图2所示，基板110还包含位于第一表面112与第二表面114之间的介电层150。在本实施例中，基板110还包含借由介电层150分隔的多层内部线路116，但本揭露并不以此为限。绝缘层140的第一突出部142接触靠近第一表面112的介电层150。换句话说，第一突出部142穿过第一通孔124而延伸至介电层150。
应理解到，为了清楚表示第二线路132与第一突出部142的结构关系，在图1中仅绘示出第一通孔124、第二线路132、以及绝缘层140，而省略的第一线路122。
如图2所示，第一导电结构120的第一通孔124、绝缘层140的第一突出部142、以及第二导电结构130的第二线路132在第一方向D1上重叠。第二导电结构130的第二线路132自第二通孔134延伸并跨过第一突出部142。换句话说，第一通孔124与第二线路132借由第一突出部142电性绝缘，且共平面的第一线路122与第二线路132彼此分隔，借此使得第一导电结构120与第二导电结构130电性绝缘。
根据上述可知，由于共轴通孔结构100的第一线路122与第二线路132共平面，且第一导电结构120与第二导电结构130电性绝缘，可省略以往需增加额外的介电层以使位于不同层的第一线路与第二线路电性绝缘的步骤。如此一来，本案的第一通孔124与第二通孔134大致可具有相同的高度，使得共轴通孔结构100的整体结构较为对称，进而提升阻抗匹配的效果。此外，由于本案可省略位于不同层的第一线路与第二线路之间的介电层，因此避免了第二通孔134突出于绝缘层外的状况。如此一来，本案的共轴通孔结构可避免屏蔽结构的缺口导致电磁屏蔽效果不佳的问题。
如图2所示，绝缘层140还具有第二突出部144，且第二突出部144位于绝缘层140靠近第二表面114的末端。第二突出部144沿着第二方向D2远离第二通孔134突出。绝缘层140的第二突出部144接触靠近第二表面114的介电层150。换句话说，第二突出部144穿过第一通孔124而延伸至介电层150。
如图2所示，第一导电结构120的第一通孔124、绝缘层140的第二突出部144、以及第二导电结构130的第四线路136在第一方向D1上重叠。第二导电结构130的第四线路136自第二通孔134延伸并跨过第二突出部144。换句话说，第一通孔124与第四线路136借由第二突出部144电性绝缘，且第三线路126与第四线路136彼此分隔，借此使得第一导电结构120与第二导电结构130电性绝缘。如同前述，第四线路136的延伸方向可为任意垂直于第一方向D1的水平方向，图2仅为示例，本揭露并不以此为限。
应了解到，已叙述过的元件连接关系、材料与功效将不再重复赘述，合先叙明。在以下叙述中，将说明共轴通孔结构的制造方法。
图3A至图10A为根据本揭露一实施例的共轴通孔结构的制造方法的中间步骤的俯视图。图3B至图10B分别为沿着图3A至图10B中线段3B-3B至线段10B-10B的剖面图。如图3A及图3B所示，共轴通孔结构的制造方法开始于形成第一贯孔OP1于基板110中。第一贯孔OP1贯穿基板110的内部线路116与介电层150。举例来说，形成第一贯孔OP1的方式可为激光钻孔。
如图4A及图4B所示，在共轴通孔结构的制造方法中，接着将第一导电材料120M形成于第一表面112上、第二表面114上以及第一贯孔OP1的内壁上。形成第一导电材料120M的方式例如为电镀，第一导电材料120M例如为铜，但本揭露并不以为限，本领域人士当可视情况选择适当的方法与材料。
如图5A及图5B所示，在共轴通孔结构的制造方法中，接着形成第一凹槽TR1。第一凹槽TR1自第一表面112凹陷，且第一凹槽TR1与第一贯孔OP1连通。形成第一凹槽TR1的方式包含自第一表面112沿着第一方向D1钻孔，并使得靠近第一表面112的介电层150自第一导电材料120M曝露。
参照图5B，此步骤还包含形成第二凹槽TR2。第二凹槽TR2自第二表面114凹陷，且第二凹槽TR2与第一贯孔OP1连通。形成第二凹槽TR2的方式包含自第二表面114沿着第一方向D1的反方向钻孔，并使得靠近第二表面114的介电层150自第一导电材料120M曝露。举例来说，形成第一凹槽TR1及第二凹槽TR2的方式可为激光钻孔。
在图5A的俯视视角中，第一凹槽TR1与第一贯孔OP1的距离可根据第二线路132的宽度以及第一线路122与第二线路132之间所需的间距计算而得出。同样地，在仰视视角中(图未示)，第二凹槽TR2与第一贯孔OP1的距离可根据第四线路136的宽度以及第三线路126与第四线路136之间所需的间距计算而得出。
如图6A及图6B所示，在共轴通孔结构的制造方法中，接着将绝缘层材料140M填充至第一贯孔OP1、第一凹槽TR1及第二凹槽TR2中，并使得绝缘层材料140M接触自第一导电材料120M曝露的介电层150。在本实施例中，绝缘层材料140M例如可为填孔油墨，但本揭露并不以此为限。在填充绝缘层材料140M后，研磨绝缘层材料140M自第一表面112与第二表面114露出的部份，使得绝缘层140的上表面与下表面分别与第一导电材料120M齐平。
如图7A及图7B所示，在共轴通孔结构的制造方法中，接着形成第二贯孔OP2于绝缘层材料140M中。在本实施例中，第二贯孔OP2与第一贯孔OP1为同心圆。举例来说，形成第二贯孔OP2的方式为激光钻孔，借此移除一部分的绝缘层材料140M。在形成第二贯孔OP2后，剩余的绝缘层材料140M包含位于第一贯孔OP1中的部份(即绝缘层140)以及分别位于基板110两侧的第一突出部142与第二突出部144。
如图8A及图8B所示，在共轴通孔结构的制造方法中，接着将第二导电材料130M形成于第一表面112上、第二表面114上以及第二贯孔OP2中。形成第一导电材料120M的方式例如可为电镀，第一导电材料120M例如为铜，但本揭露并不以此为限，本领域人士当可视情况选择适当的方法与材料。
第二导电材料130M位于第二贯孔OP2中，且第一贯孔OP1中的第一导电材料120M(即第一通孔124)包围绝缘层140与第二贯孔OP2中的第二导电材料130M(即第二通孔134)，使得绝缘层140、第一贯孔OP1中的第一导电材料120M与第二贯孔OP2中的第二导电材料130M相对于轴心A共轴。
如图9A及图9B所示，在共轴通孔结构的制造方法中，接着形成光罩160于第一表面112与第二表面114上。光罩160包含用以形成第一线路122与第二线路132的图案以及用以形成第三线路126与第四线路136的图案。
如图10A及图10B所示，在共轴通孔结构的制造方法中，接着借由光罩160图案化第一导电材料120M与第二导电材料130M。自光罩160露出的第二导电材料130M及第一导电材料120M接续地被移除直到绝缘层140与介电层150自光罩160露出。
同时参照图10A、图10B、图11A及图11B。在共轴通孔结构的制造方法中，最后将光罩160移除，并形成绝缘保护层170。绝缘保护层170具有开口以连接导电件，例如金属凸块、凸块或焊球(图未示)。
如图11B所示，在上述的步骤之后，即可形成彼此分隔的第一线路122与第二线路132，且第一线路122与第二线路132共平面。第一通孔124与第二线路132借由第一凹槽TR1中的第一突出部142电性绝缘。第一线路122可包含任意线路图案，只要第一线路122与第二线路132电性绝缘即可。
同样地，在上述的步骤之后，即可形成彼此分隔的第三线路126与第四线路136，且第三线路126与第四线路136共平面。第一通孔124与第四线路136借由第二凹槽TR2中的第二突出部144电性绝缘。第三线路126可包含任意线路图案(图未示)，只要第三线路126与第四线路136电性绝缘即可。
参照图11A。在本实例中，第二线路132具有宽度W1，且绝缘层140与第一突出部142连接处具有宽度W2。宽度W2可借由改变第一凹槽TR1与第一贯孔OP1的距离而对应地调整，宽度W2也可取决于第一凹槽TR1的孔径。因此，根据所需的宽度W1，可在形成第一凹槽TR1的步骤中计算出第一凹槽TR1与第一贯孔OP1的适当距离。如此一来，可确保宽度W2足够宽，以借此降低第二线路132的断线风险。第二线路132与相邻的第一线路122之间具有间距I。在特定阻抗的需求限制下，可根据第二线路132的宽度W1与厚度、介电层150的参数决定间距I，借此提升阻抗匹配效果。
综上所述，由于本揭露的共轴通孔结构具有共平面的接地线与信号线(第一线路与第二线路)，且第一导电结构与第二导电结构可通过绝缘层电性绝缘，因此本揭露的共轴通孔结构可具有较佳的电磁噪声屏蔽以及阻抗匹配效果，以提升高频信号完整性。此外，本揭露的共轴通孔结构可减少介电层的数量，以缩减共轴通孔结构的厚度。因此，本揭露的共轴通孔结构还可具有降低成本的技术功效。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视申请专利范围所界定者为准。

Claims (14)

1.一种共轴通孔结构，其特征在于，包含：
基板，具有第一表面；
第一导电结构，包含位于该第一表面上的第一线路与贯穿该基板的第一通孔；
第二导电结构，包含位于该基板的第一表面上的第二线路与贯穿该基板的第二通孔，该第一通孔与该第二通孔延伸于第一方向，该第一线路与该第二线路延伸于第二方向，且该第二方向垂直于该第一方向；以及
绝缘层，位于该第一通孔与该第二通孔之间，其中该第一导电结构与该第二导电结构电性绝缘，且该第一线路与该第二线路共平面。
2.根据权利要求1所述的共轴通孔结构，其特征在于，其中该第一导电结构的该第一通孔围绕该第二导电结构的该第二通孔与该绝缘层。
3.根据权利要求1所述的共轴通孔结构，其特征在于，其中该绝缘层、该第一通孔与该第二通孔共轴。
4.根据权利要求1所述的共轴通孔结构，其特征在于，其中该绝缘层具有突出部，位于该绝缘层靠近该第一表面的末端。
5.根据权利要求4所述的共轴通孔结构，其特征在于，其中该绝缘层的该突出部远离该第二通孔沿着该第二方向突出。
6.根据权利要求4所述的共轴通孔结构，其特征在于，其中该第一导电结构的该第一通孔、该绝缘层的该突出部、以及该第二导电结构的该第二线路在该第一方向上重叠。
7.根据权利要求4所述的共轴通孔结构，其特征在于，其中该基板还包含相对于该第一表面的第二表面，且共轴通孔结构还包含位于该第一表面与该第二表面之间的介电层，且该绝缘层的该突出部接触该介电层。
8.一种共轴通孔结构的制造方法，其特征在于，包含：
形成第一贯孔于基板中；
形成第一导电材料于该基板的第一表面上以及该第一贯孔中；
形成自该第一表面凹陷的凹槽，且使该凹槽与该第一贯孔连通；
形成绝缘层于该第一贯孔及该凹槽中；
形成第二导电材料于该基板的该第一表面上以及该第一贯孔中；以及
图案化该第一导电材料与该第二导电材料以形成位于该第一表面上的第一线路与第二线路，使得剩余的该第一导电材料与剩余的该第二导电材料借由该凹槽中的该绝缘层电性绝缘，且该第一线路与该第二线路共平面。
9.根据权利要求8所述的共轴通孔结构的制造方法，其特征在于，其中该共轴通孔结构还包含相对于该第一表面的第二表面，且形成该凹槽还包含：
自该第一表面沿着第一方向钻孔。
10.根据权利要求8所述的共轴通孔结构的制造方法，其特征在于，其中该共轴通孔结构还包含位于该第一表面与该第二表面之间的介电层，且形成该凹槽还包含：
使得该介电层自该第一导电材料曝露。
11.根据权利要求10所述的共轴通孔结构的制造方法，其特征在于，其中形成该绝缘层于该第一贯孔及该凹槽中还包含：
形成绝缘层材料于该第一贯孔及该凹槽中，使得该绝缘层材料接触该介电层；以及
形成第二贯孔于该绝缘层材料中，以形成该绝缘层，其中该绝缘层具有位于该凹槽中的突出部。
12.根据权利要求11所述的共轴通孔结构的制造方法，其特征在于，其中形成该第二导电材料于该基板的该第一表面上以及该第一贯孔中还包含：
形成该第二导电材料于该第二贯孔中，且使得该第一贯孔中的该第一导电材料包围该绝缘层与该第二贯孔中的该第二导电材料。
13.根据权利要求12所述的共轴通孔结构的制造方法，其特征在于，其中形成该第二导电材料于该基板的该第一表面上以及该第一贯孔中还包含：
使得该绝缘层、该第一贯孔中的该第一导电材料与该第二贯孔中的该第二导电材料共轴。
14.根据权利要求8所述的共轴通孔结构的制造方法，其特征在于，其中图案化该第一导电材料与该第二导电材料以形成该第一线路与该第二线路，还包含：
使得该第一贯孔中的该第一导电材料、该绝缘层的该突出部、以及该第二线路于该第一方向上重叠。
CN202111170637.1A 2021-01-28 2021-10-08 共轴通孔结构及其制造方法 Active CN114823619B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163142994P 2021-01-28 2021-01-28
US63/142,994 2021-01-28

Publications (2)

Publication Number Publication Date
CN114823619A true CN114823619A (zh) 2022-07-29
CN114823619B CN114823619B (zh) 2025-05-27

Family

ID=82525693

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111170641.8A Active CN114828399B (zh) 2021-01-28 2021-10-08 共轴通孔结构
CN202111170637.1A Active CN114823619B (zh) 2021-01-28 2021-10-08 共轴通孔结构及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111170641.8A Active CN114828399B (zh) 2021-01-28 2021-10-08 共轴通孔结构

Country Status (2)

Country Link
CN (2) CN114828399B (zh)
TW (2) TWI804000B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240074054A1 (en) * 2022-08-25 2024-02-29 The Phoenix Company Of Chicago, Inc. Impedance matched via connections in a printed circuit board

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050247482A1 (en) * 2004-05-10 2005-11-10 Fujitsu Limited Wiring base board, method of producing thereof, and electronic device
US20070194431A1 (en) * 2006-02-20 2007-08-23 Corisis David J Conductive vias having two or more conductive elements for providing electrical communication between traces in different planes in a substrate, semiconductor device assemblies including such vias, and accompanying methods
WO2012011933A1 (en) * 2010-07-23 2012-01-26 Tessera, Inc. Microelectronic elements with post-assembly planarization
CN103632988A (zh) * 2012-08-28 2014-03-12 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
US20170019994A1 (en) * 2015-07-17 2017-01-19 Industrial Technology Research Institute Circuit structure
US20170040678A1 (en) * 2014-06-18 2017-02-09 Massachusetts Institute Of Technology Printed Circuit Board Assembly With Foam Dielectric Material
CN106449574A (zh) * 2016-12-05 2017-02-22 中国科学院微电子研究所 同轴式差分对硅通孔结构
CN106711083A (zh) * 2015-11-16 2017-05-24 美光科技公司 半导体结构及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605551B2 (en) * 2000-12-08 2003-08-12 Intel Corporation Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance
US6361348B1 (en) * 2001-01-15 2002-03-26 Tyco Electronics Corporation Right angle, snap on coaxial electrical connector
JP4136924B2 (ja) * 2003-12-19 2008-08-20 ヒロセ電機株式会社 同軸電気コネクタ
US20060044083A1 (en) * 2004-08-27 2006-03-02 Maksim Kuzmenka Circuit board and method for producing a circuit board
JP2007115771A (ja) * 2005-10-18 2007-05-10 Nec System Technologies Ltd Ｌｓｉピン
CN101442879B (zh) * 2007-11-20 2010-08-18 英业达股份有限公司 线路板及其导电通孔结构
US8273995B2 (en) * 2008-06-27 2012-09-25 Qualcomm Incorporated Concentric vias in electronic substrate
TW201242178A (en) * 2011-04-11 2012-10-16 Hon Hai Prec Ind Co Ltd Coaxial electrical connector
JP6241597B2 (ja) * 2013-10-07 2017-12-06 第一精工株式会社 同軸型電気コネクタ
TWI590735B (zh) * 2014-12-15 2017-07-01 財團法人工業技術研究院 訊號傳輸板及其製作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050247482A1 (en) * 2004-05-10 2005-11-10 Fujitsu Limited Wiring base board, method of producing thereof, and electronic device
US20070194431A1 (en) * 2006-02-20 2007-08-23 Corisis David J Conductive vias having two or more conductive elements for providing electrical communication between traces in different planes in a substrate, semiconductor device assemblies including such vias, and accompanying methods
WO2012011933A1 (en) * 2010-07-23 2012-01-26 Tessera, Inc. Microelectronic elements with post-assembly planarization
CN103632988A (zh) * 2012-08-28 2014-03-12 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
US20170040678A1 (en) * 2014-06-18 2017-02-09 Massachusetts Institute Of Technology Printed Circuit Board Assembly With Foam Dielectric Material
US20170019994A1 (en) * 2015-07-17 2017-01-19 Industrial Technology Research Institute Circuit structure
CN106711083A (zh) * 2015-11-16 2017-05-24 美光科技公司 半导体结构及其制作方法
CN106449574A (zh) * 2016-12-05 2017-02-22 中国科学院微电子研究所 同轴式差分对硅通孔结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
贺翔;曹群生;: "面向三维集成封装的硅通孔电特性分析", 中国电子科学研究院学报, no. 03, 20 June 2012 (2012-06-20), pages 86 - 90 *

Also Published As

Publication number Publication date
CN114828399B (zh) 2024-11-12
TWI804000B (zh) 2023-06-01
TW202231137A (zh) 2022-08-01
CN114823619B (zh) 2025-05-27
TWI781786B (zh) 2022-10-21
CN114828399A (zh) 2022-07-29
TW202230892A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
US7905014B2 (en) Manufacturing method of multilayer core board
US7750249B2 (en) Multilayer printed circuit board and method of manufacturing same
US7216422B2 (en) Method of forming a capacitor assembly in a circuit board
CN103813627B (zh) 多层电路基板
KR20010095042A (ko) 표면탑재용 기판 및, 기판과 그 위에 탑재된 부품으로 된구조
US20140034363A1 (en) Multi-layer transmission lines
JP2010027654A (ja) 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
TW202044677A (zh) 電子零件之實裝構造及電子零件之實裝方法
CN111565524B (zh) 一种电路板及其制备工艺
CN101534610B (zh) 埋入式电容元件电路板及其制造方法
US7378601B2 (en) Signal transmission structure and circuit substrate thereof
TWI781786B (zh) 共軸通孔結構及其製造方法
US20220240375A1 (en) Co-axial via structure and manufacturing method of the same
US11445599B2 (en) Printed circuit boards with non-functional features
US20220240368A1 (en) Co-axial via structure
TWI479968B (zh) 線路板製作方法、線路板及晶片封裝結構
TWI608769B (zh) 柔性電路板及其製作方法
US20120279774A1 (en) Circuit board
US20120234580A1 (en) Circuit board
US6441319B1 (en) Inserted components for via connection of signal tracks to achieve continuous impedance matching in multi-layer substrate
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법
JP6536057B2 (ja) 配線基板およびその製造方法
TW202130242A (zh) 印刷配線板及印刷配線板之製造方法
JP7428837B2 (ja) パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法
US20240334609A1 (en) Antenna module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant