CN103813627B - 多层电路基板 - Google Patents
多层电路基板 Download PDFInfo
- Publication number
- CN103813627B CN103813627B CN201310339441.XA CN201310339441A CN103813627B CN 103813627 B CN103813627 B CN 103813627B CN 201310339441 A CN201310339441 A CN 201310339441A CN 103813627 B CN103813627 B CN 103813627B
- Authority
- CN
- China
- Prior art keywords
- transmission line
- conductor layer
- conductor
- layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/088—Stacked transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0227—Split or nearly split shielding or ground planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09245—Crossing layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明在于提供一种多层电路基板,能够容易地应对薄型化、高密度化且适用于高频电路。该多层电路基板具备:形成有第一传输线路(211~213)和第二传输线路(215)的第一导体层(151),隔着绝缘体层(132)与第一导体层(151)相对的第二导体层(152),隔着绝缘体层(133)与第二导体层(152)相对、形成有经由通孔导体(171、172)与上述第一导体层(151)的第二传输线路(215)电连接而成的迂回线路(230),用于使上述第二传输线路(215)与第一传输线路(211~213)交叉,在上述第二导体层(152),至少在与上述迂回线路(230)相对的位置形成有接地导体(320),上述第一传输线路(211~213)形成为与第二传输线路(215)的交叉部的线路宽度比其它部位的宽度窄。
Description
技术领域
本发明涉及导体层和绝缘体层交替叠层而成的多层电路基板,特别涉及适于高频电路的电路图案的结构。
背景技术
目前,作为在多层电路基板中使传输线路交叉的技术,已知有例如专利文献1中记载的技术。在专利文献1中记载的技术中,通过相对于在电路基板上的导体层形成的一方的传输线路,在其它的导体层形成另一方的传输线路,由此实现传输线路的交叉。另外,在专利文献1中记载的技术中,为了传送高频信号,在传输线路之间夹设有形成有面积充分大的接地导体的导体层。由此,使传输线路作为微带线(Microstrip Line)发挥作用,使传输线路具有规定的特性阻抗。另外,通过该接地导体,防止串扰(cross talk)等传输线路间的干扰,换言之,确保传输线路间的隔离(isolation)。
现有技术文献
专利文献
专利文献1:日本特开2002-368507号公报
发明内容
发明所要解决的课题
但是,在专利文献1中所记载的结构,难以充分应对近年来对多层电路基板的薄型化、高密度化的要求。即,要使多层电路基板薄型化,则需要降低绝缘体层的厚度,但是,专利文献1中所记载的结构中,简单地仅使绝缘体层变薄,则存在改变了传输线路的特性阻抗的问题。作为决定特性阻抗的参数之一可以列举接地导体和传输线路间的电容值,该电容值以接地导体和传输线路间的距离作为参数之一被决定。因此,由于绝缘体层变薄,电容值增大,由此,特性阻抗降低,为了解决这个问题,可以考虑减少多层电路基板的层数来确保绝缘体层的厚度,但是,该方法由于减少能够形成电路图案的总面积,难以实现高密度化。作为其他的方法,有减小传输线路的线宽来调整特性阻抗的方法,但是,线路宽度变细则直流电阻成分增加,存在传输损失变大的问题。因此,隔着多个薄的绝缘体层使传输线路和接地图案相对来形成微带线。另外,在一方的传输线路与另一方的传输线路交叉的部位,为了防止干扰,需要夹设接地导体层。因此,导致层数进一步增加,对薄型化造成障碍。另外,由于层数增加,存在基板价格变高的问题。
本发明是鉴于上述问题而完成的,其目的在于提供一种能够应对薄型化、高密度化且适于高频电路的多层电路基板。
用于解决课题的方法
为了实现上述目的,本发明的多层电路基板,特征在于:在绝缘体和导体层交替叠层而成的多层电路基板中,具备:形成有第一传输线路和第二传输线路的第一导体层;隔着绝缘体层与第一导体层相对的第二导体层;和第三导体层,其隔着绝缘体层与第二导体层相对,形成有经由通孔导体与上述第一导体层的第二传输线路电连接而成的迂回线路,用于使上述第二传输线路与第一传输线路交叉,在上述第二导体层,至少在与上述迂回线路相对的位置形成有接地导体,上述第一传输线路形成为与第二传输线路的交叉部的线路宽度比其它部位的宽度窄。
根据本发明,在形成有第一传输线路和第二传输线路的第一导体层和形成有第二传输线路的迂回线路的第三导体层之间夹设的第二导体层,以与该迂回线路相对的方式形成有接地导体。由此,确保第一传输线路和第二传输线路的隔离,并且,将由直流电阻成分引起的传输信号的损失最小化,并且,实现第一传输线路和第二传输线路的交叉。另一方面,在该交叉部中形成为第一传输线路的宽度比其它部位狭窄,因此,能够在传输线路整体得到均匀的特性阻抗。此外,本发明中导体层不仅包括在多层电路基板的内层形成的导体层也包括在表层形成的导体层。
作为本发明优选方式的一例,可以列举在上述多层电路基板中,具备隔着绝缘体层与第三导体层相对、并且至少在与上述迂回线路相对的位置形成有接地导体的第四导体层。利用这样的结构,容易地确保第二传输线路的迂回线路中特性阻抗和与安装后的母基板布线图案的隔离。
另外,作为本发明优选方式的一例,可以列举上述第二导体层的接地导体至少在与第二传输线路的交叉部以外的与第一传输线路相对的位置形成有图案空缺部,在上述第三导体层,在与第一导体层的第一传输线路相对的位置形成有接地导体。利用这样的结构,能够容易且可靠地在传输线路整体得到均匀的特性阻抗。
另外,作为本发明的优选方式的一例,可以列举在上述第一导体层,多个第一传输线路以相互并行走线的方式形成,并且在多个第一传输线路之间形成有与第一传输线路并行走线的第一接地线路,第二导体层的接地导体,包括在上述图案空缺部中以与上述第一接地线路相对的方式形成的第二接地线路。利用这样的结构,能够提高多个第一传输线路间的隔离。另外,此时,若使第二接地线路的线宽比第一接地线路宽,能够进一步提高多个第一传输线路间的隔离。
另外,作为本发明的优选方式的一例,可以列举特征如下的多层电路基板:具备比上述第一导体层至第三导体层的任一导体层的厚度都厚的芯层,在该芯层形成有凹部或贯通孔,在该凹部或贯通孔中埋设有电子部件。另外,作为本发明的优选方式的一例,可以列举在上述发明的第1~5方面中任一项记载的多层电路基板安装有电子部件的高频电路模块。
发明的效果
利用以上说明的本发明的多层电路基板,能够确保多个传输线路的隔离并且能够在传输线路整体得到均匀的特性阻抗,因此,能够容易地应对薄型化、高密度化并且适于高频电路。
附图说明
图1是多层电路基板的局部剖面图。
图2是说明多层电路基板的主要部分的分解立体图。
图3是多层电路基板的局部剖面图。
图4是多层电路基板的局部剖面图。
图5是隔离的模拟模型图。
图6是隔离的模拟结果。
具体实施方式
(第一实施方式)
参照附图说明本发明的第一实施方式的多层电路基板。在本实施方式中,对高频电路模块中使用的多层电路基板,且内置有电子部件的部件内置基板进行说明。图1是多层电路基板的局部剖面图。此外,本实施方式中,为了说明的简便,主要仅说明本发明的要点的结构。
多层电路基板100是绝缘体层和导体层交替叠层而成的多层基板。多层电路基板100如图1所示,具备:导电性良好且比较厚的金属制的作为导体层的芯层110;形成于该芯层110的一个主面(上表面)的多个(本实施方式中为4个)的绝缘体层121~124和导体层141~144;以及形成于该芯层110的另一个主面(下表面)的多个(本实施方式中为4个)的绝缘体层131~134和导体层151~154。绝缘体层121~124、131~134和导体层141~144、151~154利用累积法(build-up method)形成在芯层110的两个主面。各绝缘体层121~124、131~134以相同的厚度形成。另外,各导体层141~144、151~154也以相同的厚度形成。另外,导体层144和154相当于多层电路基板100的表面层。导体层144相当于高频电路模块的部件安装面,形成有传输高频电路的电路图案、用于安装外接部件的焊垫、检查用的焊盘等。导体层154相当于在母电路基板安装高频电路模块的底面,形成有端子电极、接地电极等。
在芯层110形成有用于收纳电子部件的贯通孔111。在该贯通孔111,例如配置有在高频电路中使用的弹性波滤波器等电子部件10。因此,芯层110优选厚度大于内置的部件的高度并且挠曲强度大。另外,芯层110由导电性材料构成,电气上被赋予基准电位(接地)。因此,广义上,能够将芯层110解释为多层电路基板100的导体层。在本实施方式中,利用金属板、更具体而言、利用铜制或者铜合金制的金属板形成芯层110。在贯通孔111内的与收纳部件的间隙填充有树脂等的绝缘体112。
本发明的特征点在于,多层电路基板100的电路图案的形成方法,特别是传输高频信号的传输线路的交叉结构。对于本发明的特征点,参照图1至图3进行说明。图2是说明多层电路基板的主要部分的分解立体图。此外,图2是将图1所示的绝缘体层132~134和导体层151~154的一部分分解得到的立体图。图3是图2中的B线箭头方向的剖面图。另外,上述的图1是图2中的A线箭头方向的剖面图。
在第一导体层151中,形成有传输高频信号并且相互并行走线的第一传输线路211、212、213。另外,在第一导体层151形成有传输高频信号的第二传输线路215。在本实施方式中,为了使第一传输线路211~213和第二传输线路215交叉,在第三导体层153形成有第二传输线路215的迂回线路230。在第二传输线路215的端部形成有用于与迂回线路230连接的焊垫216。第一传输线路211~213和第二传输线路215的线宽形成为相等。但是,第一传输线路211~213在与第二传输线路215的交叉部、即与迂回线路230厚度方向的投影区域重叠的位置,形成为宽度比其它部分窄。优选使第一传输线路211~213的线宽逐渐变化,即,优选使第一传输线路211~213的外缘相对于与第二传输线路215的交叉部形成锥形。在第一导体层151,除了第一传输线路211~213和第二传输线路215以及其它必要的电路图案(省略图示)等,遍及整个面形成有接地导体310。该接地导体310与第一传输线路211~213和第二传输线路215隔开规定间隔形成。因此,接地导体310包括在第一传输线路211~213间并行走线的传输线路间接地导体311。
在第二导体层152,至少在投影区域与第一传输线路211~213和第二传输线路215的交叉部重叠的位置、换言之投影区域与迂回线路230重叠的位置(相对的位置)、再换言之第一传输线路211~213和迂回线路230之间,形成有接地导体320。本实施方式中,在第二导体层152,除了必要的电路图案、焊盘(省略图示)等,基本遍及整个面形成有接地导体320。其中,在接地导体320中,在与第一导体层151的第一传输线路211~213和第二传输线路215相对的位置,形成有未形成导体的图案空缺部325。因此,接地导体320包括在第一导体层151的传输线路间与接地导体311相对的位置形成的接地导体321。这里,该图案空缺部325的宽度比对应的传输线路的宽度宽。另外,接地导体321的宽度与传输线路间接地导体311的宽度相等。另一方面,希望留意:如上所述那样在投影区域与第一传输线路211~213和第二传输线路215的交叉部重叠的位置、换言之投影区域与迂回线路230重叠的位置(相对的位置)、再换言之第一传输线路211~213与迂回线路230之间,形成有接地导体320,不形成图案空缺部325。另外,在第二导体层152,在与第一导体层151的焊垫216相对的位置形成有焊垫226。该焊垫226经由通孔导体171与第一导体层151的焊垫216连接。另外,上述接地导体321经由通孔导体(图2中省略图示)与传输线路间接地导体311和后述的第三导体层153的接地导体330连接。这里,从接地电位的稳定和传输线路间的隔离的提高的观点来看,优选与接地导体321连接的通孔导体配置于多个位置。
在第三导体层153,如上所述形成有相对第一导体层151的第一传输线路211~213的第二传输线路215的迂回线路230。迂回线路230的宽度,比第二传输线路215的宽度窄,与第一传输线路211~213的交叉部的线宽相等。在迂回线路230的两端部形成有焊垫236。该焊垫236经由通孔导体172与第二导体层152的焊垫226连接。另外,在第三导体层153,除了迂回线路230和焊垫236以及其它的必要的电路图案(省略图示)等,遍及整个面形成有接地导体330。
在第四导体层154,至少在与迂回线路230相对的位置形成有接地导体340。该接地导体340作为高频电路模块的接地电极发挥作用。在本实施方式中,除了必要的端子电极(省略图示)等,遍及第四导体层154的整个面形成有接地导体340。
在芯层110,以与在第一导体层151形成的第一传输线路211~213和第二传输线路215相对的方式形成有槽115。该槽115的深度大于绝缘体层131的厚度,使由该芯层110引起的对第一传输线路211~213和第二传输线路215的特性阻抗的影响充分减小。
这样的多层电路基板100中,由于在第一传输线路211、212、213和迂回线路230之间夹设有接地导体320,由此确保第一传输线路211、212、213和第二传输线路215的隔离,并且实现第一传输线路211、212、213和第二传输线路215的交叉。
另外,关于第一传输线路211~213的特性阻抗,由于在与第二传输线路215的交叉部以外的部分,在第二导体层152形成有接地导体320的图案空缺部325,因此,与第一导体层151的接地导体310和第三导体层153的接地导体330的距离作为参数之一决定。另一方面,在与第二传输线路215的交叉部中,由于在第二导体层152形成有接地导体320,因此,与第一导体层151的接地导体310和第二导体层152的接地导体320的距离作为参数之一决定。这里,当然,第一导体层151和第二导体层152的距离小于第一导体层151和第三导体层153的距离。另一方面,在与第二传输线路215的交叉部中,第一传输线路211~213的线宽小于其他部分。由此,能够使交叉部中第一传输线路211~213的特性阻抗与交叉部以外的部分为相同的值,并且,能够将直流电阻成分的增大抑制为最小限度。此外,虽然隔着绝缘体层131发挥接地作用的芯层110与第一传输线路211~213对置,但在该芯层110,在与第一传输线路211~213相对的位置形成有槽115。因此,能够使第一传输线路211~213与芯层110的距离充分大,从而能够充分减小由该芯层110引起的对第一传输线路211~213的特性阻抗的影响。另外,利用芯层110和接地导体310、320、330、340包围各传输线路,因此,屏蔽效果提高。
另外,关于第二传输线路215的特性阻抗,由于在第二导体层152形成有接地导体320的图案空缺部325,因此,与第一导体层151的接地导体310和第三导体层153的接地导体330的距离作为参数之一决定。另外,关于第二传输线路215的迂回线路230的特性阻抗,与第二导体层152的接地导体320、第三导体层153的接地导体330、第四导体层154的接地导体340的距离作为参数之一决定。这里,当然,第三导体层153与第二导体层152和第四导体层154的距离小于第一导体层151与第三导体层153的距离。另一方面,迂回线路230的线宽小于在第一导体层151形成的第二输送线路215的宽度。由此,能够使迂回线路230和第二输送线路215的特性阻抗均匀。此外,虽然隔着绝缘体层131发挥接地作用的芯层110相对于第二传输线路215对置,但在该芯层110,在与第二传输线路215相对的位置形成有槽115。因此,能够使第二传输线路215和芯层110的距离充分大,从而能够充分减小由该芯层110引起的对第二传输线路215的特性阻抗的影响。
另外,用本实施方式的多层电路基板100构成电路模块时,在安装有该电路模块的母基板的布线导体和多层电路基板100的迂回线路230之间夹设有接地导体340,因此,能够减小两布线之间的干扰。
如上所述采用本实施方式的多层电路基板100,能够确保多个传输线路的隔离,并且能够在传输线路整体得到均匀的特性阻抗,因此,能够容易地应对薄型化、高密度化并且适于高频电路。
(第二实施方式)
参照附图说明本发明的第二实施方式的多层电路基板。本实施方式中,与第一实施方式同样地,对高频电路模块中使用的多层电路基板并且是内置有电子部件的部件内置基板进行说明。图4是多层电路基板的局部剖面图。此外,在本实施方式中,为了说明的简便,主要仅说明本发明的要点的结构。
本实施方式的多层电路基板100与第一实施方式的不同点在于,如图4所示,与第一导体层151的传输线路间接地导体311相对的第二导体层152的接地导体321的宽度比传输线路间接地导体311的宽度宽。由此,与第一实施方式相比,第一传输线路211、212、213间的屏蔽效果提高,能够提高隔离效果。其它的结构、作用、效果,与第一实施方式相同。
本实施方式的多层电路基板100,通过模拟验证了与第一实施方式相比第一传输线路211、212、213间的隔离提高的效果。图5是模拟的模式图。如图5所示,在多层电路基板900的一个主面(上表面)传输线路901、902以相互并行走线的方式形成,在传输线路901和902之间形成有第一接地导体911。在多层电路基板900的内层,在与第一接地导体911相对的位置形成有第二接地导体912。在多层电路基板900的另一个主面(底面),遍及整个面形成有第三接地导体913。各接地导体911、912、913分别被接地(标准电位)。
在这样的模型中,以传输线路901的一个端部为端口1,以传输线路901的另一个端部为端口2,以上述端口1侧的传输线路902的一个端部为端口3、以传输线路902的另一个端部为端口4。接着,在端口1、端口2之间施加1GHz到6GHz的正弦波,在端口3、端口4之间连接规定的负载(阻抗元件)。在这样的情况下,通过模拟求出作为S参数之一的S31参数。该S31参数是表示传输线路901、902之间的隔离的参数,值越小则隔离越良好。
作为实施例1(对应于上述第一实施方式),以第一接地导体911的线宽WG1为50μm、第二接地导体912的线宽WG2为50μm,通过模拟求出S31。作为实施例2(对应于上述第二实施方式),以第一接地导体911的线宽WG1为50μm、第二接地导体912的线宽WG2为150μm,通过模拟求出S31。另外,作为比较例,通过模拟求出未形成第一接地导体911和第二接地导体912时的S31。各例中共通的参数为:传输线路901和902的线宽WP为115μm,传输线路901和902的间隔G为200μm,各导体的厚度为10μm,传输线路901和902与第三接地导体913的距离为60μm,传输线路901和902的线长L为6mm。在图6中表示模拟结果。从图6中可知,形成有第一接地导体911和第二接地导体912的实施例1和实施例2,与未形成第一接地导体911和第二接地导体912的比较例相比,在整个频带中隔离良好。另外,第二接地导体912的宽度宽的实施例2与实施例1相比在整个频带中隔离良好。
以上,对本发明的实施方式进行了详细叙述,但本发明并不限定于这些实施方式。例如,在上述各实施方式中,将第一传输线路211、212、213和第二传输线路215形成于多层电路基板100的内层,但是也可以形成于表层。
另外,上述各实施方式中,各绝缘体层121~124、131~134以相同的厚度形成,各导体层141~144、151~154也以相同的厚度形成,但是,各层的厚度能够是任意的。
另外,上述实施方式中,第一导体层151的接地导体310遍及除了第一传输线路211~213和第二传输线路215以及其它必要的电路图案(省略图示)等以外的整个面形成,但是,只要至少在第一传输线路211和213的外侧相对的部位和第一传输线路211~213间形成即可。对于接地导体320、330、340也同样。
另外,在上述各实施方式中,在第一传输线路211~213间形成有传输线路间接地导体311,但是,在能够确保第一传输线路211~213间必要的隔离时不必一定形成传输线路间接地导体311。例如有,在传输线路流通的信号的通信时刻不同的情况下,信号的频率分离从而影响小的情况。此外,在该情况下,不需要以与传输线路间接地导体311相对的方式形成的第二导体层152的接地导体321。同样地,在上述各实施方式中,以与传输线路间接地导体311相对的方式在第二导体层152形成有接地导体321,但是,在能够确保第一传输线路211~213间必要的隔离时不必一定形成接地导体321。
另外,在上述各实施方式中,例示了具备芯层110的多层电路基板,但是,也可以是没有芯层110的多层电路基板。此外,在该情况下,第一传输线路211、212、213和第二传输线路215的形成层能够是任意的。
另外,在上述各实施方式中,作为芯层110的材质例示了铜或铜合金,但是,也可以是其它金属或合金、树脂等材质。另外,芯层110有无导电性也可以是任意的。另外,在上述各实施方式中,在芯层110形成有贯通孔111,在该贯通孔111配置有滤波器等电子部件,但是,在芯层110也可以不形成贯通孔111而形成凹部,在该凹部配置电子部件。
此外,上述各实施方式中的多层电路基板100,通过在形成于导体层144的焊盘等安装电子部件而作为高频电路模块使用,优选进一步以覆盖该多层电路基板100的上表面的整个面或者一部分的方式安装壳体或者用树脂等封装来使用。
符号说明
100…多层电路基板,110…芯层,121~124、131~134…绝缘体层,141~144、151~154…导体层,211~213第一传输线路,215…第二传输线路,230…迂回线路,310、320、330、340…接地导体
Claims (6)
1.一种绝缘体层和导体层交替叠层而成的多层电路基板,其特征在于,具备:
形成有第一传输线路和第二传输线路的第一导体层;
隔着绝缘体层与第一导体层相对的第二导体层;和
第三导体层,其隔着绝缘体层与第二导体层相对,形成有经由通孔导体与所述第一导体层的第二传输线路电连接而成的迂回线路,用于使所述第二传输线路与第一传输线路交叉,
在所述第二导体层,至少在与所述迂回线路相对的位置形成有接地导体,
所述第一传输线路形成为与第二传输线路的交叉部的线路宽度比其它部位的宽度窄,
所述第二导体层的接地导体至少在与第二传输线路的交叉部以外的与第一传输线路相对的位置形成有图案空缺部,
在所述第三导体层,在与第一导体层的第一传输线路相对的位置形成有接地导体。
2.如权利要求1所述的多层电路基板,其特征在于:
具备隔着绝缘体层与第三导体层相对、并且至少在与所述迂回线路相对的位置形成有接地导体的第四导体层。
3.如权利要求1所述的多层电路基板,其特征在于:
在所述第一导体层,多个第一传输线路以相互并行走线的方式形成,并且在多个第一传输线路之间形成有与第一传输线路并行走线的第一接地线路,
第二导体层的接地导体,包括在所述图案空缺部中以与所述第一接地线路相对的方式形成的第二接地线路。
4.如权利要求3所述的多层电路基板,其特征在于:
所述第二接地线路的宽度比所述第一接地线路的宽度宽。
5.如权利要求1~4中任一项所述的多层电路基板,其特征在于:
具备比所述第一导体层至第三导体层的任一导体层的厚度都厚的芯层,
在该芯层形成有凹部或贯通孔,在该凹部或贯通孔中埋设有电子部件。
6.一种高频电路模块,其特征在于:
在所述权利要求1~5中任一项记载的多层电路基板安装有电子部件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012250241 | 2012-11-14 | ||
JP2012-250241 | 2012-11-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103813627A CN103813627A (zh) | 2014-05-21 |
CN103813627B true CN103813627B (zh) | 2018-05-15 |
Family
ID=49764976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310339441.XA Expired - Fee Related CN103813627B (zh) | 2012-11-14 | 2013-08-06 | 多层电路基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9282632B2 (zh) |
JP (1) | JP5352019B1 (zh) |
CN (1) | CN103813627B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015194313A1 (ja) * | 2014-06-16 | 2015-12-23 | 株式会社村田製作所 | 伝送線路部材 |
JP2016208484A (ja) * | 2015-04-27 | 2016-12-08 | 太陽誘電株式会社 | フロントエンド回路、モジュールおよび通信装置 |
US10147992B2 (en) * | 2016-06-28 | 2018-12-04 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Planar via-less crossover having coplanar waveguide configurations and stub layers |
JP6213886B1 (ja) | 2016-08-22 | 2017-10-18 | Zero Lab株式会社 | 磁気消去具 |
DE102017202329A1 (de) * | 2017-02-14 | 2018-08-16 | Zf Friedrichshafen Ag | Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen |
KR102410197B1 (ko) * | 2017-06-13 | 2022-06-17 | 삼성전자주식회사 | 전송 손실을 줄이기 위한 회로 기판 및 이를 구비한 전자 장치 |
US11545733B2 (en) * | 2019-02-20 | 2023-01-03 | Samsung Electronics Co., Ltd. | Antenna module including flexible printed circuit board and electronic device including the antenna module |
WO2020213618A1 (ja) * | 2019-04-15 | 2020-10-22 | 株式会社村田製作所 | 伝送線路及び電子機器 |
CN112351582A (zh) * | 2019-08-08 | 2021-02-09 | 北大方正集团有限公司 | 一种电路板及制作方法 |
WO2021102740A1 (zh) * | 2019-11-27 | 2021-06-03 | 庆鼎精密电子(淮安)有限公司 | 高频传输电路板及其制作方法 |
CN110996505B (zh) * | 2019-12-31 | 2022-02-18 | 联想(北京)有限公司 | 一种印制电路板及电子设备 |
CN113794488B (zh) * | 2021-11-15 | 2022-02-08 | 成都爱旗科技有限公司 | 一种射频电路板及射频电路板的制作方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1184342A (zh) * | 1996-09-13 | 1998-06-10 | 松下电器产业株式会社 | 高频电路装置及其使用的电子元件 |
CN1188968A (zh) * | 1996-12-27 | 1998-07-29 | 莫列斯公司 | 带拟绞合线的柔性印刷电路 |
JP3263919B2 (ja) * | 1993-01-08 | 2002-03-11 | ソニー株式会社 | 衛星放送用コンバータ |
CN1582496A (zh) * | 2001-09-05 | 2005-02-16 | 英特尔公司 | 低成本微电子电路封装 |
CN201238424Y (zh) * | 2008-04-02 | 2009-05-13 | 晨星半导体股份有限公司 | 用于无线信号接收器的四层导体层电路板 |
CN101647326A (zh) * | 2007-02-22 | 2010-02-10 | 巴比禄股份有限公司 | 多层印刷线路板 |
CN102548183A (zh) * | 2010-12-30 | 2012-07-04 | 北大方正集团有限公司 | 多层电路板及其制作方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4869671A (en) * | 1988-02-22 | 1989-09-26 | Instrument Specialties Co., Inc. | Electrical connector for printed circuit board |
JPH0738301A (ja) | 1993-07-23 | 1995-02-07 | Nec Corp | ストリップ線路の交差回路 |
SE514406C2 (sv) * | 1999-06-17 | 2001-02-19 | Ericsson Telefon Ab L M | Elektrisk transmissionsanordning med korsande striplineledningar |
JP4788065B2 (ja) | 2001-06-06 | 2011-10-05 | 株式会社村田製作所 | 積層型伝送線路交差チップ |
EP1324646B1 (en) * | 2001-12-27 | 2009-04-01 | Alps Electric Co., Ltd. | Jumper chip component and mounting structure therefor |
US6930888B2 (en) * | 2002-11-04 | 2005-08-16 | Intel Corporation | Mechanism to cross high-speed differential pairs |
KR100770874B1 (ko) * | 2006-09-07 | 2007-10-26 | 삼성전자주식회사 | 매설된 집적회로를 구비한 다층 인쇄회로기판 |
-
2013
- 2013-02-08 JP JP2013023448A patent/JP5352019B1/ja not_active Expired - Fee Related
- 2013-04-12 US US13/861,907 patent/US9282632B2/en not_active Expired - Fee Related
- 2013-08-06 CN CN201310339441.XA patent/CN103813627B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3263919B2 (ja) * | 1993-01-08 | 2002-03-11 | ソニー株式会社 | 衛星放送用コンバータ |
CN1184342A (zh) * | 1996-09-13 | 1998-06-10 | 松下电器产业株式会社 | 高频电路装置及其使用的电子元件 |
CN1188968A (zh) * | 1996-12-27 | 1998-07-29 | 莫列斯公司 | 带拟绞合线的柔性印刷电路 |
CN1582496A (zh) * | 2001-09-05 | 2005-02-16 | 英特尔公司 | 低成本微电子电路封装 |
CN101647326A (zh) * | 2007-02-22 | 2010-02-10 | 巴比禄股份有限公司 | 多层印刷线路板 |
CN201238424Y (zh) * | 2008-04-02 | 2009-05-13 | 晨星半导体股份有限公司 | 用于无线信号接收器的四层导体层电路板 |
CN102548183A (zh) * | 2010-12-30 | 2012-07-04 | 北大方正集团有限公司 | 多层电路板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2014116574A (ja) | 2014-06-26 |
US20140133114A1 (en) | 2014-05-15 |
CN103813627A (zh) | 2014-05-21 |
JP5352019B1 (ja) | 2013-11-27 |
US9282632B2 (en) | 2016-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103813627B (zh) | 多层电路基板 | |
JP4930590B2 (ja) | 多層基板 | |
JP4991296B2 (ja) | 多層印刷回路基板用バイア伝送線路 | |
JP5088135B2 (ja) | 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ | |
CN102986307B (zh) | 结构化电路板和方法 | |
KR101414779B1 (ko) | 무선 전력 전송 장치 | |
CN207910042U (zh) | 传输线路以及扁平线缆 | |
US8536464B2 (en) | Multilayer substrate | |
CN104981089B (zh) | 印刷电路板 | |
US20150229016A1 (en) | Multi-layer transmission lines | |
CN203040005U (zh) | 印制电路板 | |
CN104955260B (zh) | 部件内置电路板 | |
WO2009028108A1 (en) | Multi-layer substrate | |
KR102064073B1 (ko) | 인덕터 | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
US9565750B2 (en) | Wiring board for mounting a semiconductor element | |
TWI243388B (en) | Structure and method for a multi-electrode capacitor | |
US9084351B2 (en) | Structure and circuit board having repeatedly arranged connection members | |
JP5341712B2 (ja) | 配線基板 | |
JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
US10827603B2 (en) | Printed circuit substrate | |
US9560743B2 (en) | Multilayer circuit substrate having core layer with through-hole | |
JP5409171B2 (ja) | 配線基板 | |
TWI674819B (zh) | Usb c電路板 | |
JP6535546B2 (ja) | 印刷配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1195437 Country of ref document: HK |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1195437 Country of ref document: HK |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180515 |