[go: up one dir, main page]

CN114784093A - 一种提升sgt mosfet耐压的方法、sgt mosfet器件及制造方法 - Google Patents

一种提升sgt mosfet耐压的方法、sgt mosfet器件及制造方法 Download PDF

Info

Publication number
CN114784093A
CN114784093A CN202210566172.XA CN202210566172A CN114784093A CN 114784093 A CN114784093 A CN 114784093A CN 202210566172 A CN202210566172 A CN 202210566172A CN 114784093 A CN114784093 A CN 114784093A
Authority
CN
China
Prior art keywords
electric field
boron
sgt
sgt mosfet
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210566172.XA
Other languages
English (en)
Inventor
田甜
张伟
张小兵
廖光朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yuntong Technology Co ltd
Original Assignee
Shenzhen Yuntong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Yuntong Technology Co ltd filed Critical Shenzhen Yuntong Technology Co ltd
Priority to CN202210566172.XA priority Critical patent/CN114784093A/zh
Publication of CN114784093A publication Critical patent/CN114784093A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种提升SGT MOSFET耐压的方法、SGT MOSFET器件及制造方法，该提升SGT MOSFET耐压的方法在SGT MOSFET的P‑阱区底部形成的第一电场尖峰和在源多晶硅底部形成的第二电场尖峰之间引入第三电场尖峰。本技术方案引入了第三电场尖峰，该尖峰改善了第一电场尖峰和第二电场尖峰之间的凹陷电场，增加了电场强度随距离积分的面积，实现了器件耐压能力的提升。

Description

一种提升SGT MOSFET耐压的方法、SGT MOSFET器件及制造 方法
技术领域
本发明属于半导体领域，特别是涉及一种提升SGT MOSFET耐压的方法，本发明还涉及一种SGT MOSFET器件、制造P-结区的方法及SGT MOSFET器件制造方法。
背景技术
SGT（Shielded Gate Transistor，屏蔽栅极沟槽）MOSFET是一种新型的功率半导体器件。SGT工艺比普通沟槽更简单，开关损耗更小。此外，SGT比普通沟槽工艺深3-5倍，可以使用更多的外延体积来阻挡电压，这也使得SGT的内阻比普通MOSFET低2倍以上。
常规SGT(Split-Gate-Trench,分裂栅极沟槽)MOSFET结构及电场分布如图1所示，常规SGT结构背面金属层1上布设N+半导体衬底，N+半导体衬底如硅衬底2的表面上形成N-外延层3，沟槽形成于N-外延层3中，栅极结构形成在沟槽中，包括氧化层4、源多晶硅5、IPO氧化层6、栅多晶硅7、介质层8和栅氧13；P-阱区11形成于N-外延层3的表面区域中，P-阱区11底部的N-外延层3做为漂移区；N+源区10形成在P-阱区11的表面。
SGT(Split-Gate-Trench,分裂栅极沟槽)MOSFET结构因其具有电荷耦合效应，在传统沟槽MOSFET垂直耗尽的基础上引入了水平耗尽，从而获得更高的器件击穿电压(BV)。如此就可以在同样击穿电压(BV)的情况下使用更浓N-外延层3，从而能降低导通电阻(Rdson)。但是常规SGT MOSFET结构在P-阱区11底部有第一电场尖峰，在源多晶硅5底部有第二电场尖峰，两个尖峰之间电场呈凹陷分布，使得器件耐压能力受限。
发明内容
本发明为了解决现有技术所存在的技术问题，在此提供一种提升SGT MOSFET耐压的方法，该方法通过优化改善第一电场尖峰和第二电场尖峰之间的凹陷区域电场分布，从而实现器件耐压能力的提升。
本发明提供的提升SGT MOSFET耐压的方法在SGT MOSFET的P-阱区底部形成的第一电场尖峰和在源多晶硅底部形成的第二电场尖峰之间引入第三电场尖峰，所述第三电场尖峰用于对所述第一电场尖峰和所述第二电场尖峰之间的电场进行拉升。
在一些实施方式中，所述第三电场尖峰被引入至所述第一电场尖峰和所述第二电场尖峰之间电场强度最低处。将第三电场尖峰引入电场强度最低处，更进一步地提升了耐压效果。
本发明在此的另一方面提供了一种SGT MOSFET器件，该器件包括用于形成第三电场尖峰的P-结区，所述第三电场尖峰形成于在SGT MOSFET的P-阱区底部形成的第一电场尖峰和在源多晶硅底部形成的第二电场尖峰之间。
在一些实实施方式中，所述P-结区位于源多晶硅顶部区域。
本发明在此的第三方面提供了一种用于制造P-结区的方法，该方法包括以下步骤：
步骤一：掺硼物质淀积；
步骤二：掺硼物质回刻至指定位置；
步骤三：高温快速退火，使掺硼物质中的硼扩散至沟槽外围的Si材料中，形成P-结区。
在一些实施方式中，所述步骤二掺硼物质回刻至源多晶硅顶部1500Ǻ~3000Ǻ。
在一些实施方式中，所述掺硼物质中的硼扩散至沟槽外围的Si材料中时，扩散后的硼浓度大于此处衬底的磷浓度，以保证形成稳定有效地P-结区。
在一些实施方式中，所述步骤三退火温度在800℃~1000℃之间。
本发明在此最后一方面提供了一种SGT MOSFET器件制造方法，该制造方法制造所得SGT MOSFET器件包括有P-结区，所述P-结区用于形成第三电场尖峰，所述第三电场尖峰形成于在SGT MOSFET的P-阱区底部形成的第一电场尖峰和在源多晶硅底部形成的第二电场尖峰之间；该制造方法按照SGT工艺制造直至IPO氧化层淀积前，氧化层回刻时进行以下步骤：
步骤一：氧化层回刻至源多晶硅下方；
步骤二：掺硼物质淀积；
步骤三：掺硼物质回刻至指定位置；
步骤四：高温快速退火，使掺硼物质中的硼扩散至沟槽外围的Si材料中，形成P-结区；
步骤五：掺硼物质去除；
掺硼物质去除后按照SGT工艺制造栅多晶硅、介质层、正面金属层、N+源区、P-阱区和栅氧得到SGT MOSFET器件。
在一些实施方式中，所述氧化层回刻至源多晶硅下方1500Ǻ~2000Ǻ。
在一些实施方式中，所述掺硼物质回刻至源多晶硅顶部区域1500Ǻ~3000Ǻ。
在一些实施方式中，所述退火温度在800℃~1000℃之间。
采用本发明技术方案，可以达到的有益效果至少包括：
1）本技术方案引入了第三电场尖峰，该尖峰改善了第一电场尖峰和第二电场尖峰之间的凹陷电场，增加了电场强度随距离积分的面积，实现了器件耐压能力的提升。
2）掺硼物质回刻至源多晶硅顶部1500Ǻ~3000Ǻ，因为靠近P-阱区的电场强度最低，引入P-结区的第三电场尖峰来拉升，但又不能跟其相连（相连后可能导致器件阈值过大，甚至无法开启），以更优地改善第一电场尖峰和第二电场尖峰之间的凹陷区域电场分布，耐压提升效果更好。
3）退火温度控制在800℃~1000℃之间有效地防止了欠扩散（P-结区12深度很浅及浓度很低，影响耐压提升）或过扩散（P-结区深度过深，严重者导致沟槽间相连，器件无法正常开启）。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为常规SGT MOSFET结构及电场分布图；
图2为本发明提供的SGT MOSFET结构及电场分布图；
图3-8为本发明提供的SGT MOSFET器件制造方法的分步示意图；
附图中：附图中：1-背面金属层，2-N+衬底，3-N-外延，4-氧化层，5-源多晶硅，6-IPO氧化层，7-栅多晶硅，8-介质层，9-正面金属层，10-N+源区，11-P-阱区，12-P-结区，13-栅氧，14-掺硼物质。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得发明将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
常规SGT(Split-Gate-Trench,分裂栅极沟槽)MOSFET结构及电场分布如图1所示，在P-阱区11底部有电场强度尖峰1，在源多晶硅5底部有电场强度尖峰2，两个尖峰之间电场呈凹陷分布，使得器件耐压能力受限。
本发明通过优化改善此凹陷区域电场分布，从而实现器件耐压能力的提升，本发明通过引入第三电场尖峰，该第三电场尖峰位于在SGT MOSFET的P-阱区底部形成的第一电场尖峰和在源多晶硅底部形成的第二电场尖峰之间，如图2所示。因SGT器件的耐压是电场强度随距离的积分，第三电场尖峰的引入，改善了第一电场尖峰和第二电场尖峰之间的凹陷电场，增加了电场强度随距离积分的面积，从而实现器件耐压能力的提升。
本公开中，第三电场尖峰用于优化第一电场尖峰和第二电场尖峰之间的凹陷电场，其位置可以根据任意设置，基于SGT器件特性，在靠近P-阱区11的电场强度最低，将第三电场尖峰设置于此处对该电场强度最低处进行拉升，耐压提升效果好。
本发明提供的SGT MOSFET结构被图2示例性的展示，被配置包括背面金属层1、N+衬底2、N-外延3、氧化层4、源多晶硅5、IPO氧化层6、栅多晶硅7、介质层8、正面金属层9、N+源区10、P-阱区11、P-结区12和栅氧13；其中背面金属层1上布设N+衬底2，N+衬底2如硅衬底的表面上形成N-外延层3，沟槽形成于N-外延层3中，栅极结构形成在沟槽中，包括氧化层4、源多晶硅5、IPO氧化层6、栅多晶硅7、介质层8和栅氧13；P-阱区11形成于N-外延层3的表面区域中，P-阱区11底部的N-外延层3做为漂移区；N+源区10形成在P-阱区11的表面。
该SGT MOSFET结构中，P-结区12用于形成第三电场尖峰，该第三电场尖峰用于优化第一电场尖峰和第二电场尖峰之间的凹陷电场，P-结区12位置可以根据任意设置。基于SGT器件特性，在靠近P-阱区11的电场强度最低，将P-结区12设置于源多晶硅5顶部区域，使其形成的第三电场尖峰对电场强度最低处进行拉升，耐压提升效果好。
本公开中的P-结区12采用淀积掺硼物质->掺硼物质回刻->高温快速退火制得，具体步骤如下：
步骤一：掺硼物质14淀积，在沟槽内采用堆放方式淀积掺硼物质14，淀积厚度把沟槽填满，以保证后续回刻具有充足的消耗量，如图4所示。
步骤二：掺硼物质14回刻，掺硼物质14回刻至指定位置，如图5所示；本步骤中，掺硼物质14的回刻采用干法刻蚀方式、湿法刻蚀方式、CMP或其他能够将掺硼物质14回刻至指定位置的蚀刻方式等。
步骤三：高温快速退火，使掺硼物质14中的硼扩散至沟槽外围的Si材料中，形成P-结区12，如图6所示；掺硼物质14中硼Boron扩散后其浓度大于此处N-外延3的磷Phosphor，以保证形成有效的P-结区12。
为防止硼Boron欠扩散而导致形成的P-结区12深度很浅及浓度很低，影响耐压提升效果，或过扩散而导致形成的P-结区12深度过深，严重者导致沟槽间相连，器件无法正常开启，在高温快速退火过程中将退火温度控制在800℃~1000℃之间。
在回刻掺硼物质14时，指定位置位于第一电场尖峰和第二电场尖峰之间的凹陷电场所对应的区域的任何位置，如图1所示电场分布中上虚线至下虚线区域内的任何位置，但不能与P-阱区11相连；在此将掺硼物质14回刻至源多晶硅5顶部1500Ǻ~3000Ǻ，此位置靠近P-阱区11的电场强度最低，引入P-结区12的尖峰3来拉升，但又不能跟P-阱区11相连（相连后可能导致器件阈值过大，甚至无法开启），使耐压提升效果更好，当然可以理解的是掺硼物质14被回刻至其他位置同样可以对凹陷电场进行拉升，达到优化凹陷电场效果以提升器件耐压。
结合图3-图8，本文提供的SGT MOSFET器件按照常规的SGT MOSFET工艺制造直到IPO氧化层6淀积前，氧化层4回刻时，进行以下步骤：
步骤一：氧化层4回刻至源多晶硅5下方1500Ǻ~2000Ǻ或其它位置，如图3所示。
步骤二：掺硼物质14淀积，在沟槽内采用堆放方式淀积掺硼物质14，淀积厚度把沟槽填满，如图4所示。
步骤三：掺硼物质14回刻，掺硼物质14回刻至指定位置，如图5所示；此处所述指定位置位于第一电场尖峰和第二电场尖峰之间的凹陷电场所对应的区域的任何位置，如图1所示电场分布中上虚线至下虚线区域内的任何位置，但不能与P-阱区11相连，即P-结区12不能跟P-阱区11相连，否则会导致器件无法开启；在此将掺硼物质14回刻至源多晶硅5顶部1500Ǻ~3000Ǻ，此位置靠近P-阱区11的电场强度最低，引入P-结区12的尖峰3来拉升，但又不能跟P-阱区11相连（相连后可能导致器件阈值过大，甚至无法开启），使耐压提升效果更好；本步骤中，掺硼物质14的回刻采用干法刻蚀方式、湿法刻蚀方式、CMP或其他能够将掺硼物质14回刻至指定位置的蚀刻方式等。
步骤四：高温快速退火，使掺硼物质14中的硼Boron扩散至沟槽外围的Si材料中，形成P-结区12，如图6所示；退火温度控制在800℃~1000℃之间。
步骤五：掺硼物质14去除，硅如图7所示；掺硼物质14有一定含量的硼Boron，若不去除，会在后续的工艺过程中继续扩散，不利于对器件结构的控制；掺硼物质14去除后按照SGT工艺制造栅多晶硅、介质层、正面金属层、N+源区、P-阱区和栅氧得到SGT MOSFET器件，如图8所示。
在对掺硼物质14进行去除时，采用湿法去除，能够有效地避免对沟槽侧壁造成损失，从而影响器件性能的情况。
本公开中，掺硼物质14是硼Boron的来源，利用硼Boron扩散来形成P-结区12；此处的掺硼物质14被配置为硼硅玻璃BSG，通过硼硅玻璃BSG扩入硼Boron杂质方式，在源多晶硅5顶部形成P-结区12，或者被配置为多晶硅来替换硼硅玻璃BSG来获取P-结区12；或者其他掺硼Boron的物质。
本公开中按照常规的SGT MOSFET工艺制造可以按照现有技术SGT器件及其制造方法（公布号：CN109935517A，公布日：2019.06.25）所公开的制造方法制造直到IPO氧化层6淀积前，氧化层4回刻时，以及掺硼物质去除后。当然可以理解的是，也可以按照其它常规的SGT MOSFET工艺制造。
本发明技术方案引入第三电场尖峰以改善第一电场尖峰和第二电场尖峰之间的凹陷电场，跟常规SGT MOSFET相比，器件耐压能力有了明显的提升；SGT MOSFET器件中P-结区12不能跟P-阱区11相连，否则会导致器件无法开启。
本公开已由上述相关实施例加以描述，然而上述实施例仅为实施本公开的范例。必需指出的是，已揭露的实施例并未限制本公开的范围。相反，在不脱离本公开的精神和范围内所作的变动与润饰，均属本公开的专利保护范围。

Claims (12)

1.一种提升SGT MOSFET耐压的方法，其特征在于，该方法在SGT MOSFET的P-阱区底部形成的第一电场尖峰和在源多晶硅底部形成的第二电场尖峰之间引入第三电场尖峰，所述第三电场尖峰用于对所述第一电场尖峰和所述第二电场尖峰之间的电场进行拉升。
2.根据权利要求1所述的提升SGT MOSFET耐压的方法，其特征在于，所述第三电场尖峰被引入至所述第一电场尖峰和所述第二电场尖峰之间电场强度最低处。
3.一种SGT MOSFET器件，其特征在于，该器件包括用于形成第三电场尖峰的P-结区，所述第三电场尖峰形成于在SGT MOSFET的P-阱区底部形成的第一电场尖峰和在源多晶硅底部形成的第二电场尖峰之间。
4.根据权利要求3所述的SGT MOSFET器件，其特征在于，所述P-结区位于源多晶硅顶部区域。
5.一种用于制造P-结区的方法，其特征在于，该方法包括以下步骤：
步骤一：掺硼物质淀积；
步骤二：掺硼物质回刻至指定位置；
步骤三：高温快速退火，使掺硼物质中的硼扩散至沟槽外围的Si材料中，形成P-结区。
6.根据权利要求5所述的方法，其特征在于，所述步骤二掺硼物质回刻至源多晶硅顶部1500Ǻ~3000Ǻ。
7.根据权利要求5所述的方法，其特征在于，所述掺硼物质中的硼扩散至沟槽外围的Si材料中时，扩散后的硼浓度大于此处衬底的磷浓度。
8.根据权利要求5所述的方法，其特征在于，所述步骤三退火温度在800℃~1000℃之间。
9.一种SGT MOSFET器件制造方法，其特征在于，该制造方法制造所得SGT MOSFET器件包括有P-结区，所述P-结区用于形成第三电场尖峰，所述第三电场尖峰形成于在SGTMOSFET的P-阱区底部形成的第一电场尖峰和在源多晶硅底部形成的第二电场尖峰之间；该制造方法按照SGT工艺制造直至IPO氧化层淀积前，氧化层回刻时进行以下步骤：
步骤一：氧化层回刻至源多晶硅下方；
步骤二：掺硼物质淀积；
步骤三：掺硼物质回刻至指定位置；
步骤四：高温快速退火，使掺硼物质中的硼扩散至沟槽外围的Si材料中，形成P-结区；
步骤五：掺硼物质去除；
掺硼物质去除后按照SGT工艺制造栅多晶硅、介质层、正面金属层、N+源区、P-阱区和栅氧得到SGT MOSFET器件。
10.根据权利要求9所述的SGT MOSFET器件制造方法，其特征在于：所述氧化层回刻至源多晶硅下方1500Ǻ~2000Ǻ。
11.根据权利要求9所述的SGT MOSFET器件制造方法，其特征在于：所述掺硼物质回刻至源多晶硅顶部区域1500Ǻ~3000Ǻ。
12.根据权利要求9所述的SGT MOSFET器件制造方法，其特征在于：所述退火温度在800℃~1000℃之间。
CN202210566172.XA 2022-05-24 2022-05-24 一种提升sgt mosfet耐压的方法、sgt mosfet器件及制造方法 Pending CN114784093A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210566172.XA CN114784093A (zh) 2022-05-24 2022-05-24 一种提升sgt mosfet耐压的方法、sgt mosfet器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210566172.XA CN114784093A (zh) 2022-05-24 2022-05-24 一种提升sgt mosfet耐压的方法、sgt mosfet器件及制造方法

Publications (1)

Publication Number Publication Date
CN114784093A true CN114784093A (zh) 2022-07-22

Family

ID=82408567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210566172.XA Pending CN114784093A (zh) 2022-05-24 2022-05-24 一种提升sgt mosfet耐压的方法、sgt mosfet器件及制造方法

Country Status (1)

Country Link
CN (1) CN114784093A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581154A (zh) * 2023-07-12 2023-08-11 江西萨瑞半导体技术有限公司 一种sgt器件的工艺方法及sgt器件
CN118263127A (zh) * 2024-03-28 2024-06-28 陕西电子芯业时代科技有限公司 一种双沟槽屏蔽栅mosfet半导体器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167742A1 (en) * 2001-01-30 2005-08-04 Fairchild Semiconductor Corp. Power semiconductor devices and methods of manufacture
CN106024892A (zh) * 2016-05-26 2016-10-12 东南大学 高雪崩耐量的空穴电流分流型功率晶体管及其制备方法
CN106847880A (zh) * 2017-01-23 2017-06-13 矽力杰半导体技术(杭州)有限公司 一种半导体器件及其制备方法
CN113903670A (zh) * 2021-12-08 2022-01-07 江苏长晶浦联功率半导体有限公司 屏蔽栅沟槽型场效应管的制作方法及其器件
CN114420565A (zh) * 2022-03-28 2022-04-29 深圳市美浦森半导体有限公司 增强型分离栅沟槽mos器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167742A1 (en) * 2001-01-30 2005-08-04 Fairchild Semiconductor Corp. Power semiconductor devices and methods of manufacture
CN106024892A (zh) * 2016-05-26 2016-10-12 东南大学 高雪崩耐量的空穴电流分流型功率晶体管及其制备方法
CN106847880A (zh) * 2017-01-23 2017-06-13 矽力杰半导体技术(杭州)有限公司 一种半导体器件及其制备方法
CN113903670A (zh) * 2021-12-08 2022-01-07 江苏长晶浦联功率半导体有限公司 屏蔽栅沟槽型场效应管的制作方法及其器件
CN114420565A (zh) * 2022-03-28 2022-04-29 深圳市美浦森半导体有限公司 增强型分离栅沟槽mos器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116581154A (zh) * 2023-07-12 2023-08-11 江西萨瑞半导体技术有限公司 一种sgt器件的工艺方法及sgt器件
CN116581154B (zh) * 2023-07-12 2023-10-10 江西萨瑞半导体技术有限公司 一种sgt器件的工艺方法及sgt器件
CN118263127A (zh) * 2024-03-28 2024-06-28 陕西电子芯业时代科技有限公司 一种双沟槽屏蔽栅mosfet半导体器件的制造方法

Similar Documents

Publication Publication Date Title
CN107204372B (zh) 一种优化终端结构的沟槽型半导体器件及制造方法
CN1227722C (zh) 制造沟槽栅dmos晶体管的方法
CN1209822C (zh) 沟槽金属氧化物半导体器件和端子结构
TW201622147A (zh) 帶有保護遮罩氧化物的分裂柵溝槽功率金屬氧化物半導體場效應電晶體
TW201330250A (zh) 半導體裝置及其製造方法
US9000516B2 (en) Super-junction device and method of forming the same
TWI739653B (zh) 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法
CN114784093A (zh) 一种提升sgt mosfet耐压的方法、sgt mosfet器件及制造方法
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
CN108091685A (zh) 一种提高耐压的半超结mosfet结构及其制备方法
CN107342226B (zh) 超小单元尺寸纵向超结半导体器件的制造方法
CN112582477A (zh) 一种低损耗和漏电的沟槽mos功率器件和制备方法
CN104103693A (zh) 一种u形沟槽的功率器件及其制造方法
CN104409334A (zh) 一种超结器件的制备方法
CN101989602A (zh) 一种沟槽mosfet
CN107134492B (zh) 超级结功率器件及其制造方法
US20140015040A1 (en) Power semiconductor device and fabrication method thereof
CN107919398A (zh) 半超结器件及其制造方法
CN111312824A (zh) 沟槽型功率半导体器件及其制备方法
CN104900703A (zh) 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法
CN101989577B (zh) 一种沟槽mosfet的制造方法
CN213878101U (zh) 一种低损耗和漏电的沟槽mos功率器件
CN211529958U (zh) 一种低导通电阻的中低压平面栅vdmos器件
CN108091695A (zh) 垂直双扩散场效应晶体管及其制作方法
CN115498026A (zh) 自对准双槽igbt结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 400000 Room 608, floor 6, No. 39, Yonghe Road, Yuzui Town, Jiangbei District, Chongqing

Applicant after: Chongqing Yuntong Technology Co.,Ltd.

Address before: 518118 Room 401, building 1, xiehechang District B, No. 5 Baodong Road, xiuxin community, Kengzi street, Pingshan District, Shenzhen, Guangdong Province

Applicant before: Shenzhen Yuntong Technology Co.,Ltd.

CB02 Change of applicant information