[go: up one dir, main page]

CN114779543B - 显示面板及其制作方法 - Google Patents

显示面板及其制作方法 Download PDF

Info

Publication number
CN114779543B
CN114779543B CN202210350182.XA CN202210350182A CN114779543B CN 114779543 B CN114779543 B CN 114779543B CN 202210350182 A CN202210350182 A CN 202210350182A CN 114779543 B CN114779543 B CN 114779543B
Authority
CN
China
Prior art keywords
layer
metal layer
semiconductor layer
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210350182.XA
Other languages
English (en)
Other versions
CN114779543A (zh
Inventor
李利霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202210350182.XA priority Critical patent/CN114779543B/zh
Priority to US17/769,748 priority patent/US20240178234A1/en
Priority to PCT/CN2022/086564 priority patent/WO2023184574A1/zh
Publication of CN114779543A publication Critical patent/CN114779543A/zh
Application granted granted Critical
Publication of CN114779543B publication Critical patent/CN114779543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种显示面板及其制作方法，该显示面板包括：相对间隔设置的第一基板和第二基板，第一基板包括：第一基底、第一金属层、第一半导体层、第二金属层，第一金属层设置在第一基底上；第一半导体层设置在第一金属层上；第二金属层设置在第一半导体层上；第二基板包括：第二基底、第三金属层以及第二半导体层，第三金属层设置在第二基底上；第二半导体层设置在第一金属层与第三金属层之间，第一半导体层与第二半导体层绝缘设置。本申请提供的显示面板能够解决数据线和公共电极的电容耦合作用导致的水平串扰问题。

Description

显示面板及其制作方法
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板及其制作方法。
背景技术
串扰是薄膜晶体管液晶显示装置显示不良中比较常见的一种现象，是指某一区域的画面会影响到其他区域的画面。现有的薄膜晶体管液晶显示装置中由于数据线和公共电极的电容耦合作用，容易出现水平串扰现象。
具体地，当数据线电位发生变化时，便会经由数据线与公共电极之间的寄生电容在公共电极形成一个瞬间的电位跳变。若公共电极的信号延迟较为严重或电压驱动能力不足，则电位无法很快恢复到预设定电位，这个电位跳变会通过储存电容的耦合作用拉低像素跨压，导致像素亮度降低从而形成水平串扰。
在现有的薄膜晶体管液晶显示装置中，数据线和公共电极之间的寄生电容结构中存在着半导体层和绝缘层，导致了在正帧和负帧驱动下寄生电容的大小存在差异，这样的变化使得左右两条数据线对公共电极的电容耦合作用存在较大差异，进而导致水平串扰问题。
发明内容
本申请提供一种显示面板及其制作方法，能够解决数据线和公共电极的电容耦合作用导致的水平串扰问题。
一方面，本申请实施例提供一种显示面板，包括：相对间隔设置的第一基板和第二基板，所述第一基板包括：第一基底、第一金属层、第一半导体层、第二金属层，所述第一金属层设置在所述第一基底上；所述第一半导体层设置在所述第一金属层上；所述第二金属层设置在所述第一半导体层上；所述第二基板包括：第二基底、第三金属层以及第二半导体层，所述第三金属层设置在所述第二基底上；第二半导体层设置在所述第一金属层与所述第三金属层之间，所述第一半导体层与所述第二半导体层绝缘设置。
可选地，在本申请的一些实施例中，所述第一半导体层和所述第二半导体层的厚度相同。
可选地，在本申请的一些实施例中，所述第一基板还包括绝缘层，其中，所述第一金属层设置在所述第一基底上，所述绝缘层设置在所述第一金属层上，所述第一半导体层设置在所述绝缘层上，所述第二金属层设置在所述第一半导体层上；所述第一半导体层与所述第二半导体层的材料类型相同，所述第一半导体层的材料为P型半导体材料或N型半导体材料。
可选地，在本申请的一些实施例中，所述第二半导体层设置在所述第一金属层与所述绝缘层之间。
可选地，在本申请的一些实施例中，所述第二半导体层设置在所述第三金属层远离所述第二基板的一侧。
可选地，在本申请的一些实施例中，所述第二半导体层设置在所述第二金属层远离所述第一基板的一侧。
可选地，在本申请的一些实施例中，所述第一半导体层以及所述第二半导体层中的一者的材料为P型半导体材料且另一者的材料为N型半导体材料。
可选地，在本申请的一些实施例中，所述第一基板还包括薄膜晶体管和数据线，所述薄膜晶体管包括栅极、源极和漏极，所述栅极设置于所述第一金属层，所述源极、所述漏极以及所述数据线设置于所述第二金属层。
可选地，在本申请的一些实施例中，所述第二基板还包括遮光层和平坦层，所述遮光层设置在所述第二基板靠近所述第一基板的一侧，所述第三金属层设置在所述遮光层上，所述第二半导体层设置在所述第三金属层上，所述平坦层设置在所述第二半导体层上。
另一方面，本申请提供一种显示面板的制作方法，包括以下步骤：在第一基底上形成第一金属层，在所述第一金属层上形成第一半导体层和第二金属层；在第二基底上形成第三金属层；在所述第一金属层与所述第三金属层之间形成第二半导体层，其中，所述第二半导体层与所述第一半导体层绝缘设置。
可选地，在本申请的一些实施例中，所述在所述第一金属层与所述第三金属层之间形成第二半导体层，其中，所述第二半导体层与所述第一半导体层绝缘设置的步骤，具体包括：在所述第一金属层上形成第二半导体层，并在所述第二半导体层上形成光刻胶层，对所述光刻胶层进行图案化处理，形成光刻胶图案；以所述光刻胶图案作为遮挡，对所述第二半导体层进行干法刻蚀处理后暴露出所述第一金属层；对所述第一金属层进行湿法刻蚀处理，形成公共电极和栅极。
本申请提供一种显示面板及其制作方法，该显示面板包括：相对设置的第一基板和第二基板，所述第一基板包括：第一基底；第一金属层，所述第一金属层设置在所述第一基底上；第一半导体层，所述第一半导体层设置在所述第一基底上；第二金属层，所述第二金属层设置在所述第一基底上；所述第二基板包括：第二基底；第三金属层，所述第三金属层设置在所述第二基底上；其中所述显示面板还包括：第二半导体层，所述第二半导体层设置在所述第一金属层与所述第三金属层之间，所述第一半导体层与所述第二半导体层绝缘设置。本申请的显示面板通过在第一金属层与第三金属层之间设置第二半导体层，以抵消数据线与公共电极之间的寄生电容，解决数据线和公共电极的电容耦合作用导致的水平串扰问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a是本申请第一实施例提供的显示面板的俯视图；
图1b是图1a中显示面板沿A-A’方向的剖视图；
图2a是第一实施例正帧中第一半导体层与第二半导体层配合的原理图；
图2b是第一实施例负帧中第一半导体层与第二半导体层配合的原理图；
图3是本申请第二实施例提供的显示面板的剖视图；
图4a是第二实施例正帧中第一半导体层与第二半导体层配合的原理图；
图4b是第二实施例负帧中第一半导体层与第二半导体层配合的原理图；
图5是本申请第三实施例提供的显示面板的剖视图；
图6a是第三实施例正帧中第一半导体层与第二半导体层配合的原理图；
图6b是第三实施例负帧中第一半导体层与第二半导体层配合的原理图；
图7是本申请实施例提供的显示面板的制作流程图。
其中，
100/200/300、显示面板，110、第一基板，120、第二基板，10、第一基底，20、第二基底，30、第一金属层，40、第三金属层，50、绝缘层，60、第二金属层，70、第一半导体层，80、第二半导体层，90、平坦层，91、遮光层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请提供一种显示面板及其制作方法，能够解决数据线和公共电极的电容耦合作用导致的水平串扰问题。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。另外，在本申请的描述中，术语“包括”是指“包括但不限于”。术语“第一”、“第二”、“第三”等仅仅作为标示使用，其用于区别不同对象，而不是用于描述特定顺序。
请参阅图1a至图2b，图1a是本申请第一实施例提供的显示面板的俯视图；图1b是图1a中显示面板沿A-A’方向的剖视图；图2a是第一实施例正帧中第一半导体层70与第二半导体层80配合的原理图；图2b是第一实施例负帧中第一半导体层70与第二半导体层80配合的原理图。如图1a和图1b所示，本申请实施例提供一种显示面板100，包括第一基板110、第二基板120和第二半导体层80。具体地，第一基板110包括第一基底10、设置于第一基底10上的第一金属层30、设置于第一金属层30上的第一半导体层70以及设置于第一半导体层70上的第二金属层60。第二基板120与第一基板110相对间隔设置，第二基板120包括第二基底20以及设置于第二基底20上的第三金属层40。第二半导体层80设置在第一金属层30与第三金属层40之间，第一半导体层70与第二半导体层80绝缘设置。
在本申请实施例中，通过在第一金属层30与第三金属层40之间设置第二半导体层80，以抵消第一金属层与第二金属层之间的寄生电容，解决第一金属层与第二金属层之间的电容耦合作用导致的水平串扰问题。
在本申请实施例中，第一基板110还包括绝缘层50，其中，第一金属层30设置在第一基底10上，绝缘层50设置在第一金属层30上，第一半导体层70设置在绝缘层50上，第二金属层60设置在第一半导体层70上。
在本申请实施例中，第二半导体层80设置在第一金属层30与绝缘层50之间。第一基底10和第二基底20均可以为玻璃基板、氧化硅基板等。绝缘层50可以为氮化硅层、或二氧化硅层、或氮化硅和二氧化硅的叠层，以及苯丙环丁烯或丙烯树脂，但不限于此。
在本申请实施例中，第一基板110还包括薄膜晶体管(图中未示出)，薄膜晶体管包括栅极、源极和漏极，其中，栅极设置于第一金属层30；源极、漏极设置于第二金属层60。具体地，第一金属层30还包括公共电极；第二金属层60还包括数据线，数据线的材质可以为铝钕合金、铝、铜、钼、钼钨合金或铬的单层膜，也可以为这些金属材料任意组合所构成的复合膜。
在本申请实施例中，第一半导体层70和第二半导体层80的厚度相同。需要说明的是，第一半导体层70和第二半导体层80的厚度也可以不相同。本领域的技术人员可以根据实际需求进行调整，本申请在此不做限定。
在本申请实施例中，具体地，第一半导体层70的材料与第二半导体层80的材料类型相同，第一半导体层70的材料为P型半导体材料或N型半导体材料，第二半导体层80的材料也为P型半导体材料或N型半导体材料。其中，P型半导体材料含有较高浓度的“空穴”，N型半导体材料含有高度的“电子”。
根据电容公式C＝εS/4πkd可知，电容值的大小与第一金属层30与第二金属层60之间的间距d呈负相关，在本申请实施例中，第一半导体层70的厚度为d1，绝缘层50的厚度为d2，第二半导体层80为d3，第一半导体层70以及第二半导体层80均为N型半导体，则如图2a所示，在正帧驱动下，第一半导体层70和第二半导体层80中的“电子”均位于远离第一基底10的一侧，也即C1＝εS/4πk(d1+d2)；如图2b所示，在负帧驱动下，第一半导体层70和第二半导体层80中的“电子”均位于靠近第一基底10的一侧，C2＝εS/4πk(d2+d3)，优选地，第一半导体层70的厚度d1和第二半导体层80的厚度d3相同，即d1＝d3，因而使得C1＝C2，也即通过在第一金属层30与绝缘层50之间设置厚度等于第一半导体层70的厚度的第二半导体层80，使得在正帧和负帧驱动下的寄生电容的大小相等，以抵消数据线与第一金属层30之间的寄生电容，解决数据线和公共电极的电容耦合作用导致的水平串扰问题。
作为本申请的一个具体实施例，请参阅图3、图4a以及图4b，图3是本申请第二实施例提供的显示面板的剖视图；图4a是第二实施例正帧中第一半导体层70与第二半导体层80配合的原理图；图4b是第二实施例负帧中第一半导体层70与第二半导体层80配合的原理图。如图3所示，本申请实施例提供一种显示面板200，显示面板200与显示面板100的区别在于：第二半导体层80设置在第三金属层40远离第二基底20的一侧。
在本申请实施例中，显示面板200包括：第一基板110、第二基板120以及第二半导体层80。具体地，第一基板110包括第一基底10、设置于第一基底10上的第一金属层30、设置于第一金属层30上的第一半导体层70以及设置于第一半导体层70上的第二金属层60。第二基板120与第一基板110相对间隔设置，第二基板120包括第二基底20以及设置于第二基底20上的第三金属层40。第二半导体层80设置在第一金属层30与第三金属层40之间，第一半导体层70与第二半导体层80绝缘设置。
在本申请实施例中，第一基板110还包括绝缘层50，其中，第一金属层30设置在第一基底10上，绝缘层50设置在第一金属层30上，第一半导体层70设置在绝缘层50上，第二金属层60设置在第一半导体层70上。
在本申请实施例中，第一基板110还包括薄膜晶体管(图中未示出)，薄膜晶体管包括栅极、源极和漏极，其中，栅极设置于第一金属层30；源极、漏极设置于第二金属层60。具体地，第一金属层30还包括公共电极；第二金属层60还包括数据线，数据线的材质可以为铝钕合金、铝、铜、钼、钼钨合金或铬的单层膜，也可以为这些金属材料任意组合所构成的复合膜。
在本申请实施例中，显示面板200还包括遮光层91和平坦层90，遮光层91设置在第二基底20靠近第一基底10的一侧，第三金属层40设置在遮光层91上，第二半导体层80设置在第三金属层40上，平坦层90设置在第二半导体层80上。
在本申请实施例中，第一半导体层70和第二半导体层80的厚度相同。需要说明的是，第一半导体层70和第二半导体层80的厚度也可以不相同。本领域的技术人员可以根据实际需求进行调整，本申请在此不做限定。
在本申请实施例中，具体地，第一半导体层70的材料与第二半导体层80的材料类型相同，第一半导体层70的材料为P型半导体材料或N型半导体材料，第二半导体层80的材料也为P型半导体材料或N型半导体材料。其中，P型半导体材料含有较高浓度的“空穴”，N型半导体材料含有高度的“电子”。
根据电容公式C＝εS/4πkd可知，电容值的大小与两金属极板之间的间距d呈负相关，在本申请实施例中，第一半导体层70的厚度为d1，绝缘层50的厚度为d2，第二半导体层80为d3，平坦层90的厚度为d4，第一半导体层70以及第二半导体层80均为N型半导体，其中，d1＝d3，d2＝d4。
则如图4a所示，在正帧驱动下，第一半导体层70“电子”位于远离第一基底10的一侧，则第一金属层30与第二金属层60中的数据线形成的电容结构中的寄生电容为C10＝εS/4πk(d1+d2)；第二半导体层80中的“电子”位于远离第二基底20的一侧，也即第三金属层40与第二金属层60中的数据线形成的电容结构C20＝εS/4πkd4；此时，第三金属层40与第二金属层60中的数据线之间的寄生电容C20大于第一金属层30与第二金属层60中的数据线之间的寄生电容C10。
如图4b所示，在负帧驱动下，第一半导体层70“电子”位于靠近第一基底10的一侧，则第一金属层30与第二金属层60中的数据线形成的电容结构中的寄生电容为C30＝εS/4πkd2；第二半导体层80中的“电子”位于靠近第二基底20的一侧，也即第三金属层40与第二金属层60中的数据线形成的电容结构C40＝εS/4πk(d3+d4)；此时，第三金属层40与第二金属层60中的数据线之间的寄生电容C40小于第一金属层30与第二金属层60中的数据线之间的寄生电容C30。
因而使得在正帧和负帧驱动下第一金属层30与第二金属层60中的数据线之间的寄生电容与第三金属层40与第二金属层60中的数据线之间的寄生电容大小相等，也即通过在第三金属层40与第二金属层60之间设置第二半导体层80，使得在正帧和负帧驱动下的寄生电容的大小相等，以抵消数据线与第一金属层30之间的寄生电容以及数据线与第三金属层40之间的寄生电容，解决数据线和第一金属层30以及第三金属层40的电容耦合作用导致的水平串扰问题。
作为本申请的一个具体实施例，请参阅图5、图6a以及图6b，图5是本申请第三实施例提供的显示面板的剖视图；图6a是第三实施例正帧中第一半导体层70与第二半导体层80配合的原理图；图6b是第三实施例负帧中第一半导体层70与第二半导体层80配合的原理图。如图5所示，本申请实施例提供一种显示面板300，显示面板300与显示面板100的区别在于：第二半导体层80设置在第二金属层60远离第一基底10的一侧。
在本申请实施例中，第一半导体层70以及第二半导体层80中的一者为P型半导体且另一者为N型半导体。具体地，第一半导体层70为N型半导体，第二半导体层80为P型半导体。
在本申请实施例中，显示面板300包括：第一基板110、第二基板120以及第二半导体层80。具体地，第一基板110包括第一基底10、设置于第一基底10上的第一金属层30、设置于第一金属层30上的第一半导体层70以及设置于第一半导体层70上的第二金属层60。第二基板120与第一基板110相对间隔设置，第二基板120包括第二基底20以及设置于第二基底20上的第三金属层40。第二半导体层80设置在第一金属层30与第三金属层40之间，第一半导体层70与第二半导体层80绝缘设置。
在本申请实施例中，第一基板110还包括绝缘层50，其中，第一金属层30设置在第一基底10上，绝缘层50设置在第一金属层30上，第一半导体层70设置在绝缘层50上，第二金属层60设置在第一半导体层70上。
在本申请实施例中，第一基板110还包括薄膜晶体管(图中未示出)，薄膜晶体管包括栅极、源极和漏极，其中，栅极设置于第一金属层30；源极、漏极设置于第二金属层60。具体地，第一金属层30还包括公共电极；第二金属层60还包括数据线，数据线的材质可以为铝钕合金、铝、铜、钼、钼钨合金或铬的单层膜，也可以为这些金属材料任意组合所构成的复合膜。
在本申请实施例中，显示面板200还包括遮光层91和平坦层90，遮光层91设置在第二基底20靠近第一基底10的一侧，第三金属层40设置在遮光层91上，第二半导体层80设置在第三金属层40上，平坦层90设置在第二半导体层80上。
在本申请实施例中，第一半导体层70和第二半导体层80的厚度相同。需要说明的是，第一半导体层70和第二半导体层80的厚度也可以不相同。本领域的技术人员可以根据实际需求进行调整，本申请在此不做限定。
在本申请实施例中，具体地，第一半导体层70的材料与第二半导体层80的材料类型相同，第一半导体层70的材料为P型半导体材料或N型半导体材料，第二半导体层80的材料也为P型半导体材料或N型半导体材料。其中，P型半导体材料含有较高浓度的“空穴”，N型半导体材料含有高度的“电子”。
根据电容公式C＝εS/4πkd可知，电容值的大小与两金属极板之间的间距d呈负相关，在本申请实施例中，第一半导体层70的厚度为d1，绝缘层50的厚度为d2，第二半导体层80为d3，平坦层90的厚度为d4，第一半导体层70以及第二半导体层80均为N型半导体，其中，d1＝d3，d2＝d4。
则如图6a所示，在正帧驱动下，第一半导体层70“电子”位于远离第一基底10的一侧，则第一金属层30与第二金属层60中的数据线形成的电容结构中的寄生电容为C10＝εS/4πk(d1+d2)；第二半导体层80中的“空穴”位于远离第一基底10的一侧，也即第三金属层40与第二金属层60中的数据线形成的电容结构C20＝εS/4πkd4；此时，第三金属层40与第二金属层60中的数据线之间的寄生电容C20大于第一金属层30与第二金属层60中的数据线之间的寄生电容C10。
如图6b所示，在负帧驱动下，第一半导体层70“电子”位于靠近第一基底10的一侧，则第一金属层30与第二金属层60中的数据线形成的电容结构中的寄生电容为C30＝εS/4πkd2；第二半导体层80中的“空穴”位于靠近第一基底10的一侧，也即第三金属层40与第二金属层60中的数据线形成的电容结构C40＝εS/4πk(d3+d4)；此时，第三金属层40与第二金属层60中的数据线之间的寄生电容C40小于第一金属层30与第二金属层60中的数据线之间的寄生电容C30。
因而使得在正帧和负帧驱动下第一金属层30与第二金属层60中的数据线之间的寄生电容与第三金属层40与第二金属层60中的数据线之间的寄生电容大小相等，也即通过在第二金属层60远离第一基底10的一侧设置第二半导体层80，使得在正帧和负帧驱动下的寄生电容的大小相等，以抵消数据线与第一金属层30之间的寄生电容以及数据线与第三金属层40之间的寄生电容，解决数据线和第一金属层30以及第三金属层40的电容耦合作用导致的水平串扰问题。
另一方面，请参阅图7，图7是本申请实施例提供的显示面板的制作流程图。如图7所示，本申请提供一种显示面板的制作方法，包括以下步骤：
S10在第一基底10上形成第一金属层30，在第一金属层30上形成第一半导体层70和第二金属层60；
在本申请实施例中，在第一金属层30上形成绝缘层50，在绝缘层50上形成第一半导体层70，在第一半导体层70上形成第二金属层60。
在本申请实施例中，在第一基底10上形成第一金属层30和栅极、扫描线，其中，每条扫描线与对应的栅极电连接，栅极可以独立设置或者也可以为扫描线的一部分。栅极可以为多晶硅，第一半导体层70可以为非晶硅半导体层、N型多晶硅层或P型多晶硅层；绝缘层50可以为氮化硅层、或二氧化硅层、或氮化硅和二氧化硅的叠层，以及苯丙环丁烯或丙烯树脂，但不限于此；第二金属层60可以由铝钕合金、铝、铜、钼、钼钨合金、铬等电阻率较低的金属或包含其中任一种材料的合金或其它复合膜层制成。第二金属层60包括源极、漏极的引出电极和多条数据线，源极和漏极分别与有源层的两端接触连接，每条数据线与对应的源极连接，每个源极、漏极和栅极都对应组成一个薄膜晶体管。
在本申请实施例中，在第一金属层30上形成第二半导体层80，并在第二半导体层80上形成光刻胶层，对光刻胶层进行图案化处理，形成光刻胶图案；以光刻胶图案作为遮挡，对第二半导体层80进行干法刻蚀处理后暴露出第一金属层30；对第一金属层30进行湿法刻蚀处理，形成公共电极和栅极。
S20在第二基底20上形成第三金属层40；
S30在第一金属层30与第三金属层40之间形成第二半导体层80，其中，第二半导体层80与第一半导体层70绝缘设置。
具体地，第一半导体层70以及第二半导体层80均为P型半导体或N型半导体时，可将第二半导体层80设置在第一金属层30与绝缘层50之间或第三金属层40远离第二基底20的一侧。
第一半导体层70以及第二半导体层80中的一者为P型半导体且另一者为N型半导体时，第二半导体层80设置在第二金属层60远离第一基底10的一侧。
本申请提供一种显示面板及其制作方法，该显示面板通过在第一金属层30与第三金属层40之间设置第二半导体层80，以抵消数据线与公共电极之间的寄生电容，解决数据线和公共电极的电容耦合作用导致的水平串扰问题。
该显示面板可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上对本申请实施例所提供的一种显示面板及其制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示面板，其特征在于，包括：
第一基板，包括：
第一基底；
第一金属层，所述第一金属层设置在所述第一基底上，所述第一金属层包括公共电极；
第一半导体层，所述第一半导体层设置在所述第一金属层上；
第二金属层，所述第二金属层设置在所述第一半导体层上，所述第二金属层包括数据线；
第二基板，与所述第一基板相对间隔设置，所述第二基板包括：
第二基底；
第三金属层，所述第三金属层设置在所述第二基底上；以及
第二半导体层，设置在所述第一金属层与所述第三金属层之间，所述第一半导体层与所述第二半导体层绝缘设置，所述第一半导体层和所述第二半导体层的厚度相同。
2.根据权利要求1所述的显示面板，其特征在于，所述第一基板还
包括绝缘层，其中，所述第一金属层设置在所述第一基底上，所述绝缘层设置在所述第一金属层上，所述第一半导体层设置在所述绝缘层上，所述第二金属层设置在所述第一半导体层上；
所述第一半导体层与所述第二半导体层的材料类型相同，所述第一半导体层的材料为P型半导体材料或N型半导体材料。
3.根据权利要求2所述的显示面板，其特征在于，所述第二半导体层设置在所述第一金属层与所述绝缘层之间。
4.根据权利要求2所述的显示面板，其特征在于，所述第二半导体层设置在所述第三金属层远离所述第二基板的一侧。
5.根据权利要求1所述的显示面板，其特征在于，所述第二半导体层设置在所述第二金属层远离所述第一基板的一侧。
6.根据权利要求5所述的显示面板，其特征在于，所述第一半导体层以及所述第二半导体层中的一者的材料为P型半导体材料且另一者的材料为N型半导体材料。
7.根据权利要求1所述的显示面板，其特征在于，所述第一基板还包括薄膜晶体管和数据线，所述薄膜晶体管包括栅极、源极和漏极，所述栅极设置于所述第一金属层，所述源极、所述漏极以及所述数据线设置于所述第二金属层。
8.根据权利要求1所述的显示面板，其特征在于，所述第二基板还包括遮光层和平坦层，所述遮光层设置在所述第二基板靠近所述第一基板的一侧，所述第三金属层设置在所述遮光层上，所述第二半导体层设置在所述第三金属层上，所述平坦层设置在所述第二半导体层上。
9.一种显示面板的制作方法，其特征在于，包括以下步骤：
在第一基底上形成第一金属层，所述第一金属层包括公共电极；
在所述第一金属层上形成第一半导体层和第二金属层，所述第二金属层包括数据线；
在第二基底上形成第三金属层；
在所述第一金属层与所述第三金属层之间形成第二半导体层，其中，
所述第二半导体层与所述第一半导体层绝缘设置，所述第一半导体层和所述第二半导体层的厚度相同。
10.根据权利要求9所述的显示面板的制作方法，其特征在于，所述在所述第一金属层与所述第三金属层之间形成第二半导体层，其中，所述第二半导体层与所述第一半导体层绝缘设置的步骤，具体包括：
在所述第一金属层上形成第二半导体层，并在所述第二半导体层上形成
光刻胶层，对所述光刻胶层进行图案化处理，形成光刻胶图案；
以所述光刻胶图案作为遮挡，对所述第二半导体层进行干法刻蚀处理后暴露出所述第一金属层；
对所述第一金属层进行湿法刻蚀处理，形成所述公共电极和栅极。
CN202210350182.XA 2022-04-02 2022-04-02 显示面板及其制作方法 Active CN114779543B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210350182.XA CN114779543B (zh) 2022-04-02 2022-04-02 显示面板及其制作方法
US17/769,748 US20240178234A1 (en) 2022-04-02 2022-04-13 Display panel and method for fabricating same
PCT/CN2022/086564 WO2023184574A1 (zh) 2022-04-02 2022-04-13 显示面板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210350182.XA CN114779543B (zh) 2022-04-02 2022-04-02 显示面板及其制作方法

Publications (2)

Publication Number Publication Date
CN114779543A CN114779543A (zh) 2022-07-22
CN114779543B true CN114779543B (zh) 2023-09-26

Family

ID=82427890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210350182.XA Active CN114779543B (zh) 2022-04-02 2022-04-02 显示面板及其制作方法

Country Status (3)

Country Link
US (1) US20240178234A1 (zh)
CN (1) CN114779543B (zh)
WO (1) WO2023184574A1 (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017291A (zh) * 2006-02-09 2007-08-15 胜华科技股份有限公司 薄膜晶体管液晶显示器的像素结构
KR20090070289A (ko) * 2007-12-27 2009-07-01 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판
CN103809317A (zh) * 2013-10-23 2014-05-21 友达光电股份有限公司 显示面板
JP2015072434A (ja) * 2013-10-04 2015-04-16 株式会社ジャパンディスプレイ 液晶表示装置
CN105652542A (zh) * 2016-01-25 2016-06-08 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN106200177A (zh) * 2016-08-25 2016-12-07 武汉华星光电技术有限公司 显示器及其显示面板
CN106847829A (zh) * 2017-02-22 2017-06-13 深圳市华星光电技术有限公司 一种阵列基板及阵列基板的制作方法
CN109273458A (zh) * 2018-09-21 2019-01-25 惠科股份有限公司 阵列基板及其制作方法，以及显示面板
CN109557735A (zh) * 2018-11-12 2019-04-02 惠科股份有限公司 一种显示面板、制造方法和显示装置
CN109856870A (zh) * 2019-03-28 2019-06-07 惠科股份有限公司 显示面板及显示装置
CN209014875U (zh) * 2018-12-10 2019-06-21 惠科股份有限公司 一种阵列基板及显示装置
CN110262145A (zh) * 2019-06-11 2019-09-20 惠科股份有限公司 阵列基板、阵列基板的制作方法及显示面板
CN110620119A (zh) * 2019-08-26 2019-12-27 武汉华星光电技术有限公司 阵列基板及其制备方法
CN110908199A (zh) * 2019-11-15 2020-03-24 武汉华星光电技术有限公司 阵列基板及液晶显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799463B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
TW200408874A (en) * 2002-11-19 2004-06-01 Gem Line Technology Co Ltd Method and structure for manufacturing storage capacitors on a LCD panel
JP6816417B2 (ja) * 2016-09-08 2021-01-20 セイコーエプソン株式会社 電気光学装置、電子機器
TW202414057A (zh) * 2020-03-20 2024-04-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US12211854B2 (en) * 2020-12-10 2025-01-28 Infovision Optoelectronics (Kunshan) Co., Ltd. Array substrate and manufacturing method therefor, and display panel
CN113097227B (zh) * 2021-03-22 2022-10-21 北海惠科光电技术有限公司 薄膜晶体管、显示装置以及薄膜晶体管制备方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017291A (zh) * 2006-02-09 2007-08-15 胜华科技股份有限公司 薄膜晶体管液晶显示器的像素结构
KR20090070289A (ko) * 2007-12-27 2009-07-01 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판
JP2015072434A (ja) * 2013-10-04 2015-04-16 株式会社ジャパンディスプレイ 液晶表示装置
CN103809317A (zh) * 2013-10-23 2014-05-21 友达光电股份有限公司 显示面板
CN105652542A (zh) * 2016-01-25 2016-06-08 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN106200177A (zh) * 2016-08-25 2016-12-07 武汉华星光电技术有限公司 显示器及其显示面板
CN106847829A (zh) * 2017-02-22 2017-06-13 深圳市华星光电技术有限公司 一种阵列基板及阵列基板的制作方法
CN109273458A (zh) * 2018-09-21 2019-01-25 惠科股份有限公司 阵列基板及其制作方法，以及显示面板
CN109557735A (zh) * 2018-11-12 2019-04-02 惠科股份有限公司 一种显示面板、制造方法和显示装置
CN209014875U (zh) * 2018-12-10 2019-06-21 惠科股份有限公司 一种阵列基板及显示装置
CN109856870A (zh) * 2019-03-28 2019-06-07 惠科股份有限公司 显示面板及显示装置
CN110262145A (zh) * 2019-06-11 2019-09-20 惠科股份有限公司 阵列基板、阵列基板的制作方法及显示面板
CN110620119A (zh) * 2019-08-26 2019-12-27 武汉华星光电技术有限公司 阵列基板及其制备方法
CN110908199A (zh) * 2019-11-15 2020-03-24 武汉华星光电技术有限公司 阵列基板及液晶显示面板

Also Published As

Publication number Publication date
WO2023184574A1 (zh) 2023-10-05
CN114779543A (zh) 2022-07-22
US20240178234A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
US11637134B2 (en) Array substrate, method for manufacturing the same, and display device
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
CN104409462B (zh) 阵列基板及其制造方法、显示装置
CN103309105B (zh) 阵列基板及其制备方法、显示装置
WO2014187113A1 (zh) 阵列基板及制备方法、显示装置
CN108649016A (zh) 阵列基板的制作方法
WO2022166312A1 (zh) 阵列基板和显示装置
US20230163141A1 (en) Thin film transistor, array substrate, fabricating methods thereof, and display apparatus
CN104485333A (zh) 一种ltps阵列基板
US9741743B2 (en) Array substrate and fabrication method thereof, display panel and display device
CN102929060A (zh) 阵列基板及其制作方法、显示装置
US10381384B2 (en) Array substrate, method for manufacturing array substrate, display panel and display device
WO2017076260A1 (zh) 阵列基板及制作方法、显示面板及显示装置
CN103278986A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN105552028A (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN111430383B (zh) 阵列基板及其制作方法、显示装置
WO2020206811A1 (zh) 一种tft阵列基板、其制备方法及其显示面板
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
CN104617110B (zh) 一种基板及其制作方法、显示装置
WO2016023303A1 (zh) 阵列基板及其制造方法、显示装置
CN103413813B (zh) 一种阵列基板及其制作方法、显示装置
CN114779543B (zh) 显示面板及其制作方法
US9977301B2 (en) Array substrate, display panel and liquid crystal display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant