CN114724934A - 半导体材料的键合方法及键合结构 - Google Patents
半导体材料的键合方法及键合结构 Download PDFInfo
- Publication number
- CN114724934A CN114724934A CN202110011626.2A CN202110011626A CN114724934A CN 114724934 A CN114724934 A CN 114724934A CN 202110011626 A CN202110011626 A CN 202110011626A CN 114724934 A CN114724934 A CN 114724934A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- medium
- silicon
- bonding
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 291
- 239000000463 material Substances 0.000 title claims abstract description 112
- 238000000034 method Methods 0.000 title claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 101
- 229910052710 silicon Inorganic materials 0.000 claims description 101
- 239000010703 silicon Substances 0.000 claims description 101
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 13
- 229910052732 germanium Inorganic materials 0.000 claims description 13
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 13
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 13
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 26
- 238000009825 accumulation Methods 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 18
- 235000012431 wafers Nutrition 0.000 description 15
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 11
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 11
- 229910052733 gallium Inorganic materials 0.000 description 11
- 229910052738 indium Inorganic materials 0.000 description 11
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 11
- 238000012805 post-processing Methods 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体材料的键合方法及键合结构，通过在至少一片半导体材料上形成半导体介质和绝缘介质的混合表面，使得键合界面既包括半导体介质与半导体介质的接触区域，又包括半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域。半导体介质与半导体介质的接触区域用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题；半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域用于在较低温度下实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
Description
技术领域
本发明涉及一种半导体材料的键合方法及键合结构。
背景技术
为满足电子产品进一步小型化、多功能化的需求，集成电路制造技术随之高速发展，制造过程中越来越多地利用到半导体材料之间的键合工艺。
图1-图3示出现有的半导体材料（以硅晶圆为例）之间的三种主要键合方式。
如图1所示，第一晶圆110与第二晶圆120分别进行平坦化处理之后，直接彼此键合，形成硅与硅接触的键合界面；
如图2所示，先在第二晶圆120表面沉积形成氧化硅、氮化硅或碳氮化硅等绝缘介质薄膜130，再与第一晶圆110彼此键合（优选的，可于键合步骤前对待键合表面进行预处理），形成硅与绝缘介质接触的键合界面；
如图3所示，分别在第一晶圆110、第二晶圆120表面形成绝缘介质薄膜140、130，然后彼此键合（优选的，可于键合步骤前对待键合表面进行预处理），形成绝缘介质与绝缘介质接触的键合界面。
其中，图1所示键合方式的缺点是键合强度较弱，对键合后热处理温度要求较高（>950℃），影响器件性能，并且容易产生气泡、空洞等键合缺陷。图2、图3所示的键合方式可以在较低温度（<400℃）就可以达到较强的键合强度(>2J/m2)，并且由于硅化物等绝缘介质对气体的吸收作用，减少了气泡、空洞等键合缺陷，但是由于键合界面的绝缘介质隔离作用，后续工艺过程中产生的电荷无法转移消除，会累积在衬底表面，可能会造成电弧效应，或者带来一些缺陷导致产品失效、机台污染等问题。
发明内容
本发明的目的在于提供一种半导体材料的键合方法及键合结构，既能避免电荷累积造成的电弧效应、产品失效、机台污染等问题；又能在较低温度下实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
基于以上考虑，本发明的一个方面提供一种半导体材料的键合方法，包括：提供两片半导体材料，于其中至少一片半导体材料表面形成半导体介质和绝缘介质的混合表面；将所述两片半导体材料彼此键合，使得键合界面既包括半导体介质与半导体介质的接触区域，又包括半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域。
优选的，所述形成半导体介质和绝缘介质的混合表面的步骤包括：
刻蚀所述半导体材料的半导体介质以形成凹槽，于所述凹槽中填充绝缘介质以形成所述混合表面。
优选的，所述形成半导体介质和绝缘介质的混合表面的步骤包括：
于所述半导体材料上沉积绝缘介质，刻蚀所述绝缘介质以形成凹槽，于所述凹槽中填充半导体介质以形成所述混合表面。
优选的，所述半导体介质包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合。
优选的，所述半导体介质包括单晶半导体或多晶半导体中的任意一种或组合。
优选的，所述硅材质的半导体介质包括纯硅或掺杂硅中的任意一种或组合。
优选的，所述绝缘介质包括氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合。
优选的，所述绝缘介质的厚度大于3nm。
优选的，所述键合步骤及后处理的温度小于450°C。
本发明的另一方面提供一种半导体材料的键合结构，包括彼此键合的两片半导体材料，其中至少一片半导体材料具有半导体介质和绝缘介质的混合表面；键合界面既包括半导体介质与半导体介质的接触区域，又包括半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域。
优选的，所述半导体介质包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合。
优选的，所述半导体介质包括单晶半导体或多晶半导体中的任意一种或组合。
优选的，所述硅材质的半导体介质包括纯硅或掺杂硅中的任意一种或组合。
优选的，所述绝缘介质包括氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合。
优选的，所述绝缘介质的厚度大于3nm。
本发明的半导体材料的键合方法及键合结构，通过在至少一片半导体材料上形成半导体介质和绝缘介质的混合表面，使得键合界面既包括半导体介质与半导体介质的接触区域，又包括半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域。半导体介质与半导体介质的接触区域用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题；半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域用于在较低温度下实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
附图说明
通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1-图3为现有技术的半导体材料的键合方法的示意图；
图4为本发明的半导体材料的键合方法的流程图；
图5为根据本发明实施例一的半导体材料的键合方法的示意图；
图6为根据本发明实施例二的半导体材料的键合方法的示意图；
图7为根据本发明实施例三的半导体材料的键合方法的示意图；
图8为图7中区域A的局部俯视示意图；
图9为根据本发明实施例四的半导体材料的键合方法的示意图；
图10为根据本发明实施例五的半导体材料的键合方法的示意图；
图11为根据本发明实施例六的半导体材料的键合方法的示意图；
图12为图11中区域B的局部俯视示意图；
图13为根据本发明实施例七的半导体材料的键合方法的示意图；
图14为根据本发明实施例八的半导体材料的键合方法的示意图。
在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
为解决上述现有技术中的问题，本发明提供一种半导体材料的键合方法及键合结构，通过在至少一片半导体材料上形成半导体介质和绝缘介质的混合表面，使得键合界面既包括半导体介质与半导体介质的接触区域，又包括半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域。半导体介质与半导体介质的接触区域用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题；半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域用于在较低温度下实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
在以下优选的实施例的具体描述中，将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解，在不偏离本发明的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本发明的范围由所附的权利要求所限定。
下面结合具体实施例对本发明进行详细阐述。
图4示出本发明的半导体材料的键合方法，包括：首先，提供两片半导体材料；然后，于其中至少一片半导体材料表面形成半导体介质和绝缘介质的混合表面，具体的，可以通过刻蚀所述半导体材料的半导体介质以形成凹槽，于所述凹槽中填充绝缘介质，通过表面平坦化处理以形成所述混合表面，也可以于所述半导体材料上沉积绝缘介质，刻蚀所述绝缘介质以形成凹槽，凹槽停止在半导体材料上，于所述凹槽中填充半导体介质，通过表面平坦化处理以形成所述混合表面；最后，将所述两片半导体材料彼此键合，使得键合界面既包括半导体介质与半导体介质的接触区域，又包括半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域。
于是，半导体介质与半导体介质的接触区域用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题；半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域用于在较低温度下（优选的，键合步骤及后处理的温度小于450°C）实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
图5示出根据本发明实施例一的半导体材料的键合方法的示意图。
提供两片由半导体介质构成的半导体材料210、220（例如两片硅晶圆），于其中一片半导体材料220表面形成半导体介质220和绝缘介质230的混合表面。具体的，可以依次在所述半导体材料220上沉积硬掩模层、光刻胶层，通过光刻、刻蚀的方式，在所述半导体材料220的半导体介质220中形成凹槽，于所述凹槽中填充绝缘介质230，再通过湿法刻蚀、干法刻蚀、化学机械研磨等工艺方法或其组合进行键合前表面平坦化处理，停止在混合表面。
将所述两片半导体材料210、220彼此键合，使得键合界面既包括半导体介质210与半导体介质220的接触区域，可用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题，又包括半导体介质210与绝缘介质230的接触区域，可用于在较低温度下（优选的，键合步骤及后处理的温度小于450°C）实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
本领域技术人员可以理解，所述半导体介质210、220可以包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合，也可以包括单晶半导体或多晶半导体中的任意一种或组合。以硅材质的半导体介质为例，可以包括纯硅或掺杂硅中的任意一种或组合。
优选的，所述绝缘介质230可以包括氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合，所述绝缘介质230的厚度大于3nm，以保证足够的键合强度，较少的键合缺陷。
图6示出根据本发明实施例二的半导体材料的键合方法的示意图。
提供两片由半导体介质构成的半导体材料210、220（例如两片硅晶圆），于其中一片半导体材料220表面形成半导体介质250和绝缘介质230的混合表面。具体的，可以依次在所述半导体材料220上沉积绝缘介质层230、光刻胶层，通过光刻、刻蚀的方式在所述绝缘介质层230中形成凹槽（所述刻蚀穿过绝缘介质层230停止在半导体材料220中，以确保后续填充的半导体介质250直接接触半导体材料220，形成导电通路），于所述凹槽中填充半导体介质250，再通过湿法刻蚀、干法刻蚀、化学机械研磨等工艺方法或其组合进行键合前表面平坦化处理，停止在混合表面。
将所述两片半导体材料210、220彼此键合，使得键合界面既包括半导体介质210与半导体介质250的接触区域，可用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题，又包括半导体介质210与绝缘介质230的接触区域，可用于在较低温度下（优选的，键合步骤及后处理的温度小于450°C）实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
本领域技术人员可以理解，所述半导体介质210、220、250可以包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合，也可以包括单晶半导体或多晶半导体中的任意一种或组合。以硅材质的半导体介质为例，可以包括纯硅或掺杂硅中的任意一种或组合。
优选的，所述绝缘介质230可以包括氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合，所述绝缘介质230的厚度大于3nm，以保证足够的键合强度，较少的键合缺陷。
图7、图8示出根据本发明实施例三的半导体材料的键合方法的示意图。
提供两片由半导体介质构成的半导体材料210、220（例如两片硅晶圆），通过实施例一的方式于半导体材料210表面形成半导体介质210和绝缘介质240的混合表面，于半导体材料220表面形成半导体介质220和绝缘介质230的混合表面。
参照图8的局部俯视图，以半导体介质210与半导体介质220相对，绝缘介质240与绝缘介质230相对的方式，将所述两片半导体材料210、220彼此键合，形成对称型混合键合界面，该键合界面既包括半导体介质210与半导体介质220的接触区域，可用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题，又包括绝缘介质240与绝缘介质230的接触区域，可用于在较低温度下（优选的，键合步骤及后处理的温度小于450°C）实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
本领域技术人员可以理解，所述半导体介质210、220可以包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合，也可以包括单晶半导体或多晶半导体中的任意一种或组合。以硅材质的半导体介质为例，可以包括纯硅或掺杂硅中的任意一种或组合。
优选的，所述绝缘介质230、240可以包括氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合，所述绝缘介质230、240的厚度大于3nm，以保证足够的键合强度，较少的键合缺陷。
图9示出根据本发明实施例四的半导体材料的键合方法的示意图。
提供两片由半导体介质构成的半导体材料210、220（例如两片硅晶圆），通过实施例二的方式于半导体材料210表面形成半导体介质260和绝缘介质240的混合表面，于半导体材料220表面形成半导体介质250和绝缘介质230的混合表面。
同样的，以半导体介质260与半导体介质250相对，绝缘介质240与绝缘介质230相对的方式，将所述两片半导体材料210、220彼此键合，形成对称型混合键合界面，该键合界面既包括半导体介质260与半导体介质250的接触区域，可用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题，又包括绝缘介质240与绝缘介质230的接触区域，可用于在较低温度下（优选的，键合步骤及后处理的温度小于450°C）实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
本领域技术人员可以理解，所述半导体介质210、220、250、260可以包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合，也可以包括单晶半导体或多晶半导体中的任意一种或组合。以硅材质的半导体介质为例，可以包括纯硅或掺杂硅中的任意一种或组合。
优选的，所述绝缘介质230、240可以包括氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合，所述绝缘介质230、240的厚度大于3nm，以保证足够的键合强度，较少的键合缺陷。
图10示出根据本发明实施例五的半导体材料的键合方法的示意图。
提供两片由半导体介质构成的半导体材料210、220（例如两片硅晶圆），通过实施例一的方式于半导体材料210表面形成半导体介质210和绝缘介质240的混合表面，通过实施例二的方式于半导体材料220表面形成半导体介质250和绝缘介质230的混合表面。
同样的，以半导体介质210与半导体介质250相对，绝缘介质240与绝缘介质230相对的方式，将所述两片半导体材料210、220彼此键合，形成对称型混合键合界面，该键合界面既包括半导体介质210与半导体介质250的接触区域，可用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题，又包括绝缘介质240与绝缘介质230的接触区域，可用于在较低温度下（优选的，键合步骤及后处理的温度小于450°C）实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
本领域技术人员可以理解，所述半导体介质210、220、250可以包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合，也可以包括单晶半导体或多晶半导体中的任意一种或组合。以硅材质的半导体介质为例，可以包括纯硅或掺杂硅中的任意一种或组合。
优选的，所述绝缘介质230、240可以包括氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合，所述绝缘介质230、240的厚度大于3nm，以保证足够的键合强度，较少的键合缺陷。
图11、图12示出根据本发明实施例六的半导体材料的键合方法的示意图。
提供两片由半导体介质构成的半导体材料210、220（例如两片硅晶圆），通过实施例一的方式于半导体材料210表面形成半导体介质210和绝缘介质240的混合表面，于半导体材料220表面形成半导体介质220和绝缘介质230的混合表面。
参照图12的局部俯视图，以半导体介质210与绝缘介质230相对，半导体介质220与绝缘介质240相对的方式，将所述两片半导体材料210、220彼此键合，形成互补型混合键合界面，该键合界面既包括半导体介质210与半导体介质220的接触区域，可用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题，又包括半导体介质210与绝缘介质230以及半导体介质220与绝缘介质240的接触区域，可用于在较低温度下（优选的，键合步骤及后处理的温度小于450°C）实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
本领域技术人员可以理解，所述半导体介质210、220可以包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合，也可以包括单晶半导体或多晶半导体中的任意一种或组合。以硅材质的半导体介质为例，可以包括纯硅或掺杂硅中的任意一种或组合。
优选的，所述绝缘介质230、240可以包括氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合，所述绝缘介质230、240的厚度大于3nm，以保证足够的键合强度，较少的键合缺陷。
图13示出根据本发明实施例七的半导体材料的键合方法的示意图。
提供两片由半导体介质构成的半导体材料210、220（例如两片硅晶圆），通过实施例二的方式于半导体材料210表面形成半导体介质260和绝缘介质240的混合表面，于半导体材料220表面形成半导体介质250和绝缘介质230的混合表面。
同样的，以半导体介质260与绝缘介质230相对，半导体介质250与绝缘介质240相对的方式，将所述两片半导体材料210、220彼此键合，形成互补型混合键合界面，该键合界面既包括半导体介质260与半导体介质250的接触区域，可用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题，又包括半导体介质260与绝缘介质230以及半导体介质250与绝缘介质240的接触区域，可用于在较低温度下（优选的，键合步骤及后处理的温度小于450°C）实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
本领域技术人员可以理解，所述半导体介质210、220、250、260可以包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合，也可以包括单晶半导体或多晶半导体中的任意一种或组合。以硅材质的半导体介质为例，可以包括纯硅或掺杂硅中的任意一种或组合。
优选的，所述绝缘介质230、240可以包括氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合，所述绝缘介质230、240的厚度大于3nm，以保证足够的键合强度，较少的键合缺陷。
图14示出根据本发明实施例八的半导体材料的键合方法的示意图。
提供两片由半导体介质构成的半导体材料210、220（例如两片硅晶圆），通过实施例一的方式于半导体材料210表面形成半导体介质210和绝缘介质240的混合表面，通过实施例二的方式于半导体材料220表面形成半导体介质250和绝缘介质230的混合表面。
同样的，以半导体介质210与绝缘介质230相对，半导体介质250与绝缘介质240相对的方式，将所述两片半导体材料210、220彼此键合，形成互补型混合键合界面，该键合界面既包括半导体介质210与半导体介质250的接触区域，可用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题，又包括半导体介质210与绝缘介质230以及半导体介质250与绝缘介质240的接触区域，可用于在较低温度下（优选的，键合步骤及后处理的温度小于450°C）实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
本领域技术人员可以理解，所述半导体介质210、220、250可以包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合，也可以包括单晶半导体或多晶半导体中的任意一种或组合。以硅材质的半导体介质为例，可以包括纯硅或掺杂硅中的任意一种或组合。
优选的，所述绝缘介质230、240可以包括氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合，所述绝缘介质230、240的厚度大于3nm，以保证足够的键合强度，较少的键合缺陷。
此外，本领域技术人员可以理解，在未示出的其他实施例中，还可以通过调整至少一片半导体材料的混合表面中半导体介质、绝缘介质的形状、尺寸、比例，从而形成不同键合界面组合，只要满足键合界面既包括半导体介质与半导体介质的接触区域，又包括半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域，即可用于实现本发明的目的。
本发明的另一方面提供一种半导体材料的键合结构，包括彼此键合的两片半导体材料，其中至少一片半导体材料具有半导体介质和绝缘介质的混合表面；键合界面既包括半导体介质与半导体介质的接触区域，又包括半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域。
优选的，所述半导体介质可以包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合，也可以包括单晶半导体或多晶半导体中的任意一种或组合。以硅材质的半导体介质为例，可以包括纯硅或掺杂硅中的任意一种或组合。
优选的，所述绝缘介质可以包括氧化硅、氮化硅、碳氮化硅中的任意一种或组合，所述绝缘介质的厚度大于3nm，以保证足够的键合强度，较少的键合缺陷。
综上所述，本发明的半导体材料的键合方法及键合结构，通过在至少一片半导体材料上形成半导体介质和绝缘介质的混合表面，使得键合界面既包括半导体介质与半导体介质的接触区域，又包括半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域。半导体介质与半导体介质的接触区域用于电荷转移，避免电荷累积造成的电弧效应、产品失效、机台污染等问题；半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域用于在较低温度下实现较强的键合强度，减少键合缺陷，保证器件性能，提高产品可靠性。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
Claims (15)
1.一种半导体材料的键合方法，其特征在于，包括：
提供两片半导体材料，于其中至少一片半导体材料表面形成半导体介质和绝缘介质的混合表面；
将所述两片半导体材料彼此键合，使得键合界面既包括半导体介质与半导体介质的接触区域，又包括半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域。
2.如权利要求1所述的半导体材料的键合方法，其特征在于，所述形成半导体介质和绝缘介质的混合表面的步骤包括：
刻蚀所述半导体材料的半导体介质以形成凹槽，于所述凹槽中填充绝缘介质以形成所述混合表面。
3.如权利要求1所述的半导体材料的键合方法，其特征在于，所述形成半导体介质和绝缘介质的混合表面的步骤包括：
于所述半导体材料上沉积绝缘介质，刻蚀所述绝缘介质以形成凹槽，于所述凹槽中填充半导体介质以形成所述混合表面。
4.权利要求1所述的半导体材料的键合方法，其特征在于，所述半导体介质包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合。
5.如权利要求4所述的半导体材料的键合方法，其特征在于，所述半导体介质包括单晶半导体或多晶半导体中的任意一种或组合。
6.如权利要求4所述的半导体材料的键合方法，其特征在于，所述硅材质的半导体介质包括纯硅或掺杂硅中的任意一种或组合。
7.如权利要求1所述的半导体材料的键合方法，其特征在于，所述绝缘介质包括氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合。
8.如权利要求1所述的半导体材料的键合方法，其特征在于，所述绝缘介质的厚度大于3nm。
9.如权利要求1所述的半导体材料的键合方法，其特征在于，所述键合步骤及后处理的温度小于450°C。
10.一种半导体材料的键合结构，其特征在于，
包括彼此键合的两片半导体材料，其中至少一片半导体材料具有半导体介质和绝缘介质的混合表面；
键合界面既包括半导体介质与半导体介质的接触区域，又包括半导体介质与绝缘介质的接触区域和/或绝缘介质与绝缘介质的接触区域。
11.如权利要求10所述的半导体材料的键合结构，其特征在于，所述半导体介质包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟中的任意一种或组合。
12.如权利要求11所述的半导体材料的键合结构，其特征在于，所述半导体介质包括单晶半导体或多晶半导体中的任意一种或组合。
13.如权利要求11所述的半导体材料的键合结构，其特征在于，所述硅材质的半导体介质包括纯硅或掺杂硅中的任意一种或组合。
14.如权利要求10所述的半导体材料的键合结构，其特征在于，所述绝缘介质包括氧化硅、氮化硅、碳氮化硅、氮氧化硅、碳氧化硅中的任意一种或组合。
15.如权利要求10所述的半导体材料的键合结构，其特征在于，所述绝缘介质的厚度大于3nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110011626.2A CN114724934A (zh) | 2021-01-06 | 2021-01-06 | 半导体材料的键合方法及键合结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110011626.2A CN114724934A (zh) | 2021-01-06 | 2021-01-06 | 半导体材料的键合方法及键合结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114724934A true CN114724934A (zh) | 2022-07-08 |
Family
ID=82233395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110011626.2A Pending CN114724934A (zh) | 2021-01-06 | 2021-01-06 | 半导体材料的键合方法及键合结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114724934A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040150067A1 (en) * | 2002-11-12 | 2004-08-05 | Bruno Ghyselen | Semiconductor structure and methods for fabricating same |
| WO2020117336A1 (en) * | 2018-12-06 | 2020-06-11 | Invensas Corporation | Capacitive coupling in a direct-bonded interface for microelectronic devices |
| CN215069994U (zh) * | 2021-01-06 | 2021-12-07 | 格科微电子（上海）有限公司 | 半导体材料的键合结构 |
-
2021
- 2021-01-06 CN CN202110011626.2A patent/CN114724934A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040150067A1 (en) * | 2002-11-12 | 2004-08-05 | Bruno Ghyselen | Semiconductor structure and methods for fabricating same |
| WO2020117336A1 (en) * | 2018-12-06 | 2020-06-11 | Invensas Corporation | Capacitive coupling in a direct-bonded interface for microelectronic devices |
| CN215069994U (zh) * | 2021-01-06 | 2021-12-07 | 格科微电子（上海）有限公司 | 半导体材料的键合结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10090351B2 (en) | Semiconductor device having gaps within the conductive parts | |
| CN100342523C (zh) | 具有制作在不同晶向晶片上的器件层的三维cmos集成电路 | |
| CN104054171B (zh) | 用于基板接合的平坦化基板表面 | |
| US8455297B1 (en) | Method to fabricate high performance carbon nanotube transistor integrated circuits by three-dimensional integration technology | |
| CN105489512B (zh) | 临时半导体结构键合方法和相关的键合半导体结构 | |
| CN109671619B (zh) | 一种晶圆级混合键合的方法 | |
| CN107004639A (zh) | 衬底制造方法 | |
| CN106611739A (zh) | 衬底及其制造方法 | |
| CN110957258B (zh) | 半导体器件及其制造方法 | |
| US10199352B2 (en) | Wafer bonding edge protection using double patterning with edge exposure | |
| CN215069994U (zh) | 半导体材料的键合结构 | |
| CN114724934A (zh) | 半导体材料的键合方法及键合结构 | |
| CN102064134A (zh) | 三维立体结构电阻转换存储芯片的制备方法及芯片 | |
| Skordas et al. | Wafer-scale oxide fusion bonding and wafer thinning development for 3D systems integration: Oxide fusion wafer bonding and wafer thinning development for TSV-last integration | |
| CN113948446B (zh) | 半导体工艺以及半导体结构 | |
| CN1063580C (zh) | 制造具有多层互连的半导体器件的方法 | |
| CN103137537B (zh) | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 | |
| CN111739802B (zh) | 一种半导体器件的制造方法 | |
| CN117497407B (zh) | Igbt器件的形成方法及igbt器件 | |
| CN111640662A (zh) | 一种形成金属引线的方法及二维材料器件 | |
| TWI825707B (zh) | 具有多堆疊載體結構之半導體元件的製備方法 | |
| CN117153769A (zh) | Soi衬底及其制备方法 | |
| CN112968011B (zh) | 半导体器件及其制造方法 | |
| JP2993484B2 (ja) | 半導体基板の構造およびその製造方法 | |
| CN116936479A (zh) | 减少外延层沟槽刻蚀中浅沟槽隔离区硅氧化物缺失的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |